KR100190371B1 - 반도체소자의소자분리산화막형성방법 - Google Patents

반도체소자의소자분리산화막형성방법 Download PDF

Info

Publication number
KR100190371B1
KR100190371B1 KR1019950008278A KR19950008278A KR100190371B1 KR 100190371 B1 KR100190371 B1 KR 100190371B1 KR 1019950008278 A KR1019950008278 A KR 1019950008278A KR 19950008278 A KR19950008278 A KR 19950008278A KR 100190371 B1 KR100190371 B1 KR 100190371B1
Authority
KR
South Korea
Prior art keywords
oxide film
forming
device isolation
film
silicon nitride
Prior art date
Application number
KR1019950008278A
Other languages
English (en)
Other versions
KR960039272A (ko
Inventor
김대영
김현곤
신충식
김을락
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950008278A priority Critical patent/KR100190371B1/ko
Publication of KR960039272A publication Critical patent/KR960039272A/ko
Application granted granted Critical
Publication of KR100190371B1 publication Critical patent/KR100190371B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 소자분리막의 폭이 좁은 부분에서 산화막이 국부적으로 미성장하는 것을 방지하기 위한 반도체 소자의 소자분리 산화막 형성방법에 관한 것으로, 소자분리막 형성영역의 반도체 기판을 노출시키는 제 1 단계 ; 소자분리 영역의 반도체 기판 상에 잔류하는 폴리머를 제거하는 제 2 단계 ; 소자분리막을 형성하는 제 3 단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

반도체 소자의 소자분리 산화막 형성 방법
제 1A도 내지 제 1D도는 종래 방법에 따른 소자분리 산화막 형성 공정 단면도
제 2A도 내지 제 2D도는 본 발명의 일실시예에 따른 소자분리의 산화막 형성 공정 단면도
* 도면의 주요부분에 대한 부호의설명
21 : 실리콘 기판 22 : 패드 산화막
23 : 패드 폴리실리콘막 24 : 질화실리콘막
25 :감광막 패턴 26 : 질화실리콘막 스페이서
27 : 소자분리 산화막
본 발명은 반도체 소자의 소자간 전기적 분리 및 격리를 위한 소자분리 산화막 형성 방법에 관한 것으로, 특히 소자분리막의 폭이 좁은 부분에서 산화막이 국부적으로 성장되지 않는 것을 방지하기 위한 방법에 관한 것이다.
일반적으로 집적도가 높은 반도체 디바이스, 즉 폭이 0.4㎛ 내지 0.5㎛정도로 매우 좁은 영역에 소자분리막을 형성할 경우, 주변회로 부분에서는 국부적으로 산화가 되지 않는 부분이 발생한다. 이는 셀 부분은 주변회로 영역보다 상대적으로 식각되는 부분이 많을 뿐만 아니라, 셀 지역은 소자분리 산화막이 전부 연결되어 있는데 반하여 주변회로 영역은 대부분 소자분리 산화막이 고립되어 있어 식각공정에서 실리콘의 표면에 상대적으로 많은 이물질이 끼어있어 산화공정을 방해하기 때문이다.
제 1A도 내지 제 1D도를 참조하여 종래 방법에 따른 소자분리 산화막 형성 방법을 설명한다.
먼저, 제 1A도에 도시한 바와 같이 실리콘 기판(1) 상에 패드 산화막(2), 패드 폴리실리콘막(3) 및 질화실리콘막(4)을 차례로 형성한 다음, 감광막을 도포하고 노광 및 현상 공정을 통해 소자분리 산화막이 형성될 부분을 정의하는 감광막 패턴(5)을 형한다.
다음으로, 제 1B도에 도시한 바와 같이 감광막 패터(5)을 식각마스크로 사용하여 질화실리콘막(4), 패드 폴리실리콘막(3) 및 패드 산화막(2)을 식각하여 소자분리영역의 실리콘 기판(1)을 노출시킨다.
다음으로, 제 1C도에 도시한 바와 같이 노출된 질화실리콘(4), 패드 폴리실리콘막(3) 및 패드 산화막(2) 측벽에 질화실리콘막 스페이서(6)를 형성하고, 질화실리콘막 스페이서(6)를 식각마스크로 이용한 식각공정을 실시하여 실리콘 기판(1)에 트렌치를 형성한다.
다음으로, 제 1D도에 도시한 바와 같이 열산화 공정을 실시하여 소자분리 산화막(7)을 형성한다. 이때, 상기 질화실리콘막 식각시 발생한 질화실리콘성 폴리머(polymer)들이 실리콘 기판 표면에 증착되거나, 또는 식각 후 실리콘 기판 표면에 카본(carbon)이 실리콘 기판과 반응하여 실리콘-카본 결합(SiC)이 형성되어 소자분리 산화막 형성시 산화를 방해한다. 그 결과 폭이 좁은 소자분리 산화막 형성 과정에서 질화실리콘막 스페이서의 양쪽 부분에서는 산화막이 어느 정도 성장되어 중간 부분에서는 전혀 산화되지 않는 문제점이 발생한다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 폭이 좁은 소자분리 산화막 형성시 산화막이 국부적으로 성장되지 않는 것을 방지할 수 있는 반도체 소자의 소자분리 산화막 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 소자분리 산화막 형성 영역의 반도체 기판을 노출시키는 산화방지 패턴을 형성하는 제1 단계; 상기 제1 단계에서 노출된 상기 반도체 기판 상에 잔류하는 산화방지 이물질을 제거하는 제2 단계; 및 소자분리 산화막을 형성하는 제3 단계를 포함하는 반도체 소자의 소자분리 산화막 형성 방법을 제공한다.
이하, 첨부된 도면 제 2A도 내지 제 2D도를 참조하여 본 발명의 일실시예에 따른 소자분리 산화막 형성 방법을 설명한다.
먼저, 제 2A도에 도시한 바와 같이 실리콘 기판(21)상에 패드 산화막(22), 패드 폴리실리콘막(23) 및 질화실리콘막(24)을 차례로 형성한 다음, 감광막을 도포하고 노광 및 현상 공정을 통해 소자분리 산화막이 형성될 부분을 정의하는 감광막 패턴(25)을 형성한다.
다음으로, 제 2B도에 도시한 바와 같이 감광막 패턴(25)을 식각마스크로 사용하여 질화실리콘막(24), 패드 폴리실리콘막(23) 및 패드 산화막(22)을 식각하여 소자분리영역의 실리콘 기판(21)을 노출시킨다.
다음으로, 제 2C도에 도시한 바와 같이 노출된 질화실리콘막(24), 패드 폴리실리콘막(23) 및 패드 산화막(22) 측벽에 질화실리콘막 스페이서(26)를 형성하고, 질화실리콘막 스페이서(26)를 식각마스크로 이용한 식각공정을 실시하여 실리콘 기판(21)에 트렌치를 형성한다. 이어서, 실리콘 기판 상에 잔류하는 산화방지 이물질 제거공정을 실시한다. 예로써, 질화실리콘성 폴리머를 제거하기 위하여 인산(H3PO4)을 이용한 식각공정을 실시한다.
다음으로, 제 2D도에 도시한 바와 같이 열산화 공정을 실시하여 소자분리 산화막(27)을 형성한다.
상기와 같이 이루어지는 본 발명은 소자분리 산화막 형성을 위한 열산화 공정이전에 산화를 방해하는 이물질을 제거하는 공정을 추가함으로써 소자분리 산화막을 정상적으로 성장시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (4)

  1. 소자분리 산화막 형성 방법에 있어서,
    소자분리 산화막 형성 영역의 반도체 기판을 노출시키는 산화방지 패턴을 형성하는 제1 단계;
    상기 제1 단계에서 노출된 상기 반도체 기판 상에 잔류하는 산화방지 이물질을 제거하는 제2 단계; 및
    소자분리 산화막을 형성하는 제3 단계를 포함하는 반도체 소자의 소자분리 산화막 형성 방법.
  2. 제 1항에 있어서,
    상기 제1 단계는,
    상기 반도체 기판 상에 패드 산화막, 패드 폴리실리콘막, 질화실리콘막을 형성하는 단계;
    상기 질화실리콘막 상에 소자분리 산화막 형성 영역을 정의하는 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 식각마스크로 사용하여 상기 질화실리콘막, 패드 폴리실리콘막 및 상기 패드 산화막을 식각하여 상기 산화방지 패턴을 형성하는 단계를 포함하는 반도체 소자의 소자분리 산화막 형성방법.
  3. 제 2항에 있어서,
    상기 제1 단계 후,
    상기 산화방지 패턴 측벽에 질화실리콘막 스페이서를 형성하는 단계; 및
    상기 질화실리콘막 스페이서 사이에 노출된 상기 반도체 기판을 선택적으로 식각하여 상기 반도체 기판 내에 트렌치를 형성하는 단계를 더 포함하는 반도체 소자의 소자분리 산화막 형성 방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 제2 단계에서,
    상기 반도체 기판 상에 잔류하는 질화실리콘성 폴리머를 인산(H3PO4)를 이용하여 제거하는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 형성 방법.
KR1019950008278A 1995-04-10 1995-04-10 반도체소자의소자분리산화막형성방법 KR100190371B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950008278A KR100190371B1 (ko) 1995-04-10 1995-04-10 반도체소자의소자분리산화막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950008278A KR100190371B1 (ko) 1995-04-10 1995-04-10 반도체소자의소자분리산화막형성방법

Publications (2)

Publication Number Publication Date
KR960039272A KR960039272A (ko) 1996-11-21
KR100190371B1 true KR100190371B1 (ko) 1999-06-01

Family

ID=19411846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008278A KR100190371B1 (ko) 1995-04-10 1995-04-10 반도체소자의소자분리산화막형성방법

Country Status (1)

Country Link
KR (1) KR100190371B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414743B1 (ko) * 1996-12-31 2004-03-24 주식회사 하이닉스반도체 반도체소자의소자분리막형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414743B1 (ko) * 1996-12-31 2004-03-24 주식회사 하이닉스반도체 반도체소자의소자분리막형성방법

Also Published As

Publication number Publication date
KR960039272A (ko) 1996-11-21

Similar Documents

Publication Publication Date Title
US6110797A (en) Process for fabricating trench isolation structure for integrated circuits
KR100190371B1 (ko) 반도체소자의소자분리산화막형성방법
KR100289660B1 (ko) 반도체 소자의 트렌치 형성방법
KR100187676B1 (ko) 반도체 소자의 필드산화막 형성방법
KR19990003538A (ko) 반도체 소자의 제조방법
KR100245075B1 (ko) 반도체소자의 소자격리 산화막 형성방법
KR0149229B1 (ko) 반도체 소자 격리방법
KR20030049783A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100353819B1 (ko) 반도체소자제조방법
KR100422960B1 (ko) 반도체소자의 소자분리절연막 형성방법
JP3178444B2 (ja) 半導体装置の製造方法
KR100256269B1 (ko) 반도체소자의 필드산화막 형성방법
KR0141106B1 (ko) 반도체소자의제조방법
KR0172760B1 (ko) 반도체 소자의 소자 분리 절연막 제조 방법
KR100216262B1 (ko) 반도체장치의 소자분리방법
KR100249167B1 (ko) 격리막 형성 방법
KR100242525B1 (ko) 반도체장치의 소자격리방법
KR100297098B1 (ko) 반도체소자의필드산화막형상방법
KR19990021374A (ko) 반도체 소자의 필드 산화막 형성방법
KR19990080468A (ko) 반도체 소자 분리를 위한 트랜치 제조 방법
KR20010060813A (ko) 반도체 소자의 소자분리방법
KR19990080467A (ko) 반도체 소자의 트랜치 형성방법
KR19980051524A (ko) 반도체소자의 소자분리막 제조방법
KR19990004616A (ko) 반도체 소자의 소자분리절연막 형성방법
KR19990055758A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061211

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee