KR19990080467A - 반도체 소자의 트랜치 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자를 제조하는 공정중 산화막을 마스크로 하여 트랜치 구조의 소자분리 영역을 형성하는 공정에 관한 것으로 써, 반도체 기판 전면에 패드 산화막과 질화막을 형성한 다음 산화막을 증착시킨 후 감광막을 도포한다.

이 후, 도포된 감광막을 패턴화하여 산화막을 식각한 다음, 감광막을 제거하고, 산화막을 마스크로 하여 질화막과 패드 산화막 그리고 반도체 기판 표면을 연속해서 식각하여 트랜치 구조의 소자분리 영역을 형성한 다음, 산화막을 제거함으로써, 반도체 소자 제조 공정을 단축할 수 있어 제조 원가를 절감하고, 반도체 소자의 수율 및 신뢰성을 향상시킬 수 있다.

Description

반도체 소자의 트랜치 형성방법

본 발명은 반도체 소자의 제조 공정에 관한 것으로써, 더욱 상세하게 말하자면, 산화막을 마스크로 하여 트랜치 구도의 소자 분리 영역을 형성하기 위한 반도체 소자의 트랜치 형성방법에 관한 것이다.

일반적으로 반도체 소자의 고집적화 추세에 따라 반도체 소자의 제조공정에서 반도체 기판면에 형성된 각 소자를 전기적으로 분리해야한다. 바이폴러 트랜지스터 디바이스에서는 물론이지만, 반도체 소자 디바이스에서도 인접한 소자 사이에서 바람직하지 않은 관계가 생기지 않도록 필드 산화막을 두껍게 하거나, 채널형성 방지용 확산을 하는 것으로 아이솔레이션(isollation) 기술에 의한 소자분리 영역을 형성한다.

따라서 반도체 소자에서 소자분리 영역을 형성하는 아이솔레이션 기술에서는 LOCOS(local oxidation of silicon)구조로부터 반도체 기판면 축소화 경향에 대응 가능한 얕은 트랜치 소자분리(shallow trench isolation : STI)구조로 바뀌고 있으며 장래에는 주류로 사용될 것이 예상된다.

이하, 첨부한 도면을 참조하여 반도체 소자의 트랜치 형성방법을 개략적으로 설명하면 다음과 같다.

도1a - 1e는 종래 반도체 소자의 트랜치 형성 공정을 개략적으로 도시한 단면도이다.

먼저, 도1a에서와 같이 반도체 기판(10) 전면에 열산화 공정으로 패드 산화막(11)을 성장시켜 형성한 다음, 저압 화학 기상 증착법(LPCVD : low pressure chemical vapor deposition)으로 질화막(12)을 증착시킨다.

이어서, 반도체 전면에 걸쳐 감광막을 도포하여 형성한 다음, 리소그래피 공정으로 감광막 패턴(13)을 형성하고, 도1b에 도시되어 있는바와 같이, 감광막 패턴(13)을 마스크로 하여 질화막(12)을 식각한다.

이어서, 1c에 도시되어 있는바와 같이 패드 산화막(11)을 식각하여 반도체 기판(10)의 표면을 노출시킨 다음, 건식 식각공정으로 상기의 노출된 반도체 기판(10)을 식각하여 도 1d에 도시되어 있는바와 같이 반도체 기판(10)에 소자분리를 위한 트랜치(T)를 형성한다.

이 후, 감광막(13)을 제거한 후 반도체 소자를 제조하기 위한 다음공정을 수행한다.

상기와 같이 반도체 소자를 제조하는 공정에서 소자분리를 위한 트랜치(T)를 형성함에 있어서, 감광막 패턴(13)을 마스크로 하여 질화막(12)을 식각함에 따라 도1b에 도시되어 있는바와 같이, 감광막 패턴(13)과 질화막(12) 측벽 및 패드 산화막(11) 상부에 밀입자들(14)이 불규칙하게 형성되어 패드 산화막(11)을 식각하기 위한 식각 공정중에 질화막(12)의 측벽이 식각되거나 또는 패드 산화막(11)이 불규칙하게 식각되어지는 문제점이 발생한다.

또한, 상기에서 패드 산화막(11)이 불규칙적으로 식각됨에 따라 반도체 기판(10)의 표면이 불규칙적으로 노출되어 트랜치(T) 형성과정에서 비정상적으로 트랜치(T)가 형성되는 문제점이 발생한다.

또 다른 문제점으로는 패드 산화막(11)을 식각한 후 노출된 반도체 기판(10)을 식각하기 위해 웨이퍼를 식각 장비로 이동시키는 동안 웨이퍼가 대기와 접촉이 이루어져 도1c에 도시되어 있는바와 같이, 반도체 기판(10) 표면 상부에 자연 산화막(15) 생성되는 문제점이 발생한다.

따라서, 상기한 자연 산화막(15)을 제거하기 위한 별도의 식각 공정을 수행해야하며, 자연 산화막(15) 식각 공정중 반도체 기판(10)의 표면이 일부분 식각되어짐에 따라, 소자분리 영역을 형성하기 위한 식각 공정에서 트랜치의 형성이 부정확하게 형성되는 문제점이 발생한다.

이상과 같이, 반도체 소자 제조 공정중 트랜치 구조의 소자 분리영역을 형성하기 위해 감광막을 마스크로 사용할 경우, 반도체 소자의 수율이 저하되고, 신뢰성이 저하되는 문제점이 있다.

따라서 본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로써, 그 목적은 반도체 제조 공정중 산화막을 마스크로 하여 트랜치 구조의 소자분리 영역을 형성하기 위한 반도체 소자의 트랜치 형성방법을 제공하기 위한 것이다.

도1a - 1c는 종래 반도체 소자의 트랜치 형성 방법을 개략적으로 도시한 단면도이고,

도2a - 2e는 본 발명의 실시예에 따른 반도체 소자의 트랜치 형성방법을 개략적으로 도시한 단면도이다.

상기한 목적을 달성하기 위한 본 발명은,

반도체 기판 전면에 패드 산화막과 질화막을 형성한 다음 산화막을 증착시키는 단계와;

이어서, 산화막 상부 전면에 감광막을 도포한 후 패턴화하여 산화막을 식각하는 단계와;

상기 감광막을 제거하고, 산화막을 마스크로 하여 질화막과 패드 산화막 그리고, 반도체 기판 표면을 건식 식각하여 트랜치 구조의 소자분리 영역을 형성한 다음, 산화막을 제거하는 단계로 이루어지는 것을 특징으로 한다.

상기한 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조로 상세히 설명한다.

도2a - 2e는 본 발명의 실시예에 따른 반도체 소자의 트랜치 형성공정을 개략적으로 도시한 단면도이다.

먼저, 도2a에 도시되어 있는 바와 같이, 반도체 기판(20) 전면에 걸쳐 열산화 공정으로 패드 산화막(21)을 성장시켜 형성한 다음, 저압 화학 기상 증착법(LPCVD)으로 반도체 기판(20) 전면에 걸쳐 질화막(22)을 증착시킨다.

이 후, 도2b에 도시되어 있는바와 같이, 화학 기상 증착법(CVD)으로 반도체 기판(20) 전면에 걸쳐 산화막(23)을 증착시킨 다음, 이어서 감광막을 도포한 후 리소그래피 공정으로 감광막 패턴(24)을 형성하고, 식각 공정에 의해 도2c에 도시되어 있는 바와 같이, 산화막(23)을 식각하여 패턴을 형성한 후 감광막(24)을 제거시킨다.

다음, 도2d에 도시되어 있는바와 같이, 패턴화된 산화막(23)을 마스크로 하여 질화막(22)과 패드 산화막(21)을 건식 식각공정으로 식각한 후, 이어서 노출된 반도체 기판(20)을 건식 식각 공정으로 식각하여 트랜치(T) 구조의 소자 분리 영역을 형성한다.

이 때, 산화막(23)이 마스크로써의 역할을 충분히 수행할 수 있도록 하기 위해, 질화막(22)을 식각하기 위한 질화막(22)과 산화막(23)의 식각 선택도를 15 : 1이상으로 하며, 또한 반도체 기판(20)을 식각하기 위한 반도체 기판(20)과 산화막(23)의 식각 선택도를 15 : 1이상이 되도록 식각 선택도를 선택한다.

그러므로, 상기 산화막(23)은 식각 선택도에 의해 트랜치 형성을 위한 식각 공정에서 최소의 일정 두께만큼만 식각되어지고, 100㎚ 이하의 산화막(23)이 질화막(22) 상부에 잔존할 수 있도록 한다.

더 좋은 식각도의 선택방법으로는 상기 산화막(23)이 식각되어지지 않도록 식각 선택도를 선택하는 것이 좋다.

이 후, 도2e에 도시되어 있는바와 같이, 마스크로 이용한 산화막(23)을 일반적인 식각 공정에 의해 제거한 다음, 반도체 소자를 제조하기 위한 다음 공정을 수행한다.

상기한 실시예는 가장 바람직한 실시예를 설명한 것으로써, 이에 한정되는 것은 아니며, 상기 실시예로부터 용이하게 설명할 수 있는 것도 본 발명에 포함된다.

이상에서와 같이 본 발명의 실시예서 소자 분리 영역을 형성하기 위해 산화막을 마스크로 하여 질화막과 패트 산화막을 건식 식각한 다음, 반도체 기판 또한 건식 식각 공정에 의해 건식 식각하여 트랜치 구조의 소자 분리 영역을 형성함으로써, 반도체 소자 제조 공정을 단축하여 반도체 제조 원가를 절감하고, 반도체 소자의 수율 향상과 신뢰성을 향상시킬 수 있다.

Claims (4)

1. 반도체 기판 전면에 패드 산화막과 질화막을 형성한 다음 산화막을 증착시킨 후 감광막을 도포하는 단계와;

   상기 도포된 감광막을 패턴화한 후 산화막을 식각하는 단계와;

   상기 감광막을 제거하는 단계와;

   상기 산화막을 마스크로 하여 질화막과 패드 산화막을 식각한 후, 이어서 반도체 기판을 식각하여 트랜치 구조의 소자분리 영역을 형성하는 단계와;

   상기 산화막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 트랜치 형성방법.
2. 청구항 1에 있어서, 상기 산화막은 건식 식각공정에 의해 식각하는 것을 특징으로 하는 반도체 소자의 트랜치 형성방법.
3. 청구항 1에 있어서, 상기 산화막은 질화막 및 반도체 기판의 식각 공정에 의해 소정의 두께만큼 함께 식각된 후, 100㎚이하의 두께로 잔존하는 것을 특징으로 하는 반도체 소자의 트랜치 형성방법.
4. 청구항 3에 있어서, 상기 질화막 식각 공정단계에서 질화막과 산화막의 식각 선택도는 15 : 1이상인 것과 상기 반도체 기판 식각 공정단계에서 반도체 기판과 산화막의 식각 선택도는 15 : 1이상인 것을 특징으로 하는 반도체 소자의 트랜치 형성방법.