KR20040083936A - 반도체소자의 미세콘택 형성방법 - Google Patents

반도체소자의 미세콘택 형성방법 Download PDF

Info

Publication number
KR20040083936A
KR20040083936A KR1020030018645A KR20030018645A KR20040083936A KR 20040083936 A KR20040083936 A KR 20040083936A KR 1020030018645 A KR1020030018645 A KR 1020030018645A KR 20030018645 A KR20030018645 A KR 20030018645A KR 20040083936 A KR20040083936 A KR 20040083936A
Authority
KR
South Korea
Prior art keywords
forming
contact
layer
semiconductor device
hard mask
Prior art date
Application number
KR1020030018645A
Other languages
English (en)
Inventor
박병준
김동석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030018645A priority Critical patent/KR20040083936A/ko
Publication of KR20040083936A publication Critical patent/KR20040083936A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 미세콘택 형성방법에 관한 것으로,
반도체소자의 고집적화에 따른 미세 콘택홀을 용이하게 실시할 수 있도록 하기 위하여,
반도체기판 상에 도전배선을 형성하고 상기 도전배선 표면에 스페이서용 제1질화막을 형성한 다음, 전체표면상부에 평탄화된 절연막을 형성하고 상기 평탄화된 절연막 상부에 도전층을 형성한 다음, 콘택마스크를 이용한 사진식각공정을 실시하되, 건식방법으로 상기 도전배선 사이의 평탄화된 절연막을 제거하고 전체표면상부에 스페이서용 제2질화막을 형성한 다음, 습식식각 공정을 실시하여 상기 반도체기판을 노출시키는 콘택홀을 형성함으로써 반도체소자의 콘택공정을 용이하게 실시할 수 있도록 하며 소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 미세콘택 형성방법{A method for forming a contact hole of a semiconductor device}
본 발명은 반도체소자의 미세콘택 형성방법에 관한 것으로,
특히 질화막을 이용한 자기정렬적인 콘택 ( self-aligned contact, SAC ) 공정으로 콘택 면적을 확보하지 못하는 문제점을 해결하기 위하여 추가 습식 방법으로 콘택 면적을 확보할 수 있도록 하는 방법에 관한 것이다.
일반적으로, 메모리 소자에서 중요한 특성인 리프레쉬 타임 ( refresh time ) 은 주로 저장전극 노드와 트랜지스터의 드레인을 연결하는 저장전극 콘택공정시 상기 드레인이 손상되어 발생되는 누설전류에 의하여 결정된다.
현재 사용되고 있는 노광기술로는 16 M DRAM 까지 콘택홀을 형성할 때 콘택홀 측벽의 도전층과 절연불량이 발생하지 않고 소자를 형성할 수 있으나, 소자가 고집적화됨에 따라 단위셀의 크기가 축소되고, 그에 따라서 콘택홀과 도전층의 간격이 좁아지게 된다.
도 1a 내지 도 1f 는 종래기술에 따른 반도체소자의 미세 콘택 형성방법을 도시한 단면도이다.
도 1a를 참조하면, 하부절연층(도시안됨)이 구비되는 반도체기판(11) 상에 비트라인용 도전층(13) 및 하드마스크층(15)의 적층구조를 형성한다.
비트라인 마스크(도시안됨)를 이용한 사진식각공정으로 상기 적층구조를 식각하여 비트라인을 형성한다.
상기 비트라인을 포함한 전체표면상부에 스페이서용 제1질화막(17)을 형성한다.
도 1b를 참조하면, 전체표면상부를 평탄화시키는 층간절연막(19)을 형성하고 그 상부에 감광막패턴(21)을 형성한다.
이때, 상기 감광막패턴(21)은 비트라인 콘택마스크(도시안됨)를 이용한 노광및 현상 공정으로 형성한다.
도 1c 및 도 1d 를 참조하면, 상기 감광막패턴(21)을 마스크로 하여 상기 층간절연막(19)을 콘택 식각한다.
이때, 반도체소자의 고집적화로 인한 상기 비트라인간의 간격이 좁아져 상기 반도체기판(11)을 노출시키는 콘택홀이 형성되지 못한다.
그 다음, 연속적으로 상기 반도체기판이 노출될 때까지 식각공정을 실시하면 비트라인 상부의 층간절연막(19)이 상기 도 1d 의 ⓐ 부분과 같이 남게 되어, 콘택 면적을 확보하기 위한 습식 식각공정을 실시하기 어려운 문제점이 있다.
도 1e를 참조하면, 전체표면상부에 스페이서용 제2질화막(23)을 형성한다. 상기 스페이서용 제2질화막(23)은 콘택면적을 확보하기 위한 습식 식각공정시 상기 비트라인의 손실을 방지하기 위한 것이다.
도 1f를 참조하면, BOE ( buffered oxide etchant ) 또는 HF 용액을 이용하여 습식 식각하여 콘택홀(25)을 형성한다. 이때, 상기 비트라인의 어깨부분이 손상되어 ⓑ 와 같은 형태를 갖게 된다.
상기한 바와 같이 종래기술에 따른 반도체소자의 미세 콘택 형성방법은,
반도체소자의 고집적화에 따라 좁아진 도전배선 사이에 콘택홀을 형성할 때 수반되는 습식식각공정시 상기 도전배선이 손상되어 소자의 특성 및 신뢰성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 도전배선 상부를평탄화시키는 층간절연막 상부에 상기 층간절연막과 식각선택비 차이를 갖는 도전층을 형성하고 비트라인 콘택 공정을 실시하여 콘택식각공정시 비트라인 상측을 보호하는 역할을 하도록 함으로써 콘택 면적을 확보하기 위한 습식 식각공정시 도전배선의 손상을 방지할 수 있도록 하는 반도체소자의 미세 콘택 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1f 는 종래기술에 따른 반도체소자의 미세콘택 형성방법을 도시한 단면도.
도 2a 내지 도 2f 는 본 발명의 실시예에 따른 반도체소자의 미세콘택 형성방법을 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11,31 : 반도체기판 13,33 : 비트라인용 도전층
15,35 : 하드마스크층 17,37 : 스페이서용 제1질화막
19,39 : 층간절연막 21,43 : 감광막패턴
23,45 : 스페이서용 제2질화막 25,47 : 콘택홀
41 : 실리콘막
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 미세콘택 형성방법은,
반도체기판 상에 도전배선을 형성하는 공정과,
상기 도전배선 표면에 스페이서용 제1질화막을 형성하고 전체표면상부에 평탄화된 절연막을 형성하는 공정과,
상기 평탄화된 절연막 상부에 하드마스크층을 형성하는 공정과,
콘택마스크를 이용한 사진식각공정을 실시하되, 건식방법으로 상기 도전배선 사이의 상기 하드마스크층 및 평탄화된 절연막을 제거하는 공정과,
전체표면상부에 스페이서용 제2질화막을 형성하고 습식식각 공정을 실시하여 상기 반도체기판을 노출시키는 콘택홀을 형성하는 공정을 포함하는 것과,
상기 하드마스크층은 건식 및 습식식각공정시 평탄화된 절연막 및 스페이서용 제1,2질화막과의 식각선택비 차이를 갖는 폴리실리콘이나 식각장벽층으로 형성하는 것과,
상기 습식방법은 BOE 용액이나 HF 용액을 이용하여 실시하는 것을 특징으로한다.
이하, 첨부된 도면을 참고로 하여 본 발명은 상세히 설명하기로 한다.
도 2a 내지 도 2f 는 본 발명의 실시예에 따른 반도체소자의 미세 콘택 형성방법을 도시한 단면도이다.
도 2a를 참조하면, 하부절연층(도시안됨)이 구비되는 반도체기판(31) 상에 비트라인용 도전층(33) 및 하드마스크층(35)의 적층구조를 형성한다.
비트라인 마스크(도시안됨)를 이용한 사진식각공정으로 상기 적층구조를 식각하여 비트라인을 형성한다.
상기 비트라인을 포함한 전체표면상부에 스페이서용 제1질화막(37)을 형성한다.
도 2b를 참조하면, 전체표면상부를 평탄화시키는 층간절연막(39)을 형성하고 상기 층간절연막(39) 상부에 도전층인 실리콘막(41)을 형성한다. 이때, 상기 실리콘막(41)은 후속 공정인 콘택식각공정시 하드마스크층으로 사용된다. 상기 실리콘막(41)은 식각장벽층으로 대신 형성할 수도 있으며, 상기 층간절연막(39)과 식각선택비 차이를 갖는 물질로 형성한다.
상기 실리콘막(41) 상부에 감광막패턴(43)을 형성한다. 이때, 상기 감광막패턴(43)은 비트라인 콘택마스크(도시안됨)를 이용한 노광 및 현상 공정으로 형성한다.
도 2c 및 도 2d 를 참조하면, 상기 감광막패턴(43)을 마스크로 하여 상기 실리콘막(41) 및 층간절연막(39)을 콘택 식각한다. 이때, 반도체소자의 고집적화로 인한 상기 비트라인간의 간격이 좁아져 상기 반도체기판(31)을 노출시키는 콘택홀이 형성되지 못한다.
그 다음, 연속적으로 상기 반도체기판이 노출될 때까지 식각공정을 실시하면 비트라인 상부의 층간절연막(39)이 상기 도 2d 의 ⓒ 부분과 같이 남게 되고, 그 상부에 하드마스크층으로 사용될 실리콘막(41)이 구비된다.
도 2e를 참조하면, 전체표면상부에 스페이서용 제2질화막(45)을 형성한다. 상기 스페이서용 제2질화막(45)은 콘택면적을 확보하기 위한 습식 식각공정시 상기 비트라인의 손실을 방지하기 위한 것이다.
도 2f를 참조하면, BOE ( buffered oxide etchant ) 또는 HF 용액을 이용한 습식식각공정으로 콘택홀(47)을 형성한다. 이때, 상기 비트라인의 어깨부분은 ⓓ 와 같은 형태로 형성된다. 종래기술에 비하여 비트라인의 손상이 억제되었음을 알 수 있다.
본 발명의 다른 실시예는 비트라인 외에 반도체소자의 도전배선에 적용하는 것이다. 예를들면, 워드라인과 같은 도전배선이 있다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 미세 콘택 형성방법은, 도전배선 상부를 평탄화시키는 절연막을 형성하고 그 상부에 도전층을 증착한 다음, 도전배선 마스크를 이용한 건식 및 습식 방법으로 콘택 식각 공정을 실시하여 상기 도전배선의 손상없이 콘택면적을 확보할 수 있도록 함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과를 제공한다.

Claims (3)

  1. 반도체기판 상에 도전배선을 형성하는 공정과,
    상기 도전배선 표면에 스페이서용 제1질화막을 형성하고 전체표면상부에 평탄화된 절연막을 형성하는 공정과,
    상기 평탄화된 절연막 상부에 하드마스크층을 형성하는 공정과,
    콘택마스크를 이용한 사진식각공정을 실시하되, 건식방법으로 상기 도전배선 사이의 상기 하드마스크층 및 평탄화된 절연막을 제거하는 공정과,
    전체표면상부에 스페이서용 제2질화막을 형성하고 습식식각 공정을 실시하여 상기 반도체기판을 노출시키는 콘택홀을 형성하는 공정을 포함하는 반도체소자의 미세 콘택 형성방법.
  2. 제 1 항에 있어서,
    상기 하드마스크층은 건식 및 습식식각공정시 평탄화된 절연막 및 스페이서용 제1,2질화막과의 식각선택비 차이를 갖는 폴리실리콘이나 식각장벽층으로 형성하는 것을 특징으로 하는 반도체소자의 미세 콘택 형성방법.
  3. 제 1 항에 있어서,
    상기 습식방법은 BOE 용액이나 HF 용액을 이용하여 실시하는 것을 특징으로 하는 반도체소자의 미세 콘택 형성방법.
KR1020030018645A 2003-03-25 2003-03-25 반도체소자의 미세콘택 형성방법 KR20040083936A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030018645A KR20040083936A (ko) 2003-03-25 2003-03-25 반도체소자의 미세콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030018645A KR20040083936A (ko) 2003-03-25 2003-03-25 반도체소자의 미세콘택 형성방법

Publications (1)

Publication Number Publication Date
KR20040083936A true KR20040083936A (ko) 2004-10-06

Family

ID=37734066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030018645A KR20040083936A (ko) 2003-03-25 2003-03-25 반도체소자의 미세콘택 형성방법

Country Status (1)

Country Link
KR (1) KR20040083936A (ko)

Similar Documents

Publication Publication Date Title
KR100339683B1 (ko) 반도체 집적회로의 자기정렬 콘택 구조체 형성방법
KR100448719B1 (ko) 다마신공정을 이용한 반도체 장치 및 그의 제조방법
KR20040083936A (ko) 반도체소자의 미세콘택 형성방법
KR100431708B1 (ko) 반도체장치제조방법
KR100991379B1 (ko) 반도체소자 제조 방법
KR20050002005A (ko) 스토리지 노드 콘택홀 및 비트라인 절연막 스페이서를동시에 형성하는 반도체 소자 제조 방법
KR100755059B1 (ko) 반도체 소자의 랜딩 플러그 형성방법
KR20010008839A (ko) 반도체 장치의 셀프-얼라인 콘택 형성방법
KR100258370B1 (ko) 반도체소자의 콘택방법
KR100275341B1 (ko) 반도체소자의콘택방법
KR100464934B1 (ko) 반도체 소자의 제조 방법
KR100239901B1 (ko) 반도체장치의 콘택 형성방법
KR20040002287A (ko) 반도체소자의 저장전극 형성방법
KR20000027650A (ko) 반도체 소자의 제조방법
KR19990074636A (ko) 반도체소자의 콘택 형성방법
KR20010044868A (ko) 반도체 소자의 캐패시터 제조 방법
KR20020037851A (ko) 비트라인을 갖는 반도체 장치 및 그의 제조 방법
KR20030002110A (ko) 자기정렬콘택 플러그의 형성 방법
KR20040008675A (ko) 반도체 메모리 소자의 형성방법
KR20040002277A (ko) 반도체소자의 저장전극 형성방법
KR20050066190A (ko) 반도체소자의 콘택 형성방법
KR20020078071A (ko) 반도체 소자의 캐패시터 제조방법
KR20060038746A (ko) 반도체 소자의 콘택플러그 형성 방법
KR20060055792A (ko) 반도체 소자의 제조방법
KR20040078415A (ko) 반도체소자의 자기정렬적인 콘택 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination