TW202308059A - 半導體結構及其形成方法 - Google Patents

半導體結構及其形成方法 Download PDF

Info

Publication number
TW202308059A
TW202308059A TW111123067A TW111123067A TW202308059A TW 202308059 A TW202308059 A TW 202308059A TW 111123067 A TW111123067 A TW 111123067A TW 111123067 A TW111123067 A TW 111123067A TW 202308059 A TW202308059 A TW 202308059A
Authority
TW
Taiwan
Prior art keywords
capacitor
capacitive
substrate
oxide layer
forming
Prior art date
Application number
TW111123067A
Other languages
English (en)
Other versions
TWI800410B (zh
Inventor
王沛萌
Original Assignee
中國大陸商長鑫存儲技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中國大陸商長鑫存儲技術有限公司 filed Critical 中國大陸商長鑫存儲技術有限公司
Publication of TW202308059A publication Critical patent/TW202308059A/zh
Application granted granted Critical
Publication of TWI800410B publication Critical patent/TWI800410B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明涉及積體電路技術領域，尤其涉及一種半導體結構及其形成方法。所述半導體結構的形成方法包括如下步驟：形成電容基板，所述電容基板包括多個電容轉接結構以及位於相鄰所述電容轉接結構之間且覆蓋所述電容轉接結構頂面的隔離層；去除覆蓋於所述電容轉接結構頂面的所述隔離層，曝露所述電容轉接結構；氧化所述電容基板曝露有所述電容轉接結構的表面，形成氧化層；去除所述氧化層，曝露所述電容轉接結構。本發明減少了電容轉接結構表面的缺陷，且避免了相鄰電容轉接結構之間短路的問題，從而改善了半導體結構的電性能。

Description

半導體結構及其形成方法
本發明涉及積體電路技術領域，尤其涉及一種半導體結構及其形成方法。
動態隨機記憶體（Dynamic Random Access Memory，DRAM）是電腦等電子設備中常用的半導體結構，其由多個存儲單元構成，每個存儲單元通常包括用於存儲電荷的電容器和存取電容器的電晶體。所述電晶體的閘極與字線電連接、源極與位線電連接、汲極與電容器電連接，字線上的字線電壓能夠控制電晶體的開啟與關閉，從而通過位元線能夠讀取存儲在電容器中的資料資訊，或者將資料資訊寫入到電容器中。
所述電容器通過電容基板中的電容轉接結構與所述汲極連接。但是，由於當前製造製程的限制，電容基板表面易產生缺陷，且相鄰的電容轉接結構之間易發生短路。
因此，如何減少電容基板表面的缺陷，並避免相鄰電容轉接結構之間的短路，以提高半導體結構的電性能，是當前亟待解決的技術問題。
本發明提供一種半導體結構及其形成方法，用於解決現有的電容基本表面易產生缺陷且相鄰的電容轉接結構之間易發生短路的問題，以提高半導體結構的電性能。
為了解決上述問題，本發明提供了一種半導體結構的形成方法，包括如下步驟： 形成電容基板，所述電容基板包括多個電容轉接結構以及位於相鄰所述電容轉接結構之間且覆蓋所述電容轉接結構頂面的隔離層； 去除覆蓋於所述電容轉接結構頂面的所述隔離層，曝露所述電容轉接結構； 氧化所述電容基板曝露有所述電容轉接結構的表面，形成氧化層； 去除所述氧化層，曝露所述電容轉接結構。
為了解決上述問題，本發明還提供了一種半導體結構，採用如上述任一項所述的半導體結構的形成方法形成。
本發明提供的半導體結構及其形成方法，在去除隔離層並曝露電容轉接結構的頂面之後，採用氧化的方式氧化所述電容轉接結構的表面以及殘留於電容轉接結構表面的導電顆粒物，使得所述電容基板表面材料均一，去除所述氧化層之後，所述電容轉接結構表面的缺陷、以及所述電容轉接結構表面和所述隔離層表面殘留的顆粒物均可以去除，減少了電容轉接結構表面的缺陷，且避免了相鄰電容轉接結構之間短路的問題，從而改善了半導體結構的電性能。
下面結合附圖對本發明提供的半導體結構及其形成方法的具體實施方式做詳細說明。
本具體實施方式提供了一種半導體結構的形成方法，附圖1是本發明具體實施方式中半導體結構的形成方法流程圖，附圖2A-2D是本發明具體實施方式在形成半導體結構的過程中主要的製程截面示意圖。如圖1、圖2A-圖2D所示，所述半導體結構的形成方法，包括如下步驟： 步驟S11，形成電容基板21，所述電容基板21包括多個電容轉接結構211以及位於相鄰所述電容轉接結構211之間且覆蓋所述電容轉接結構211頂面的隔離層212，如圖2A所示。
可選的，形成電容基板21的具體步驟包括： 提供襯底20，所述襯底20內具有多個電容接觸區； 形成多個電容轉接結構211於所述襯底20表面，且多個所述電容轉接結構211與多個所述電容接觸區一一對應電連接； 形成填充滿相鄰所述電容轉接結構211之間的間隙並覆蓋所述電容轉接結構211頂面的隔離層212。
具體來說，所述襯底20可以是但不限於矽襯底，本具體實施方式以所述襯底20為矽襯底為例進行說明。在其他示例中，所述襯底20可以為氮化鎵、砷化鎵、碳化鎵、碳化矽或SOI等半導體襯底。所述襯底20內具有呈陣列排布的多個有源區，每一所述有源區中均包括位線接觸區和電容接觸區。在形成多個所述電容轉接結構211之前，還可以先於所述襯底20表面形成電容接觸層，所述電容接觸層中具有與多個所述電容接觸區一一電性接觸的電容接觸點。所述電容接觸點的材料可以為多晶矽。之後，形成與多個所述電容接觸點一一對應電連接的多個所述電容轉接結構211。所述電容轉接結構211的材料可以為導電金屬材料，例如鎢。多個所述電容轉接結構211相互獨立，即相鄰的所述電容轉接結構211之間具有空隙。為了避免相鄰所述電容轉接結構211之間的影響，在形成多個所述電容轉接結構211之後，沉積絕緣材料於相鄰所述電容轉接結構211之間的空隙內並覆蓋所述電容轉接結構211的頂面，形成如圖2A所示的隔離層212。所述隔離層212的材料可以為氧化物材料（例如二氧化矽），也可以為氮化物材料（例如氮化矽）。
步驟S12，去除覆蓋於所述電容轉接結構211頂面的所述隔離層212，曝露所述電容轉接結構211，如圖2B所示。
可選的，去除覆蓋於所述電容轉接結構211頂面的所述隔離層212的具體步驟包括： 採用乾式蝕刻製程蝕刻所述隔離層212。
可選的，所述隔離層212的材料為氮化物材料；採用乾式蝕刻製程蝕刻所述隔離層212的具體步驟還包括： 採用CF 4、CHF 3和O 2的混合氣體作為蝕刻氣體蝕刻所述隔離層212。
具體來說，在所述隔離層212的材料為氮化矽等氮化物材料時，可以採用CF 4、CHF 3和O 2的混合氣體作為蝕刻氣體、沿圖2B中箭頭所示的方向（即垂直於所述電容基板21表面的方向）向下蝕刻所述隔離層212，以所述電容轉接結構211作為蝕刻截止層，去除部分的所述隔離層212，曝露所述電容轉接結構211的頂面，如圖2B所示。在採用CF 4、CHF 3和O 2的混合氣體作為蝕刻氣體蝕刻的過程中，CF 4、CHF 3和O 2的混合氣體形成的等離子體會對所述電容轉接結構211的頂面造成損傷，使得所述電容轉接結構211中的材料粒子被轟出，部分材料粒子還容易被O 2氧化，形成包括材料粒子和材料粒子氧化物的顆粒物22，所述顆粒物22粘附於所述電容基板21表面，如圖2B所示。
以所述電容轉接結構211的材料為鎢為例，CF 4、CHF 3和O 2的混合氣體形成的等離子體對所述電容轉接結構211的表面造成轟擊，造成鎢顆粒和氧化鎢顆粒殘留於所述電容基板21表面。
步驟S13，氧化所述電容基板21曝露有所述電容轉接結構211的表面，形成氧化層23，如圖2C所示。
本具體實施方式在曝露所述電容轉接結構211的頂面之後，通過氧化的方式使得所述電容基板21表面殘留的所述材料粒子以及所述電容轉接結構211的頂面均形成與所述材料粒子氧化物成分相同的所述氧化層23。所述電容基板21頂面材料的統一，便於後續徹底去除所述電容基板21表面的所述顆粒物22，避免了相鄰電容轉接結構211之間短路的問題；且部分去除或者完全去除所述電容轉接結構211表面的損傷區域，使得所述電容轉接結構211表面的缺陷減少或是完全消除。
可選的，氧化所述電容基板21曝露有所述電容轉接結構211的表面的具體步驟包括： 採用O 2等離子體氧化所述電容基板21曝露有所述電容轉接結構211的表面。
可選的，採用O 2等離子體氧化所述電容基板21曝露有所述電容轉接結構211的表面時的反應溫度為25℃~300℃。舉例來說，採用O 2等離子體氧化所述電容基板21曝露有所述電容轉接結構211的表面時的反應溫度為25℃~100℃、150℃~200℃或者200℃~250℃，較優的反應溫度為200℃~250℃。
可選的，採用O 2等離子體氧化所述電容基板21曝露有所述電容轉接結構211的表面的具體步驟包括： 傳輸至少包括O 2等離子體和H 2N 2等離子體的混合氣體等離子體至曝露有所述電容轉接結構211的所述電容基板21表面。
可選的，所述混合氣體等離子體的流量為100sccm~15000sccm。舉例來說，所述混合氣體等離子體的流量為100sccm~500sccm、400sccm~100sccm、1000sccm~5000sccm、8000sccm~12000sccm或者10000sccm~15000sccm，較優的流量為8000sccm~12000sccm。在採用O 2等離子體氧化所述電容基板21曝露有所述電容轉接結構211的表面的初始階段，所述混合氣體等離子體的流量可以處於相對較高的狀態；在氧化接近飽和的階段，所述混合氣體等離子體的流量則可以調整到相對較低的狀態。這是因為，所述混合氣體等離子體的流量處於相對較高的狀態時，主要進行所述電容轉接結構211表面的氧化反應；所述混合氣體等離子體的流量處於相對較低的狀態時，主要進行反應殘留物的清掃。
可選的，所述混合氣體等離子體的壓力為10mtorr~10000mtoor。舉例來說，所述混合氣體等離子體的壓力為10mtorr~100mtorr、50mtorr~500mtorr、500mtorr~1200mtorr或者2000mtorr~10000mtorr，較優的壓力為500mtorr~1200mtorr。
可選的，傳輸至少包括O 2等離子體和H 2N 2等離子體的混合氣體等離子體至曝露有所述電容轉接結構211的所述電容基板21表面的具體步驟包括： 採用100W~10000W的射頻功率電離包括O 2和H 2N 2的混合氣體，形成混合氣體等離子體；舉例來說，所述射頻功率可以為100W~500W、500W~1000W、2500W~5000W或者5000W~10000W，較優的射頻功率為2500W~5000W。 傳輸所述混合氣體等離子體至曝露有所述電容轉接結構211的所述電容基板21表面。
附圖3A-3D是本發明具體實施方式在形成氧化層的過程中主要的製程截面示意圖。舉例來說，形成所述氧化層23的具體步驟包括：首先，提供反應腔室30，所述反應腔室30內具有支撐台31、位於所述反應腔室30上部的噴淋頭32，所述噴淋頭與進氣通道33連通，在放置所述電容基板21至所述反應腔室30之前，先預熱用於承載所述電容基板21的所述支撐台31至25℃~300℃，如圖3A所示。之後，放置所述電容基板21至所述支撐台31表面，並通過所述進氣通道33向所述反應腔室30內傳輸作為乾式蝕刻氣體的O 2、H 2N 2和N 2的混合氣體或者O 2、H 2N 2和Ar的混合氣體，所述乾式蝕刻氣體經所述噴淋頭32均勻分散後、再經100W~10000W的射頻功率電離，形成包括O 2等離子體、H 2N 2等離子體和N 2等離子體的混合氣體等離子體或者形成包括O 2等離子體、H 2N 2等離子體和Ar等離子體的混合氣體等離子體，所述混合氣體等離子體氧化所述電容基板21表面，形成所述氧化層23，如圖3B所示。本步驟中所述混合氣體等離子體的流量為100sccm~15000sccm、所述混合氣體等離子體的壓力為10mtorr~10000mtoor，通過採用低流量低壓力的所述乾式蝕刻氣體，便於控制氧化終點，避免對所述電容轉接結構211造成過度氧化。接著，持續對所述反應腔室30進行N 2吹掃，使得所述電容基板21降至室溫，如圖3C所示。然後，將所述電容基板21自所述反應腔室30中取出。
步驟S14，去除所述氧化層23，曝露所述電容轉接結構211，如圖2D所示。
可選的，去除所述氧化層23的具體步驟包括： 清洗所述電容基板21。
可選的，清洗所述電容基板21的具體步驟包括： 採用DHF溶液清洗所述電容基板21。
可選的，DHF溶液中HF與H 2O的體積比為（10:1）~（1000:1）。舉例來說，DHF溶液中HF與H 2O的體積比為（10:1）~（50:1）、（20:1）~（100:1）、（200:1）~（800:1）或者（500:1）~（1000:1），較優的體積比為（200:1）~（800:1）。
附圖4A-4E是本發明具體實施方式在去除氧化層的過程中主要的製程截面示意圖。舉例來說，洗所述電容基板21的具體步驟包括：首先，通過第一噴射管40向所述電容基板21上的所述氧化層23噴射去離子水，以將所述氧化層23潤濕，如圖4A所示。之後，通過所述第一噴射管40繼續向所述電容基板21的所述氧化層23表面噴射DHF（去離子水稀釋的HF）溶液，如圖4B所示，以去除所述氧化層23表面的顆粒污染物和自然氧化物，曝露所述氧化層23。
可選的，去除所述氧化層23的具體步驟包括： 採用濕式蝕刻製程去除所述氧化層23。
可選的，採用濕式蝕刻製程去除所述氧化層23的具體步驟包括： 選擇對所述氧化層23和所述電容轉接結構211的蝕刻選擇比大於或者等於10:1的濕式蝕刻劑去除所述氧化層23。
由於本具體實施方式通過氧化將所述電容基板21表面殘留顆粒物的成分統一，且所述氧化層23的組分與所述電容轉接結構211的組分不同，因此，可以通過選擇對所述氧化層23和所述電容轉接結構211具有高蝕刻選擇比的蝕刻劑充分去除所述氧化層23，且不對所述電容轉接結構211造成損傷。
可選的，所述電容轉接結構211的材料為金屬材料；採用濕式蝕刻製程去除所述氧化層23的具體步驟包括： 採用鹼性溶液作為濕式蝕刻劑去除所述氧化層23。
可選的，採用鹼性溶液作為濕式蝕刻劑去除所述氧化層23的具體步驟包括： 採用NH 4OH與H 2O的混合溶液作為濕式蝕刻劑去除所述氧化層23。
可選的，所述濕式蝕刻劑中NH 4OH與H 2O的體積比為（5:1）~（1000:1）。舉例來說，所述濕式蝕刻劑中NH 4OH與H 2O的體積比為（5:1）~（100:1）、（20:1）~（200:1）、（50:1）~（500:1）或者（100:1）~（1000:1），較優的體積比為（50:1）~（500:1）。
可選的，去除所述氧化層23之後，還包括如下步驟： 乾燥所述電容基板21。
可選的，乾燥所述電容基板21的具體步驟包括： 採用氮氣和異丙醇的混合氣體吹掃所述電容基板21。
以下以所述電容轉接結構211的材料為鎢、所述氧化層23的材料為氧化鎢為例進行說明。首先，通過所述第一噴射管40向所述氧化層23表面噴射包括NH 4OH與H 2O的ADM溶液，如圖4C所示，ADM溶液能夠與氧化鎢反應、但是不與鎢反應，且ADM溶液對氧化鎢和鎢的蝕刻選擇比為50：1，從而能充分去除氧化鎢、且不對鎢造成損傷。之後，再次通過所述第一噴射管40向所述電容基板21表面噴射去離子水，如圖4D所示，去除殘餘的ADM溶液。接著，通過第二噴射管41傾斜（例如圖4E中的箭頭方向）向所述電容基板21表面噴射氮氣和異丙醇的混合氣體，如圖4E所示，防止殘留的水汽再次氧化鎢。
不僅如此，本具體實施方式還提供了一種半導體結構，採用如上述任一項所述的半導體結構的形成方法形成。
本具體實施方式提供的半導體結構及其形成方法，在去除隔離層並曝露電容轉接結構的頂面之後，採用氧化的方式氧化所述電容轉接結構的表面以及殘留於電容轉接結構表面的導電顆粒物，使得所述電容基板表面材料均一，去除所述氧化層之後，所述電容轉接結構表面的缺陷、以及所述電容轉接結構表面和所述隔離層表面殘留的顆粒物均可以去除，減少了電容轉接結構表面的缺陷，且避免了相鄰電容轉接結構之間短路的問題，從而改善了半導體結構的電性能。
以上所述僅是本發明的優選實施方式，應當指出，對於本技術領域的普通技術人員，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護範圍。
20:襯底 21:電容基板 22:顆粒物 23:氧化層 30:反應腔室 31:支撐台 32:噴淋頭 33:進氣通道 40:第一噴射管 41:第二噴射管 211:電容轉接結構 212:隔離層 S11~S14:步驟
附圖1是本發明具體實施方式中半導體結構的形成方法流程圖；
附圖2A-2D是本發明具體實施方式在形成半導體結構的過程中主要的製程截面示意圖；
附圖3A-3D是本發明具體實施方式在形成氧化層的過程中主要的製程截面示意圖；
附圖4A-4E是本發明具體實施方式在去除氧化層的過程中主要的製程截面示意圖。
S11~S14:步驟

Claims (10)

  1. 一種半導體結構的形成方法，包括如下步驟： 形成電容基板，所述電容基板包括多個電容轉接結構以及位於相鄰所述電容轉接結構之間且覆蓋所述電容轉接結構頂面的隔離層； 去除覆蓋於所述電容轉接結構頂面的所述隔離層，曝露所述電容轉接結構； 氧化所述電容基板曝露有所述電容轉接結構的表面，形成氧化層； 去除所述氧化層，曝露所述電容轉接結構。
  2. 根據請求項1所述的半導體結構的形成方法，其中形成電容基板的具體步驟包括： 提供襯底，所述襯底內具有多個電容接觸區； 形成多個電容轉接結構於所述襯底表面，且多個所述電容轉接結構與多個所述電容接觸區一一對應電連接； 形成填充滿相鄰所述電容轉接結構之間的間隙並覆蓋所述電容轉接結構頂面的隔離層。
  3. 根據請求項1所述的半導體結構的形成方法，其中去除覆蓋於所述電容轉接結構頂面的所述隔離層的具體步驟包括： 採用乾式蝕刻製程蝕刻所述隔離層； 優選地，所述隔離層的材料為氮化物材料；採用乾式蝕刻製程蝕刻所述隔離層的具體步驟還包括： 採用CF 4、CHF 3和O 2的混合氣體作為蝕刻氣體蝕刻所述隔離層。
  4. 根據請求項1所述的半導體結構的形成方法，其中氧化所述電容基板曝露有所述電容轉接結構的表面的具體步驟包括： 採用O 2等離子體氧化所述電容基板曝露有所述電容轉接結構的表面； 優選地，採用O 2等離子體氧化所述電容基板曝露有所述電容轉接結構的表面時的反應溫度為25℃~300℃。
  5. 根據請求項4所述的半導體結構的形成方法，其中採用O 2等離子體氧化所述電容基板曝露有所述電容轉接結構的表面的具體步驟包括： 傳輸至少包括O 2等離子體和H 2N 2等離子體的混合氣體等離子體至曝露有所述電容轉接結構的所述電容基板表面； 優選地，所述混合氣體等離子體的流量為100sccm~15000sccm，所述混合氣體等離子體的壓力為10mtorr~10000mtoor； 更優選地，傳輸至少包括O 2等離子體和H 2N 2等離子體的混合氣體等離子體至曝露有所述電容轉接結構的所述電容基板表面的具體步驟包括： 採用100W~10000W的射頻功率電離包括O 2和H 2N 2的混合氣體，形成混合氣體等離子體； 傳輸所述混合氣體等離子體至曝露有所述電容轉接結構的所述電容基板表面。
  6. 根據請求項1所述的半導體結構的形成方法，其中去除所述氧化層的具體步驟包括： 清洗所述電容基板； 優選地，清洗所述電容基板的具體步驟包括： 採用DHF溶液清洗所述電容基板； 更優選地，DHF溶液中HF與H 2O的體積比為（10:1）~（1000:1）。
  7. 根據請求項1所述的半導體結構的形成方法，其中去除所述氧化層的具體步驟包括： 採用濕式蝕刻製程去除所述氧化層； 優選地，採用濕式蝕刻製程去除所述氧化層的具體步驟包括： 選擇對所述氧化層和所述電容轉接結構的蝕刻選擇比大於或者等於10:1的濕式蝕刻劑去除所述氧化層； 優選地，所述電容轉接結構的材料為金屬材料；採用濕式蝕刻製程去除所述氧化層的具體步驟包括： 採用鹼性溶液作為濕式蝕刻劑去除所述氧化層； 更優選地，採用鹼性溶液作為濕式蝕刻劑去除所述氧化層的具體步驟包括： 採用NH 4OH與H 2O的混合溶液作為濕式蝕刻劑去除所述氧化層； 還優選地，所述濕式蝕刻劑中NH 4OH與H 2O的體積比為（5:1）~（1000:1）。
  8. 根據請求項1所述的半導體結構的形成方法，其中去除所述氧化層之後，還包括如下步驟： 乾燥所述電容基板。
  9. 根據請求項8所述的半導體結構的形成方法，其中乾燥所述電容基板的具體步驟包括： 採用氮氣和異丙醇的混合氣體吹掃所述電容基板。
  10. 一種半導體結構，其中採用如請求項1至9中任一項所述的半導體結構的形成方法形成。
TW111123067A 2021-08-04 2022-06-21 半導體結構及其形成方法 TWI800410B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110890950.6 2021-08-04
CN202110890950.6A CN116133362A (zh) 2021-08-04 2021-08-04 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
TW202308059A true TW202308059A (zh) 2023-02-16
TWI800410B TWI800410B (zh) 2023-04-21

Family

ID=85155064

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111123067A TWI800410B (zh) 2021-08-04 2022-06-21 半導體結構及其形成方法

Country Status (3)

Country Link
CN (1) CN116133362A (zh)
TW (1) TWI800410B (zh)
WO (1) WO2023010826A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660610B2 (en) * 1996-07-08 2003-12-09 Micron Technology, Inc. Devices having improved capacitance and methods of their fabrication
JP2004342789A (ja) * 2003-05-15 2004-12-02 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US6885541B2 (en) * 2003-06-20 2005-04-26 Ngk Spark Plug Co., Ltd. Capacitor, and capacitor manufacturing process
US7078289B2 (en) * 2003-11-16 2006-07-18 Nanya Technology Corp. Method for fabricating a deep trench capacitor of DRAM device
US7871935B2 (en) * 2008-04-23 2011-01-18 International Business Machines Corporation Non-plasma capping layer for interconnect applications
US9837420B1 (en) * 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
CN111755381A (zh) * 2019-03-29 2020-10-09 长鑫存储技术有限公司 双面电容结构及其形成方法、dram存储器
EP3723148A1 (en) * 2019-04-08 2020-10-14 Murata Manufacturing Co., Ltd. Three-dimensional capacitive structures and their manufacturing methods
CN112908936B (zh) * 2021-01-27 2023-04-07 长鑫存储技术有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
WO2023010826A1 (zh) 2023-02-09
TWI800410B (zh) 2023-04-21
CN116133362A (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
TWI455203B (zh) 開孔之硬遮罩及藉由開孔之硬遮罩施行之蝕刻輪廓控制
US7081407B2 (en) Method of preventing damage to porous low-k materials during resist stripping
US6979654B2 (en) Method of avoiding dielectric layer deterioation with a low dielectric constant during a stripping process
JP2006303063A (ja) 半導体装置の製造方法
US7396769B2 (en) Method for stripping photoresist from etched wafer
JP2000277610A (ja) 半導体装置の製造方法
WO2023010826A1 (zh) 半导体结构及其形成方法
KR100377174B1 (ko) 캐패시터의 제조 방법
US20230041544A1 (en) Semiconductor structure and forming method thereof
US7132368B2 (en) Method for repairing plasma damage after spacer formation for integrated circuit devices
CN103972055B (zh) 光刻胶去除方法
JP2006032721A (ja) 半導体装置の製造方法
JP2000353688A (ja) 半導体装置の製造方法
KR100680944B1 (ko) 반도체 소자의 제조방법
JP2005136097A (ja) 半導体装置の製造方法
KR100641705B1 (ko) 반도체 소자 제조 방법
US6667208B2 (en) Method for manufacturing a capacitor lower electrode over a transistor and a bit line corresponding to a cell area of a semiconductor device
CN116133361A (zh) 半导体结构及其形成方法
KR20050000970A (ko) 반도체 소자의 제조방법
KR100520140B1 (ko) 반도체소자의캐패시터제조방법
KR100190058B1 (ko) 반도체 소자의 소자 분리 방법
US20080003822A1 (en) Method for fabricating semiconductor device
KR100386613B1 (ko) 반도체 소자의 제조방법
KR100324815B1 (ko) 강유전체램의캐패시터제조방법
JPH0927472A (ja) 低誘電率酸化シリコン系絶縁膜のプラズマエッチング方法