TWI715007B - 個別包括一電容器及一在高度上延伸之電晶體之記憶體單元陣列及形成一電晶體陣列之方法 - Google Patents

個別包括一電容器及一在高度上延伸之電晶體之記憶體單元陣列及形成一電晶體陣列之方法 Download PDF

Info

Publication number
TWI715007B
TWI715007B TW108112850A TW108112850A TWI715007B TW I715007 B TWI715007 B TW I715007B TW 108112850 A TW108112850 A TW 108112850A TW 108112850 A TW108112850 A TW 108112850A TW I715007 B TWI715007 B TW I715007B
Authority
TW
Taiwan
Prior art keywords
laterally
lines
capacitor
array
individual
Prior art date
Application number
TW108112850A
Other languages
English (en)
Other versions
TW202005055A (zh
Inventor
杜來 維莎卡 尼爾摩 拉瑪斯瓦米
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202005055A publication Critical patent/TW202005055A/zh
Application granted granted Critical
Publication of TWI715007B publication Critical patent/TWI715007B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明揭示一種電晶體，其包括在至少一個直線垂直橫截面中係大體上L形或大體上鏡像L形藉此具有一在高度上延伸之桿及在該桿之一底部上方自該桿之一橫向側水平延伸之一底座之半導體材料。該桿之該半導體材料包括一上源極/汲極區域及在其下方之一通道區域。該電晶體包括(a)及(b)之至少一者，其中(a)：該桿之該半導體材料包括在該通道區域下方之一下源極/汲極區域，及(b)：該底座之該半導體材料包括一下源極/汲極區域。一閘極可操作地橫向鄰近該桿之該通道區域。揭示其他實施例，其等包含個別包括一電容器及一在高度上延伸之電晶體之記憶體單元陣列。揭示方法。

Description

個別包括一電容器及一在高度上延伸之電晶體之記憶體單元陣列及形成一電晶體陣列之方法
本文中揭示之實施例係關於電晶體、電晶體陣列、個別包括一電容器及一在高度上延伸之電晶體之記憶體單元陣列。
記憶體係一個類型之積體電路且在電腦系統中用於儲存資料。記憶體可製造成個別記憶體單元之一或多個陣列。記憶體單元可使用數位線(其等亦可被稱為位元線、資料線、感測線或資料/感測線)及字線(其等亦可被稱為存取線)來被寫入或讀取。數位線可使沿陣列之行之記憶體單元導電地互連，且字線可使沿陣列之列之記憶體單元導電地互連。可透過一數位線及一字線之組合來唯一地定址各記憶體單元。
記憶體單元可係揮發性或非揮發性的。非揮發性記憶體單元可長時間(包含在關閉電腦時)儲存資料。揮發性記憶體消耗且因此需要被再新/重寫，在許多例項中，每秒多次再新/重寫。無論如何，記憶體單元經組態以將記憶體保存或儲存成至少兩種不同可選擇狀態。在二進位系 統中，狀態被視為一「0」或一「1」。在其他系統中，至少一些個別記憶體單元可經組態以儲存資訊之兩個以上位準或狀態。
一電容器係可用於一記憶體單元中之一個類型之電子組件。一電容器具有由電絕緣材料分離之兩個電導體。作為一電場之能量可靜電儲存於此材料內。取決於絕緣體材料之成分，該儲存電場將為揮發性或非揮發性的。例如，僅包含SiO2之一電容器絕緣體材料將為揮發性的。一個類型之非揮發性電容器係具有鐵電材料作為絕緣材料之至少部分之一鐵電電容器。鐵電材料之特徵在於具有兩種穩定極化狀態且藉此可包括一電容器及/或記憶體單元之可程式化材料。鐵電材料之極化狀態可藉由施加適合程式化電壓而改變且在移除程式化電壓之後保持(至少一段時間)。各極化狀態具有彼此不同之一電荷儲存電容且理想地可用於寫入(即，儲存)及讀取一記憶體狀態而不使極化狀態反轉，直至期望使此極化狀態反轉。在具有鐵電電容器之一些記憶體中，較不期望讀取記憶體狀態之動作可使極化反轉。據此，在判定極化狀態之後，進行記憶體單元之一重寫以在其判定之後立即將記憶體單元置於預讀取狀態中。無論如何，併入一鐵電電容器之一記憶體單元歸因於形成電容器之一部分之鐵電材料之雙穩態特性而理想地為非揮發性的。其他可程式化材料可用作一電容器絕緣體以使電容器呈非揮發性。
一場效電晶體係可用於一記憶體單元中之另一類型之電子組件。此等電晶體包括在其等間具有一半導體通道區域之一對導電源極/汲極區域。一導電閘極鄰近通道區域且藉由一薄閘極絕緣體自其分離。將一適合電壓施加至閘極容許電流透過通道區域自源極/汲極區域之一者流動至另一者。當自閘極移除電壓時，在很大程度上防止電流流動通過通道 區域。場效電晶體亦可包含額外結構(例如，一可反轉地可程式化電荷儲存區域)作為閘極絕緣體與導電閘極之間之閘極構造之部分。無論如何，閘極絕緣體可係可程式化的，例如，鐵電的。
8:基板構造
8a:替代例示性實施例構造
8b:替代例示性構造
10:陣列/陣列區域
11:底座基板
12:半導體材料
14:在高度上延伸之桿
15:桿橫向側
16:桿底部
17:底座
18:上源極/汲極區域
20:通道區域
22:下源極/汲極區域
22a:下源極/汲極區域
22b:下源極/汲極區域
24:閘極
25:在高度上延伸之電晶體
25a:電晶體
25b:電晶體
26:絕緣體材料
28:列
30:字線
32:行
34:數位線
35:橫向相對側
36:橫向相對側
40:第一電容器電極
42:上源極/汲極區域最上表面
43:最下表面
46:電容器絕緣體
47:橫向相對側
49:橫向相對側
50:在高度上延伸之第二電容器電極
51:橫向相對側
52:第二電容器電極線
53:橫向相對側
55:線
60:模板線
61:空隙
65:橫向中間部分
66:材料
67:溝渠
71:遮蔽材料
72:線
75:電容器
77:介電材料
85:記憶體單元
87:導電材料
89:導電材料
95:矩形
圖1係根據本發明之一實施例之包括一記憶體單元陣列之一基板構造之一圖解透視圖。
圖2係圖1構造之一圖解前視圖且透過圖1中之線2-2獲取。
圖3係圖1構造之部分之一橫截面視圖且透過圖1中之線3-3獲取。
圖4係根據本發明之一實施例之包括一記憶體單元陣列之一基板構造之一圖解前視圖。
圖5係根據本發明之一實施例之包括一記憶體單元陣列之一基板構造之一圖解前視圖。
圖6係根據本發明之一實施例之在處理中在圖2之基板構造之前之一基板構造之一部分之一圖解前視圖。
圖7係圖6構造之一透視圖。
圖8係在繼圖6所展示之後的一處理步驟處之圖6構造之一視圖。
圖9係在繼圖8所展示之後的一處理步驟處之圖8構造之一視圖。
圖10係在繼圖9所展示之後的一處理步驟處之圖9構造之一視圖。
圖11係在繼圖10所展示之後的一處理步驟處之圖10構造之一視圖。
圖12係圖11構造之一透視圖。
圖13係在繼圖12所展示之後的一處理步驟處之圖12構造之一視圖。
圖14係根據本發明之一實施例之在處理中在圖2之基板構造之前之一基板構造之一部分之一圖解前視圖。
圖15係在繼圖14所展示之後的一處理步驟處之圖14構造之一視圖。
圖16係在繼圖15所展示之後的一處理步驟處之圖15構造之一視圖。
圖17係在繼圖16所展示之後的一處理步驟處之圖16構造之一視圖。
圖18係在繼圖17所展示之後的一處理步驟處之圖17構造之一視圖。
圖19係在繼圖18所展示之後的一處理步驟處之圖18構造之一視圖。
本發明之實施例涵蓋電晶體、電晶體陣列、個別包括一電容器及一在高度上延伸之電晶體之記憶體單元陣列及形成一電晶體陣列之方法。首先，最初參考圖1至圖3描述例示性實施例，圖1至圖3展示包括已相對於一底座基板11製造之一陣列或陣列區域10之一基板構造8之一例示性片段。基板11可包括導電/導體/傳導(即，本文中電傳導)、半導電/半 導體/半傳導及絕緣(insulative)/絕緣體/絕緣(insulating)(即，本文中電絕緣)材料之任何一或多者。各種材料在底座基板11上方。材料可在圖1至圖3所描繪之材料之旁邊、在高度上向內或在高度上向外。例如，積體電路之其他部分或完全製造組件可提供於底座基板11上方、周圍或內之某處。用於操作一記憶體陣列內之組件之控制及/或其他周邊電路亦可經製造，且可完全或部分或可不完全或部分在一記憶體陣列或子陣列內。此外，多個子陣列亦可獨立地、協同或以其他方式相對於彼此製造及操作。如本文件中使用，一「子陣列」亦可被視為一陣列。為了某些可操作組件之更簡潔起見，圖1不展示底座基板11且圖1及圖3不展示周圍介電隔離材料。陣列10包括記憶體單元85，該等記憶體單元85個別包括一電容器75及一在高度上延伸之電晶體25。在一項實施例中，電晶體25垂直或在垂直之10°內。
在一項實施例中且如展示，電晶體25個別包括在至少一個直線垂直橫截面(例如，圖2中展示之橫截面)中為大體上L形或大體上鏡像L形之半導體材料12(例如，各種摻雜矽)。在一項此實施例中且如展示，電晶體25可被視為配置為橫向緊鄰電晶體之個別對，例如，在圖2中，左側兩個電晶體25係一對且右側兩個電晶體25係另一對。在橫向緊鄰電晶體之各對內之半導體材料12之一個個別者(例如，其之一塊體)(例如，在各對中之左側所繪示電晶體25)在至少一個直線垂直橫截面中為大體上L形。在橫向緊鄰電晶體25之各對內之另一個別半導體材料12(例如，在各對中之右側所繪示電晶體25之各者)在至少一個直線垂直橫截面中通常係鏡像L形。在一項實施例中且如展示，橫向緊鄰電晶體25之對彼此橫向分開比橫向緊鄰電晶體之各對內之個別電晶體25彼此橫向分開更遠。例如且 僅藉由實例，此等電晶體之各對內之電晶體25被展示為橫向分開14U且電晶體25之左側對被展示為與電晶體25之右側對橫向分開達18U。為了方便起見使用「U」以指定長度之一單一「單元」，其中在其之前之數字前綴指示在所描繪例示性垂直及水平方向上之此等單元之數量。圖式依據「U」按比例繪製。一例示性單元「U」係1奈米。據此，在一些實施例中，14U可係14奈米且18U可係18奈米。
大體上L形或大體上鏡像L形半導體材料12具有具備一橫向側15及一底部16之一在高度上延伸之桿14。半導體材料12亦具有在桿底部16上方自桿橫向側15水平延伸之一底座17。桿14之半導體材料12包括一上源極/汲極區域18及在其下方之一通道區域20。電晶體25包括(a)及(b)之至少一者，其中(a)：桿之半導體材料包括在通道區域下方之一下源極/汲極區域，及(b)：底座之半導體材料包括一下源極/汲極區域。圖1及圖2展示一例示性實施例，該例示性實施例包括(a)，且在一項此實施例中，如展示，僅包括(a)及(b)之(a)，具體言之，其中桿14之半導體材料12包括在通道區域20下方之一下源極/汲極區域22。
在圖4中展示包括電晶體25a之一替代例示性實施例構造8a。已視需要使用來自上述實施例之相同數字，其中使用後綴「a」指示一些構造差異。電晶體25a包括(b)，且在一項此實施例中，如展示，僅包括(a)及(b)之(b)，具體言之，其中底座17之半導體材料12包括下源極/汲極區域22a及通道區域20。圖5展示一電晶體25b之另一替代例示性構造8b。已視需要使用來自上述實施例之相同數字，其中使用後綴「b」指示一些構造差異。圖5展示一例示性實施例，其中下源極/汲極區域22b包括(a)及(b)兩者，具體言之，其中桿14及底座17之半導體材料12包括下源極/ 汲極區域22b。
一閘極24(例如，金屬材料及/或導電摻雜半導體材料)可操作地橫向鄰近桿14之通道區域20，例如，在通道區域20與閘極24之間具有一閘極絕緣體26(例如，包括二氧化矽、氮化矽及/或鐵電材料，基本上由或由二氧化矽、氮化矽及/或鐵電材料組成)。
為了簡潔起見，在圖中使用點刻法展示上及下源極/汲極區域。源極/汲極區域18/22/22a/22b之各者包括其至少一部分中具有一導電性增大摻雜劑，該部分在各自源極/汲極區域內具有此導電性增大摻雜劑之最大濃度(例如，具有至少1019原子/cm3之一最大摻雜劑濃度)(例如)以使此部分呈現為導電。據此，各源極/汲極區域之全部或僅部分可具有導電性增大摻雜劑之此最大濃度。源極/汲極區域18及/或22/22a/22b可包含其他摻雜區域(未展示)，例如，環狀區域(halo region)、LDD區域等。通道區域20可使用可能與源極/汲極區域中之摻雜劑之導電性類型相反且例如，處於不大於1016原子/cm3之通道區域中之一最大濃度之一導電性增大摻雜劑適當地摻雜。當將適合電壓施加至閘極24時，一導電通道可在通道區域20內形成，使得電流可在上及下源極/汲極區域之間流動。
陣列10包括字線30(例如，金屬材料及/或導電摻雜半導體材料)之列28及數位線34(例如，金屬材料及/或導電摻雜半導體材料)之行32。本文中使用之「列」及「行」分別係相對於一系列字線及一系列數位線，且個別記憶體單元85沿著其等縱向接納於陣列10內。列可係筆直及/或彎曲的及/或相對於彼此平行及/或不平行，行亦可如此。此外，列及行可按90°或按一或多個其他角度相對於彼此相交。個別閘極24係個別字線30之一個別部分。在一項實施例中，橫向緊鄰字線之對(例如，兩個左側 所繪示字線30係一個對且兩個右側所繪示字線30係另一對)彼此橫向分開比橫向緊鄰字線30之各對內之個別字線30彼此橫向分開(例如，14U)更遠(例如，30U)。
個別行32之數位線34在陣列10內之個別記憶體單元85之電晶體25/25a/25b之通道區域20下方(在一項實施例中，正下方)且將該行32中之電晶體25/25a/25b互連。通道區域20可被視為個別具有一對相對橫向側36。在個別列28中，字線30在數位線34上方。字線30跨電晶體通道區域20之該對橫向相對側36之一者橫向延伸且可操作地橫向鄰近電晶體通道區域20之該對橫向相對側36之該者且將該列中之電晶體25/25a/25b互連。在一項實施例中且如展示，該列28中之電晶體通道區域20之該對橫向相對側36之另一者未可操作地橫向鄰近該列28中之字線30且未可操作地橫向鄰近字線30之任何其他者。
陣列10內之個別記憶體單元85之電容器75個別包括電耦合至(在一項實施例中，直接電耦合至)電晶體25/25a/25b之一者之一上源極/汲極區域18且在高度上自該上源極/汲極區域18向上延伸之一第一電容器電極40(例如，金屬材料及/或導電摻雜半導體材料)。第一電容器電極40具有橫向相對側35。在一項實施例中且如展示，第一電容器電極40直接抵靠上源極/汲極區域18之一最上表面42，且在一項此實施例中直接抵靠上源極/汲極區域最上表面42之少於全部，且在一項實施例中，如展示，直接抵靠上源極/汲極區域最上表面42之全部之少於一半。在一項實施例中，第一電容器電極40之一最下表面43之多於一半直接抵靠上源極/汲極區域最上表面42。
電容器75個別包括一在高度上延伸之電容器絕緣體46(例 如，包括二氧化矽、氮化矽及/或鐵電材料，基本上由或由二氧化矽、氮化矽及/或鐵電材料組成)，該在高度上延伸之電容器絕緣體46包括一對橫向相對側47、49。橫向相對側47、49之一者可操作地鄰近(在一項實施例中，直接抵靠)第一電容器電極40之一橫向側35。在一個此實例中，電容器絕緣體之一個橫向相對側及第一電容器電極40之橫向側35之至少大部分(在一項實施例中，全部)在其等直接抵靠彼此之處自頂部至底部在水平橫截面中係各線性筆直的(例如，且垂直的)(例如，如圖1中顯而易見)。
電容器75個別包括一在高度上延伸之第二電容器電極50，該在高度上延伸之第二電容器電極50包括一對橫向相對側51、53。第二電容器電極50之橫向相對側51、53之一者可操作地鄰近(在一項實施例中，直接抵靠)電容器絕緣體46之另一橫向相對側47或49。在一項實施例中且如展示，陣列10內之第二電容器電極50係沿著電容器75之線55水平延伸之縱向間隔之長形線52，其中第二電容器電極線52之個別者由縱向沿著電容器75之該線55之電容器75共用。例示性介電材料77(圖2；例如，二氧化矽及/或氮化矽)包圍其他組件，例如如展示。為了其他材料及組件之更清楚起見，在圖1及圖3中未展示介電材料77。
在一項實施例中，第二電容器電極線52比個別字線30個別更寬，且在一項此實施例中，比個別字線30個別寬兩倍以上，在一項此實施例中，寬至少五倍，且在一項此實施例中，寬不多於五倍(例如，五倍，展示為20U對4U)。在一項實施例中，第二電容器電極線52比個別數位線34個別更寬，且在一項此實施例中，比個別數位線34個別寬少於兩倍(例如，20U對12U)。
在一項實施例中，字線30相對於彼此平行，且第二電容器 電極線52相對於彼此且相對於字線30平行。在一項實施例中，數位線34相對於彼此平行，且第二電容器電極線52相對於彼此平行且不相對於數位線34平行。在一項實施例中，第一電容器電極40沿著其等各自第二電容器電極線52個別縱向延伸大於縱向緊鄰第一電容器電極40之間沿著電容器75之該線55之空間之水平距離(例如，8U)之一水平距離(例如，24U)。在一項實施例中，橫向緊鄰字線30之個別對具有在個別第二電容器電極線52正下方之其至少部分。
在一項實施例中且如展示，記憶體單元之一層內之記憶體單元85具有平移對稱性，其中記憶體單元85之個別者係1T-1C(即，僅具有一個電晶體及僅一個電容器及無其他/額外可操作電子組件[例如，無其他選擇裝置等]之一記憶體單元)且佔用約1.0667F2之一水平區域，其中「F」係透過個別第二電容器電極線52、電容器絕緣體46及第一電容器電極40水平、橫向及正交獲取之記憶體單元間距。在一項此實施例中，水平區域由一1F×1.0667F矩形95(圖2)定界。例如且僅藉由實例，此一矩形可係32U×30U，如展示。此外且僅藉由實例，在圖2、圖4及圖5中展示半導體材料12、閘極絕緣體26、字線30、字線30之間之空間及此等字線及電晶體25/25a/25b之對之間之空間之例示性垂直及水平尺寸。此外，僅藉由實例且在一項實施例中，在圖1中展示例示性數位線寬度(例如，12U)及其等之間之空間(例如，20U)。在一項理想實施例中，(若干)替代尺寸及間距當然可搭配佔用約1.0667F2之水平區域之個別記憶體單元使用。
本發明之實施例包含形成一電晶體陣列之一方法，且接著參考圖6至圖13描述該方法，圖6至圖13展示相對於如在圖1至圖3中展示之前之構造之處理。已將相同數字用於先前構造及材料。
參考圖6及圖7，已在基板11上方形成橫向間隔、在高度上突出且縱向長形之模板線60。模板線60可係部分或完全犧牲的，或可係非犧牲的。若非犧牲的，則模板線60理想地包括絕緣體材料(例如，二氧化矽)。構造8可被視為包括橫向介於橫向緊鄰模板線60之間之空隙61。
參考圖8，半導體材料12已沿著模板線60之側壁且在基板11上方形成，該半導體材料12橫向介於模板線60之間以不完全填充空隙61。可在沈積半導體材料12之後對其進行回蝕或拋光以相較於垂直表面減小其在水平表面上方之厚度。無論如何，在形成半導體材料12之後，已沿著半導體材料12之側壁且在半導體材料12上方形成絕緣體材料26，該絕緣體材料26橫向介於模板線60之間以不完全填充橫向介於橫向緊鄰模板線60之間之空隙61之剩餘體積。
參考圖9，在形成絕緣體材料26之後，已沿著絕緣體材料26之側壁且在基板11上方形成導電材料87，該導電材料87橫向介於模板線60之間之空隙61中。在一項實施例中且如展示，在形成絕緣體材料26之後，形成導電材料87以不完全填充橫向介於模板線60之間之空隙61之剩餘體積。
參考圖9及圖10，已移除如圖9中展示之導電材料87之一橫向中間部分65以自其形成介於橫向緊鄰模板線60之間之兩個字線30。在一項理想實施例中，藉由無遮罩各向異性蝕刻(即，至少在陣列10內無遮罩)移除導電材料87之橫向中間部分65。用於上源極/汲極區域18、通道區域20及下源極/汲極區域22之例示性摻雜可如展示般在處理中之此點處、在其之前及/或之後發生。
藉此，圖11及圖12展示後續處理，例如，在一項實施例 中，字線30已在各向異性蝕刻通過絕緣體材料26及半導體材料12時被用作一遮罩。
參考圖13，已(例如，藉由光微影圖案化及蝕刻)圖案化半導體材料12以形成沿著個別字線30縱向間隔之半導體材料塊體12。例示性塊體12在至少一個直線垂直橫截面中係大體上L形或大體上鏡像L形，藉此具有一在高度上延伸之桿14(圖2)及在桿14之一底部16上方自桿14之一橫向側15水平延伸之一底座17。桿14之半導體材料12最終包括個別電晶體25之一上源極/汲極區域18及在其下方之一通道區域20。此等電晶體25包括(a)及(b)之至少一者，其中(a)：桿之半導體材料包括在個別電晶體之通道區域下方之一下源極/汲極區域，及(b)：底座之半導體材料包括個別電晶體之一下源極/汲極區域(圖13中未展示，但在圖4及圖5中藉由實例展示)。個別字線30可操作地橫向鄰近個別電晶體25之通道區域20且將沿著該個別字線30之電晶體25互連。
參考圖14至圖19展示且描述可藉由其形成電容器75之一例示性方法。再次，已將與上述實施例中相同之數字用於先前構造及材料。
參考圖14，已在基板11(圖14中未展示)上方形成一材料66。已在材料66中形成對應於第二電容器電極線52之縱向輪廓及形狀之溝渠67，且如展示般已使用適合導電材料填充溝渠67以如此形成線52。此可(例如)藉由沈積此導電材料且至少使此導電材料平坦化回至材料66之在高度上最外表面而發生。材料66可係完全犧牲的，且據此，可包括導電、半導電及絕緣體材料之任何者。一個實例係二氧化矽。第二電容器電極線52之導電材料及材料66下方之基板材料未展示，但可(例如)如圖13中展示般呈現。
參考圖15，已相對於第二電容器電極線52之所描繪導電材料選擇性地移除材料66(未展示)。
參考圖16，已沈積且(例如，藉由至少在陣列區域10內無遮罩之各向異性蝕刻)回蝕電容器絕緣體46。
參考圖17，已沿著電容器絕緣體46之側壁沈積導電材料89。隨後已(例如)藉由陣列區域10內之材料46之各向異性間隔件式蝕刻(例如，藉由至少在陣列區域10內無遮罩之各向異性蝕刻)回蝕此導電材料以大體上將其自水平表面上方移除。
參考圖18，已沈積一遮蔽材料71且將其圖案化成線72。
參考圖19，線72(未展示)已在各向異性蝕刻導電材料89以如展示般形成第一電容器電極40時被用作一遮罩(例如)以產生如圖1中展示之結構之上部分。在圖19中已移除線72(未展示)。
本文中關於結構實施例展示及/或描述之(若干)任何屬性或態樣可用於方法實施例中且反之亦然。可在本發明之方法態樣中使用間距乘法原理(例如，特徵可沿著另一特徵之一側壁形成以具有小於另一特徵之橫向厚度之橫向厚度而無關於如何形成此另一特徵)。
在本文件中，除非另有指示，否則「高度上」、「較高」、「上」、「較低」、「頂部」、「頂上」、「底部」、「上方」、「下方」、「下」、「下面」、「向上」及「向下」一般相對於垂直方向。「水平」係指沿著一主基板表面之一大致方向(即，在10度以內)且可相對於在製造期間處理基板之方向，且垂直係大致正交於其之一方向。對「完全水平」之引用係沿著主基板表面之方向(即，未與其成角度)，且可相對於在製造期間處理基板之方向。此外，如本文中所使用之「垂直」及 「水平」一般為相對於彼此垂直之方向且與基板在三維空間中之定向無關。另外，「在高度上延伸(elevationally-extending及extend(ing)elevationally)」係指自完全水平傾斜達至少45°之一方向。此外，關於一場效電晶體「在高度上延伸(extend(ing)elevationally、elevationally-extending)」及水平延伸(extend(ing)horizontally、horizontally-extending)係關於電晶體之通道長度之定向，電流在操作中沿該通道長度在源極/汲極區域之間流動。對於雙極接面電晶體，「在高度上延伸(extend(ing)elevationally、elevationally-extending)」及水平延伸(extend(ing)horizontally、horizontally-extending)係關於基極長度之定向，電流在操作中沿該基極長度在射極與集極之間流動。
此外，「正上方」及「正下方」要求兩個所述區域/材料/組件相對於彼此之至少一些橫向重疊(即，水平)。再者，使用前面未加「正」之「上方」僅要求所述區域/材料/組件在另一區域/材料/組件上方之某一部分在高度上自該另一區域/材料/組件向外(即，與兩個所述區域/材料/組件是否存在任何橫向重疊無關)。類似地，使用前面未加「正」之「下方」僅要求所述區域/材料/組件在另一區域/材料/組件下方之某一部分在高度上自該另一區域/材料/組件向內(即，與兩個所述區域/材料/組件是否存在任何橫向重疊無關)。
本文中所描述之材料、區域及結構之任何者可為均質的或非均質的，且無論如何可在其等上覆之任何材料上方連續或不連續。此外，除非另有陳述，否則各材料可使用任何適合或尚待開發之技術形成，例如，原子層沈積、化學氣相沈積、物理氣相沈積、磊晶生長、擴散摻雜及離子植入。
另外，「厚度」本身(之前無方向形容詞)被定義為自不同組合物之一緊鄰材料或一緊鄰區域之一最接近表面垂直地通過一給定材料或區域之平均直線距離。另外，本文中描述之各種材料或區域可具有實質上恆定厚度或具有可變厚度。若具有可變厚度，則厚度係指平均厚度，除非另有指示，且歸因於厚度可變，此材料或區域將具有某一最小厚度及某一最大厚度。如本文中所使用，「不同組合物」僅要求兩個所述材料或區域之可彼此直接抵靠之該等部分在化學及/或物理上不同，例如前提是此等材料或區域係非均質的。若兩個所述材料或區域彼此未直接抵靠，則「不同組合物」僅要求兩個所述材料或區域之彼此最接近之該等部分在化學及/或物理上不同，前提是此等材料或區域係非均質的。在本文件中，當所述材料、區域或結構相對於彼此存在至少一些實體觸碰接觸時，一材料、區域或結構彼此「直接抵靠」。相比之下，前面未加「直接」之「上方」、「在…上」、「相鄰」、「沿著」及「抵靠」涵蓋「直接抵靠」以及其中(若干)中介材料、(若干)區域或(若干)結構未導致所述材料、區域或結構相對於彼此之實體觸碰接觸的構造。
在本文中，若在正常操作中電流能夠自區域、材料、組件之一者連續地流動至另一者且主要藉由亞原子正電荷及/或負電荷(當充分產生亞原子正電荷及/或負電荷時)之移動而流動，則區域-材料-組件相對彼此「電耦合」。另一電子組件可在區域-材料-組件之間且電耦合至區域-材料-組件。相比之下，當區域-材料-組件被稱為「直接電耦合」時，直接電耦合之區域-材料-組件之間無中介電子組件(例如，無二極體、電晶體、電阻器、換能器、開關、熔絲等)。
另外，「金屬材料」係一元素金屬、兩種或更多種元素金 屬之一混合物或一合金及任何導電金屬化合物之任一者或組合。
結論
在一些實施例中，一種記憶體單元陣列個別包括一電容器及一在高度上延伸之電晶體，其中陣列包括字線之列及數位線之行，包括行之個別者，該個別者包括在陣列內之個別記憶體單元之在高度上延伸之電晶體之通道區域下方之一數位線且將該行中之電晶體互連。通道區域個別包括一對相對橫向側。列之個別者包括在數位線上方之一字線。字線跨電晶體通道區域之橫向相對側之對之一者橫向延伸且可操作地橫向鄰近電晶體通道區域之橫向相對側之對之該者且將該列中之電晶體互連。該列中之電晶體通道區域之橫向相對側之對之另一者未可操作地橫向鄰近該列中之字線且未可操作地橫向鄰近字線之任何其他者。陣列內之個別記憶體單元之電容器個別包括一第一電容器電極，該第一電容器電極電耦合至電晶體之一者之一上源極/汲極區域且在高度上自該上源極/汲極區域向上延伸。一在高度上延伸之電容器絕緣體包括一對橫向相對側，該對橫向相對側之一者可操作地鄰近第一電容器電極之一橫向側。一在高度上延伸之第二電容器電極包括一對橫向相對側，該對橫向相對側之一者可操作地鄰近電容器絕緣體之另一橫向相對側。陣列內之第二電容器電極係沿著電容器之線水平延伸之縱向間隔之長形線。第二電容器電極線之個別者由縱向沿著電容器之該線之電容器共用。
在一些實施例中，一種記憶體單元陣列個別包括一電容器及一在高度上延伸之電晶體，其中陣列包括字線之列及數位線之行，包括行之個別者，該個別者包括在陣列內之個別記憶體單元之在高度上延伸之電晶體之通道區域下方之一數位線且將該行中之電晶體互連。通道區域個 別包括一對相對橫向側。列之一個別者包括在數位線上方之一字線。字線跨電晶體通道區域之橫向相對側之對之一者橫向延伸且可操作地橫向鄰近電晶體通道區域之橫向相對側之對之該者且將該列中之電晶體互連。該列中之電晶體通道區域之橫向相對側之對之另一者未可操作地橫向鄰近該列中之字線且未可操作地橫向鄰近字線之任何其他者。陣列內之個別記憶體單元之電容器個別包括一第一電容器電極，該第一電容器電極直接抵靠電晶體之一者之一上源極/汲極區域之一最上表面且在高度上自該最上表面向上延伸。第一電容器電極直接抵靠上源極/汲極區域之最上表面之少於全部。一在高度上延伸之電容器絕緣體包括一對橫向相對側，該對橫向相對側之一者可操作地鄰近該第一電容器電極之一橫向側。一在高度上延伸之第二電容器電極包括一對橫向相對側，該對橫向相對側之一者可操作地鄰近電容器絕緣體之另一橫向相對側。
在一些實施例中，一種記憶體單元陣列個別包括一電容器及一在高度上延伸之電晶體，其中陣列包括字線之列及數位線之行，包括行之個別者，該個別者包括在陣列內之個別記憶體單元之在高度上延伸之電晶體之通道區域下方之一數位線且將該行中之電晶體互連。列之個別者包括在數位線上方之一字線。字線跨電晶體通道區域之一橫向側橫向延伸且可操作地橫向鄰近電晶體通道區域之該橫向側且將該列中之電晶體互連。陣列內之個別記憶體單元之電容器個別包括一第一電容器電極，該第一電容器電極電耦合至電晶體之一者之一上源極/汲極區域且在高度上自該上源極/汲極區域向上延伸。一在高度上延伸之電容器絕緣體包括一對橫向相對側，該對橫向相對側之一者可操作地鄰近第一電容器電極之一橫向側。一在高度上延伸之第二電容器電極包括一對橫向相對側。第二電容 器電極之橫向相對側之一者可操作地鄰近電容器絕緣體之另一橫向相對側。陣列內之第二電容器電極係沿著電容器之線水平延伸之縱向間隔之長形線。第二電容器電極線之個別者由縱向沿著電容器之該線之電容器共用。橫向緊鄰字線之個別對具有在個別第二電容器電極線正下方之其等至少部分。
在一些實施例中，一種電晶體包括在至少一個直線垂直橫截面中係大體上L形或大體上鏡像L形，藉此具有一在高度上延伸之桿及在桿之一底部上方自桿之一橫向側水平延伸之一底座之半導體材料。桿之半導體材料包括一上源極/汲極區域及在其下方之一通道區域。電晶體包括(a)及(b)之至少一者，其中(a)：桿之半導體材料包括在通道區域下方之一下源極/汲極區域，及(b)：底座之半導體材料包括一下源極/汲極區域。一閘極可操作地橫向鄰近桿之通道區域。
在一些實施例中，一種形成一電晶體陣列之方法包括：在一基板上方形成橫向間隔、在高度上突出且縱向長形之模板線。沿著模板線之側壁且在基板上方形成半導體材料，該半導體材料橫向介於模板線之間以不完全填充橫向介於橫向緊鄰模板線之間之空隙。在形成半導體材料之後，沿著半導體材料之側壁且在半導體材料上方形成一絕緣體材料，該絕緣體材料橫向介於模板線之間以不完全填充橫向介於橫向緊鄰模板線之間之空隙之剩餘體積。在形成絕緣體材料之後，沿著絕緣體材料之側壁且在絕緣體材料上方形成導電材料，該導電材料橫向介於模板線之間之橫向介於橫向緊鄰模板線之間之空隙中。移除導電材料之一橫向中間部分以自其形成介於橫向緊鄰模板線之間之兩個字線。圖案化半導體材料以形成沿著字線之個別者縱向間隔之半導體材料塊體。塊體在至少一個直線垂直橫 截面中係大體上L形或大體上鏡像L形，藉此具有一在高度上延伸之桿及在桿之一底部上方自桿之一橫向側水平延伸之一底座。桿之半導體材料最終包括個別電晶體之一上源極/汲極區域及在其下方之一通道區域。電晶體包括(a)及(b)之至少一者，其中(a)：桿之半導體材料包括在個別電晶體之通道區域下方之一下源極/汲極區域，及(b)：底座之半導體材料包括個別電晶體之一下源極/汲極區域。個別字線可操作地橫向鄰近個別電晶體之通道區域且將沿著個別字線之電晶體互連。
按照法規，本文中揭示之標的物已用或多或少特定於結構及方法特徵之語言進行描述。然而，應理解，發明申請專利範圍不限於所展示及描述之特定特徵，此係因為本文中揭示之構件包括例示性實施例。因此，發明申請專利範圍應被給予如字面措詞之全範疇且應根據均等論加以適當解釋。
8:基板構造
10:陣列/陣列區域
12:半導體材料
18:上源極/汲極區域
20:通道區域
22:下源極/汲極區域
26:絕緣體材料
28:列
30:字線
32:行
34:數位線
40:第一電容器電極
46:電容器絕緣體
50:在高度上延伸之第二電容器電極
52:第二電容器電極線
55:線

Claims (24)

  1. 一種記憶體單元陣列，其個別包括一電容器及一在高度上延伸(elevationally-extending)之電晶體，該陣列包括字線之列及數位線之行，其包括：該等行之個別者，其包括在該陣列內之個別記憶體單元之在高度上延伸之電晶體之通道區域下方之一數位線且將該行中之該等電晶體互連，該等通道區域個別包括一對相對橫向(lateral)側；該等列之個別者，其包括該等數位線上方之一字線，該字線跨該等電晶體通道區域之該對橫向相對側之一者橫向延伸且可操作地橫向鄰近該等電晶體通道區域之該對橫向相對側之該者且將該列中之該等電晶體互連，該列中之該等電晶體通道區域之該對橫向相對側之另一者未可操作地橫向鄰近該列中之該字線且未可操作地橫向鄰近該等字線之任何其他者；且該陣列內之該等個別記憶體單元之電容器個別包括：一第一電容器電極，其電耦合至該等電晶體之一者之一上源極/汲極區域且在高度上自該上源極/汲極區域向上延伸；一在高度上延伸之電容器絕緣體，其包括一對橫向相對側，該電容器絕緣體之該等橫向相對側之一者可操作地鄰近該第一電容器電極之一橫向側；及一在高度上延伸之第二電容器電極，其包括一對橫向相對側，該第二電容器電極之該等橫向相對側之一者可操作地鄰近該電容器絕緣體之該另一橫向相對側，該陣列內之該等第二電容器電極係沿著 該等電容器之線水平延伸之間隔之縱向長形線(spaced longitudinally-elongated lines)，該等第二電容器電極線之個別者由縱向沿著電容器之該線之電容器共用。
  2. 如請求項1之陣列，其中該電容器絕緣體之該一個橫向相對側直接抵靠該第一電容器電極之該橫向側，該電容器絕緣體之該一個橫向相對側及該第一電容器電極之該橫向側之至少大部分在其中其等直接抵靠彼此之處自頂部至底部在水平橫截面中係各線性筆直的。
  3. 如請求項2之陣列，其中該電容器絕緣體之該一個橫向相對側及該第一電容器電極之該橫向側之全部在其中其等直接抵靠彼此之處自頂部至底部在水平橫截面中係各線性筆直形式並排。
  4. 如請求項1之陣列，其中該第一電容器電極直接抵靠該上源極/汲極區域之一最上表面，該第一電容器電極直接抵靠該上源極/汲極區域最上表面之少於全部。
  5. 如請求項1之陣列，其中該等第一電容器電極沿著其等各自第二電容器電極線個別縱向延伸大於該等縱向緊鄰第一電容器電極之間沿著電容器之該線之空間之水平距離之一水平距離。
  6. 如請求項1之陣列，其中該等字線相對於彼此平行，該等第二電容器電極線相對於彼此且相對於該等字線平行。
  7. 如請求項1之陣列，其中該等數位線相對於彼此平行，該等第二電容器電極線相對於彼此平行且不相對於該等數位線平行。
  8. 如請求項1之陣列，其中該等記憶體單元之一層內之該等記憶體單元具有平移對稱性，其中該等記憶體單元之個別者係1T-1C且佔用約1.0667F2之一水平區域，其中「F」係透過個別之該等第二電容器電極線、該電容器絕緣體及該等第一電容器電極水平、橫向及正交獲取之記憶體單元間距。
  9. 如請求項8之陣列，其中該水平區域由一1F×1.0667F矩形水平定界。
  10. 如請求項1之陣列，其中該等橫向緊鄰字線之個別對具有在該等個別第二電容器電極線正下方之其等至少部分。
  11. 如請求項10之陣列，其中該等橫向緊鄰字線之該等對彼此橫向分開比該等橫向緊鄰字線之各對內之該等字線之個別者彼此橫向分開更遠。
  12. 如請求項1之陣列，其中該等第二電容器電極線比該等個別字線個別更寬。
  13. 如請求項12之陣列，其中該等第二電容器電極線比該等個別字線個別寬兩倍以上。
  14. 如請求項13之陣列，其中該等第二電容器電極線比該等個別字線個別寬至少五倍。
  15. 如請求項13之陣列，其中該等第二電容器電極比該等個別字線個別寬不多於五倍。
  16. 如請求項1之陣列，其中該等第二電容器電極線比該等個別數位線個別更寬。
  17. 如請求項16之陣列，其中該等第二電容器電極線比該等個別數位線個別寬少於兩倍。
  18. 如請求項1之陣列，其中該電容器絕緣體係鐵電的。
  19. 如請求項1之陣列，其中該等電晶體個別包括：半導體材料，其在至少一個直線垂直橫截面中係大體上L形或大體上鏡像L形，藉此具有一在高度上延伸之桿及在該桿之一底部上方自該桿之一橫向側水平延伸之一底座，該桿之該半導體材料包括該等上源極/汲極區域之個別者及在該等個別上源極/汲極區域下方之該等通道區域之個別者；(a)及(b)之至少一者，其中(a)：該桿之該半導體材料包括在該通道區域下方之一下源極/汲極 區域；及(b)：該底座之該半導體材料包括一下源極/汲極區域；及一閘極，其可操作地橫向鄰近該桿之該通道區域，該等閘極之個別者係該等字線之個別者之一個別部分。
  20. 如請求項19之陣列，其包括橫向緊鄰電晶體之個別對，該等橫向緊鄰電晶體之各對內之該半導體材料之一個個別者在該至少一個直線垂直橫截面中係大體上L形，該等橫向緊鄰電晶體之各對內之該另一個別半導體材料在該至少一個直線垂直橫截面中係大體上鏡像L形。
  21. 如請求項20之陣列，其中該等橫向緊鄰電晶體之該等對彼此橫向分開比該等橫向緊鄰電晶體之各對內之該等電晶體之個別者彼此橫向分開更遠。
  22. 一種記憶體單元陣列，其個別包括一電容器及一在高度上延伸之電晶體，該陣列包括字線之列及數位線之行，其包括：該等行之個別者，其包括在該陣列內之個別記憶體單元之在高度上延伸之電晶體之通道區域下方之一數位線且將該行中之該等電晶體互連，該等通道區域個別包括一對相對橫向側；該等列之個別者，其包括該等數位線上方之一字線，該字線跨該等電晶體通道區域之該對橫向相對側之一者橫向延伸且可操作地橫向鄰近該等電晶體通道區域之該對橫向相對側之該者且將該列中之該等電晶體互連，該列中之該等電晶體通道區域之該對橫向相對側之另一者未可操作地 橫向鄰近該列中之字線且未可操作地橫向鄰近該等字線之任何其他者；及該陣列內之該等個別記憶體單元之電容器個別包括：一第一電容器電極，其直接抵靠該等電晶體之一者之一上源極/汲極區域之一最上表面且在高度上自該最上表面向上延伸，該第一電容器電極直接抵靠該上源極/汲極區域之該最上表面之少於全部(less-than-all)；一在高度上延伸之電容器絕緣體，其包括一對橫向相對側，該電容器絕緣體之該等橫向相對側之一者可操作地鄰近該第一電容器電極之一橫向側；及一在高度上延伸之第二電容器電極，其包括一對橫向相對側，該第二電容器電極之該等橫向相對側之一者可操作地鄰近該電容器絕緣體之該另一橫向相對側。
  23. 一種記憶體單元陣列，其個別包括一電容器及一在高度上延伸之電晶體，該陣列包括字線之列及數位線之行，其包括：該等行之個別者，其包括在該陣列內之個別記憶體單元之在高度上延伸之電晶體之通道區域下方之一數位線且將該行中之該等電晶體互連，該等通道區域個別包括一對相對橫向側；該等列之個別者，其包括該等數位線上方之一字線，該字線跨該等電晶體通道區域之該對橫向相對側之一者橫向延伸且可操作地橫向鄰近該等電晶體通道區域之該對橫向相對側之該者且將該列中之該等電晶體互連，該列中之該等電晶體通道區域之該對橫向相對側之另一者未可操作地橫向鄰近該列中之該字線且未可操作地橫向鄰近該等字線之任何其他者； 該陣列內之該等個別記憶體單元之電容器個別包括：一第一電容器電極，其電耦合至該等電晶體之一者之一上源極/汲極區域且在高度上自該上源極/汲極區域向上延伸；一在高度上延伸之電容器絕緣體，其包括一對橫向相對側，該電容器絕緣體之該等橫向相對側之一者可操作地鄰近該第一電容器電極之一橫向側；及一在高度上延伸之第二電容器電極，其包括一對橫向相對側，該第二電容器電極之該等橫向相對側之一者可操作地鄰近該電容器絕緣體之該另一橫向相對側，該陣列內之該等第二電容器電極係沿著該等電容器之線水平延伸之間隔之縱向長形線，該等第二電容器電極線之個別者由縱向沿著電容器之該線之電容器共用；及該等字線之個別的橫向緊鄰之對具有在該等個別第二電容器電極線正下方之其等至少部分。
  24. 一種形成一電晶體陣列之方法，其包括：在一基板上方形成橫向間隔、在高度上突出且縱向長形之模板線；沿著該等模板線之側壁且在該基板上方形成半導體材料，該半導體材料橫向介於該等模板線之間以不完全填充橫向介於該等模板線之橫向緊鄰者之間之空隙；在形成該半導體材料之後，沿著該半導體材料之側壁且在該半導體材料上方形成一絕緣體材料，該絕緣體材料橫向介於該等模板線之間以不完全填充橫向介於該等橫向緊鄰之模板線之間之該空隙之剩餘體積；在形成該絕緣體材料之後，沿著該絕緣體材料之側壁且在該絕緣體 材料上方形成導電材料，該導電材料橫向介於該等模板線之間之橫向介於該等橫向緊之鄰模板線之間之該空隙中；移除該導電材料之一橫向中間部分以自其形成介於該等橫向緊鄰之模板線之間之兩個字線；及圖案化該半導體材料以形成沿著該等字線之個別者縱向間隔之半導體材料塊體(masses)，該等塊體在至少一個直線垂直橫截面中係大體上L形或大體上鏡像L形，藉此具有一在高度上延伸之桿及在該桿之一底部上方自該桿之一橫向側水平延伸之一底座，該桿之該半導體材料最終包括個別電晶體之一上源極/汲極區域及在其下方之一通道區域；(a)及(b)之至少一者，其中(a)：該桿之該半導體材料包括在該等個別電晶體之該通道區域下方之一下源極/汲極區域；及(b)：該底座之該半導體材料包括該等個別電晶體之一下源極/汲極區域；及該等個別字線可操作地橫向鄰近該等個別電晶體之該等通道區域且沿著該個別字線將該等電晶體互連。
TW108112850A 2018-04-27 2019-04-12 個別包括一電容器及一在高度上延伸之電晶體之記憶體單元陣列及形成一電晶體陣列之方法 TWI715007B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/965,632 2018-04-27
US15/965,632 US10388658B1 (en) 2018-04-27 2018-04-27 Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors

Publications (2)

Publication Number Publication Date
TW202005055A TW202005055A (zh) 2020-01-16
TWI715007B true TWI715007B (zh) 2021-01-01

Family

ID=67620568

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109116372A TWI748457B (zh) 2018-04-27 2019-04-12 電晶體及電晶體陣列
TW108112850A TWI715007B (zh) 2018-04-27 2019-04-12 個別包括一電容器及一在高度上延伸之電晶體之記憶體單元陣列及形成一電晶體陣列之方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW109116372A TWI748457B (zh) 2018-04-27 2019-04-12 電晶體及電晶體陣列

Country Status (7)

Country Link
US (3) US10388658B1 (zh)
EP (1) EP3776656A4 (zh)
JP (1) JP7035221B2 (zh)
KR (1) KR102424126B1 (zh)
CN (1) CN112106196A (zh)
TW (2) TWI748457B (zh)
WO (1) WO2019209440A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11672128B2 (en) 2020-07-20 2023-06-06 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices
US11695072B2 (en) 2021-07-09 2023-07-04 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11917834B2 (en) 2021-07-20 2024-02-27 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US12035536B2 (en) 2021-07-19 2024-07-09 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US12167586B2 (en) 2020-01-08 2024-12-10 Micron Technology, Inc. Memory devices and methods of forming memory devices

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431695B2 (en) 2017-12-20 2019-10-01 Micron Technology, Inc. Transistors comprising at lease one of GaP, GaN, and GaAs
US10825816B2 (en) * 2017-12-28 2020-11-03 Micron Technology, Inc. Recessed access devices and DRAM constructions
US10388658B1 (en) 2018-04-27 2019-08-20 Micron Technology, Inc. Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors
CN111863814A (zh) * 2019-04-24 2020-10-30 王振志 动态随机存取存储器元件及其制造方法
KR20220043981A (ko) 2020-09-28 2022-04-06 삼성전자주식회사 반도체 메모리 장치
KR20220111772A (ko) * 2021-02-01 2022-08-10 삼성전자주식회사 반도체 메모리 장치
US11706927B2 (en) 2021-03-02 2023-07-18 Micron Technology, Inc. Memory devices and methods of forming memory devices
US20240179922A1 (en) * 2021-04-20 2024-05-30 Icleague Technology Co., Ltd. Transistor and method for manufacturing same, semiconductor device and method for manufacturing same
CN113506736B (zh) * 2021-04-20 2024-03-19 芯盟科技有限公司 L型晶体管及其制造方法、半导体器件及其制造方法
CN113506737B (zh) * 2021-04-20 2023-07-14 芯盟科技有限公司 柱形晶体管及其制造方法、半导体器件及其制造方法
CN113506738B (zh) * 2021-04-20 2025-01-10 芯盟科技有限公司 T型双沟道晶体管及制造方法、半导体器件及制造方法
WO2022222060A1 (en) * 2021-04-21 2022-10-27 Wuxi Petabyte Technologies Co., Ltd. Ferroelectric memory device and method for forming same
US20220415897A1 (en) * 2021-06-25 2022-12-29 Intel Corporation Multilevel wordline assembly for embedded dram
KR20230026602A (ko) * 2021-08-17 2023-02-27 삼성전자주식회사 반도체 메모리 장치
CN116981246A (zh) * 2022-04-15 2023-10-31 华为技术有限公司 存储阵列及存储阵列的制备方法
KR20230154692A (ko) * 2022-05-02 2023-11-09 삼성전자주식회사 반도체 장치
KR20240073322A (ko) * 2022-11-18 2024-05-27 삼성전자주식회사 반도체 메모리 소자

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642097B2 (en) * 2001-07-16 2003-11-04 Taiwan Semiconductor Manufacturing Company Structure for capacitor-top-plate to bit-line-contact overlay margin
US7569878B2 (en) * 2004-09-10 2009-08-04 Infineon Technologies Ag Fabricating a memory cell array
TW200935590A (en) * 2008-01-29 2009-08-16 Unisantis Electronics Jp Ltd Semiconductor storage device and embedded memory semiconductor device, and method of producing the same
US7851356B2 (en) * 2007-09-28 2010-12-14 Qimonda Ag Integrated circuit and methods of manufacturing the same
US9837420B1 (en) * 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
US20180061840A1 (en) * 2016-08-31 2018-03-01 Micron Technology, Inc. Memory Cells, Methods Of Forming An Array Of Two Transistor-One Capacitor Memory Cells, And Methods Used In Fabricating Integrated Circuitry
TWI621244B (zh) * 2012-05-31 2018-04-11 應用材料股份有限公司 包括環繞式閘極字元線及包埋位元線的垂直通道ｄｒａｍ

Family Cites Families (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266512A (en) 1991-10-23 1993-11-30 Motorola, Inc. Method for forming a nested surface capacitor
JP3405553B2 (ja) * 1991-12-06 2003-05-12 株式会社東芝 半導体装置及びその製造方法
US5208172A (en) 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
US5256588A (en) 1992-03-23 1993-10-26 Motorola, Inc. Method for forming a transistor and a capacitor for use in a vertically stacked dynamic random access memory cell
JPH06125058A (ja) * 1992-10-12 1994-05-06 Olympus Optical Co Ltd 強誘電体膜を有する半導体メモリ装置
TW297948B (en) 1996-08-16 1997-02-11 United Microelectronics Corp Memory cell structure of DRAM
TW427012B (en) 1996-08-16 2001-03-21 United Microelectronics Corp The manufacturing method of double-combined capacitor DRAM cells
JPH10242410A (ja) 1996-12-26 1998-09-11 Sony Corp 半導体メモリセル及びその作製方法
US6297989B1 (en) * 1999-02-26 2001-10-02 Micron Technology, Inc. Applications for non-volatile memory cells
US6277687B1 (en) 1999-06-01 2001-08-21 Micron Technology, Inc. Method of forming a pair of capacitors having a common capacitor electrode, method of forming DRAM circuitry, integrated circuitry and DRAM circuitry
US6365453B1 (en) 1999-06-16 2002-04-02 Micron Technology, Inc. Method and structure for reducing contact aspect ratios
JP4083975B2 (ja) 2000-12-11 2008-04-30 株式会社ルネサステクノロジ 半導体装置
US6531727B2 (en) 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
US6437401B1 (en) 2001-04-03 2002-08-20 Infineon Technologies Ag Structure and method for improved isolation in trench storage cells
JP2002318598A (ja) 2001-04-20 2002-10-31 Toshiba Corp 情報再生装置、情報再生方法、情報記録媒体、情報記録装置、情報記録方法、および情報記録プログラム
JP2003030999A (ja) 2001-07-18 2003-01-31 Mitsubishi Electric Corp 半導体記憶装置
US6737316B2 (en) 2001-10-30 2004-05-18 Promos Technologies Inc. Method of forming a deep trench DRAM cell
ITMI20020673A1 (it) 2002-03-29 2003-09-29 St Microelectronics Srl Metodo e relativo circuito di accesso a locazioni di una memoria ferroelettrica
US6710391B2 (en) 2002-06-26 2004-03-23 Texas Instruments Incorporated Integrated DRAM process/structure using contact pillars
JP2004214379A (ja) * 2002-12-27 2004-07-29 Toshiba Corp 半導体装置、ダイナミック型半導体記憶装置及び半導体装置の製造方法
US6853025B2 (en) 2003-02-20 2005-02-08 Infineon Technologies Aktiengesellschaft Trench capacitor with buried strap
US6893911B2 (en) 2003-03-16 2005-05-17 Infineon Technologies Aktiengesellschaft Process integration for integrated circuits
TW594935B (en) 2003-05-23 2004-06-21 Nanya Technology Corp Method for manufacturing a memory device with vertical transistors and deep trench capacitors to prevent merging of buried strap out-diffusion regions
US6777777B1 (en) 2003-05-28 2004-08-17 Newport Fab, Llc High density composite MIM capacitor with flexible routing in semiconductor dies
KR100818267B1 (ko) 2003-10-27 2008-03-31 삼성전자주식회사 커패시터, 이를 구비한 반도체 소자 및 그 제조 방법
DE10351605B3 (de) * 2003-11-05 2005-05-04 Infineon Technologies Ag Integrierter Halbleiterspeicher
US7372091B2 (en) 2004-01-27 2008-05-13 Micron Technology, Inc. Selective epitaxy vertical integrated circuit components
US7518182B2 (en) * 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7285812B2 (en) 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7442609B2 (en) 2004-09-10 2008-10-28 Infineon Technologies Ag Method of manufacturing a transistor and a method of forming a memory device with isolation trenches
US7208373B2 (en) * 2005-05-27 2007-04-24 Infineon Technologies Ag Method of forming a memory cell array and a memory cell array
US7763513B2 (en) 2005-09-09 2010-07-27 Qimonda Ag Integrated circuit device and method of manufacture
KR100833182B1 (ko) 2005-11-17 2008-05-28 삼성전자주식회사 수직채널 트랜지스터를 구비한 반도체 메모리장치 및 그제조 방법
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7956387B2 (en) 2006-09-08 2011-06-07 Qimonda Ag Transistor and memory cell array
US7859050B2 (en) 2007-01-22 2010-12-28 Micron Technology, Inc. Memory having a vertical access device
JP2008182083A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体記憶装置及びその製造方法
DE102007006713B4 (de) * 2007-02-10 2012-02-09 Qimonda Ag Schaltungsanordnung mit vergrabenen Steuerleitungen
JP5613363B2 (ja) 2007-09-20 2014-10-22 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びその製造方法
US7829410B2 (en) 2007-11-26 2010-11-09 Micron Technology, Inc. Methods of forming capacitors, and methods of forming DRAM arrays
US8059471B2 (en) 2008-02-12 2011-11-15 Chip Memory Technology Inc. Method and apparatus of operating a non-volatile DRAM
US20100090263A1 (en) * 2008-10-10 2010-04-15 Qimonda Ag Memory devices including semiconductor pillars
KR20100062609A (ko) 2008-12-02 2010-06-10 삼성전자주식회사 전기적 기계적 소자, 이를 포함하는 메모리 소자 및 이의 제조 방법
US9246093B2 (en) * 2009-07-01 2016-01-26 Micron Technology, Inc. Phase change memory cell with self-aligned vertical heater and low resistivity interface
JP5356970B2 (ja) * 2009-10-01 2013-12-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US8143121B2 (en) * 2009-10-01 2012-03-27 Nanya Technology Corp. DRAM cell with double-gate fin-FET, DRAM cell array and fabrication method thereof
US9202921B2 (en) * 2010-03-30 2015-12-01 Nanya Technology Corp. Semiconductor device and method of making the same
KR101057746B1 (ko) 2010-04-12 2011-08-19 매그나칩 반도체 유한회사 비휘발성 메모리 장치 및 그 제조방법
US8698306B2 (en) 2010-05-20 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate contact opening
US8603890B2 (en) 2010-06-19 2013-12-10 Sandisk Technologies Inc. Air gap isolation in non-volatile memory
US8361856B2 (en) 2010-11-01 2013-01-29 Micron Technology, Inc. Memory cells, arrays of memory cells, and methods of forming memory cells
KR101154006B1 (ko) * 2010-11-08 2012-06-07 에스케이하이닉스 주식회사 매몰 정션을 포함하는 수직형 트랜지스터 및 형성 방법
TWI415247B (zh) 2010-12-15 2013-11-11 Powerchip Technology Corp 具有垂直通道電晶體的動態隨機存取記憶胞及陣列
KR20120069258A (ko) * 2010-12-20 2012-06-28 에스케이하이닉스 주식회사 반도체 소자의 수직형 메모리 셀
US9431400B2 (en) 2011-02-08 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for manufacturing the same
US8450175B2 (en) 2011-02-22 2013-05-28 Micron Technology, Inc. Methods of forming a vertical transistor and at least a conductive line electrically coupled therewith
KR101883668B1 (ko) 2011-03-08 2018-08-01 삼성전자주식회사 금속성 스토리지 노드를 구비한 반도체 소자 제조방법.
US8933491B2 (en) 2011-03-29 2015-01-13 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of vertically stacked tiers of memory cells
US8530312B2 (en) 2011-08-08 2013-09-10 Micron Technology, Inc. Vertical devices and methods of forming
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
US8633564B2 (en) 2011-12-02 2014-01-21 Micron Technology, Inc. Semicondutor isolation structure
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9036391B2 (en) 2012-03-06 2015-05-19 Micron Technology, Inc. Arrays of vertically-oriented transistors, memory arrays including vertically-oriented transistors, and memory cells
KR20130103942A (ko) * 2012-03-12 2013-09-25 에스케이하이닉스 주식회사 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
TWI479608B (zh) * 2012-03-14 2015-04-01 Rexchip Electronics Corp Semiconductor element and method for manufacturing semiconductor element
KR20130106159A (ko) 2012-03-19 2013-09-27 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 제조 방법
JP6100071B2 (ja) 2012-04-30 2017-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI443779B (zh) * 2012-05-14 2014-07-01 Rexchip Electronics Corp 半導體元件及其製造方法
US9240548B2 (en) * 2012-05-31 2016-01-19 Micron Technology, Inc. Memory arrays and methods of forming an array of memory cells
US9006810B2 (en) 2012-06-07 2015-04-14 International Business Machines Corporation DRAM with a nanowire access transistor
US9006060B2 (en) 2012-08-21 2015-04-14 Micron Technology, Inc. N-type field effect transistors, arrays comprising N-type vertically-oriented transistors, methods of forming an N-type field effect transistor, and methods of forming an array comprising vertically-oriented N-type transistors
US9129896B2 (en) 2012-08-21 2015-09-08 Micron Technology, Inc. Arrays comprising vertically-oriented transistors, integrated circuitry comprising a conductive line buried in silicon-comprising semiconductor material, methods of forming a plurality of conductive lines buried in silicon-comprising semiconductor material, and methods of forming an array comprising vertically-oriented transistors
US9478550B2 (en) 2012-08-27 2016-10-25 Micron Technology, Inc. Arrays of vertically-oriented transistors, and memory arrays including vertically-oriented transistors
WO2014089795A1 (zh) 2012-12-13 2014-06-19 中国科学院微电子研究所 一种垂直沟道型三维半导体存储器件及其制备方法
US20140231914A1 (en) 2013-02-19 2014-08-21 Applied Materials, Inc. Fin field effect transistor fabricated with hollow replacement channel
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
KR102085523B1 (ko) 2013-10-02 2020-03-06 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9076686B1 (en) 2014-01-10 2015-07-07 Micron Technology, Inc. Field effect transistor constructions and memory arrays
KR102185547B1 (ko) 2014-01-22 2020-12-02 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
TW201546804A (zh) 2014-02-05 2015-12-16 Conversant Intellectual Property Man Inc 有可製造的電容的動態隨機存取記憶體裝置
US10128327B2 (en) 2014-04-30 2018-11-13 Stmicroelectronics, Inc. DRAM interconnect structure having ferroelectric capacitors exhibiting negative capacitance
KR102193685B1 (ko) 2014-05-02 2020-12-21 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
KR102254183B1 (ko) 2014-09-05 2021-05-24 삼성전자주식회사 디커플링 구조체 및 이를 구비하는 반도체 장치
US9397094B2 (en) * 2014-09-25 2016-07-19 International Business Machines Corporation Semiconductor structure with an L-shaped bottom plate
US9711524B2 (en) 2015-01-13 2017-07-18 Sandisk Technologies Llc Three-dimensional memory device containing plural select gate transistors having different characteristics and method of making thereof
KR102400184B1 (ko) 2015-03-17 2022-05-20 삼성전자주식회사 3차원 반도체 메모리 장치 및 이의 제조 방법
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
EP3507808B1 (en) 2016-08-31 2024-12-11 Micron Technology, Inc. Memory arrays
KR102726471B1 (ko) 2016-09-30 2024-11-06 삼성전자주식회사 정렬 키를 포함하는 반도체 소자
US9761580B1 (en) 2016-11-01 2017-09-12 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10014305B2 (en) 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10062745B2 (en) * 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US9935114B1 (en) 2017-01-10 2018-04-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US9842839B1 (en) 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
US10388658B1 (en) 2018-04-27 2019-08-20 Micron Technology, Inc. Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642097B2 (en) * 2001-07-16 2003-11-04 Taiwan Semiconductor Manufacturing Company Structure for capacitor-top-plate to bit-line-contact overlay margin
US7569878B2 (en) * 2004-09-10 2009-08-04 Infineon Technologies Ag Fabricating a memory cell array
US7851356B2 (en) * 2007-09-28 2010-12-14 Qimonda Ag Integrated circuit and methods of manufacturing the same
TW200935590A (en) * 2008-01-29 2009-08-16 Unisantis Electronics Jp Ltd Semiconductor storage device and embedded memory semiconductor device, and method of producing the same
TWI621244B (zh) * 2012-05-31 2018-04-11 應用材料股份有限公司 包括環繞式閘極字元線及包埋位元線的垂直通道ｄｒａｍ
US20180061840A1 (en) * 2016-08-31 2018-03-01 Micron Technology, Inc. Memory Cells, Methods Of Forming An Array Of Two Transistor-One Capacitor Memory Cells, And Methods Used In Fabricating Integrated Circuitry
US9837420B1 (en) * 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12167586B2 (en) 2020-01-08 2024-12-10 Micron Technology, Inc. Memory devices and methods of forming memory devices
US11672128B2 (en) 2020-07-20 2023-06-06 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices
US11695072B2 (en) 2021-07-09 2023-07-04 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US12035536B2 (en) 2021-07-19 2024-07-09 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11917834B2 (en) 2021-07-20 2024-02-27 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies

Also Published As

Publication number Publication date
TWI748457B (zh) 2021-12-01
US11545492B2 (en) 2023-01-03
JP7035221B2 (ja) 2022-03-14
JP2021523555A (ja) 2021-09-02
US10388658B1 (en) 2019-08-20
US11145656B2 (en) 2021-10-12
WO2019209440A1 (en) 2019-10-31
CN112106196A (zh) 2020-12-18
TW202005055A (zh) 2020-01-16
US20210183864A1 (en) 2021-06-17
KR102424126B1 (ko) 2022-07-22
US20190333917A1 (en) 2019-10-31
EP3776656A1 (en) 2021-02-17
EP3776656A4 (en) 2021-09-01
KR20200138412A (ko) 2020-12-09
TW202044547A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
TWI715007B (zh) 個別包括一電容器及一在高度上延伸之電晶體之記憶體單元陣列及形成一電晶體陣列之方法
KR102401865B1 (ko) 절연 재료 및 메모리 셀의 수직 교번하는 티어를 포함하는 메모리 어레이 및 트랜지스터 및 커패시터를 개별적으로 포함하는 메모리 셀을 포함하는 메모리 어레이를 형성하는 방법
CN111886692A (zh) 个别包括电容器及晶体管的存储器单元阵列及形成此类阵列的方法
CN113169168A (zh) 电容器阵列、存储器单元阵列、形成电容器阵列的方法及形成存储器单元阵列的方法
US11877438B2 (en) Array of memory cells
CN112385039B (zh) 集成电路系统构造
US11659716B2 (en) Memory circuitry and methods of forming memory circuitry
US10461149B1 (en) Elevationally-elongated conductive structure of integrated circuitry, method of forming an array of capacitors, method of forming DRAM circuitry, and method of forming an elevationally-elongated conductive structure of integrated circuitry
US10978484B2 (en) Methods used in forming an array of memory cells
WO2022026209A1 (en) Array of capacitors, array of memory cells, methods of forming an array of capacitors, and methods of forming an array of memory cells
CN111183519A (zh) 集成电路的构造及dram的构造
TW202305791A (zh) 動態隨機存取記憶體電路及形成動態隨機存取記憶體電路之方法
CN114863966A (zh) 集成电路、存储器电路、用于形成集成电路及形成存储器电路的方法
CN114334835A (zh) 集成电路、存储器电路、用于形成集成电路的方法以及用于形成存储器电路的方法
CN112106197A (zh) 集成电路系统构造、dram构造以及用于形成集成电路系统构造的方法