JP5967572B2 - ダイヤモンド半導体装置及びその製造方法 - Google Patents

ダイヤモンド半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5967572B2
JP5967572B2 JP2012180956A JP2012180956A JP5967572B2 JP 5967572 B2 JP5967572 B2 JP 5967572B2 JP 2012180956 A JP2012180956 A JP 2012180956A JP 2012180956 A JP2012180956 A JP 2012180956A JP 5967572 B2 JP5967572 B2 JP 5967572B2
Authority
JP
Japan
Prior art keywords
diamond
semiconductor device
region
step portion
stepped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012180956A
Other languages
English (en)
Other versions
JP2014038953A (ja
Inventor
宙光 加藤
宙光 加藤
牧野　俊晴
俊晴 牧野
政彦 小倉
政彦 小倉
竹内　大輔
大輔 竹内
山崎　聡
聡 山崎
波多野　睦子
睦子 波多野
孝之 岩崎
孝之 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Tokyo Institute of Technology NUC
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012180956A priority Critical patent/JP5967572B2/ja
Application filed by National Institute of Advanced Industrial Science and Technology AIST, Tokyo Institute of Technology NUC filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to CN201380042569.8A priority patent/CN104541364B/zh
Priority to US14/422,134 priority patent/US9478619B2/en
Priority to PCT/JP2013/071471 priority patent/WO2014027600A1/ja
Priority to EP13879581.0A priority patent/EP2884525A4/en
Priority to KR1020157006346A priority patent/KR101735712B1/ko
Priority to TW102129536A priority patent/TWI552340B/zh
Publication of JP2014038953A publication Critical patent/JP2014038953A/ja
Application granted granted Critical
Publication of JP5967572B2 publication Critical patent/JP5967572B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Description

本発明は、ダイヤモンド結晶の選択的成長を利用したダイヤモンド半導体装置及びその製造方法に関する。
電気を効率的に利用するため、発電から消費に至るまで多段に亘る電力変換（交流・直流変換、周波数変換）が行われており、多数の半導体パワーデバイスが用いられている。これら半導体パワーデバイスにおける電力損失を低減化することは、省エネルギー化に向けた重要なカギとなる。
ダイヤモンドは、半導体材料として広く用いられているシリコンに対して、ワイドバンドギャップであり、更に融点、熱伝導率、耐絶縁破壊性、キャリア速度限界、硬度・弾性定数、化学的安定性及び耐放射線性が高く、電子デバイス材料、特に半導体パワーデバイスの形成材料として、極めて高いポテンシャルを有している。
しかしながら、ダイヤモンドは、他の半導体材料に対して行われているイオン注入法等による不純物ドープが困難で、ｎ型不純物ドープ領域の選択的形成に課題があり、目的に応じたデバイス設計を行うことができない問題があった。
こうした問題に対し、本発明者らは、これまで結晶面が制御されたダイヤモンド基板に形成した段差形状の底角を起点にｎ型不純物ドープダイヤモンド領域を結晶成長させることで、ｎ型不純物がドープされたダイヤモンドの選択的形成に成功し、ダイヤモンド半導体装置の実現に向けた提案を行ってきた（特許文献１参照）。
しかしながら、半導体パワーデバイスを含む種々の素子構成からなる電子デバイスを具体的に構築する方法が課題として残され、よりデバイス設計の自由度が高いダイヤモンド半導体装置及びその製造方法の開発が求められてきた。特に、狙った位置に不純物がドープされたダイヤモンド領域とドープされていないダイヤモンドの絶縁領域を選択的に一体形成して、これらの領域で素子分離可能とする素子構造を構築することができれば、例えば、ドープ領域周辺を絶縁領域で分離し、ドープ領域周辺の素子領域のみをチャネル長として規定されたＦＥＴ（電界効果型トランジスタ）構造を有するダイヤモンド半導体装置を実現することもでき、デバイス設計の自由度が大幅に高められるとともに、ダイヤモンド半導体装置を効率的に製造することができる。
国際公開第２０１０／００１７０５号公報
本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、デバイス設計の自由度を大幅に高めるとともに、効率的に製造可能なダイヤモンド半導体装置及びその製造方法を提供することを目的とする。
前記課題を解決するための手段としては、以下の通りである。即ち、
＜１＞ ダイヤモンド基板と、前記ダイヤモンド基板の｛００１｝の結晶面を有する基板面上に略垂直に隆起して配され、その隆起された上面及び側面と前記基板面とで段差形状を形成するダイヤモンド段差部と、ｎ型のリンドープダイヤモンド領域と、ダイヤモンド絶縁領域と、を有し、前記ダイヤモンド段差部は、側面が｛１１０｝の結晶面を有する第１段差部と、側面が｛１００｝の結晶面を有する第２段差部とが一体に形成され、前記リンドープダイヤモンド領域は、前記第１段差部の前記段差形状の底角を起点に前記第１段差部の側面及び前記ダイヤモンド基板の前記基板面を成長基面として結晶成長させて形成され、前記ダイヤモンド絶縁領域は、前記第２段差部の側面及び前記ダイヤモンド基板の前記基板面を成長基面として結晶成長させて形成され、前記ダイヤモンド段差部にｐ型不純物ドープ領域が形成され、平面視で細長のライン状に形成される前記第１段差部の両側面にそれぞれ形成された前記リンドープダイヤモンド領域にゲート電極がそれぞれ形成され、前記第１段差部を胴部としてその両端部位置にそれぞれ形成される２つの前記第２段差部のうち、一の前記第２段差部上にソース電極が形成され、他の前記第２段差部上にドレイン電極が形成されることを特徴とするダイヤモンド半導体装置。
＜２＞ ２つの第２段差部上のそれぞれにｐ型不純物ドープ領域よりもｐ型不純物が高濃度にドープされたダイヤモンドで構成されるｐ ＋ コンタクト領域が形成され、ソース電極が一の前記ｐ ＋ コンタクト領域を介して一の前記第２段差部上に形成され、ドレイン電極が他の前記ｐ ＋ コンタクト領域を介して他の前記第２段差部上に形成される請求項１に記載のダイヤモンド半導体装置。
＜３＞ 第２段差部が、少なくとも一部に平面視で前記第１段差部のライン方向を基準として左右側に位置する側面のそれぞれに｛１００｝の結晶面を有する請求項＜１＞から＜２＞のいずれかに記載のダイヤモンド半導体装置。
＜４＞ ライン状に形成される第１段差部の線幅Ｗが１００ｎｍ〜１０μｍである前記＜１＞から＜３＞のいずれかに記載のダイヤモンド半導体装置。
＜５＞ ライン状に形成される第１段差部の高さＨと線幅Ｗとの比であるＨ／Ｗが０．００１〜１００である前記＜１＞から＜４＞のいずれかに記載のダイヤモンド半導体装置。
＜６＞ リンドープダイヤモンド領域におけるリンの濃度が１×１０１６ｃｍ−３〜１×１０２１ｃｍ−３である前記＜１＞から＜５＞のいずれかに記載のダイヤモンド半導体装置。
＜７＞ ダイヤモンド段差部を複数有し、前記ダイヤモンド段差部同士が前記第１段差部のライン方向を基準とした左右位置に並設される前記＜１＞から＜６＞のいずれかに記載のダイヤモンド半導体装置。
＜８＞ 並設されるダイヤモンド段差部における第１段差部間の間隔を前記第１段差部の高さＨに対して０．０１倍〜２倍とする前記＜７＞に記載のダイヤモンド半導体装置。
本発明によれば、従来技術における前記諸問題を解決することができ、デバイス設計の自由度を大幅に高めるとともに、効率的に製造可能なダイヤモンド半導体装置及びその製造方法を提供することができる。
図１は、第１実施形態に係るダイヤモンド半導体装置の製造プロセスを示す図（１）である。 図２は、第１実施形態に係るダイヤモンド半導体装置の製造プロセスを示す図（２）である。 図３は、第１実施形態に係るダイヤモンド半導体装置の製造プロセスを示す図（３）である。 図４は、第１実施形態に係るダイヤモンド半導体装置の製造プロセスを示す図（４）である。 図５（ａ）は、ゲート電圧の印加状況に応じて変化する空乏層の広がりを示す図（１）である。 図５（ｂ）は、ゲート電圧の印加状況に応じて変化する空乏層の広がりを示す図（２）である。 図５（ｃ）は、ゲート電圧の印加状況に応じて変化する空乏層の広がりを示す図（３）である。 図５（ｄ）は、ゲート電圧の印加状況に応じて変化する空乏層の広がりを示す図（４）である。 図６は、第２実施形態に係るダイヤモンド半導体装置の製造プロセスを示す図（１）である。 図７は、第２実施形態に係るダイヤモンド半導体装置の製造プロセスを示す図（２）である。 図８は、第２実施形態に係るダイヤモンド半導体装置の製造プロセスを示す図（３）である。 図９は、第２実施形態に係るダイヤモンド半導体装置の製造プロセスを示す図（４）である。 図１０（ａ）は、第３実施形態に係るダイヤモンド半導体装置の断面構造を部分的に示す説明図である。 図１０（ｂ）は、図１０（ａ）の部分平面図である。 図１１は、第４実施形態に係るダイヤモンド半導体装置の断面構造を部分的に示す説明図である。 図１２は、様々なゲート電圧におけるドレイン電流−ドレイン電圧の特性を示す図である。 図１３は、ドレイン電圧が−１０Ｖにおけるドレイン電流−ゲート電圧の特性を示す図である。
（ダイヤモンド半導体装置及びその製造方法）
本発明のダイヤモンド半導体装置は、ダイヤモンド基板と、ダイヤモンド段差部と、ｎ型のリンドープダイヤモンド領域と、ダイヤモンド絶縁領域を有し、必要に応じてその他の構造部分を有する。
＜ダイヤモンド基板＞
前記ダイヤモンド基板は、ダイヤモンドの単結晶基板としてなり、その基板表面が｛００１｝の結晶面を有する。このような特徴を有する基板であれば、特に制限はなく、市販品等公知の基板から適宜選択して用いることができる。
＜ダイヤモンド段差部＞
前記ダイヤモンド段差部は、前記ダイヤモンド基板の｛００１｝の結晶面を有する基板面上に略垂直に隆起して配され、その隆起された上面及び側面と前記基板面とで段差形状を形成する。この前記ダイヤモンド段差部は、側面が｛１１０｝の結晶面を有する第１段差部と、側面が｛１００｝の結晶面を有する第２段差部とが一体に形成されることを特徴とする。このような結晶面が異なる２つの段差部を有することで、これらの側面に形成される前記リンドープダイヤモンド領域と前記ダイヤモンド絶縁領域で素子分離可能とする素子構造を構築することができる。即ち、前記リンドープダイヤモンド領域に基づき形成される半導体装置の通電領域に隣接して前記ダイヤモンド絶縁領域が形成されるため、他の素子に電流がリークすることなく、個々の素子のデバイス設計を行うことができる。
前記ダイヤモンド段差部は、前記ダイヤモンド基板に対して、前記第１段差部及び前記第２段差部が形成されるようにマスクを用いたリソグラフィ加工を行うことで形成される（ダイヤモンド段差部形成工程）。
即ち、前記ダイヤモンド基板上に、前記第１段差部及び前記第２段差部が形成されるようにマスクを形成した後、該マスクを用いたリソグラフィ加工を行うことで製造することができる。この際、前記マスクの形成は、前記リソグラフィ加工で形成される前記第１段差部及び前記第２段差部の側面における結晶面がそれぞれ｛１１０｝面、｛１００｝面となるように形成位置を考慮して行う。前記第１段差部の側面を｛１１０｝面とし、前記第２段差部の側面を｛１００｝面とするためには、平面視で前記第１段差部の側面が延在する方向に対して４５°傾けた方向に沿って前記第２段差部の側面を形成すればよい。
前記ダイヤモンド段差部としては、特に制限はないが、ｎ型の前記リンドープダイヤモンド領域とｐ／ｎ接合を形成するように、ｐ型不純物がドープされたｐ型不純物ドープ領域を有していてもよい。
この場合、ダイヤモンド源とｐ型不純物源を原料ガスとして用いたＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）により表面側にｐ型不純物ドープ層が形成されたダイヤモンド基板を用い、これをリソグラフィ加工することで、前記ダイヤモンド段差部中に前記ｐ型不純物ドープ領域を形成することができる。
前記ｐ型不純物としては、ボロンが挙げられ、前記ｐ型不純物領域におけるボロン濃度としては、１×１０１５ｃｍ−３〜１×１０１８ｃｍ−３が好ましい。
前記ダイヤモンド段差部の形状としては、前記第１段差部と前記第２段差部を有する限り特に制限はないが、例えば、前記第１段差部が平面視で細長のライン状に形成され、前記第２段差部が前記第１段差部を胴部として少なくともいずれかの端部位置に一体形成される形状を好適に挙げることができる。
前記ライン状に形成される第１段差部の線幅Ｗとしては、１００ｎｍ〜１０μｍが好ましい。前記線幅が１００ｎｍ未満であるとリソグラフィでパターン形成できないことがあり、１０μｍを超えると１００ボルト以下の有効な電圧で半導体装置をオフ状態にすることができないことがある。
また、前記ライン状に形成される第１段差部の高さＨと線幅Ｗとの比であるＨ／Ｗとしては、０．００１〜１００が好ましい。前記Ｈ／Ｗが０．００１未満であると第１段差部の高さＨを制御して形成できないことがあり、１００を超えると段差を形成できないことがある。
前記好適な形状に関し、素子分離を好適に行う目的で、前記第２段差部は、少なくとも一部に平面視で前記第１段差部のライン方向を基準として左右側に位置する側面のそれぞれに｛１００｝の結晶面を有することがより好ましい。
また、前記好適な形状に関し、前記ダイヤモンド段差部としては、より実用的な半導体装置を形成する目的で、前記ダイヤモンド基板上に複数配されていてもよく、この場合、前記ダイヤモンド段差部同士が前記第１段差部のライン方向を基準とした左右位置に並設されることが好ましい。
また、並設される前記ダイヤモンド段差部における前記第１段差部間の間隔としては、前記第１段差部の高さＨに対して０．０１倍〜２倍程度が好ましい。前記間隔が０．０１倍より小さいと段差部を有する深い溝を制御して形成できないことがあり、２倍程度より大きいと溝の部分をリンドープダイヤモンド層で埋めることができないことがある。
＜リンドープダイヤモンド領域及びダイヤモンド絶縁領域＞
前記リンドープダイヤモンド領域は、前記第１段差部の前記段差形状の底角を起点に前記第１段差部の側面及び前記ダイヤモンド基板の前記基板面を成長基面として結晶成長させて形成される。また、前記ダイヤモンド絶縁領域は、前記第２段差部の側面及び前記ダイヤモンド基板の前記基板面を成長基面として結晶成長させて形成される。
これらダイヤモンドの結晶成長領域は、ダイヤモンド源及びリン源を原料ガスとして用いたＣＶＤにより、前記第１段差部の前記段差形状の底角を起点に前記第１段差部の側面及び前記ダイヤモンド基板の前記基板面を成長基面として前記リンドープダイヤモンド領域を結晶成長させて形成すると同時に、前記第２段差部の側面及び前記ダイヤモンド基板の前記基板面を成長基面として前記ダイヤモンド絶縁領域を結晶成長させて形成する（リンドープダイヤモンド領域−ダイヤモンド絶縁領域形成工程）。
前記ダイヤモンド段差部の第１段差部をライン状に形成する場合、前記リンドープダイヤモンド領域−ダイヤモンド絶縁領域形成工程により該第１段差部の両側面に前記リンドープダイヤモンド領域を形成することができる。
また、前記第２段差部に前記第１段差部のライン方向を基準として左右側に位置する側面のそれぞれに｛１００｝の結晶面が形成される場合、前記リンドープダイヤモンド領域−ダイヤモンド絶縁領域形成工程により、これらの結晶面に前記ダイヤモンド絶縁領域を形成することができる。
前記リンドープダイヤモンド領域におけるリン濃度としては、特に制限はないが、１×１０１６ｃｍ−３〜１×１０２１ｃｍ−３が好ましく、５×１０１６ｃｍ−３〜５×１０２０ｃｍ−３がより好ましい。リン濃度が１×１０１６ｃｍ−３未満であるとリンドープダイヤモンド領域がダイヤモンド絶縁領域と同様の絶縁層となることがあり、１×１０２１ｃｍ−３を超えるとリンドープタイヤモンド領域の結晶性の劣化により半導体装置の性能を低下させることがある。
前記その他の構造部分としては、特に制限はなく、構築する半導体装置の設計目的に応じて適宜選択することができ、例えば、電極、ｐ＋コンタクト領域等が挙げられる。
前記電極としては、構築する半導体装置に応じて形成され、接合型電界効果トランジスタを作製する場合には、ゲート電極、ソース電極、ドレイン電極が形成される。
即ち、前記接合型電界効果トランジスタを作製する場合、前記第１段差部の両側面にそれぞれ形成された前記リンドープダイヤモンド領域に前記ゲート電極がそれぞれ形成され、前記第２段差部が前記第１段差部を胴部としてその両端部位置にそれぞれ形成される２つの前記第２段差部のうち、一の前記第２段差部に前記ソース電極が形成され、他の前記第２段差部に前記ドレイン電極が形成される。
また、前記ｐ＋コンタクト領域は、金属との接触抵抗を小さくする目的で配され、前記第２段差部に形成された後、該ｐ＋コンタクト領域と接触するように各種金属電極が形成される。なお、ｐ＋コンタクト領域にドープされるボロン濃度としては、１×１０１９ｃｍ−３〜１×１０２２ｃｍ−３程度が好ましい。
＜第１実施形態＞
本発明の前記ダイヤモンド半導体装置の実施形態の例を以下に説明する。
先ず、図１〜図４を参照しつつ、前記ダイヤモンド半導体装置の第１実施形態について、その製造プロセスとともに説明する。この第１実施形態に係るダイヤモンド半導体装置は、平面型の接合型電界効果トランジスタを構成する。なお、各図中、左側は平面を示し、右側は断面を示す。
先ず、基板面が｛００１｝の結晶面を有するダイヤモンド基板１を用意し、この基板面上に、ダイヤモンド源とｐ型不純物源を原料ガスとして用いたＣＶＤにより、ｐ型不純物がドープされたｐ型ダイヤモンド層２を形成する（図１参照）。
次いで、マスクを用いたリソグラフィ加工により、ダイヤモンド基板１及びｐ型ダイヤモンド層２がダイヤモンド段差部２’を有するようにエッチングする（図２参照）。この時、ダイヤモンド段差部２’には、側面の結晶面が｛１１０｝で細長のライン状に形成される第１段差部３と、該第１段差部３を胴部としてその両端部位置に側面の結晶面が｛１００｝の第２段差部４ａ，４ｂが形成される。第１段差部３における｛１１０｝面は、ダイヤモンド基板１の＜１１０＞方向の結晶方位に沿って側面を形成することで形成される。また、第２段差部４ａ，４ｂにおける｛１００｝面は、第１段差部３の側面が延在する方向に対して４５°傾けた方向に沿って側面を形成することで形成され、第２段差部４ａ，４ｂのそれぞれは、その側面において４つの｛１００｝面を有する。なお、ライン状に形成される第１段差部３の線幅、高さは、それぞれ図２中の符号Ｗ，Ｈで表される。
次いで、ダイヤモンド源とリン源を原料として用いたＣＶＤにより、第１段差部３の段差形状の底角を起点に第１段差部の側面（｛１１０｝面）及びダイヤモンド基板１の基板面を成長基面としてリンドープダイヤモンド領域５ａ，５ｂを結晶成長させて形成すると同時に、第２段差部４ａ，４ｂの側面（｛１００｝面）及びダイヤモンド基板１の基板面を成長基面としてダイヤモンド絶縁領域６ａ，６ｂを形成する（図３参照）。この時、ダイヤモンド基板１の基板面自体には、ダイヤモンドの結晶成長がみられず、また、第２段差部４ａ，４ｂの側面に形成されるダイヤモンド絶縁領域６ａ，６ｂには、リンがほとんどドープされず、絶縁領域とみなせる。したがって、ダイヤモンド段差部２’の形状に基づき、第１段差部３の側面にのみリンドープダイヤモンド領域５ａ，５ｂを選択形成し、第２段差部４ａ，４ｂの側面にのみダイヤモンド絶縁領域６ａ，６ｂを選択形成することができる。
最後に、第２段差部４ａ上にソース電極８、第２段差部４ｂ上にドレイン電極９を形成し、リンドープダイヤモンド領域５ａ，５ｂ上にそれぞれゲート電極７ａ，７ｂを形成する。これにより、第１実施形態に係るダイヤモンド半導体装置１０を製造する（図４参照）。
この平面型の接合型電界効果トランジスタとして構成されるダイヤモンド半導体装置１０の素子動作を図５（ａ）〜図５（ｄ）を用いて説明する。図５（ａ）〜図５（ｄ）は、ゲート電圧の印加状況に応じて変化する空乏層の広がりを示す図であり、図５（ａ）から図５（ｄ）に進むにしたがって、ゲート電圧を増加させた様子を示している。ゲート電圧を印加しない状態（図５（ａ）参照）から、ゲート電圧を印加し始めると、第１段差部３のｐ型ダイヤモンド領域（チャネル領域）に空乏層Ｄが生じる（図５（ｂ）参照）。この空乏層Ｄは、ゲート電圧を増加させると大きく広がり（図５（ｃ）参照）、最終的には、ｐ型ダイヤモンド領域全体に対して支配的に広がる（図５（ｄ）参照）。これにより、ダイヤモンド半導体装置１０をソース−ドレイン間に流れるドレイン電流が空乏層Ｄにより制御された素子とすることができる。
このダイヤモンド半導体装置１０においては、ダイヤモンド絶縁領域６ａ，６ｂの存在により、ドレイン電流が他の素子に漏洩することがなく、確実に素子分離を行うことができるとともに、ソース−ドレイン間に形成されるチャネル長をダイヤモンド絶縁領域６ａ，６ｂの配設位置で確実に規定することができる。
＜第２実施形態＞
次に、先ず、図６〜図９を参照しつつ、前記ダイヤモンド半導体装置の第２実施形態について、その製造プロセスとともに説明する。この第２実施形態に係るダイヤモンド半導体装置は、第１実施形態に係るダイヤモンド半導体装置にｐ＋コンタクト領域を追加形成したものに係る。なお、各図中、左側は平面を示し、右側は断面を示す。
先ず、基板面が｛００１｝の結晶面を有するダイヤモンド基板１１を用意し、この基板面上に、ダイヤモンド源とｐ型不純物源を原料ガスとして用いたＣＶＤにより、ｐ型不純物がドープされたｐ型ダイヤモンド層１２ａと、ｐ型不純物が高濃度にドープされたｐ＋ダイヤモンド層１２ｂを形成する（図６参照）。
次いで、マスクを用いたリソグラフィ加工により、ダイヤモンド基板１１及びｐ型ダイヤモンド層１２ａがダイヤモンド段差部１２ａ’を有するようにエッチングする（図７参照）。この時、ダイヤモンド段差部１２ａ’には、側面の結晶面が｛１１０｝で細長のライン状に形成される第１段差部１３と、該第１段差部１３を胴部としてその両端部位置に側面の結晶面が｛１００｝の第２段差部１４ａ，１４ｂが形成される。また、第２段差部１４ａ，１４ｂ上にｐ＋ダイヤモンド層１２ｂがリソグラフィ加工されたｐ＋コンタクト領域１２ｂ’，１２ｂ’’が形成される。
次いで、ダイヤモンド源とリン源を原料として用いたＣＶＤにより、第１段差部１３の段差形状の底角を起点に第１段差部の側面（｛１１０｝面）及びダイヤモンド基板１１の基板面を成長基面としてリンドープダイヤモンド領域１５ａ，１５ｂを結晶成長させて形成すると同時に、第２段差部１４ａ，１４ｂの側面（｛１００｝面）及びダイヤモンド基板１１の基板面を成長基面としてダイヤモンド絶縁領域１６ａ，１６ｂを形成する（図８参照）。
最後に、ｐ ＋ コンタクト領域１２ｂ’上にソース電極１８、ｐ ＋ コンタクト領域１２ｂ’’上にドレイン電極１９を形成し、リンドープダイヤモンド領域１５ａ，１５ｂ上にそれぞれゲート電極１７ａ，１７ｂを形成する。これにより、第２実施形態に係るダイヤモンド半導体装置２０を製造する（図９参照）。
この第２実施形態に係るダイヤモンド半導体装置２０においては、ｐ＋コンタクト領域１２ｂ’，１２ｂ’’を有するため、金属電極との接触抵抗を小さくすることができる。
これ以外は、第１実施形態に係るダイヤモンド半導体装置１０と同様であるため、説明を省略する。
なお、本発明の前記ダイヤモンド半導体装置の応用先としては、これら平面型の電界効果半導体装置の例に限定されることなく、種々の素子構成を有する半導体装置を挙げることができる。
＜第３実施形態＞
また、本発明の前記ダイヤモンド半導体装置としては、平面型のデバイス構成だけでなく、縦型のデバイス構成とすることができる。
縦型のデバイス構成を有する半導体装置の一例として、縦型の接合型電界効果型トランジスタを構成する第３実施形態に係るダイヤモンド半導体装置を図１０（ａ），（ｂ）を参照しつつ説明する。なお、図１０（ａ）は、第３実施形態に係るダイヤモンド半導体装置の断面構造を部分的に示す説明図であり、図１０（ｂ）は、その部分平面図である。
この第３実施形態に係るダイヤモンド半導体装置３０は、図１０（ａ），（ｂ）に示すように、ダイヤモンド基板２１と、ｐ型半導体層２２と、該ｐ型半導体層２２に形成されたダイヤモンド段差部２２’と、ダイヤモンド段差部２２’の第１段差部２３の側面に形成されたリンドープダイヤモンド領域２５と、第２段差部２４の側面に形成されたダイヤモンド絶縁領域２６と、リンドープダイヤモンド領域２５上に形成されたゲート電極２７と、第２段差部２４上に形成されるソース電極２８と、ダイヤモンド基板２１のｐ型半導体層２２が形成される面と反対側の面に形成されるドレイン電極２９とで構成される。
なお、ここでは、ダイヤモンド段差部２２’が複数配され、該ダイヤモンド段差部２２’同士が第１段差部２３のライン方向を基準とした左右位置に並設される。また、第２段差部２４は、ライン状の第１段差部２３の一方の端部に形成される。第１段差部２３間の間隔は、図１０（ｂ）中の符号Ｓで表される。
このダイヤモンド半導体装置３０の基本構造は、ダイヤモンド基板２１とｐ型半導体層２２とで形成される下地をダイヤモンド基板２１’として取り扱い、第１実施形態に係るダイヤモンド半導体装置１０と略同様の方法で製造することができる。また、各種電極の配設も従来公知の製造方法により形成することができる。
このように構成される縦型の接合型電界効果型トランジスタとしての第３実施形態に係るダイヤモンド半導体装置３０においては、図１０（ａ）中に矢印で示すようにチャネルが形成され、第１実施形態に係るダイヤモンド半導体装置１０と同様の動作原理で動作させることができる。
＜第４実施形態＞
縦型のデバイス構成の他の例として、縦型ＭＯＳＦＥＴを構成する第４実施形態に係るダイヤモンド半導体装置を図１１を参照しつつ説明する。なお、図１１は、第４実施形態に係るダイヤモンド半導体装置の断面構造を部分的に示す説明図である。
この第４実施形態に係るダイヤモンド半導体装置４０は、図１１に示すように、ダイヤモンド基板３１と、ｐ型半導体層３２と、該ｐ型半導体層３２に形成されたダイヤモンド段差部３２’と、ダイヤモンド段差部３２’の第１段差部の側面に形成されたリンドープダイヤモンド領域３５と、第２段差部の側面に形成されたダイヤモンド絶縁領域（図示略）とを有する。リンドープダイヤモンド領域３５の形成領域近傍には、実施例１と同様の方法によりリンドープダイヤモンド領域３５を一旦形成した後、その一部をエッチングすることにより部分的に除去し、該除去部に対してＣＶＤ加工して形成したダイヤモンドのｐ＋領域４１が配される。
この状態で、ｐ＋領域４１の一部とリンドープダイヤモンド領域３５とダイヤモンド段差部３２’上に、ゲート絶縁膜３７ａを介してゲート電極３７ｂが形成されるとともに、ｐ＋領域４１の開放された領域上にソース電極３８が形成される。また、ダイヤモンド基板３１のｐ型半導体層３２が形成される面と反対側の面には、ドレイン電極３９が形成される。このようにして、縦型ＭＯＳＦＥＴ構造を有する第４実施形態に係るダイヤモンド半導体装置４０を構成することができる。
このダイヤモンド半導体装置４０では、ゲート電極３７ｂに負の電圧を加えると、ゲート絶縁膜３７ａとの界面近傍におけるｎ型のリンドープダイヤモンド領域３５にホールによるチャネル反転層が形成される。この状態でドレイン電極３９に負の電圧を印加することにより、ソース電極３８からドレイン電極３９にホールが動き、電流が流れる。これを制御することにより素子動作が実行される。
実施例に係るダイヤモンド半導体装置を以下のように製造した。ここでは、図４に示す平面型の接合型電界効果トランジスタを製造することとしている。
先ず、表面が｛００１｝面を有するダイヤモンド単結晶基板１を用意し、この基板１に対してマイクロ波プラズマＣＶＤ装置を使用して、Ｈ２：４００ｓｃｃｍ（Ｓｔａｎｄａｒｄ Ｃｕｂｉｃ Ｃｅｎｔｉｍｅｔｅｒ ｐｅｒ Ｍｉｎｕｔｅ）、ＣＨ４：２．４ｓｃｃｍ、Ｂ２Ｈ６／Ｈ２ガス＝１００ｐｐｍ：０．２４ｓｃｃｍ、圧力：２５Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２２Ｐａ）、マイクロ波パワー：７５０Ｗ、基板ヒータ温度：８００℃、成長時間３時間の条件で、ボロンドープダイヤモンドの合成を行い、約７００ｎｍ程度の膜厚のボロンドープｐ型ダイヤモンド層２を形成した（図１参照）。
次いで、電子線リソグラフィ法及びリフトオフ法により、｛００１｝面ダイヤモンド単結晶基板１の表面の一部に図２に示すダイヤモンド段差部２’と平面形状が同形状のＡｕ／Ｔｉ薄膜マスク（Ａｕ３００ｎｍ／Ｔｉ１０ｎｍ）を形成した。マスクの配置は、後に形成するダイヤモンド段差部２’の第１段差部３の側面が｛１１０｝面、第２段差部４ａ，４ｂの各側面が｛１００｝面となるようにした。
この状態で、誘導結合プラズマエッチング装置によりマスクを用いた異方性エッチングを行った。エッチングガスの条件は、Ｏ２：９５ｓｃｃｍ、ＣＦ４：２ｓｃｃｍ、ＲＦパワー：３００Ｗ、バイアス：５０Ｗ、圧力：２Ｐａであり、エッチング深さは１．４μｍである。その後、熱王水処理（ＨＮＯ３：ＨＣｌ＝１：３、８０℃）、硫酸加水（Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２０＝３：１：１、１２０℃）処理、及び熱混酸（ＨＮＯ３：Ｈ２ＳＯ４＝１：３、２４０℃）処理を施し、Ａｕ／Ｔｉマスクを除去した。これにより図２に示す、側面が｛１１０｝の結晶面を有する第１段差部３と、側面が｛１００｝の結晶面を有する第２段差部４ａ，４ｂとが一体に形成されたダイヤモンド段差部２’を形成した。この時、第１段差部３の線幅を０．５μｍとし、高さを１．４μｍとした。
ダイヤモンド段差部２’が形成された基板１に対し、リンドープダイヤモンド領域５ａ，５ｂ、ダイヤモンド絶縁領域６ａ，６ｂを形成した。形成は、マイクロ波プラズマＣＶＤ装置を使用して、Ｈ２：３９８ｓｃｃｍ、ＣＨ４：０．２ｓｃｃｍ、ＰＨ３：０．１ｓｃｃｍ、圧力：７５Ｔｏｒｒ、マイクロ波パワー：７５０Ｗ、基板ヒータ温度：８００℃、成長時間２時間の条件で行った。これにより、図３に示すように、リンドープダイヤモンド領域５ａ，５ｂが第１段差部３の段差形状の底角を起点に第１段差部３の側面及び基板１の基板面を成長基面として＜１１１＞方向に成長されて形成され、ダイヤモンド絶縁領域６ａ，６ｂが第２段差部４ａ，４ｂの側面及び基板１の基板面を成長基面として成長されて形成される。このとき、ダイヤモンド絶縁領域６ａ，６ｂには、リンがほとんどドープされず、絶縁領域とみなせる。また、ダイヤモンド段差部２’の側面と近接しない基板１上（結晶面｛００１｝）には、ダイヤモンドが結晶成長しない。これにより、リンドープダイヤモンド領域５ａ，５ｂ及びダイヤモンド絶縁領域６ａ，６ｂを選択的に成長させることが可能となる。
選択成長されたリンドープダイヤモンド領域５ａ，５ｂのリン濃度は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定から、８×１０１９ｃｍ−３程度となった。
次いで、Ｔｉ（３０ｎｍ）／Ｐｔ（３０ｎｍ）／Ａｕ（１００ｎｍ）のゲート電極７ａ，７ｂ／ソース電極８／ドレイン電極９を図４のように蒸着し、実施例に係る接合型電界効果トランジスタを製造した。この接合型電界効果トランジスタの電気伝導性を測るために、ゲート電圧を−１５Ｖから１０Ｖ、ソース−ドレイン間電圧を０Ｖから−１０Ｖまで変化させ特性を評価した。図１２に様々なゲート電圧におけるドレイン電流−ドレイン電圧の特性を示し、図１３にドレイン電圧が−１０Ｖにおけるドレイン電流−ゲート電圧の特性を示す。これら図１２，１３に示すように、実施例に係る接合型電界効果トランジスタでは、明瞭なトランジスタ特性が得られ、そのリーク電流は１０−１５Ａ程度であり、ＯＮ／ＯＦＦ比は７桁程度であった。
１，１１，２１，２１’，３１，３１’ ダイヤモンド基板
２，１２ａ ｐ型ダイヤモンド層
２’，１２ａ’，２２’，３２’ ダイヤモンド段差部
３，１３，２３ 第１段差部
４ａ，４ｂ，１４ａ，１４ｂ，２４ 第２段差部
５ａ，５ｂ，１５ａ，１５ｂ，２５，３５ リンドープダイヤモンド領域
６ａ，６ｂ，１６ａ，１６ｂ，２６ ダイヤモンド絶縁領域
７ａ，７ｂ，１７ａ，１７ｂ，２７，３７ｂ ゲート電極
８，１８，２８，３８ ソース電極
９，１９，２９，３９ ドレイン電極
１０，２０，３０，４０ ダイヤモンド半導体装置
１２ｂ ｐ＋ダイヤモンド層
１２ｂ’，１２ｂ’’ ｐ＋コンタクト領域
２２，３２ ｐ型半導体層
３７ａ ゲート絶縁膜
４１ ｐ＋領域
Ｗ 線幅
Ｈ 高さ
Ｄ 空乏層
Ｓ 間隔

Claims (8)

  1. ダイヤモンド基板と、前記ダイヤモンド基板の｛００１｝の結晶面を有する基板面上に略垂直に隆起して配され、その隆起された上面及び側面と前記基板面とで段差形状を形成するダイヤモンド段差部と、ｎ型のリンドープダイヤモンド領域と、ダイヤモンド絶縁領域と、を有し、
    前記ダイヤモンド段差部は、側面が｛１１０｝の結晶面を有する第１段差部と、側面が｛１００｝の結晶面を有する第２段差部とが一体に形成され、
    前記リンドープダイヤモンド領域は、前記第１段差部の前記段差形状の底角を起点に前記第１段差部の側面及び前記ダイヤモンド基板の前記基板面を成長基面として結晶成長させて形成され、
    前記ダイヤモンド絶縁領域は、前記第２段差部の側面及び前記ダイヤモンド基板の前記基板面を成長基面として結晶成長させて形成され、
    前記ダイヤモンド段差部にｐ型不純物ドープ領域が形成され、
    平面視で細長のライン状に形成される前記第１段差部の両側面にそれぞれ形成された前記リンドープダイヤモンド領域にゲート電極がそれぞれ形成され、前記第１段差部を胴部としてその両端部位置にそれぞれ形成される２つの前記第２段差部のうち、一の前記第２段差部上にソース電極が形成され、他の前記第２段差部上にドレイン電極が形成されることを特徴とするダイヤモンド半導体装置。
  2. ２つの第２段差部上のそれぞれにｐ型不純物ドープ領域よりもｐ型不純物が高濃度にドープされたダイヤモンドで構成されるｐ ＋ コンタクト領域が形成され、
    ソース電極が一の前記ｐ ＋ コンタクト領域を介して一の前記第２段差部上に形成され、ドレイン電極が他の前記ｐ ＋ コンタクト領域を介して他の前記第２段差部上に形成される請求項１に記載のダイヤモンド半導体装置。
  3. 第２段差部が、少なくとも一部に平面視で前記第１段差部のライン方向を基準として左右側に位置する側面のそれぞれに｛１００｝の結晶面を有する請求項１から２のいずれかに記載のダイヤモンド半導体装置。
  4. ライン状に形成される第１段差部の線幅Ｗが１００ｎｍ〜１０μｍである請求項１から３のいずれかに記載のダイヤモンド半導体装置。
  5. ライン状に形成される第１段差部の高さＨと線幅Ｗとの比であるＨ／Ｗが０．００１〜１００である請求項１から４のいずれかに記載のダイヤモンド半導体装置。
  6. リンドープダイヤモンド領域におけるリンの濃度が１×１０ １６ ｃｍ −３ 〜１×１０ ２１ ｃｍ −３ である請求項１から５のいずれかに記載のダイヤモンド半導体装置。
  7. ダイヤモンド段差部を複数有し、前記ダイヤモンド段差部同士が前記第１段差部のライン方向を基準とした左右位置に並設される請求項１から６のいずれかに記載のダイヤモンド半導体装置。
  8. 並設されるダイヤモンド段差部における第１段差部間の間隔を前記第１段差部の高さＨに対して０．０１倍〜２倍とする請求項７に記載のダイヤモンド半導体装置。
JP2012180956A 2012-08-17 2012-08-17 ダイヤモンド半導体装置及びその製造方法 Active JP5967572B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2012180956A JP5967572B2 (ja) 2012-08-17 2012-08-17 ダイヤモンド半導体装置及びその製造方法
US14/422,134 US9478619B2 (en) 2012-08-17 2013-08-08 Diamond semiconductor device and method for manufacturing same
PCT/JP2013/071471 WO2014027600A1 (ja) 2012-08-17 2013-08-08 ダイヤモンド半導体装置及びその製造方法
EP13879581.0A EP2884525A4 (en) 2012-08-17 2013-08-08 DIAMOND SEMICONDUCTOR ELEMENT AND METHOD FOR PRODUCING THEREOF
CN201380042569.8A CN104541364B (zh) 2012-08-17 2013-08-08 金刚石半导体装置及其制造方法
KR1020157006346A KR101735712B1 (ko) 2012-08-17 2013-08-08 다이아몬드 반도체 장치 및 그 제조 방법
TW102129536A TWI552340B (zh) 2012-08-17 2013-08-16 Diamond semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012180956A JP5967572B2 (ja) 2012-08-17 2012-08-17 ダイヤモンド半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015253889A Division JP6124373B2 (ja) 2015-12-25 2015-12-25 ダイヤモンド半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014038953A JP2014038953A (ja) 2014-02-27
JP5967572B2 true JP5967572B2 (ja) 2016-08-10

Family

ID=50286852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012180956A Active JP5967572B2 (ja) 2012-08-17 2012-08-17 ダイヤモンド半導体装置及びその製造方法

Country Status (7)

Country Link
US (1) US9478619B2 (ja)
EP (1) EP2884525A4 (ja)
JP (1) JP5967572B2 (ja)
KR (1) KR101735712B1 (ja)
CN (1) CN104541364B (ja)
TW (1) TWI552340B (ja)
WO (1) WO2014027600A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6712735B2 (ja) * 2015-02-25 2020-06-24 学校法人早稲田大学 電力素子
US9922791B2 (en) 2016-05-05 2018-03-20 Arizona Board Of Regents On Behalf Of Arizona State University Phosphorus doped diamond electrode with tunable low work function for emitter and collector applications
US10121657B2 (en) 2016-05-10 2018-11-06 Arizona Board Of Regents On Behalf Of Arizona State University Phosphorus incorporation for n-type doping of diamond with (100) and related surface orientation
US10704160B2 (en) 2016-05-10 2020-07-07 Arizona Board Of Regents On Behalf Of Arizona State University Sample stage/holder for improved thermal and gas flow control at elevated growth temperatures
US10418475B2 (en) * 2016-11-28 2019-09-17 Arizona Board Of Regents On Behalf Of Arizona State University Diamond based current aperture vertical transistor and methods of making and using the same
US10367086B2 (en) * 2017-06-14 2019-07-30 Hrl Laboratories, Llc Lateral fin static induction transistor
JP6817917B2 (ja) * 2017-09-07 2021-01-20 株式会社東芝 ダイヤモンド半導体素子
CN107675249B (zh) * 2017-09-08 2020-07-07 西安电子科技大学 单晶金刚石的扩径生长方法
JP6957428B2 (ja) * 2018-09-14 2021-11-02 株式会社東芝 半導体装置、及び、半導体装置の製造方法
ES2763702B2 (es) * 2018-11-29 2020-10-28 Univ Cadiz Transistor de efecto campo (mosfet) y procedimiento de fabricacion del mismo
WO2021211139A1 (en) 2020-04-17 2021-10-21 Hrl Laboratories, Llc Vertical diamond mosfet and method of making the same
US11171211B1 (en) 2020-05-11 2021-11-09 Samsung Electronics Co., Ltd. Group IV and III-V p-type MOSFET with high hole mobility and method of manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1331235C (zh) 2002-06-18 2007-08-08 住友电气工业株式会社 n型半导体金刚石的制造方法及半导体金刚石
JP4466019B2 (ja) * 2003-08-29 2010-05-26 住友電気工業株式会社 ダイヤモンド素子及びダイヤモンド素子製造方法
JP4683836B2 (ja) 2003-12-12 2011-05-18 株式会社神戸製鋼所 ダイヤモンド半導体素子及びその製造方法
US7394103B2 (en) * 2004-09-13 2008-07-01 Uchicago Argonne, Llc All diamond self-aligned thin film transistor
US7122837B2 (en) * 2005-01-11 2006-10-17 Apollo Diamond, Inc Structures formed in diamond
JP4784915B2 (ja) * 2005-02-03 2011-10-05 独立行政法人産業技術総合研究所 リン原子がドープされたｎ型（１００）面方位ダイヤモンド半導体単結晶膜及びその製造方法
WO2009128301A1 (ja) * 2008-04-17 2009-10-22 独立行政法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法
JP5419101B2 (ja) 2008-07-01 2014-02-19 独立行政法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法
US8624320B2 (en) * 2010-08-02 2014-01-07 Advanced Micro Devices, Inc. Process for forming fins for a FinFET device

Also Published As

Publication number Publication date
JP2014038953A (ja) 2014-02-27
CN104541364A (zh) 2015-04-22
TWI552340B (zh) 2016-10-01
EP2884525A1 (en) 2015-06-17
US9478619B2 (en) 2016-10-25
WO2014027600A1 (ja) 2014-02-20
KR101735712B1 (ko) 2017-05-16
US20150228727A1 (en) 2015-08-13
TW201413945A (zh) 2014-04-01
KR20150044914A (ko) 2015-04-27
EP2884525A4 (en) 2016-04-13
CN104541364B (zh) 2018-01-26

Similar Documents

Publication Publication Date Title
JP5967572B2 (ja) ダイヤモンド半導体装置及びその製造方法
CN101188201B (zh) 制造半导体器件的方法
CN110265357A (zh) 半导体器件
CN103493208A (zh) 半导体装置及其制造方法
JP2014003191A (ja) 半導体装置
WO2010098076A1 (ja) 蓄積型絶縁ゲート型電界効果型トランジスタ
JP2008108824A (ja) 炭化珪素半導体素子およびその製造方法
JP4857697B2 (ja) 炭化珪素半導体装置
JP2012160485A (ja) 半導体装置とその製造方法
US8624263B2 (en) Diamond semiconductor device and method of manufacturing the same
JP2012234908A (ja) 炭化珪素半導体装置
WO2014002597A1 (ja) 炭化珪素半導体装置
JP6124373B2 (ja) ダイヤモンド半導体装置及びその製造方法
JP5289818B2 (ja) Ｉｉｉ族窒化物半導体装置とその製造方法
US11251300B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2013046028A (ja) 電子装置
JP6965499B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2004193578A (ja) ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
CN103928346B (zh) 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法
WO2022118055A1 (ja) 半導体装置及びその製造方法
TWI726004B (zh) 鑽石電子元件
JP2007142116A (ja) 炭化珪素半導体装置およびその製造方法
JP5194437B2 (ja) 半導体装置および半導体装置の製造方法
JP6707927B2 (ja) 炭化珪素半導体装置の製造方法
JP2006100721A (ja) 半導体素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160627

R150 Certificate of patent or registration of utility model

Ref document number: 5967572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250