CN1331235C - n型半导体金刚石的制造方法及半导体金刚石 - Google Patents

n型半导体金刚石的制造方法及半导体金刚石 Download PDF

Info

Publication number
CN1331235C
CN1331235C CNB038140683A CN03814068A CN1331235C CN 1331235 C CN1331235 C CN 1331235C CN B038140683 A CNB038140683 A CN B038140683A CN 03814068 A CN03814068 A CN 03814068A CN 1331235 C CN1331235 C CN 1331235C
Authority
CN
China
Prior art keywords
diamond
face
type
epitaxial loayer
protuberance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038140683A
Other languages
English (en)
Other versions
CN1662681A (zh
Inventor
难波晓彦
今井贵浩
西林良树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN1662681A publication Critical patent/CN1662681A/zh
Application granted granted Critical
Publication of CN1331235C publication Critical patent/CN1331235C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/04—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

加工金刚石{100}面单晶基板(10)，形成金刚石{111}面后，一边在金刚石{111}面上掺杂n型掺杂剂一边使金刚石外延生长，形成n型金刚石外延层(20)。而且通过将上述方式得到的n型半导体金刚石和p型半导体金刚石、和未掺杂金刚石加以组合，采用p型半导体金刚石{100}面单晶基板等，可以得到pn结型、pnp结型、npn结型及pin结型半导体金刚石。

Description

n型半导体金刚石的制造方法及半导体金刚石
技术领域
本发明涉及n型半导体金刚石的制造方法、n型半导体金刚石、pn结型半导体金刚石、pnp结型半导体金刚石、npn结型半导体金刚石以及pin结型半导体金刚石。
背景技术
现在利用金刚石作为半导体器件材料的研究正在全力进行。使用金刚石的半导体器件，在高温环境下，即使在宇宙环境下也稳定地动作，而且能够耐受高速和高输出的动作，因此其必要性很高。
为了利用金刚石作为半导体器件的材料，需要进行p型或n型导电型控制。p型半导体金刚石，例如在金刚石的化学气相生长(CVD)时，通过向腔室内导入以含硼化合物作为杂质源而能够容易得到。
另一方面，迄今为止一直难于合成的n型半导体金刚石，近年来通过一边在金刚石{111}单晶基板上掺杂磷作为n型掺杂剂，一边使金刚石外延生长而可以获得。而且有人提出这样一种金刚石紫外线发光元件，其中具有在导电性的金刚石{111}单晶基板上形成的硼掺杂p型半导体金刚石薄膜的表面上，层叠有磷掺杂n型半导体金刚石薄膜作为n型层的pn结结构(非专利文献1)。
【非专利文献1】《新型金刚石》“新型金刚石薄膜”，2001年，第17卷，第4期，第10～16页。
近年来，从利用金刚石作为紫外线发光元件等半导体器件的观点来看，在外延生长中采用的单晶基板希望是优质大面积的。
由于气相合成得到的金刚石单晶的稳定自形面为{111}和{100}，所以要以均匀外延生长得到金刚石单晶薄膜的情况下，能够使用的单晶基板的基板面被限制在{111}或{100}上。
然而，金刚石{111}单晶基板，采用高压合成法和气相合成法时存在不能得到大面积和优质品的问题。与此相比，可以考虑采用立方晶系的氮化硼、铟和硅等的{111}单晶基板，使金刚石单晶薄膜在其上非均匀外延生长的方法。但是，从在半导体器件上的应用的观点来看，此方法在大面积成膜和结晶性等方面也不充分。另外，虽然也考虑了以{111}结晶面支配的多晶金刚石作为基板的方法，但是在此方法虽然可以期待低成本化和大面积化，但是由于受到晶界的影响，所以有不能得到所需的器件特性的重大问题。
另一方面，金刚石{100}面单晶基板，通过将切成厚度数百微米、大小数毫米的正方形的、高压合成的金刚石{100}单晶薄板，以没有间隙地排列成矩阵状，利用能够输入60千瓦功率的微波等离子体CVD装置使其均匀外延生长，可以得到大面积和优质品。然而，一旦在金刚石{100}面单晶基板上一边掺杂n型掺杂剂一边使金刚石外延生长，外延层n型掺杂剂的掺杂效率就会非常低，市场有作为导电性金刚石不能获得有效的载流子密度的问题。
发明内容
本发明正是为了解决上述课题而提出的，其目的在于提供一种能够获得载流子密度大、优质且大型n型半导体金刚石的制造方法、n型半导体金刚石、pn结型半导体金刚石、pnp结型半导体金刚石、npn结型半导体金刚石及pin结型半导体金刚石。
本发明人等为了达成上述目的而进行深入研究的结果发现，通过对金刚石{100}面单晶基板的表面进行微细加工的情况下形成{111}面，在此金刚石{100}面单晶基板上一边掺杂n型掺杂剂一边使金刚石外延生长，使用金刚石{100}基板能够适当得到n型半导体金刚石。
而且本发明人等经过进一步研究，结果发现通过将上述n型半导体金刚石与p型半导体金刚石、和磷掺杂金刚石适当组合，或者以金刚石{100}面单晶基板作为p型半导体金刚石{100}面单晶基板等，可以得到具有pn结或pnp结、npn结、pin结的半导体金刚石。
也就是说，本发明的n型半导体金刚石的制造方法，其特征在于，包括：加工表面已被加工成{100}面的金刚石{100}面单晶基板而在所述表面上形成金刚石{111}面的工序；和通过一边在所述金刚石{111}面上掺杂n型掺杂剂一边使金刚石外延生长来形成n型金刚石外延层的工序。
按照本发明，由于一边在金刚石{111}面上掺杂n型掺杂剂一边使金刚石外延生长，所以能够得到载流子密度大而且优质的n型半导体金刚石。而且由于起初不使用金刚石{111}，而是使用大面积的金刚石{100}面单晶基板形成金刚石{111}面，所以能够得到大面积的n型半导体金刚石。
本发明中优选通过加工金刚石{100}面单晶基板，形成截面为三角形向一方向延伸的金刚石的三角形隆起，以三角形隆起的表面作为上述的金刚石{111}面。通过将面积大的金刚石{100}面单晶基板为基础(原板)形成上述三角形隆起，可以容易形成大面积的金刚石{111}。
上述的三角形隆起，优选通过加工金刚石{100}面单晶基板的表层部分，形成截面为矩形并向一个方向延伸的金刚石隆起之后，使金刚石在矩形隆起上生长的方式形成。这样能够容易形成表面为{111}面的金刚石的三角形隆起。
本发明中优选进一步包括将n型金刚石外延层的表层除去至上述三角形隆起的顶部为止。作为三角形隆起的表面的金刚石{111}面上，一旦使金刚石优先在<111>方向上生长的条件下，一边掺杂n型掺杂剂一边使金刚石外延生长，则{111}面的面积就会随着金刚石的生长而减小。外延层的表面几乎变成平的{100}面，金刚石将仅会在<100>方向上生长。其中一边在<100>方向上生长一边掺杂了n型掺杂剂的外延层，由于掺杂效率低而会使载流子密度降低。于是通过将外延层的表面除去到{111}面存在的三角形隆起的顶部，能够得到作为{100}面、载流子密度大、优质的n型半导体表面积最大的金刚石。而且如上所述，在金刚石的生长的同时，虽然{111}面的面积减小而{100}面的面积增大，但是一旦在形成完全平的{100}面之前停止生长，就会处于{111}面与{100}面两者表面同时存在的状态。这种表面的情况下，在找出在{100}面上使高品质的磷掺杂金刚石层和硼掺杂p型金刚石层外延生长的气相合成条件之后，为了将更适合器件形成的全部表面制成{100}面，优选包括利用抛光等使表面形成与{100}单晶基板完全平行面的工序。
上述矩形隆起，优选采用对金刚石{100}面单晶基板实施化学气相合成加工或蚀刻加工的方式形成。这样能够容易形成上述矩形隆起。
上述三角形隆起，优选存在多个，使各三角形隆起沿着与延伸方向直行的方向以没有间隙地并列排列。表面为{111}面的多个三角形隆起一旦在有间隙下并列排列，金刚石{111}面与金刚石{100}面就会在金刚石{100}面单晶基板的表面上交互并列。这种情况下一旦在其上一边掺杂n型掺杂剂一边使金刚石外延生长，掺杂效率就会在金刚石{111}面与金刚石{100}面上有很大差异，因而不能得到具有一致的载流子密度的n型半导体金刚石。其中，由于金刚石{111}面上n型金刚石外延层掺杂效率高，所以为了得到载流子密度大而均质的n型半导体金刚石，优选使表面为{111}面的各三角形隆起以无间隙并列排列。
本发明中，优选通过对金刚石{100}面单晶基板加工，形成成为四角锥状的金刚石的四角锥状隆起，使四角锥状隆起的各侧面为上述金刚石的{111}面。通过以大面积的金刚石{100}面单晶基板作为原板形成上述四角锥状隆起，能够容易形成大面积的金刚石{111}面。四角锥状隆起，是四角锥状凹部的情况下也具有完全相同的效果。
上述四角锥状隆起，优选通过对金刚石{100}面单晶基板的表层部分进行蚀刻加工，形成金刚石的锥状隆起后，使金刚石在锥状隆起上生长的方式而形成。这样，能够容易形成各侧面为{111}面的四角锥状隆起。四角锥状凹部，能够通过对金刚石{100}面单晶基板的表层部分进行蚀刻加工，形成锥状凹部后，使金刚石生长的方式形成。
本发明中优选进一步包括将n型金刚石外延层的表层除去至四角锥状隆起的顶部为止。在作为四角锥状隆起的各侧面的金刚石{111}面上，一旦使金刚石优先在<111>方向上生长的条件下，一边掺杂n型掺杂剂一边使金刚石外延生长，{111}面的面积就会随着金刚石的生长而减小。外延层的表面几乎变成平的{100}面，金刚石将仅会在<100>方向上生长。其中一边在<100>方向上生长一边掺杂了n型掺杂剂的外延层，因掺杂效率低而使载流子密度降低。于是通过将外延层的表层削至{111}面存在的四角锥状隆起的顶部，能够得到载流子密度大、优质的n型半导体金刚石。而且如上所述，在金刚石的生长的同时，虽然{111}面的面积减小而{100}面的面积增大，但是一旦在形成完全平的{100}面之前停止生长，就会处于{111}面与{100}面二表面同时存在的状态。这种表面上，找出在{100}面上使高品质的磷掺杂金刚石层和硼掺杂p型金刚石层外延生长的气相合成条件之后，为了将更适合器件形成的全部表面制成{100}面，优选包括利用抛光等手段使表面形成与{100}单晶基板完全平行面的工序。
上述锥状隆起或锥状凹部，也可以采用对金刚石{100}面单晶基板实施化学气相合成的方式形成。
上述四角锥状隆起，优选存在多个，并使其排列得底边互相连接。各侧面是{111}面的多个四角锥状隆起一旦在存在间隙下并列排列，金刚石{111}面与金刚石{100}面就会在金刚石{100}面单晶基板的表面上交互并列。一旦在其上一边掺杂n型掺杂剂一边使金刚石外延生长，掺杂效率就会在金刚石{111}面与金刚石{100}面上产生很大差异，因而不能得到具有一样的载流子密度的n型半导体金刚石。其中，由于金刚石{111}面上的n型金刚石外延层掺杂效率高，所以为了得到载流子密度大而均质的n型半导体金刚石，优选使各侧面为{111}面的四角锥状隆起以无间隙地以行列状排列得底边互相连接。上述四角锥状凹部部分中，也优选以多个存在，而且以行列状排列得上边互相连接。各侧面是{111}面的多个四角锥状凹部一旦在有间隙下排列，金刚石{111}面与金刚石{100}面就会在金刚石{100}面单晶基板的表面上交互并列。为了使掺杂效率高的n型金刚石外延层的面积最大，优选使各侧面是{111 }面的四角锥状凹部在无间隙下以行排列得上边互相连接。
本发明中，n型掺杂剂优选含有锂或钠等Ia族元素、磷或砷等Vb族元素、硫或硒等VIb族元素，或者氯等VIIb族元素中的至少一种元素。这些元素能以高效被掺杂在金刚石中，并作为n型载流子发挥功能。因此，一旦作为n型掺杂剂掺杂在金刚石中，就能得到载流子密度高的优质n型半导体金刚石。
本发明的n型半导体金刚石，其特征在于，在金刚石{100}单晶上形成的金刚石{111}面上，形成有掺杂了n型掺杂剂的n型金刚石外延层。本发明的n型半导体金刚石，由于具有在金刚石{111}面上掺杂n型掺杂剂的条件下外延生长的n型金刚石外延层，掺杂效率良好，所以是优良的半导体器件材料。而且由于起初由金刚石{100}面单晶基板加以制造，所以能够得到大面积的产品。
这里，其特征还在于，也可以形成有多个上述金刚石{111}面。这种情况下，由于能够在多个金刚石{111}面上形成跨越型金刚石外延层，所以能够得到大面积的n型半导体金刚石。
本发明的pn结型半导体金刚石，其特征在于，在p型半导体金刚石{100}面单晶基板上形成的多个金刚石{111}面上，形成有掺杂了n型掺杂剂的n型金刚石外延层。
pn结型半导体金刚石，其特征还在于，在金刚石{100}面单晶基板上形成的多个金刚石{111}面上，形成有掺杂了n型掺杂剂的n型金刚石外延层，在n型金刚石外延层上形成有掺杂了p型掺杂剂的p型金刚石外延层。
本发明的pnp结型半导体金刚石，其特征在于，在p型半导体金刚石{100}面单晶基板上形成的多个金刚石{111}面上，形成有掺杂了n型掺杂剂的n型金刚石外延层，在n型金刚石外延层上形成有掺杂了p型掺杂剂的p型金刚石外延层。
本发明的npn结型半导体金刚石，其特征在于，在金刚石{100}面单晶基板上形成的多个金刚石{111}面上，形成有掺杂了n型掺杂剂的第一n型金刚石外延层，在第一n型金刚石外延层上形成有掺杂了p型掺杂剂的p型金刚石外延层，在p型金刚石外延层上形成有掺杂了n型掺杂剂的第二n型金刚石外延层。
本发明的pin结型半导体金刚石，其特征在于，在p型半导体金刚石{100}面单晶基板上形成了多个金刚石{111}面上，形成有未掺杂金刚石层，在未掺杂金刚石层上形成有掺杂了n型掺杂剂的n型金刚石外延层。
pin结型半导体金刚石，其特征在于，也可以在金刚石{100}面单晶基板上形成了多个金刚石{111}面上，形成有掺杂了n型掺杂剂的n型金刚石外延层，在n型金刚石外延层上形成有未掺杂金刚石层，在未掺杂金刚石层上形成有掺杂了p型掺杂剂的p型金刚石外延层。
上述的pn结型半导体金刚石、pnp结型半导体金刚石、npn结型半导体金刚石、和pin结型半导体金刚石中，n型金刚石外延层由于在金刚石{111}面上形成，所以n型掺杂能以高效掺杂。这样可以形成载流子密度大、优质的n型金刚石外延层。另一方面，由于使用可以得到大面积而且优质品的金刚石{100}面单晶基板作为基板，所以能够得到高品质而且大型的半导体金刚石。因而能实现低成本的半导体金刚石。
本发明的n型半导体金刚石，例如可以用作金刚石n型肖特基二极管和金刚石n型肖特基LED，以及金刚石n型电子释放元件。而且，pn结型半导体金刚石，可以作为金刚石pn结型二极管、金刚石紫外线发光器件、金刚石紫外线检出器以及具有金刚石pn结结构的电子释放元件使用。此外pnp结型半导体金刚石及npn结型半导体金刚石，都可以作为具有金刚石pnp结结构或具有金刚石npn结结构的电子释放元件使用。另外，pin结型半导体金刚石，可以作为金刚石pin发光二极管、金刚石紫外线发光器件、以及具有金刚石pin结结构的电子释放元件使用。
本发明中，在金刚石{100}面单晶基板上形成的{111}面，与基板面所成的角度优选处于54.7°±10°范围内。当金刚石{100}面单晶基板上存在off角的情况下，在该情况下在基板上形成的{111}面与基板面所成的角度虽然宽，但是只要处于上述范围内，就能在{111}面上形成质地优良的n型半导体金刚石。
附图的简要说明
图1A、图1B、图1C和图1D，是表示在金刚石{100}面单晶基板上进行图案形成的工序。
图2A、图2B、图2C、图2D和2E，是表示本发明的n型半导体金刚石制造方法中的一种实施方式的工序图。
图3A、图3B、图3C和图3D，是表示在金刚石{100}面单晶基板上形成四角锥状隆起的工序。
图4A、图4B、图4C、图4D和4E，是表示本发明的n型半导体金刚石制造方法中的一种实施方式的工序图。
图5A和图5B是在表面上具有多个{111}面的金刚石{100}面单晶基板上形成磷掺杂金刚石层时，金刚石{100}面单晶基板的平面图。
图6A、图6B和图6C是表示本发明的n型半导体金刚石结构实例的图。
图7A、图7B和图7C是表示本发明的pn结型半导体金刚石结构实例的图。
图8A、图8B、图8C和图8D是表示本发明的pn结型半导体金刚石结构实例的图。
图9A、图9B、图9C和图9D是表示本发明的pnp结型半导体金刚石结构实例的图。
图10A和图10B是表示本发明的npn结型半导体金刚石结构实例的图。
图11A、图11B、图11C和图11D是表示本发明的pin结型半导体金刚石结构实例的图。
图12A、图12B和图12C是表示本发明中使用的p型半导体金刚石{100}面单晶基板结构实例的图。
图13A、图13B和图13C是表示本发明的n型半导体金刚石的一个实施例的图。
图14A、图14B、图14C和图14D是表示发明的n型半导体金刚石的一个实施例的图。
图15A、图15B和图15C是表示发明的pn结型半导体金刚石的一个实施例的图。
图16A、图16B和图16C是表示发明的pn结型半导体金刚石的一个实施例的图。
图17A、图17B和图17C是表示发明的pn结型半导体金刚石的一个实施例的图。
图18A、图18B和图18C是表示发明的pn结型半导体金刚石的一个实施例的图。
图19A、图19B和图19C、19D是表示发明的pnp结型半导体金刚石的一个实施例的图。
图20A、图20B和图20C是表示发明的npn结型半导体金刚石的一个实施例的图。
图21A、图21B、图21C和图21D是表示发明的pin结型半导体金刚石的一个实施例的图。
实施发明的最佳方式
以下参照附图，就本发明涉及的n型半导体金刚石的制造方法、n型半导体金刚石、pn结型半导体金刚石、pnp结型半导体金刚石、npn结型半导体金刚石、以及pin结型半导体金刚石的适用实施方式进行详细说明。其中对同一要素将赋予同一符号，重复说明将省略。
[第一种实施方式]
参照附图1A～图1D和图2A～2E，说明第一种实施方式的n型半导体金刚石的制造方法。第一种实施方式的n型半导体金刚石的制造方法，若要说明其概况，则通过(1)在金刚石{100}面单晶基板上形成表面是{111}面的金刚石三角形隆起，(2)在三角形隆起上形成n型金刚石外延层，得到n型半导体金刚石的。
首先，准备按照图1A的立体图所示表面及侧面方位按照{100}被剪切的金刚石{100}面单晶基板。
然后如图1B所示，利用光刻法在金刚石{100}面单晶基板10的一部分表面上，沿着<110>方向使线条和间隔以等间隔相互并列的图案的薄膜掩膜12。图1C表示在金刚石{100}面单晶基板10的{100}表面上使薄膜掩膜12已图案形成的状态下的平面图，图1D表示将薄膜掩膜12图案形成的金刚石{100}面单晶基板10的截面图。其中，虽然在图中的<110>方向上形成了线和间隔图案的薄膜掩膜12，但是也可以在与该<110>方向垂直的方向上形成线和间隔图案的薄膜掩膜12。而且还可以在金刚石{100}面单晶基板10的全体表面上使薄膜掩膜12图案形成。
接着，将薄膜掩膜12已经图案形成的金刚石{100}面单晶基板10输送到干式蚀刻装置中，进行活性离子蚀刻。然后除去薄膜掩膜12。这样如图2A的截面图所示，可以在金刚石{100}面单晶基板10的表层上形成多个截面为矩形而且沿着图中向内方向延伸的金刚石的矩形隆起14。此时各矩形隆起14将沿着<110>方向并列排列。其中也可以利用光刻法将薄膜掩膜图案形成之后，利用化学气相合成法使金刚石生长后，通过除去薄膜掩膜形成矩形隆起。此时，当希望在与采用蚀刻加工形成的矩形隆起14完全相同的图案中形成矩形隆起的情况下，也可以采用使线和间隔图案相对于薄膜掩膜12反转的薄膜掩膜。而且还可以通过将蚀刻加工之类的自上而下的加工与化学气相加工之类的自下而上的加工加以组合的方法，形成矩形隆起14。
接着采用微波等离子体CVD装置，使未掺杂金刚石层16在矩形隆起14上生长。这样一来，如图2B所示，未掺杂金刚石层16的上层部分，矩形隆起14将变成籽晶，表面是{111}，而且截面将变成呈三角形向图中深处方向延伸的三角形隆起18。此时，由于多个矩形隆起14以等间隔并列形成，所以各三角形隆起18能以多个无间隔地并列形成。各三角形隆起18虽然也能以有间隔并列，但是这种情况下，金刚石{111}面和金刚石{100}面将在金刚石{100}面单晶基板10的表面上互相并列。这种情况下一旦在其上一边掺杂n型掺杂剂一边使金刚石外延生长，在金刚石{111}面与金刚石{100}面上掺杂效率就会有很大差异，因而不能得到具有一致的载流子密度的n型半导体金刚石。其中，由于金刚石{111}面上n型金刚石外延层20a掺杂效率高，所以为了得到载流子密度大而均质的n型半导体金刚石，优选使表面为{111}面的各三角形隆起以无间隙并列排列。作为使外延金刚石成膜的CVD法有：(1)实现借助于直流或交流电场放电，使原料活化的方法；(2)加热热电子发射材料，使原料活化的方法；(3)利用离子对使金刚石生长的表面进行撞击的方法；(4)使原料气体燃烧的方法；或(5)利用激光等光线使原料气体活化的方法等。
其中，上述未掺杂的金刚石层16由于是在矩形隆起14上形成金刚石{111}面用而使其生长的层，所以使其在可以形成{111}面的生长条件下生长。其中在矩形隆起14中，当将金刚石在<100>方向上生长的速度定义为VA<100>，并将在<111>方向上生长的速度定义为VA<111>时，为了形成{111}面，需要在满足
【数1】
V A < 100 > V A < 111 > &times; 3 > 3
的生长条件下使金刚石外延生长。
而且若能满足上述关系，则形成{111}面用的的金刚石层不必拘泥于未掺杂金刚石的生长条件。例如，也可以代替未掺杂金刚石使掺杂氮的金刚石生长。使用微波等离子体CVD装置，在氢气流量为0.1升/分钟(100sccm)、甲烷流量为4×10-3升/分钟(4sccm)、氢稀释氮气(N21％)流量为5×10-3升/分钟(5sccm)、压力为1.3×104Pa、微波功率为300瓦、基板温度870℃等生长条件下使氮掺杂的金刚石生长，也能形成{111}。其中，虽然氮将成为对金刚石的n型掺杂剂，但是给予体的能级相对于金刚石的禁带宽度(大约5.5eV)来说非常深，达到大约1.7eV，几乎不会活化。而且在上述条件下，氮的掺杂量处于10ppm以下，氮掺杂金刚石的电学特性，几乎可以看作与未掺杂金刚石相同。
然后，将以{111}面作表面的三角形隆起18多个并列的金刚石{100}面单晶基板10作为基底，使用微波等离子体CVD装置，一边掺杂磷作为n型掺杂剂一边使金刚石外延生长，形成磷掺杂的金刚石层20(n型金刚石外延层)。其中除磷以外。还可以采用硫、锂、钠、氮、砷、氯、硒等作为掺杂剂。
为使其在表面是{111}面的三角形隆起18上均匀外延生长而得到磷掺杂的金刚石层20，为了使外延金刚石在{111}面上成膜，需要在{111}面比{100}面优先生长的条件下进行成膜。其中在三角形隆起18上若将金刚石在<100>方向上生长的速度定为VB<100>，并将在<111>方向上生长的速度定为VB<111>，则为了使{111}面相对于{100}面优先生长，需要满足
【数2】
V B < 100 > V B < 111 > &times; 3 < 1.5
的生长条件。
进而满足
【数3】
V B < 100 > V B < 111 > &times; 3 < 1
的生长条件是适当的。
一旦在上述条件下使磷掺杂金刚石层20在三角形隆起18上生长，金刚石就会在<111>方向上优先生长。因此，如图2C所示，{111}面的面积在金刚石生长的同时将会减小。如图2D所示，磷掺杂层20的表面几乎变成平的{100}面，从而可以得到本实施方式的n型半导体金刚石。
按照本实施方式，由于是一边在金刚石{111}面上掺杂n型掺杂剂一边使金刚石外延生长，所以能够提供一种载流子密度大、优质的n型半导体金刚石。而且，由于以大面积的金刚石{100}面单晶基板10开始，形成金刚石面{111}面，所以能够提供一种大型的n型半导体金刚石。采用本实施方式的n型半导体金刚石制造方法，由于从可以廉价大量生产的金刚石{100}面单晶基板10开始，能够制造n型半导体金刚石，所以批量化、低成本化生产将成为可能。
此外在本实施方式中，通过除去磷掺杂金刚石层20的表层，将以n型掺杂剂掺杂效率高的部分作为表面。如图2C和图2D所示，一旦使磷掺杂金刚石层20在三角形隆起18上生长，就可以形成<111>生长区段20a和<100>生长区段20b。在此所谓<111>生长区段20a，是指从三角形隆起18的表面朝着<111>方向生长的部分。而所谓<100>生长区段20b，是指从三角形隆起18的顶部18a表面朝着<100>方向生长的部分。这些部分当中，<100>生长区段20b，n型掺杂剂的掺杂效率差。因此如图2E所示，借助于活性离子蚀刻法和抛光法等，将磷掺杂金刚石层20的表层除去至{111}面存在的三角形隆起18的顶部18a为止。这样能够得到载流子密度更高、优质的n型半导体表面积最大的金刚石，同时由于形成表面与{100}单晶基板面平行且平坦的{100}面，所以成为更适合于形成器件的结构。为了形成适于器件形成的结构，从将表面定为平坦的{100}面的意义来看，使生长进行到图2C和图2D的中间形状下，直至表面上存在{100}面和{111}面这两种面形状时，优选采用抛光等使表面平坦化的手法。
本实施方式中，通过形成三角形隆起18在金刚石{100}面单晶基板10的表面上形成多个{111}面。这样可以形成跨越多个{111}面的大面积磷掺杂金刚石层20，而且与表面上形成多个{111}面的金刚石{100}面单晶基板相同面积的金刚石{111}面单晶基板相比，{111}面实际上具有更大面积。此外，三角形隆起18的情况下，与四角锥状隆起相比，由于各{111}面的面积更大，所以能以少数{111}面构成基板10的表面。因此，可以制成结晶性能良好的n型半导体金刚石。或者为了得到n型半导体金刚石部分的体积大的，进一步使n型半导体金刚石在{111}面外延生长的情况下，虽然需要设定生长速度非常缓慢的条件，但是在三角形隆起18的情况下，由于发现了因凹入效果使生长速度减缓的作用，所以n型半导体金刚石的制造效率在采用三角形隆起18的情况下更加实用。也就是说，n型半导体金刚石的外延层，与使其在平面上生长的情况相比，在带有凹状角度的面上使之生长时，生长速度将减缓。
而且，三角形隆起18，可以采用在对金刚石{100}面单晶基板10的表层部分进行微细加工形成的矩形隆起14上使金刚石生长的方式形成。这样，能够容易形成表面是{111}面的金刚石的三角形隆起18。但是，三角形隆起18也可以通过对金刚石{100}面单晶基板10的表层部分进行微细加工的方式直接形成。或者还可以不对金刚石{100}面单晶基板10的表层部分进行微细加工，而采用气相合成的方法直接形成三角形隆起18。
而且当三角形隆起18存在多个，各三角形隆起18在延伸方向的直行方向上以无间隙地并列的。这样，由于在金刚石{100}面单晶基板10的表面上没有间隙，{111}面形成并列，所以能够得到载流子密度大、均质的n型半导体金刚石。其中三角形隆起18的排列间距(棱线之间的距离)优选处于150微米以下，更优选为1～50微米。而且三角形隆起18的高度优选处于100微米以下，更优选为1～35微米。
[第二种实施方式]
参照附图3A～图3D和图4A～4E，说明第二种实施方式的n型半导体金刚石的制造方法。第二种实施方式的n型半导体金刚石的制造方法，若要说明其概况，则是通过(1)在金刚石{100}面单晶基板上形成各侧面是{111}面的金刚石四角锥状隆起，(2)在四角锥状隆起上形成n型金刚石外延层，得到n型半导体金刚石的。
首先，准备如图3A的立体图所示表面及侧面方位被切成{100}的金刚石{100}面单晶基板10。
然后如图3B所示，利用光刻法在金刚石{100}面单晶基板10的表面上，形成行列状多个圆形薄膜掩膜12。而且也可以在金刚石{100}面单晶基板10的全体表面上将薄膜掩膜12图案形成。
进而将圆形薄膜掩膜12图案形成了的金刚石{100}面单晶基板10输送到干式蚀刻装置中，进行活性离子蚀刻。然后除去薄膜掩膜12。这样如图3C所示，可以在金刚石{100}面单晶基板10的表面上形成行列状并列的多个圆柱状隆起(柱状隆起)22。图4A中表示形成了圆柱状隆起22的金刚石{100}面单晶基板10表层的截面图。另外也可以利用光刻法图案形成之后，利用化学气相合成法使金刚石在金刚石{100}面单晶基板10上生长后，除去薄膜掩膜形成圆柱状隆起。此时，通过采用使掩模图案相对于薄膜掩膜12反转的薄膜掩膜，可以在与圆柱状隆起22相同的图案中形成圆柱状隆起。而且还可以通过将蚀刻加工等自上而下的加工与化学气相加工等自下而上的加工组合，形成圆柱状隆起22。
接着采用微波等离子体CVD装置，使未掺杂金刚石层16在圆柱状隆起22上生长。这样一来，如图4B的截面图所示，未掺杂金刚石层16的上层部分，圆柱状隆起22将变成籽晶，变成各侧面是{111}的四角锥状隆起24。其中，圆柱状隆起22若使能够变成形成四角锥状隆起的籽晶，则也可以是多角柱状隆起等其他柱状隆起。图3D中表示形成四角锥状隆起24时金刚石{100}面单晶基板10的平面图。如图3C所示，由于多个圆柱状隆起22以行列状排列，所以如图3D所示，相邻的这四角锥状隆起24以行列状排列得底边连接。各四角柱状隆起虽然也能以有间隔地并列，但是这种情况下，金刚石{111}面和金刚石{100}面将变成在金刚石{100}面单晶基板10的表面上互相并列。一旦在其上一边掺杂n型掺杂剂一边使金刚石外延生长，在金刚石{111}面与金刚石{100}面上掺杂效率就会有很大差异，因而不能得到具有一致的掺杂效率的n型半导体金刚石。而且由于金刚石{111}面上n型金刚石外延层20的掺杂效率高，所以为了得到载流子密度大而均质的n型半导体金刚石，优选使表面为{111}面的四角锥状隆起24以无间隙地行列排列得底边互相连接。这里在圆柱状隆起中使金刚石生长的条件，与第一种实施方式中对于矩形隆起使金刚石生长的条件相同。
以下如图4C所示，将以{111}面作表面的四角锥状隆起24多个并列的金刚石{100}面单晶基板10作为基底，使用微波等离子体CVD装置，一边掺杂磷作为n型掺杂剂一边使金刚石外延生长，形成磷掺杂金刚石层20(n型金刚石外延层)。其中除磷以外。还可以采用硫、锂、钠、氮、砷、氯、硒等作为掺杂剂。
为了使其在表面为{111}面的四角锥状隆起24上均匀外延生长而得到磷掺杂的金刚石层20，为了使外延金刚石在{111}面上成膜，需要在使{111}面比{100}面优先生长的条件下进行成膜。其中在四角锥状隆起24上使金刚石生长的条件，与第一种实施方式中在三角形隆起18上使金刚石生长的条件相同。
一旦在上述条件下使磷掺杂金刚石层20在四角锥状隆起24上生长，金刚石就会在<111>方向上优先生长。因此如图4C所示，{111}面的面积在金刚石生长的同时将会减小。如图4D所示，磷掺杂层20的表面几乎变成平的{100}面，从而可以得到n型半导体金刚石。
按照本实施方式，与第一种实施方式同样，由于一边在金刚石{111}面上掺杂n型掺杂剂一边使金刚石外延生长，所以能够提供一种载流子密度大、优质的n型半导体金刚石。而且，由于以大面积的金刚石{100}面单晶基板10作基础形成金刚石面{111}面，所以能够提供一种大型的n型半导体金刚石。
此外，本实施方式中，通过除去磷掺杂金刚石层20的表层，以n型掺杂剂掺杂效率高的部分作为表面。如图4C和图4D所示，一旦使磷掺杂金刚石层20在四角锥状隆起24上生长，就可以形成<111>生长区段20a和<100>生长区段20b。这里所述的<111>生长区段20a，是指从四角锥状隆起24的表面朝着<111>方向生长部分。而<100>生长区段20b，是指从四角锥状隆起24的顶部24a朝着<100>方向生长的部分。这些部分当中，<100>生长区段20b，n型掺杂剂的掺杂效率差。因此如图4E所示，借助于活性离子蚀刻和抛光等，将磷掺杂金刚石层20的表层除去，直至{111}面存在的四角锥状隆起24的顶部24a为止。这样能够得到载流子密度更高、更优质的、n型半导体表面积最大的金刚石，同时由于形成表面与{100}单晶基板面平行且平坦的{100}面，所以成为更适合于形成器件的结构。为了形成适于器件形成的结构，从将表面定为平坦的{100}面的意义来看，使生长进行到图4C和图4D的中间形状下，直至表面上存在{100}面和{111}面这两种面形状时，优选采用抛光等手段使表面平坦化的方法。
本实施方式中，通过形成四角锥状隆起24，在金刚石{100}面单晶基板10的表面上形成多个{111}面。这样可以形成跨越多个{111}面的大面积磷掺杂金刚石层20，而且与表面上形成多个{111}面的金刚石{100}面单晶基板具有相同面积的金刚石{111}单晶基板相比，{111}面实际上具有更大面积。此外，在四角锥状隆起24的情况下，在金刚石{100}面单晶基板10上形成薄膜掩膜12时，无需在形成三角形时所需要的那种使线与基板面内的方位吻合的要求，能够容易在金刚石{100}面单晶基板10的表面上形成多个{111}面。在四角锥状隆起24的情况下，由于发现了因凹入效果使生长速度减缓的作用，所以n型半导体金刚石的制造效率在采用四角锥状隆起24的情况下更加实用。
而且，四角锥状隆起24可以采用在对金刚石{100}面单晶基板10的表层部分进行微细加工形成的圆柱状隆起22上使金刚石生长的方式形成。这样能够容易形成表面是{111}面的金刚石的四角锥状隆起24。但是，四角锥状隆起24也可以通过对金刚石{100}面单晶基板10的表层部分进行微细加工的方式直接形成。或者还可以不对金刚石{100}面单晶基板10的表层部分进行微细加工的情况下，采用气相合成的方法直接形成四角锥状隆起24。
此外，四角锥状隆起24存在多个，相邻的四角锥状隆起24以行列状排列得底边连接。这样由于在金刚石{100}面单晶基板10的表面上没有间隙，{111}面形成并列，所以能够得到载流子密度大、均质的n型半导体金刚石。其中四角锥状隆起24的排列间距(顶点之间的距离)优选处于150微米以下，更优选为1～50微米。而且四角锥状隆起24的高度优选处于100微米以下，更优选为1～35微米。
以上说明了本发明的n型半导体金刚石的优选实施方式。利用在金刚石{100}面单晶基板上形成的多个{111}面上，形成n型金刚石外延层的上述这一构思，能够进一步适当制造pn结型半导体金刚石、pnp结型半导体金刚石、npn结型半导体金刚石及pin结型半导体金刚石。
例如，若在图2C或图4C所示的n型半导体金刚石上，进一步形成p型金刚石外延层，则可以得到pn结型半导体金刚石。而且若在表面上形成了多个{111}面的的pn结型半导体金刚石上，形成n型金刚石外延层，则可以得到npn结型半导体金刚石。而且，若在图2C或图4C所示的n型半导体金刚石上，形成未掺杂金刚石外延层，在未掺杂金刚石外延层上形成p型金刚石外延层，则可以得到pin结型半导体金刚石。
或者，使用形成了多个{111}面的p型半导体金刚石{100}面单晶基板作为基板，在该基板上形成n型金刚石外延层，也能得到pn结型半导体金刚石。而且若在此pn结型半导体金刚石上，进一步形成P型金刚石外延层，则可以得到pnp结型半导体金刚石。此外，若在形成了多个{111}面的p型半导体金刚石{100}面单晶基板上，形成未掺杂金刚石外延层，在未掺杂金刚石外延层上形成n型金刚石外延层，则可以得到pin结型半导体金刚石。关于这些pn结型半导体金刚石、pnp结型半导体金刚石、npn结型半导体金刚石及pin结型半导体金刚石的具体实施例，将在后面加以说明。
图6A～图6C是表示本发明的n型半导体金刚石结构实例的图。各图都是在金刚石{100}面单晶基板上形成了三角形隆起18上，形成了n型金刚石外延层20的。图6A中外延层20的表面形成由与基板10的{100}面平行的面构成的平坦的形状，同时处于比三角形隆起18的顶部18a更高的位置上。而且<111>生长区段20a和<100>生长区段20b，均在外延层20的表面上露出。图6B中，外延层20的表面形成由与基板10的{100}面平行的面构成的平坦的形状，同时处于高度与顶部18a大体相同的高度上。而且仅有<111>生长区段20a在外延层20的表面上露出。图6C中，外延层20的表面形成与基板10的表面具有同样多个的{111}面的形状。这些多个{111}面，是由三角形隆起18上生长的<111>生长区段20a构成的。另一方面，外延层20的表面具有由自三角形隆起18的顶部生长的<100>生长区段20b构成的{100}面。其中在图6A～图6C中，三角形隆起18也可以是四角锥状隆起24。
图7A～图7C是表示本发明的pn结型半导体金刚石结构实例的图。各图都是在p型半导体金刚石{100}面单晶基板13上形成的三角形隆起18上，形成了n型金刚石外延层20的。关于p型半导体金刚石{100}面单晶基板的结构，下面叙述。图7A中，外延层20的表面形成由与基板13的{100}面平行的面构成的平坦形状，同时也处于比三角形隆起18的顶部18a更高的位置上。而且<111>生长区段20a和<100>生长区段20b均在外延层20的表面上露出。图7B中，外延层20的表面形成由与基板13的{100}面平行的面构成的平坦形状，同时处于与顶部18a大体同高度的位置上。而且仅有<111>生长区段20a从外延层20的表面上露出的。图7C中，外延层20的表面形成与基板13的表面具有同样多个{111}面的形状。这些多个{111}面，是由在三角形隆起18上生长的<111>生长区段20a构成的。另一方面，外延层20的表面具有由自三角形隆起18的顶部18a生长的<100>生长区段20b构成的{100}面。而且，在图7A～图7C中，三角形隆起18也可以是四角锥状隆起24。
图8A～图8D是表示本发明的pn结型半导体金刚石结构实例的图。图8A和图8B所示的pn结型半导体金刚石，分别是在图6A～图6C是所示的n型半导体金刚石的n型金刚石外延层20上，形成了p型金刚石外延层17的。在图8A和图8B中，p型金刚石外延层17的表面，都形成由与基板10的{100}面平行的面构成的平坦形状。图8C和图8D所示的pn结型半导体金刚石，都是在图6C所示的n型半导体金刚石的n型金刚石外延层20上，形成了p型金刚石外延层17的。图8C中，p型金刚石外延层17的表面，形成由与基板10的表面{100}面平行的面构成的平坦形状，同时处于比n型金刚石外延层20的表面更高的位置上。图8D中，p型金刚石外延层17的表面，形成由与基板10的表面具有同样多个{111}面的形状。这些多个{111}面，是由从<111>生长区段20a的表面朝着<111>方向生长的p型金刚石外延层17构成的。另一方面，p型金刚石外延层17的表面，具有从<100>生长区段20b的表面朝着<100>方向生长的p型金刚石外延层17构成的{100}面。而且在图8A～图8D中，三角形隆起18也可以是四角锥状隆起24。
图9A～图9D是表示本发明的pnp结型半导体金刚石结构实例的图。图9A和图9B所示的pnp结型半导体金刚石，分别是在图7A～图7C是所示的pn结型半导体金刚石的n型金刚石外延层20上，形成了p型金刚石外延层17的。在图9A和图9B中，p型金刚石外延层17的表面都形成由与基板13的{100}面平行的面构成的平坦形状。图9C和图9D所示的pnp结型半导体金刚石，都是在图7C所示的pn结型半导体金刚石的n型金刚石外延层20上，形成了p型金刚石外延层17的。图9C中，p型金刚石外延层17的表面，形成由与基板13的{100}面平行的面构成的平坦形状，同时处于比n型金刚石外延层20的表面更高的位置上。图9D中，p型金刚石外延层17的表面，形成由与基板13的表面具有同样多个{111}面的形状。而且在图9A～图9D中，三角形隆起18也可以是四角锥状隆起24。
图10A和图10B是表示本发明的npn结型半导体金刚石结构实例的图。图10A和图10B所示的npn结型半导体金刚石，都是在图8D所示的pn结型半导体金刚石的p型金刚石外延层17上，进一步形成了n型金刚石外延层21的。图10A中，n型金刚石外延层21的表面形成由与基板10的{100}面平行的面构成的平坦形状，同时处于比p型金刚石外延层17的表面更高的位置上。而且<111>生长区段20a和<100>生长区段20b均从外延层21的表面上露出。图10B中，n型金刚石外延层21的表面形成与基板10的表面具有同样多个{111}面的形状。这些多个{111}面，是由在p型金刚石外延层17的{111}面上生长的<111>生长区段20a构成的。另一方面，n型金刚石外延层21的表面，具有由自p型金刚石外延层17的{100}面生长的<100>生长区段20b构成的{100}面。而且在图10A和图10B中，三角形隆起18也可以是四角锥状隆起24。
图11A～图11D是表示本发明的pin结型半导体金刚石结构实例的图。图11A和图11B所示的pin结型半导体金刚石，都是在图6C所示的n型金刚石外延层20上形成未掺杂金刚石外延层19(i层)，进而在其上形成p型金刚石外延层17的。图11A中，未掺杂金刚石外延层19和p型金刚石外延层17的表面，都形成有与n型金刚石外延层20的表面具有同样多个{111}面的形状。图11B中，未掺杂金刚石外延层19的表面，形成有与n型金刚石外延层20的表面具有同样多个{111}面的形状；p型金刚石外延层17的表面，形成有与基板10的{100}面平行的面构成的平坦形状。而且图11C和图11D所示的pin结型半导体金刚石，都是在p型半导体金刚石{100}面单晶基板13上形成的三角形隆起18上，形成未掺杂金刚石外延层19，进而在其上形成n型金刚石外延层20的。图11C中，未掺杂金刚石外延层19和n型金刚石外延层20的表面，均呈具有多个{111}面的形状。图11D中，未掺杂金刚石外延层19的表面，呈具有多个{111}面的形状，而n型金刚石外延层20的表面，形成有与基板13的{100}面平行的面构成的形状。而且在图11C和图11D中，<111>生长区段20a和<100>生长区段20b，均从n性金刚石外延层20的表面上露出。而且在图11A～图11D中，三角形隆起18也可以是四角锥状隆起24。
图12A～图12C是表示本发明中用的p型半导体金刚石{100}面单晶基板的结构实例图。可以使用高温高压合成的IIb基板或高温高压合成的Ib加硼基板作为p型半导体金刚石{100}面单晶基板。或者也可以使用利用气相生长法在高温高压合成的Ib基板或高温高压合成的IIa基板上形成了掺杂硼金刚石薄膜的。图12A所示的p型半导体金刚石{100}面单晶基板，是在图2A所示的矩形隆起14上形成三角形隆起18时，使硼掺杂金刚石层17代替未掺杂金刚石层16外延生长而成的。其中也可以将矩形隆起14与三角形隆起18组合，将圆柱形隆起22与四角锥状隆起24组合。图12B所示的p型半导体金刚石{100}面单晶基板，是利用气相合成法使由硼掺杂金刚石层17构成的三角形隆起18直接在金刚石{100}面单晶基板10上形成的。其中三角形隆起18，也可以四角锥状隆起24。而且图12C所示的p型半导体金刚石{100}面单晶基板，在表面上形成三角形隆起18的金刚石{100}面单晶基板10上，使硼掺杂金刚石层17在短时间内外延生长而成的。其中，三角形隆起18也可以是四角锥状隆起24。
还有，在上述的n型半导体金刚石、pn结型半导体金刚石、pnp结型半导体金刚石、npn结型半导体金刚石以及pin结型半导体金刚石中，为了确认在基板上形成的n型金刚石外延层与基板之间的界面，例如可以利用阴极荧光(CL)或光致发光(PL)就适当的劈开面查明发光光谱的面内分布。
实施例
以下基于实施例，进一步具体说明本发明的n型半导体金刚石的制造方法、n型半导体金刚石、pn结型半导体金刚石、pnp结型半导体金刚石、npn结型半导体金刚石以及pin结型半导体金刚石。
<实施例1>
准备了图1A所示的表面和侧面方位按照{100}被切的金刚石{100}面单晶基板。如图1B所示，利用光刻法在金刚石{100}面单晶基板的一部分表面上形成了<111>方向线宽5微米、间隔5微米的线条和间隙图案的Al薄膜掩膜12(膜厚0.5微米)。
然后，将Al薄膜掩膜12图案形成的金刚石{100}面单晶基板输送到干式蚀刻装置中，在蚀刻气体含O299％、CF41％、RF功率为200W、压力6.6Pa、蚀刻时间为40分钟、蚀刻深度为7微米的条件下，进行了活性离子蚀刻。然后用セミコクリ-ン(semicoclean)除去薄膜掩膜12。这样如图2A的截面图所示，可以在金刚石{100}面单晶基板10的表层上形成了截面为矩形并沿着一个方向延伸的金刚石的矩形隆起14。
使用微波等离子体CVD装置，在氢气流量为0.1升/分钟(100sccm)、甲烷气体流量为5×10-3升/分钟(5sccm)、压力为1.3×104Pa、微波功率为300瓦、基板温度850℃、生长时间为3小时等生长条件下，在矩形隆起14上形成了未掺杂金刚石层16。这样在矩形隆起14上形成了{100}面的三角形隆起18。
接着用微波等离子体CVD装置，在氢气流量为0.195升/分钟(195sccm)、甲烷气体流量为1×10-3升/分钟(1sccm)、氢稀释磷化氢(PH3：1000ppm)流量为5×10-3升/分钟(5sccm)、压力为1.3×104Pa、微波功率为350瓦、基板温度900℃、生长时间为12小时等条件下，在图2C所示的三角形隆起18上形成了未掺杂外延层20。
进而在上述条件下使n型金刚石外延层生长18小时后，形成了具有如图2D所示的截面形状的n型金刚石外延层。
在图5A的金刚石{100}面单晶基板10的平面图中，在三角形隆起18上形成了未掺杂金刚石层20的第一区域30和未形成三角形隆起18而形成了磷掺杂金刚石层20的第二区域32中，利用SIMS(Secondary Ion MassSpectrometry)研究了磷的掺杂浓度。
其结果，第一区域30和第二区域32的磷浓度，均处于1.8×1017cm-3(1ppm)以下。此时据认为，如图2D所示，<100>生长区段20b在第一生长区域30的表面上露出。因而可以确认，在<111>方向上生长的金刚石上几乎没有被磷所掺杂。
进而如图2E所示，使用干式蚀刻装置，借助于与在第一区域30内形成矩形隆起14时条件相同的活性离子蚀刻法，将磷掺杂金刚石层20的表层除去至三角形隆起18的顶部18a为止。利用这种方法除去了磷掺杂效率低的含有在<100>方向上生长的金刚石层。蚀刻时间为20分钟。
利用SIMS对除去含有在<100>方向上生长的金刚石层后的第一区域30的磷掺杂金刚石层20进行分析的结果，磷浓度为4.2×1019cm-3(240ppm)。因而可以确认，在磷掺杂金刚石层20中，通过除去含有在<100>方向上生长的金刚石层，磷掺杂金刚石层20的掺杂效率高的在<111>方向上生长的部分出现在表面上。
同时，利用扫描隧道分光法(STS：Scanning Tunneling Spectroscorpy)的电流测定，就在除去含有在<100>方向上生长的金刚石层后的三角形隆起18上形成的磷掺杂金刚石层20研究了载流子的传导类型。结果表明，从I-V曲线来看，磷掺杂金刚石层20显示n型特性。
即使将三角形隆起18的排列间距定为1～150微米、高度定为1～100微米，也确认了形成了同样的结构。而且虽然将形成磷掺杂金刚石层20时的合成条件设定成：甲烷浓度(甲烷气体流量/氢气气体流量)0.001％～1％、磷化氢浓度(磷化氢气体流量/甲烷气体流量)100ppm～20000ppm、压力为2.6×103Pa～2.6×104Pa、温度为800℃～1200℃之间，但是经确认形成了与图2C～图2D同样的结构，磷掺杂金刚石20将显示n型特性。而且在上述合成条件范围内，在形成磷掺杂金刚石层20时，在金刚石{111}单晶基板面上使磷掺杂金刚石同时进行生长，并分别测定了磷掺杂金刚石的生长速率。结果表明，形成磷掺杂金刚石层20的速率，与在金刚石{111}单晶基板面上的生长速率相比，要快2～4倍。由此说明，在图2B结构中具有磷掺杂金刚石生长的凹入角效果，从而说明了这种结构的有效性。而且，在氢气流量为0.195升/分钟(195sccm)、甲烷气体流量为1×10-3升/分钟(1sccm)、氢稀释磷化氢(PH3；1000ppm)流量为5×10-3升/分钟(5sccm)、压力为1.3×104Pa、微波功率为350瓦、基板温度900℃等磷掺杂层20的生长条件下，在图2C和图2D的中间形状时停止生长，在表面上存在{100}面和{111}面这两种面的形状时，利用抛光表面的方法平坦化得与{100}面平行。而且用SIMS对平坦化表面的分析结果，检出了磷浓度为2.1×1019cm-3(120ppm)。据认为，掺杂效率低的<100>生长区段与掺杂效率高的<111>生长区段在表面上出现各半，但是在表面上形成电极，测定了电学特性后，测出良好的n型特性，据确认即使采用这种形成方法在器件中应用也是可能的。三角形隆起18的情况下，与四角锥状隆起相比，由于{111}面数目少，所以磷掺杂金刚石层20的部分数目少，这也能证明总体上具有良好结晶性的磷掺杂金刚石层20将会生长。
<实施例2>
与实施例1同样，准备了图3A所示的表面和侧面方位按照{100}被切的金刚石{100}面单晶基板。然后如图3B所示，用光刻法在金刚石{100}面单晶基板10的表面上以行列状形成了多个直径5微米、中心间隔10微米的圆形Al薄膜掩膜12。
然后，将Al薄膜掩膜12被图案形成的金刚石{100}面单晶基板10输送到干式蚀刻装置中，在与实施例1同样条件下，进行了活性离子蚀刻。然后用セミコクリ-ン除去薄膜掩膜12。这样如图3C所示，在金刚石{100}面单晶基板10的表面上以行列状并列形成了圆柱状的金刚石的圆柱状隆起22。
进而用微波等离子体CVD装置，在与实施例1同样条件下，在圆柱状隆起22上形成了未掺杂金刚石层16。这样如图3D的金刚石{100}面单晶基板10的平面图所示，在圆柱状隆起22上形成了各侧面为{111}面的四角锥状隆起24。
在四角锥状隆起24上，使用微波等离子体CVD装置，在与实施例1同样条件下(氢气流量为0.195升/分钟(195sccm)、甲烷气体流量为1×10-3升/分钟(1sccm)、氢稀释磷化氢(PH3；1000ppm)流量为5×10-3升/分钟(5sccm)、压力为1.3×104Pa、微波功率为350瓦、基板温度900℃)，在金刚石{100}面单晶基板10上形成了磷掺杂金刚石层。经过30小时生长后，如图4D所示，在四角锥状隆起24上得到了磷掺杂金刚石层。
其中在图5B所示的金刚石{100}面单晶基板10的平面图中，在四角锥状隆起24上形成磷掺杂金刚石层20的第一区域30和未形成四角锥状隆起24而形成了磷掺杂金刚石层20的第二区域32内，利用SIMS(Secondary Ion Mass Spectrometry)分别就其研究了磷的掺杂浓度。
其结果，第一区域30和第二区域32的磷浓度，均处于1.8×1017cm-3(1ppm)以下。据此可以认为，如图2D所示，与实施例1同样，在由基板10的<100>平面构成的第二区域32上生长了磷掺杂金刚石，而在第一区域30的表面上露出的<100>生长区段20b上几乎没有被磷所掺杂。
进而如图4E所示，使用干式蚀刻装置，利用与在第一区域30内形成圆柱状隆起22时条件相同的活性离子蚀刻法，将磷掺杂金刚石层20的表层除去至四角锥状隆起24的顶部24a为止。利用这种方法除去了磷掺杂效率低的含有在<100>方向上生长的金刚石层。蚀刻时间为20分钟。
利用SIMS对除去含有在<100>方向上生长的金刚石层后的第一区域30内磷掺杂金刚石层20进行分析的结果，磷浓度为4.2×1019cm-3(240ppm)。因而可以确认，在磷掺杂金刚石层20中通过除去含有在<100>方向上生长的金刚石层，磷掺杂金刚石层20的掺杂效率高的部分出现在表面上。
同时通过对STS产生的电流测定，就对除去含有在<100>方向上生长的金刚石层后的第一区域30的磷掺杂金刚石层20，研究了载流子的传导类型。结果表明，从I-V曲线来看磷掺杂金刚石层20将显示n型特性。
即使将四角锥状隆起24的排列间距定为1～150微米、高度定为1～100微米，也确认形成了同样结构。而且虽然将形成磷掺杂金刚石层20时的合成条件设定成：甲烷浓度(甲烷气体流量/氢气气体流量)0.001％～1％、磷化氢浓度(磷化氢气体流量/甲烷气体流量)100～20000ppm、压力为2.6×103Pa～2.6×104Pa、温度为800～1200℃之间，但是经确认也形成了与图4C～图4D同样的结构，磷掺杂金刚石20显示n型特性。其中从图4B的结构来看，要形成金刚石电子释放型元件的情况下，从四角锥状隆起24的顶部24a生长的磷掺杂金刚石，如图4C～图4D所示，以不形成平坦状为好。因此在上述磷掺杂金刚石层20的合成条件范围内，当磷化氢浓度达到30000ppm以上之后，<100>方向上的生长速度VB<100>将会加速，顶点将残留在四角锥状隆起24的顶部24a上，不经平坦化就直接(保持原有形状的情况下)形成了磷掺杂金刚石层20。测定电子释放特性后，四角锥状隆起24的顶部24a，即使在磷掺杂金刚石层20的表面上也保持原有结构的情况下，也测定到良好的电子释放特性。
<实施例3>
与实施例1同样，对于表面和侧面方位按照{100}被切的金刚石{100}面单晶基板，实施了光刻法和活性离子蚀刻。这样在金刚石{100}面单晶基板10的表层上形成了沿着<110>的一个方向延伸的矩形隆起14。图13A表示在与此矩形隆起14的延伸方向垂直的平面上的截面图。此矩形隆起14的大小为宽度5微米、高度7微米。而且相邻的矩形隆起14互相之间的间距为5微米。
进而使用微波等离子体CVD装置，在矩形隆起14上形成了未掺杂金刚石层16。此时未掺杂金刚石的合成条件为：氢气流量为0.11升/分钟(100sccm)、甲烷气体流量为5×10-3升/分钟(5sccm)、压力为1.3×104Pa、微波功率为300瓦、基板温度为850℃、生长时间为3小时。这样在矩形隆起14上形成了表面由多个{111}面构成的三角形隆起18。对这些{111}面与基板10的基板面所成的角度测定时，处于55°±2°范围内。
接着用微波等离子体CVD装置，如图13B所示，在三角形隆起18上形成了磷掺杂金刚石层20。此时，磷掺杂金刚石的合成条件为：氢气流量为0.499升/分钟(499sccm)、甲烷气体流量为5×10-4升/分钟(0.5sccm)、氢稀释磷化氢(PH3；1000ppm)流量为1×10-3升/分钟(1sccm)、压力为1.3×104Pa、微波功率为320瓦、基板温度为870℃，生长时间为2小时。磷掺杂金刚石层20，由<111>生长区段20a和<100>生长区段20b构成。所谓<111>生长区段20a，是指从三角形隆起18的表面朝着<111>方向生长的部分。而且所谓<100>生长区段20b，是指从三角形隆起18的顶部18a表面朝着<100>方向生长的部分。<100>生长区段20b，由于难于掺杂磷，所以比容易掺杂磷的<111>生长区段20a是高电阻的。
其中在上述条件下，在高温高压合成Iia金刚石{111}单晶基板上形成的磷掺杂金刚石层，从SIMS和孔效果测定结果来看，将显示以下特性。也就是说，这种情况下的磷掺杂金刚石层，膜厚为1微米，磷浓度为1.2×1019cm-3(68ppm)、传导类型为n型、活化能量为0.58eV、室温(300K)下电阻率为8.8×104Ωcm。
为了确认使制成的磷掺杂金刚石层20将显示n型半导体特性，测定了<111>生长部分全体的电学特性。为了进行此项测定，将磷掺杂金刚石层20的表面用氧终端后，如图13C所示，形成了Al欧姆电极42和Au肖特基电极44。于是将直流电源的负极连接在Al欧姆电极42上，将正极连接在AU肖特基电极44上之后，测定了电压电流特性。测定结果发现，I-V曲线显示：当电压处于2.0V以上时顺向电流急剧上升。另一方面，即使沿着反向施加50V以上的负电压也没有反向电流流过。也就是说，观察到了磷掺杂金刚石层20将显示整流性。由此确认，制成了n型半导体金刚石n型肖特基二极管。而且使用这种n型半导体测定了肖特基LED特性后，观测到良好的发光特性。
<实施例4>
与实施例2同样，对于表面和侧面方位按照{100}被切的金刚石{100}面单晶基板，实施了光刻和活性离子蚀刻。这样在金刚石{100}面单晶基板10的表层上以行列状形成了圆柱形隆起22。图14A表示包含圆柱形隆起22的中心线的平面上的截面图。此圆柱形隆起22的大小为直径5微米、高度7微米。而且相邻圆柱形隆起22互相间的中心间距为10微米。
进而使用微波等离子体CVD装置，在与实施例3相同的条件下，在圆柱形隆起22上形成了未掺杂金刚石层16。这样在圆柱形隆起22上形成了表面由多个{111}面构成的四角锥状隆起24。测定了对这些{111}面与基板10的基板面所成角度时，处于55°±3°范围内。
接着用微波等离子体CVD装置，如图14B所示，在四角锥状隆起24上形成了磷掺杂金刚石层20。磷掺杂金刚石的合成条件，除了生长时间定为30小时以外，与实施例3相同。此时，未掺杂磷的<100>生长区段20b，在磷掺杂金刚石层20的全体表面上露出。而且对<100>生长区段20b进行活性离子蚀刻，使磷掺杂的<111>生长区段20a在磷掺杂金刚石层20的表面上露出为止。蚀刻条件为以O2作为蚀刻气体，RF功率为400W，压力为6.6Pa，蚀刻时间为20分钟。这样，如图14C所示，<111>生长区段20a和<100>生长区段20b都从磷掺杂金刚石层20的表面露出。
还有，如本实施例这样，在四角锥状隆起24上形成磷掺杂金刚石层20的情况下，所述的<111>生长区段20a是指从四角锥状隆起24的表面朝着<111>方向生长部分。而且所谓<100>生长区段20b，是指从四角锥状隆起24的顶部24a的表面朝着<100>方向生长了的部分。
如图14D所示，对于制成的磷掺杂金刚石层20形成了Al欧姆电极42和Au肖特基电极44。而且与实施例实施例3同样，观测电压电流特性后观测到，磷掺杂金刚石层20显示整流性。由此确认，制成了n型半导体金刚石n型肖特基二极管。
<实施例5>
如图1 5A所示，在金刚石{100}面单晶基板10上形成了矩形隆起14，在该矩形隆起14上形成了三角形隆起18。矩形隆起14和三角形隆起18的形成方法，与实施例3同样。此外，在本实施例中，使用微波等离子体CVD装置，在三角形隆起18上形成了硼掺杂金刚石层(p型金刚石外延层)17。此时的硼掺杂金刚石层合成条件为：氢气流量为0.495升/分钟(495sccm)、甲烷气体流量为5×10-4升/分钟(0.5sccm)、氢稀释乙硼烷(B2H6；10ppm)流量为5×10-3升/分钟(5sccm)、压力为1.3×104Pa、微波功率为320瓦、基板温度870℃、生长时间2小时。这样制成了表面上形成多个{111}面的p型半导体金刚石{100}面单晶基板13。测定了这些{111}面与基板10的基板面所成的角度时，处于55°±1°范围内。
此外，对与上述相同的条件下在高温高压合成IIa金刚石{111}单晶基板上形成的硼掺杂金刚石层，经过SIMS和孔效果测定后发现，显示以下特性。也就是说，这种情况下的硼掺杂金刚石层，膜厚1微米，硼浓度3.1×1017cm-3(2ppm)、传导类型为p型、活化能量为0.36eV、室温(300K)下的电阻率为400欧姆。就硼掺杂金刚石层而言，与磷掺杂金刚石层不同，可以忽略因生长部分引起的电学特性差别。
如图15B所示，使用微波等离子体CVD装置，在与实施例3相同的磷掺杂金刚石合成条件下，在p型半导体金刚石{100}面单晶基板13上形成了磷掺杂金刚石层20。
为了确认制成的p型半导体金刚石{100}面单晶基板13和磷掺杂金刚石层20将显示pn结型半导体特性，对其测定了电学特性。为了分别在p型半导体金刚石{100}面单晶基板13和磷掺杂金刚石层20上形成电极，利用蚀刻法除去了一部分磷掺杂金刚石层20。蚀刻采用光刻法和活性离子蚀刻法的组合方法。这样在除去了磷掺杂金刚石层20的部分上，露出了p型半导体金刚石{100}面单晶基板13。
如图15C所示，在p型半导体金刚石{100}面单晶基板13形成了Ti/Pt/Au欧姆电极43。而且对磷掺杂金刚石层20的表面进行氧化处理后，在其上形成了Al欧姆电极42。其中在形成Al欧姆电极42时，与实施例3同样，考虑到被掺杂的磷浓度在<111>生长区段20a和<100>生长区段20b中的差异。将直流电源的正极与Ti/Pt/Au欧姆电极43连接，并将直流电源的负极与Al欧姆电极42连接后，测定了电压电流特性。
其结果，I-V曲线在电压0.5V以上显示顺向电流的急剧上升。另一方面，即使沿着反向施加50V以上负电压也几乎没有反向电流流过。也就是说，观察到了p型半导体金刚石{100}面单晶基板13及磷掺杂金刚石层20显示整流性。由此确认，制成了具有pn结结构的半导体金刚石(金刚石pn结二极管)。而且观测到这种半导体金刚石顺向电流达到200微安以上时将会发光。利用分光测定法测定发光光谱的结果，观测到在500nm附近波段A发光的同时，在峰中心还观测到235nm的紫外发光。据认为这种紫外发光是金刚石的自由激发子发光。因此证明，制成的半导体金刚石也是一种金刚石紫外线发光器件。此外还确认，这种半导体金刚石将起金刚石紫外线检出器的作用。
<实施例6>
如图16A所示，在金刚石{100}面单晶基板10上形成圆柱形隆起22，在该圆柱形隆起22上形成四角锥状隆起24。圆柱形隆起22和四角锥状隆起24的形成方法，与实施例4同样。此外，在本实施例中，使用微波等离子体CVD装置，在四角锥状隆起24上形成了硼掺杂金刚石层17。这样制成了表面上形成多个{111}面的p型半导体金刚石{100}面单晶基板13。测定了这些{111}面与基板10的基板面所成的角度时，处于55°±3°范围内。而且在这种p型半导体金刚石{100}面单晶基板13上，在与实施例4同样的磷掺杂金刚石合成条件下，形成了磷掺杂金刚石层20。
如图16B所示，与实施例4同样，利用活性离子蚀刻法使<111>生长区段20a和<100>生长区段20b，均从磷掺杂金刚石层20的表面上露出。
如图16C所示，在p型半导体金刚石层上形成了Al欧姆电极42。而且借助于活性离子蚀刻法，使p型半导体金刚石{100}面单晶基板13的一部分露出，在该部分形成了Ti/Pt/Au欧姆电极43。与实施例5同样，对p型半导体金刚石{100}面单晶基板13和磷掺杂金刚石层20的电压电流特性进行测定后，可以观察到明确的整流特性。由此确认，制成了具有pn结结构的半导体金刚石(金刚石pn结二极管)。而且与实施例5同样确认这种半导体金刚石是紫外线发光器件。
<实施例7>
如图17A所示，在表面和侧面方位按照{100}被切的金刚石{100}面单晶基板10上形成了矩形隆起14，在该矩形隆起14上形成了三角形隆起18。矩形隆起14和三角形隆起18的形成方法，与实施例3相同。测定了这些{111}面与基板10的基板面所成的角度时，处于55°±4°范围内。而且在与实施例3相同的磷掺杂金刚石合成条件下，在三角形隆起18上形成了磷掺杂金刚石层20。
如图17B所示，在与实施例5相同的硼掺杂金刚石合成条件下，在磷掺杂金刚石层20上形成了硼掺杂金刚石层17。而且利用活性离子蚀刻法除去一部分硼掺杂金刚石层17，使磷掺杂金刚石层20在被除去的部分上露出。
如图17C所示，在露出的磷掺杂金刚石层20上形成了Al欧姆电极42，在硼掺杂金刚石层17上形成了Ti/Pt/Au欧姆电极43。而且与实施例5同样，测定了磷掺杂金刚石层20和硼掺杂金刚石层17的电压电流特性后，观测到明确的整流特性。由此确认，制成了具有pn结结构的半导体金刚石(金刚石pn结二极管)。而且与实施例5同样，还确认这种半导体金刚石是金刚石紫外线发光器件。
<实施例8>
如图18A所示，在表面和侧面方位按照{100}被切的金刚石{100}面单晶基板10上形成圆柱形隆起22，在该圆柱形隆起22上形成四角锥状隆起24。圆柱形隆起22和四角锥状隆起24的形成方法，与实施例4相同。测定了这些{111}面与基板10的基板面所成的角度时，处于55°±1°范围内。而且在与实施例4同样的磷掺杂金刚石合成条件下，在四角锥状隆起24上形成了磷掺杂金刚石层20。此外与实施例4同样，利用活性离子蚀刻法，使<111>生长区段20a和<100>生长区段20b均从磷掺杂金刚石层20的表面上露出。
如图18B所示，在与实施例4同样的磷掺杂金刚石合成条件下，在磷掺杂金刚石层20上形成了硼掺杂金刚石层17。而且利用活性离子蚀刻法除去一部分硼掺杂金刚石层17，使磷掺杂金刚石层20从被除去部分露出。
如图18C所示，在露出的磷掺杂金刚石层20上形成了Al欧姆电极42，在硼掺杂金刚石层17上形成了Ti/Pt/Au欧姆电极43。与实施例5同样，对磷掺杂金刚石层20和硼掺杂金刚石层17的电压电流特性进行测定后，观察到明确的整流特性。由此确认，制成了具有pn结结构的半导体金刚石(金刚石pn结二极管)。而且与实施例5同样确认了这种半导体金刚石是紫外线发光器件。
<实施例9>
如图19A利用与实施例5同样的方法制成了p型半导体金刚石{100}面单晶基板13。在此p型半导体金刚石{100}面单晶基板13上，如图19B所示，除了生长时间定为1小时以外，在与实施例3相同的磷掺杂金刚石合成条件下，形成了磷掺杂金刚石层20。进而如图19C所示，除了氢稀释乙硼烷(B2H6；1000ppm)流量为1×10-3升/分钟(1sccm)以外，在与实施例5相同的硼掺杂金刚石合成条件下，在磷掺杂金刚石层20上形成了硼掺杂金刚石层17a。
然后利用活性离子蚀刻法除去一部分硼掺杂金刚石层17a，使磷掺杂金刚石层20在被除去部分露出。而且也利用活性离子蚀刻法除去露出的一部分磷掺杂金刚石层20，使p型半导体金刚石{100}面单晶基板13在被除去部分露出。而且如图19D所示，分别在硼掺杂金刚石层17a上形成Ti/Pt/Au欧姆电极43a，在露出的磷掺杂金刚石层20上形成Al欧姆电极42，而且在露出的p型半导体金刚石{100}面单晶基板13上形成了Ti/Pt/Au欧姆电极43。
测定了p型半导体金刚石{100}面单晶基板13、磷掺杂金刚石层20和硼掺杂金刚石层17a的晶体管特性发现，具有良好的晶体管特性。由此确认制成了具有pnp结的半导体金刚石(金刚石晶体管)。
<实施例10>
如图20A所示，除了硼掺杂金刚石合成条件中的生长时间定为1小时以外，在与实施例7同样的方法形成了矩形隆起14和三角形隆起18的金刚石{100}面单晶基板10上，形成了磷掺杂金刚石层20(第一n型金刚石外延层)，在该磷掺杂金刚石层20上形成了硼掺杂金刚石层17。进而如图20B所示，除了将氢稀释乙硼烷(B2H6；1000ppm)流量改为1×10-2升/分钟(10sccm)以外，在与实施例3相同的磷掺杂金刚石合成条件下，形成了磷掺杂金刚石层(第二n型金刚石外延层磷)21。这种磷掺杂金刚石层21也是由<111>生长区段20a和<100>生长区段20b构成。
进而与实施例9同样，利用活性离子蚀刻法分别使硼掺杂金刚石层17和磷掺杂金刚石层20的一部分露出。而且分别在磷掺杂金刚石层20上形成A1欧姆电极42a，在硼掺杂金刚石层17上形成Ti/Pt/Au欧姆电极43，进而在磷掺杂金刚石层21形成A1欧姆电极42b。与实施例9同样，对晶体管特性测定后，发现具有良好的晶体管特性。由此确认制成了具有npn结结构的半导体金刚石(金刚石晶体管)。
<实施例11>
如图21A所示，在表面和侧面方位按照{100}被切的金刚石{100}面单晶基板10上形成矩形隆起14，在该矩形隆起14上形成三角形隆起18。矩形隆起14和三角形隆起18的形成方法，与实施例3相同。对这些{111}面与基板10的基板面所成的角度测定后处于55°±2°范围内。而且在与实施例3相同的磷掺杂金刚石合成条件下，在三角形隆起18上形成了磷掺杂金刚石层20。
如图21B所示，在磷掺杂金刚石层20上形成了未掺杂金刚石层19。未掺杂金刚石层19的合成条件为：在氢气流量为0.501升/分钟(500sccm)、甲烷流量为5×10-4升/分钟(0.5sccm)、压力为1.3×104Pa、微波功率为320瓦、基板温度870℃、生长时间10分钟。
进而如图21C所示，在与实施例5相同的硼掺杂金刚石合成条件下，在未掺杂金刚石层19上形成了硼掺杂金刚石层17。
然后利用活性离子蚀刻法除去一部分硼掺杂金刚石层17和未掺杂金刚石层19，使一部分磷掺杂金刚石层20露出。而且分别在磷掺杂金刚石层20上形成Al欧姆电极42，在硼掺杂金刚石层17上形成Ti/Pt/Au欧姆电极43。然后将直流电源的正极与Ti/Pt/Au欧姆电极43连接，将直流电源的负极与Al欧姆电极42相连后，测定了电压电流特性。
结果观测到与实施例5同样明确的整流特性。由此确认，制成了具有pin结结构的半导体金刚石(金刚石pin结二极管)。而且还确认了这种半导体金刚石是金刚石紫外线发光器件。此外也确认了这种半导体金刚石起着金刚石紫外线检出器的作用。
综上所述，若采用本发明涉及的n型半导体金刚石制造方法，能够得到载流子密度大、优质而且大型n型半导体金刚石。
在本发明涉及的pn结型半导体金刚石、pnp结型半导体金刚石、npn结型半导体金刚石以及pin结型半导体金刚石中，由于都以形成n型金刚石外延层的面作为金刚石的{111}面，所以能以高效率掺杂n型掺杂剂。这样可以形成载流子密度大、优质的n型金刚石外延层。另一方面，由于采用可以得到大面积且优质品的金刚石{100}面单晶基板作为基板，所以能够得到高品质和大型的半导体金刚石。因此，可以实现低成本的半导体金刚石。
产业上的利用领域
本发明能够用于n型半导体金刚石的制造方法、n型半导体金刚石、pn结型半导体金刚石、pnp结型半导体金刚石、npn结型半导体金刚石以及pin结型半导体金刚石。

Claims (22)

1.一种n型半导体金刚石的制造方法，其特征在于，包括：
加工表面已被加工成{100}面的金刚石{100}面单晶基板而在所述表面上形成金刚石{111}面的工序；和
通过一边在所述金刚石{111}面上掺杂n型掺杂剂一边使金刚石外延生长来形成n型金刚石外延层的工序。
2.根据权利要求1所述的n型半导体金刚石的制造方法，其特征在于：通过加工所述金刚石{100}面单晶基板来形成纵截面为三角形并在与所述纵截面垂直的方向上平行延伸的金刚石三角状隆起(18)，
所述三角状隆起的表面是所述金刚石{111}面。
3.根据权利要求2所述的n型半导体金刚石的制造方法，其特征在于：所述三角状隆起(18)，是通过对所述金刚石{100}面单晶基板的表层部分进行加工，在形成纵截面呈矩形并在与所述纵截面垂直的方向上平行延伸的金刚石矩形状隆起(14)之后，通过使金刚石在所述矩形状隆起上生长而形成的。
4.根据权利要求2或3所述的n型半导体金刚石的制造方法，其特征在于，还包括：将所述n型金刚石外延层的表层除去至所述三角状隆起的顶部为止的工序。
5.根据权利要求2或3所述的n型半导体金刚石的制造方法，其特征在于，还包括：使所述n型金刚石外延层的表层形成与{100}面单晶基板作成平行的面的工序。
6.根据权利要求5中所述的n型半导体金刚石的制造方法，其特征在于：所述矩形状隆起(14)，采用对所述金刚石{100}面单晶基板实施化学气相合成或蚀刻加工的方式形成。
7.根据权利要求6中所述的n型半导体金刚石的制造方法，其特征在于，所述三角状隆起存在多个，各个所述三角状隆起沿着与所述延伸方向正交的方向无间隙地并列。
8.根据权利要求1所述的n型半导体金刚石的制造方法，其特征在于：通过对所述金刚石{100}面单晶基板进行加工，形成成为四角锥状的金刚石的四角锥状隆起或凹部，
所述四角锥状隆起或凹部的各个侧面为所述金刚石{111}面。
9.根据权利要求8所述的n型半导体金刚石的制造方法，其特征在于，所述四角锥状隆起或凹部，通过对所述金刚石{100}面单晶基板的表层部分进行加工，在形成金刚石的柱状隆起或凹部后，使金刚石在所述柱状隆起或凹部上生长的方式形成。
10.根据权利要求8或9所述的n型半导体金刚石的制造方法，其特征在于，还包括：将所述n型金刚石外延层的表层除去至所述四角锥状隆起的顶部为止的工序。
11.根据权利要求8或9所述的n型半导体金刚石的制造方法，其特征在于，还包括：使所述n型金刚石外延层的表层形成与{100}面单晶基板成为平行的面的工序。
12.根据权利要求11中所述的n型半导体金刚石的制造方法，其特征在于：所述柱状隆起或凹部，通过对所述金刚石{100}面单晶基板实施化学气相合成或蚀刻加工的方式形成。
13.根据权利要求12中所述的n型半导体金刚石的制造方法，其特征在于：所述四角锥状隆起或凹部存在多个，各个所述四角锥状隆起或凹部被排列成行列状，使得相邻的所述四角锥状隆起或凹部与底边或上边连接。
14.根据权利要求13中所述的n型半导体金刚石的制造方法，其特征在于：所述n型掺杂剂含有Ia族元素、Vb族元素、VIb族元素或VIIb族元素中的至少一种元素。
15.一种n型半导体金刚石，其特征在于：
在金刚石{100}面单晶基板上所形成的金刚石{111}面上，形成有掺杂n型掺杂剂的n型金刚石外延层。
16.根据权利要求15所述的n型半导体金刚石，其特征在于：形成有多个所述金刚石{111}面。
17.一种pn结型半导体金刚石，其特征在于：
在p型半导体金刚石{100}面单晶基板上所形成的多个金刚石{111}面上，形成有掺杂了n型掺杂剂的n型金刚石外延层。
18.一种pn结型半导体金刚石，其特征在于：
在金刚石{100}面单晶基板上所形成的多个金刚石{111}面上，形成有掺杂了n型掺杂剂的n型金刚石外延层，
在所述n型金刚石外延层上形成有掺杂了p型掺杂剂的p型金刚石外延层。
19.一种pnp结型半导体金刚石，其特征在于：
在p型半导体金刚石{100}面单晶基板上所形成的多个金刚石{111}面上，形成有掺杂了n型掺杂剂的n型金刚石外延层，
在所述n型金刚石外延层上形成有掺杂了p型掺杂剂的p型金刚石外延层。
20.一种npn结型半导体金刚石，其特征在于：
在金刚石{100}面单晶基板上所形成的多个金刚石{111}面上，形成有掺杂了n型掺杂剂的第一n型金刚石外延层，
在所述第一n型金刚石外延层上形成有掺杂了p型掺杂剂的p型金刚石外延层，
在所述p型金刚石外延层上形成有掺杂了n型掺杂剂的第二n型金刚石外延层。
21.一种pin结型半导体金刚石，其特征在于：
在p型半导体金刚石{100}面单晶基板上所形成的多个金刚石{111}面上，形成有未掺杂金刚石层，
在所述未掺杂金刚石层上形成有掺杂了n型掺杂剂的n型金刚石外延层。
22.一种pin结型半导体金刚石，其特征在于：
在金刚石{100}面单晶基板上所形成的多个金刚石{111}面上，形成有掺杂了n型掺杂剂的n型金刚石外延层，
在所述n型金刚石外延层上形成有未掺杂金刚石层，
在所述未掺杂金刚石层上形成有掺杂了p型掺杂剂的p型金刚石外延层。
CNB038140683A 2002-06-18 2003-06-18 n型半导体金刚石的制造方法及半导体金刚石 Expired - Fee Related CN1331235C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP177647/2002 2002-06-18
JP2002177647 2002-06-18
JP99601/2003 2003-04-02
JP2003099601 2003-04-02
PCT/JP2003/007717 WO2003106743A1 (ja) 2002-06-01 2003-06-18 ｎ型半導体ダイヤモンド製造方法及び半導体ダイヤモンド

Publications (2)

Publication Number Publication Date
CN1662681A CN1662681A (zh) 2005-08-31
CN1331235C true CN1331235C (zh) 2007-08-08

Family

ID=29738439

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038140683A Expired - Fee Related CN1331235C (zh) 2002-06-18 2003-06-18 n型半导体金刚石的制造方法及半导体金刚石

Country Status (11)

Country Link
US (2) US7172957B2 (zh)
EP (1) EP1536043B1 (zh)
JP (1) JP4218639B2 (zh)
KR (1) KR100933847B1 (zh)
CN (1) CN1331235C (zh)
AU (1) AU2003242456A1 (zh)
CA (1) CA2493318A1 (zh)
DE (1) DE60336238D1 (zh)
HK (1) HK1074859A1 (zh)
TW (1) TW200414309A (zh)
WO (1) WO2003106743A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108350357A (zh) * 2015-11-11 2018-07-31 Zkw集团有限责任公司 用于发光设备的转换器

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3953921B2 (ja) * 2002-09-10 2007-08-08 日本プレーテック株式会社 ダイヤモンドｑｃｍの作製方法及びそのダイヤモンドｑｃｍ
US7430731B2 (en) * 2003-12-31 2008-09-30 University Of Southern California Method for electrochemically fabricating three-dimensional structures including pseudo-rasterization of data
US7623935B2 (en) * 2003-12-31 2009-11-24 University Of Southern California Method for electrochemically fabricating three-dimensional structures including pseudo-rasterization of data
US7481879B2 (en) * 2004-01-16 2009-01-27 Sumitomo Electric Industries, Ltd. Diamond single crystal substrate manufacturing method and diamond single crystal substrate
US20080193366A1 (en) * 2005-02-03 2008-08-14 National Institue Of Advanced Industrial Science And Technology Film of N Type (100) Oriented Single Crystal Diamond Semiconductor Doped with Phosphorous Atoms, and a Method of Producing the Same
JP4604172B2 (ja) * 2005-02-22 2010-12-22 独立行政法人物質・材料研究機構 ｎ型半導体ダイヤモンド薄膜の合成法
JP4822167B2 (ja) * 2005-04-20 2011-11-24 住友電気工業株式会社 ダイヤモンド半導体の製造方法及びダイヤモンド半導体
JP4845086B2 (ja) * 2005-05-27 2011-12-28 独立行政法人産業技術総合研究所 ｐ型表面伝導性酸素終端（１１１）ダイヤモンドの製造方法及び高周波・高出力デバイス
US7863805B2 (en) * 2005-06-17 2011-01-04 Sumitomo Electric Industries, Ltd. Diamond electron emission cathode, electron emission source, electron microscope, and electron beam exposure device
JP4340776B2 (ja) * 2005-06-28 2009-10-07 独立行政法人産業技術総合研究所 炭素終端構造のダイヤモンド電子源及びその製造方法
JP4103961B2 (ja) * 2005-09-28 2008-06-18 独立行政法人産業技術総合研究所 電子放出電圧を著しく低減した電子源及びその製造方法
JP4446065B2 (ja) * 2006-05-11 2010-04-07 独立行政法人産業技術総合研究所 ダイヤモンド表面上の原子的平坦面の選択的形成方法、そのダイヤモンド基板及びこれを用いた半導体素子
JP5082752B2 (ja) * 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
EP2118335A1 (en) 2007-01-22 2009-11-18 Element Six Limited High uniformity boron doped diamond material
JP5344484B2 (ja) * 2007-04-27 2013-11-20 独立行政法人産業技術総合研究所 ダイヤモンド半導体素子におけるショットキー電極及びその製造方法
US7799600B2 (en) * 2007-05-31 2010-09-21 Chien-Min Sung Doped diamond LED devices and associated methods
US8039301B2 (en) * 2007-12-07 2011-10-18 The United States Of America As Represented By The Secretary Of The Navy Gate after diamond transistor
JP5299921B2 (ja) * 2008-04-17 2013-09-25 独立行政法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法
JP5419101B2 (ja) * 2008-07-01 2014-02-19 独立行政法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法
US9277792B2 (en) 2010-08-24 2016-03-08 Board Of Trustees Of Michigan State University Multicolored single crystal diamond gemstones and methods for forming the same
WO2012030897A1 (en) 2010-09-02 2012-03-08 Board Of Trustees Michigan State University N-doped single crystal diamond substrates and methods therefor
US8698161B2 (en) * 2010-12-17 2014-04-15 Raytheon Company Semiconductor structures having directly bonded diamond heat sinks and methods for making such structures
JP5346052B2 (ja) * 2011-03-09 2013-11-20 日本電信電話株式会社 ダイヤモンド薄膜及びその製造方法
US8852998B1 (en) * 2011-08-30 2014-10-07 Sandia Corporation Method to fabricate micro and nano diamond devices
JP5537525B2 (ja) * 2011-09-26 2014-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
US9711534B2 (en) 2011-10-28 2017-07-18 Hewlett Packard Enterprise Development Lp Devices including a diamond layer
US8933462B2 (en) * 2011-12-21 2015-01-13 Akhan Semiconductor, Inc. Method of fabricating diamond semiconductor and diamond semiconductor formed according to the method
JP5842761B2 (ja) * 2012-08-07 2016-01-13 信越化学工業株式会社 ダイヤモンドの製造方法及び直流プラズマｃｖｄ装置
JP5967572B2 (ja) 2012-08-17 2016-08-10 国立研究開発法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法
US9142643B2 (en) * 2012-11-15 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming epitaxial feature
CN103103609B (zh) * 2013-03-05 2015-08-19 三门峡纵横超硬材料有限公司 N型金刚石半导体单晶及其生产方法
JP6139340B2 (ja) * 2013-09-03 2017-05-31 株式会社東芝 半導体装置およびその製造方法
DE102015200692B4 (de) * 2015-01-19 2018-10-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Epitaktische Diamantschicht und Verfahren zu ihrer Herstellung
CN104975343B (zh) * 2015-06-04 2017-08-25 哈尔滨工业大学 利用氢等离子体多次刻蚀/退火循环工艺提高金刚石籽晶质量的方法
JP6457099B2 (ja) * 2015-09-08 2019-01-23 シャープ株式会社 波長変換部材および発光装置
EP3379580A1 (en) * 2017-03-22 2018-09-26 Evince Technology Ltd Diamond semiconductor device
CN111279023A (zh) * 2017-08-30 2020-06-12 洛桑联邦理工学院 单晶金刚石衍射光学元件及其制造方法
JP6817917B2 (ja) 2017-09-07 2021-01-20 株式会社東芝 ダイヤモンド半導体素子
US10818778B2 (en) * 2017-11-27 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Heterogeneous semiconductor device substrates with high quality epitaxy
CN108321262A (zh) * 2018-03-06 2018-07-24 西安交通大学 一种垂直结构p-金刚石/i-SiC/n-金刚石LED及其制作方法
CN108321271A (zh) * 2018-03-06 2018-07-24 西安交通大学 一种准垂直结构p-金刚石/i-SiC/n-金刚石LED及其制作方法
US10822719B2 (en) 2018-05-08 2020-11-03 M7D Corporation Diamond materials comprising multiple CVD grown, small grain diamonds, in a single crystal diamond matrix
JP7159080B2 (ja) * 2018-05-10 2022-10-24 株式会社東芝 積層体および半導体装置
US10847364B2 (en) * 2018-05-10 2020-11-24 Kabushiki Kaisha Toshiba Laminated body and semiconductor device
CN110600554B (zh) * 2019-09-20 2021-06-04 西安交通大学 一种（100）晶向金刚石n-i-p结二极管及其制备方法
JP7136374B1 (ja) * 2022-01-12 2022-09-13 信越半導体株式会社 マイクロｌｅｄ構造体を有するウェーハ、マイクロｌｅｄ構造体を有するウェーハの製造方法およびマイクロｌｅｄ構造体を有する接合型半導体ウェーハの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0807396A2 (en) * 1991-12-20 1997-11-19 FISHER &amp; PAYKEL LIMITED Dishwasher
JPH10312735A (ja) * 1997-03-10 1998-11-24 Sumitomo Electric Ind Ltd 電子放出素子用ダイヤモンド部材、その製造方法及び電子デバイス
US6184611B1 (en) * 1997-03-10 2001-02-06 Sumitomo Electric Industries, Ltd. Electron-emitting element
EP1184885A1 (en) * 2000-08-31 2002-03-06 Japan Fine Ceramics Center Method of manufacturing electron-emitting element and electronic device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4482422A (en) * 1982-02-26 1984-11-13 Rca Corporation Method for growing a low defect monocrystalline layer on a mask
JP2671259B2 (ja) * 1988-03-28 1997-10-29 住友電気工業株式会社 ショットキー接合半導体装置
JPH06103757B2 (ja) * 1989-06-22 1994-12-14 株式会社半導体エネルギー研究所 ダイヤモンド電子装置
JPH04139077A (ja) 1990-09-28 1992-05-13 Kobe Steel Ltd Ｐ型ダイヤモンド―ｎ型立方晶窒化硼素接合体の製造方法
JP3344441B2 (ja) * 1994-03-25 2002-11-11 住友電気工業株式会社 表面弾性波素子
KR0128680B1 (ko) * 1995-02-25 1998-04-02 김은영 단결정 다이아몬드막의 단계별 성장 방법
JPH09309794A (ja) * 1996-05-24 1997-12-02 Sumitomo Electric Ind Ltd ダイヤモンド膜およびその合成方法
JP3949192B2 (ja) 1996-06-20 2007-07-25 株式会社神戸製鋼所 ダイヤモンド半導体装置の製造方法
JP3051912B2 (ja) 1996-09-03 2000-06-12 科学技術庁無機材質研究所長 リンドープダイヤモンドの合成法
JP3769642B2 (ja) 1999-03-26 2006-04-26 独立行政法人科学技術振興機構 ｎ型半導体ダイヤモンド及びその製造方法
US6680900B1 (en) * 1999-06-04 2004-01-20 Ricoh Company, Ltd. Optical-pickup slider, manufacturing method thereof, probe and manufacturing method thereof, and probe array and manufacturing method thereof
JP4002955B2 (ja) 1999-06-21 2007-11-07 独立行政法人科学技術振興機構 ダイヤモンド半導体デバイスの製造方法
US6696195B2 (en) * 2001-08-09 2004-02-24 Motorola, Inc. Direct methanol fuel cell including a water recovery and recirculation system and method of fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0807396A2 (en) * 1991-12-20 1997-11-19 FISHER &amp; PAYKEL LIMITED Dishwasher
JPH10312735A (ja) * 1997-03-10 1998-11-24 Sumitomo Electric Ind Ltd 電子放出素子用ダイヤモンド部材、その製造方法及び電子デバイス
US6184611B1 (en) * 1997-03-10 2001-02-06 Sumitomo Electric Industries, Ltd. Electron-emitting element
US6267637B1 (en) * 1997-03-10 2001-07-31 Sumitomo Electric Industries, Ltd. Electron-emitting element, method of making the same, and electronic device
EP1184885A1 (en) * 2000-08-31 2002-03-06 Japan Fine Ceramics Center Method of manufacturing electron-emitting element and electronic device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
n型金刚石的合成以及使用其的发光元件的应用 NEW DIAMOND,Vol.17 No.4 2001 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108350357A (zh) * 2015-11-11 2018-07-31 Zkw集团有限责任公司 用于发光设备的转换器
CN108350357B (zh) * 2015-11-11 2021-08-10 Zkw集团有限责任公司 用于发光设备的转换器

Also Published As

Publication number Publication date
JP4218639B2 (ja) 2009-02-04
JPWO2003106743A1 (ja) 2005-10-13
US7476895B2 (en) 2009-01-13
EP1536043A1 (en) 2005-06-01
KR100933847B1 (ko) 2009-12-24
TWI300955B (zh) 2008-09-11
KR20050013212A (ko) 2005-02-03
EP1536043A4 (en) 2008-04-30
CA2493318A1 (en) 2003-12-24
TW200414309A (en) 2004-08-01
US20050202665A1 (en) 2005-09-15
CN1662681A (zh) 2005-08-31
US7172957B2 (en) 2007-02-06
AU2003242456A1 (en) 2003-12-31
US20070111498A1 (en) 2007-05-17
WO2003106743A1 (ja) 2003-12-24
EP1536043B1 (en) 2011-03-02
HK1074859A1 (en) 2005-11-25
DE60336238D1 (de) 2011-04-14

Similar Documents

Publication Publication Date Title
CN1331235C (zh) n型半导体金刚石的制造方法及半导体金刚石
US8129733B2 (en) Gallium nitride light emitting devices on diamond
CN100587132C (zh) 往氮化镓结晶掺杂氧的方法和掺杂氧的n型氮化镓单晶基板
CN101689523B (zh) 电子器件的制作方法、外延衬底的制作方法、ⅲ族氮化物半导体元件及氮化镓外延衬底
EP1393352B1 (en) Semiconductor device, semiconductor layer and production method thereof
KR101030531B1 (ko) 전계방출장치, 전계방출 표시장치 및 그 제조 방법
KR20090027026A (ko) 나노막대를 포함하는 나노디바이스 및 그 제조 방법
US8624263B2 (en) Diamond semiconductor device and method of manufacturing the same
Vilchis et al. Electrical behavior of Mg doped cubic GaN on c-GaN structure
Singh et al. van der Waals integration of GaN light-emitting diode arrays on foreign graphene films using semiconductor/graphene heterostructures
US9166002B2 (en) N-doped single crystal diamond substrates and methods therefor
Hong et al. GaN nanowire/thin film vertical structure p–n junction light-emitting diodes
US20110018006A1 (en) Micro-sized semiconductor light-emitting diode having emitting layer including silicon nano-dot, semiconductor light-emitting diode array including the micro-sized semiconductor light-emitting diode, and method of fabricating the micro-sized semiconductor light-emitting diode
CN102437199B (zh) 台面型单向负阻二极管芯片及其制造方法
US20050186435A1 (en) Light emitting device and method for manufacturing the same
JP2013138128A (ja) 半導体装置およびその製造方法
KR20040056441A (ko) ｐｎ 접합 ＧａＮ 나노막대 ＬＥＤ 제조방법
Choi et al. n-ZnO: Ga/i-ZnO/p-Si heterojunction light emitting diodes fabricated on patterned Si substrates
Liu et al. Pseudo-Van Der Waals Epitaxy of MoS 2 on Patterned and Planar GaN Substrates
Liu et al. P‐99: The Size and Temperature Effect of Ideality Factor in GaN/InGaN Multiple Quantum Wells Micro Light Emitting Diodes (Micro‐LEDs)
Cong GaAs Nanowire Optoelectronic and Carbon Nanotube Electronic Device Applications
JPH04112583A (ja) ＳｉＣ青色発光ダイオードの製造方法
CN115332403A (zh) 垂直型GaN基同质外延结构及其制备方法
Mathai et al. InP nanowire diodes on quartz substrates
Cao et al. p-type phosphorus doped ZnO wires for optoelectronic applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1074859

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070808

Termination date: 20140618

EXPY Termination of patent right or utility model