KR20050013212A - ｎ형 반도체 다이아몬드 제조 방법 및 반도체 다이아몬드 - Google Patents

ｎ형 반도체 다이아몬드 제조 방법 및 반도체 다이아몬드

Info

Publication number
KR20050013212A
KR20050013212A KR10-2004-7020487A KR20047020487A KR20050013212A KR 20050013212 A KR20050013212 A KR 20050013212A KR 20047020487 A KR20047020487 A KR 20047020487A KR 20050013212 A KR20050013212 A KR 20050013212A
Authority
KR
South Korea
Prior art keywords
diamond
type
single crystal
epitaxial layer
crystal substrate
Prior art date
Application number
KR10-2004-7020487A
Other languages
English (en)
Other versions
KR100933847B1 (ko
Inventor
아끼히꼬 남바
다까히로 이마이
요시끼 니시바야시
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20050013212A publication Critical patent/KR20050013212A/ko
Application granted granted Critical
Publication of KR100933847B1 publication Critical patent/KR100933847B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/04—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은, n형 반도체 다이아몬드의 제조 방법, n형 반도체 다이아몬드, pn 접합형 반도체 다이아몬드, pnp 접합형 반도체 다이아몬드, npn 접합형 반도체 다이아몬드, 및 pin 접합형 반도체 다이아몬드에 관한 것이다. 본 발명에서, 다이아몬드 {100} 단결정 기판(10)을 가공하여, 다이아몬드 {111}면을 형성한 후, 다이아몬드 {111}면 위에 n형 도우펀트를 도핑하면서 다이아몬드를 에피택셜 성장시켜 n형 다이아몬드 에피택셜층(20)을 형성한다. 또한, 상기한 바와 같이 하여 얻어지는 n형 반도체 다이아몬드와 p형 반도체 다이아몬드, 및 비도핑 다이아몬드를 조합하는 것, p형 반도체 다이아몬드 {100} 단결정 기판을 이용하는 것 등에 의해, pn 접합형, pnp 접합형, npn 접합형 및 pin 접합형의 반도체 다이아몬드가 얻어진다.

Description

ｎ형 반도체 다이아몬드 제조 방법 및 반도체 다이아몬드{N-TYPE SEMICONDUCTOR DIAMOND PRODUCING METHOD AND SEMICONDUCTOR DIAMOND}
현재, 다이아몬드를 반도체 디바이스 재료로서 이용하기 위한 연구가 활발하게 행해지고 있다. 다이아몬드를 사용한 반도체 디바이스는, 고온 환경 하, 우주 환경 하에서도 안정적으로 동작하고, 또한 고속, 고출력인 동작에도 견딜 수 있기 때문에, 그 필요성은 높아지고 있다.
다이아몬드를 반도체 디바이스의 재료로서 이용하기 위해서는, p형 또는 n형의 전기 전도형 제어가 필요하다. p형 반도체 다이아몬드는, 예를 들면 다이아몬드의 화학 기상 성장(CVD) 시에, 챔버 내에 붕소를 포함하는 화합물을 불순물원으로서 도입함으로써 용이하게 얻을 수 있다.
한편, 지금까지 합성은 곤란했던 n형 반도체 다이아몬드는, 최근 다이아몬드 {111} 단결정 기판 위에 n형 도우펀트로서 인을 도핑하면서 다이아몬드를 에피택셜 성장시킴으로써 얻어지게 되었다. 또한, 도전성을 갖는 다이아몬드 {111} 단결정기판 위에 형성한 붕소 도핑 p형 반도체 다이아몬드 박막 표면에 n형층으로서 인 도핑 n형 반도체 다이아몬드 박막이 적층된 pn 접합 구조를 갖는 다이아몬드 자외선 발광 소자가 제안되어 있다(비특허 문헌 1).
비특허 문헌 1 : 「NEW DIAMOND」, 뉴 다이아몬드 포럼, 2001년, Vol.17, No.4, p.10-16
<발명의 개시>
최근, 다이아몬드를 자외선 발광 소자 등의 반도체 디바이스로서 이용하는 관점에서, 에피택셜 성장에서 이용되는 단결정 기판이 양질이고 또한 대면적인 것이 기대되고 있다.
기상 합성에 의해서 얻어지는 다이아몬드 단결정의 안정 자형면은 {111} 및{100}이기 때문에, 호모 에피택셜 성장에 의해서 다이아몬드 단결정 박막을 얻고자 하는 경우, 사용할 수 있는 단결정 기판의 기판면은 {111} 또는 {100}에 한정된다.
그러나, 다이아몬드 {111} 단결정 기판은, 고압 합성법 및 기상 합성법에 의해서도, 대면적으로 양질의 것이 얻어지지 않는다는 문제를 갖고 있었다. 이에 대하여, 입방정 질화 붕소, 이리듐 및 실리콘 등의 {111} 단결정 기판을 이용하여, 그 위에 다이아몬드 단결정 박막을 헤테로 에피택셜 성장시키는 방법이 생각된다. 그러나, 이 방법도, 반도체 디바이스에의 응용의 관점에서는, 대면적 성막이나 결정성의 점에서 불충분하다. 그 외에, {111} 결정면이 지배적인 다결정 다이아몬드를 기판으로 하는 방법도 생각되지만, 이 방법으로는 저비용화나 대면적화가 요구되는 한편으로 결정입계의 영향을 위해 원하는 디바이스 특성을 얻을 수 없다고 하는 큰 문제가 있다.
한편, 다이아몬드 {100} 단결정 기판은, 두께 수백미크론, 크기 수밀리각으로 잘라낸 고압 합성 다이아몬드 {100} 단결정 박판을 간극없이 매트릭스 형태로 배열하여, 60㎾의 파워를 투입 가능한 마이크로파 플라즈마 CVD 장치를 이용하여 호모 에피택셜 성장시킴으로써, 대면적이며 양질의 것이 얻어진다. 그러나, 다이아몬드 {100} 단결정 기판 위에 n형 도우펀트를 도핑하면서 다이아몬드를 에피택셜 성장시키면, 에피택셜층의 n형 도우펀트의 도핑 효율이 매우 낮아, 도전성 다이아몬드로서 유효한 캐리어 밀도를 얻을 수 없다는 문제를 갖고 있었다.
본 발명은, 상기 문제를 해결하기 위해서 이루어진 것으로, 캐리어 밀도가 크고 양질이고, 또한 대형의 n형 반도체 다이아몬드를 얻을 수 있는 n형 반도체 다이아몬드 제조 방법, n형 반도체 다이아몬드, pn 접합형 반도체 다이아몬드, pnp 접합형 반도체 다이아몬드, npn 접합형 반도체 다이아몬드, 및 pin 접합형 반도체 다이아몬드를 제공하는 것을 목적으로 한다.
본 발명자는, 상기 목적을 달성하기 위해서 예의 검토한 결과, 다이아몬드 {100} 단결정 기판의 표면을 미세 가공함으로써 {111}면을 형성하고, 이 다이아몬드 {100} 단결정 기판 위에 n형 도우펀트를 도핑하면서 다이아몬드를 에피택셜 성장시킴으로써, 다이아몬드 {100} 단결정 기판을 이용하여 적합하게 n형 반도체 다이아몬드가 얻어지는 것을 발견했다.
또한, 본 발명자는, 한층 더 예의 연구를 거듭한 결과, 상기한 n형 반도체 다이아몬드와 p형 반도체 다이아몬드, 및 비도핑 다이아몬드를 적절하게 조합하는것, 또는 다이아몬드 {100} 단결정 기판을 p형 반도체 다이아몬드 {100} 단결정 기판으로 하는 것 등에 의해, pn 접합 혹은 pnp 접합, npn 접합, pin 접합을 갖는 반도체 다이아몬드가 얻어지는 것을 발견했다.
즉, 본 발명의 n형 반도체 다이아몬드 제조 방법은, 다이아몬드 {100} 단결정 기판을 가공하고, 다이아몬드 {111}면을 형성하는 공정과, 다이아몬드 {111}면 위에 n형 도우펀트를 도핑하면서 다이아몬드를 에피택셜 성장시켜서 n형 다이아몬드 에피택셜층을 형성하는 공정을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 다이아몬드 {111}면 위에 n형 도우펀트를 도핑하면서 다이아몬드를 에피택셜 성장시키기 때문에, 캐리어 밀도가 높고 양질의 n형 반도체 다이아몬드를 얻을 수 있다. 또한, 다이아몬드 {111} 단결정 기판을 사용하는 것은 아니고, 대면적의 다이아몬드 {100} 단결정 기판을 기초로 하여 다이아몬드 {111}면을 형성하기 때문에, 대면적의 n형 반도체 다이아몬드를 얻을 수 있다.
본 발명에서, 다이아몬드 {100} 단결정 기판을 가공함으로써, 단면이 삼각형으로 한 방향으로 연장되는 다이아몬드의 삼각 형상 융기를 형성하고, 삼각 형상 융기의 표면이 상기 다이아몬드 {111}면인 것이 바람직하다. 면적이 큰 다이아몬드 {100} 단결정 기판을 기초로 하여 상기 삼각 형상 융기를 형성함으로써, 용이하게 대면적의 다이아몬드 {111}면을 형성할 수 있다.
상기한 삼각 형상 융기는, 다이아몬드 {100} 단결정 기판의 표층부를 가공함으로써, 단면이 사각형으로 한 방향으로 연장되는 다이아몬드의 사각형 융기를 형성한 후, 사각형 융기 위에 다이아몬드를 성장시킴으로써 형성하는 것이 바람직하다. 이에 의해, 표면이 {111}면인 다이아몬드의 삼각 형상 융기를 용이하게 형성할 수 있다.
본 발명에서, n형 다이아몬드 에피택셜층의 표층을 상기 삼각 형상 융기의 꼭대기부까지 제거하는 공정을 더 포함하는 것이 바람직하다. 삼각 형상 융기의 표면인 다이아몬드 {111}면 위에, 다이아몬드가 <111> 방향으로 우선적으로 성장하는 조건으로, n형 도우펀트를 도핑하면서 다이아몬드를 에피택셜 성장시키면, {111}면의 면적은, 다이아몬드의 성장과 함께 작아진다. 곧 에피택셜층의 표면은 평평한 {100}면으로 되어, 다이아몬드는 <100> 방향으로만 성장한다. 여기서, <100> 방향으로 성장하면서 n형 도우펀트가 도핑된 에피택셜층은, 도핑 효율이 낮기 때문에, 캐리어 밀도가 낮아진다. 그래서, 에피택셜층의 표층을 {111}면이 존재하였던 삼각 형상 융기의 꼭대기부까지 제거함으로써, {100}면이고, 캐리어 밀도가 높고 양질의 n형 반도체의 표면적이 최대의 다이아몬드를 얻을 수 있다. 또한, 상술된 바와 같이, 다이아몬드의 성장과 함께 {111}면의 면적은 작아지고 {100}면의 면적은 커지게 되는데, 완전히 평평한 {100}면이 되기 전에 성장을 멈추면 {111}면과 {100}면이 쌍방 표면에 존재하는 상태로 된다. 이러한 표면에서는, {100}면에서는 고품질인 비도핑 다이아몬드층이나 붕소 도핑 p형 다이아몬드층이 에피택셜 성장하는 기상 합성 조건이 발견되고 있기 때문에, 디바이스 형성에 보다 적합한 전면이 {100}면으로 하기 위해서, 연마 등에 의해 표면을 완전히 {100} 단결정 기판과 평행한 면으로 하는 공정을 포함하는 것이 바람직하다.
상기 사각형 융기는, 다이아몬드 {100} 단결정 기판에 대하여, 화학 기상 합성 또는 에칭 가공을 실시함으로써 형성하는 것이 바람직하다. 이에 의해, 용이하게 상기 사각형 융기를 형성할 수 있다.
상기 삼각 형상 융기는, 복수 존재하고, 각 삼각 형상 융기는 연장 방향과 직행하는 방향으로 간극없이 병렬하고 있는 것이 바람직하다. 표면이 {111}면인 복수의 삼각 형상 융기가 간극을 두어 병렬하고 있으면, 다이아몬드 {100} 단결정 기판의 표면에는 다이아몬드 {111}면과 다이아몬드 {100}면이 교대로 나열되게 된다. 이 위에 n형 도우펀트를 도핑하면서 다이아몬드를 에피택셜 성장시키면, 다이아몬드 {111}면과 다이아몬드 {100}면에서는, 도핑 효율이 서로 크게 다르기 때문에, 일정한 캐리어 밀도의 n형 반도체 다이아몬드가 얻어지지 않는다. 여기서, 다이아몬드 {111}면 위에서의 n형 다이아몬드 에피택셜층 쪽이 도핑 효율이 높기 때문에, 캐리어 밀도가 높고 균질한 n형 반도체 다이아몬드를 얻기 위해서는, 표면이 {111}면인 각 삼각 형상 융기는 간극없이 병렬하고 있는 것이 바람직하다.
본 발명에서, 다이아몬드 {100} 단결정 기판을 가공함으로써, 사각 뿔 형상을 이루는 다이아몬드의 사각 뿔 형상 융기를 형성하고, 사각 뿔 형상 융기의 각 측면이 상기 다이아몬드 {111}면인 것이 바람직하다. 대면적의 다이아몬드 {100} 단결정 기판을 기초로 하여 상기 사각 뿔 형상 융기를 형성함으로써, 용이하게 대면적의 다이아몬드 {111}면을 형성할 수 있다. 사각 뿔 형상 융기는 사각 뿔 형상 오목부에도 완전히 마찬가지의 효과가 있다.
상기한 사각 뿔 형상 융기는, 다이아몬드 {100} 단결정 기판의 표층부를 에칭 가공함으로써, 다이아몬드의 주상 융기를 형성한 후, 주상 융기 위에 다이아몬드를 성장시킴으로써 형성하는 것이 바람직하다. 이에 의해, 용이하게 각 측면이 {111}면인 사각 뿔 형상 융기를 형성할 수 있다. 사각 뿔 형상 오목부는, 다이아몬드 {100} 단결정 기판의 표층부를 에칭 가공함으로써 주상의 구멍을 형성한 후에 다이아몬드를 성장시킴으로써 형성할 수 있다.
본 발명에서, n형 다이아몬드 에피택셜층의 표층을 사각 뿔 형상 융기의 꼭대기부까지 제거하는 공정을 더 포함하는 것이 바람직하다. 사각 뿔 형상 융기의 각 측면인 다이아몬드 {111}면 위에, 다이아몬드가 <111> 방향으로 우선적으로 성장하는 조건으로, n형 도우펀트를 도핑하면서 다이아몬드를 에피택셜 성장시키면, {111}면의 면적은, 다이아몬드의 성장과 함께 작아진다. 곧, 에피택셜층의 표면은 평평한 {100}면으로 되어, 다이아몬드는 <100> 방향으로만 성장하게 된다. 여기서, <100> 방향으로 성장하면서 n형 도우펀트가 도핑된 에피택셜층은, 도핑 효율이 낮아, 캐리어 밀도가 낮아진다. 그래서, 에피택셜층의 표층을 {111}면이 존재하였던 사각 뿔 형상 융기의 꼭대기부까지 연삭됨으로써, 캐리어 밀도가 높고 양질의 n형 반도체 다이아몬드를 얻을 수 있다. 또한, 상술된 바와 같이, 다이아몬드의 성장과 함께 {111}면의 면적은 작아지고 {100}면의 면적은 커지게 되는데, 완전히 평평한 {100}면이 되기 전에 성장을 멈추면 {111}면과 {100}면이 쌍방 표면에 존재하는 상태로 된다. 이러한 표면에서는, {100}면에서는 고품질인 비도핑 다이아몬드층이나 붕소 도핑 p형 다이아몬드층이 에피택셜 성장하는 기상 합성 조건이 발견되고 있기 때문에, 디바이스 형성에 보다 적합한 전면이 {100}면으로 하기 위해서, 연마 등에 의해 표면을 완전히 {100} 단결정 기판과 평행한 면으로 하는 공정을 포함하는 것이 바람직하다.
상기 주상 융기 또는 주상의 구멍은, 상기 다이아몬드 {100} 단결정 기판에 대하여 화학 기상 합성을 실시하는 것에 의해서도 형성하는 것이 가능하다.
상기 사각 뿔 형상 융기는, 복수 존재하고, 저변이 서로 접하도록 행렬 배열되어 있는 것이 바람직하다. 각 측면이 {111}면인 복수의 사각 뿔 형상 융기가 간극을 두어 배열되어 있으면, 다이아몬드 {100} 단결정 기판의 표면에는 다이아몬드 {111}면과 다이아몬드 {100}면이 교대로 나열되게 된다. 그 위에 n형 도우펀트를 도핑하면서 다이아몬드를 에피택셜 성장시키면, 다이아몬드 {111}면과 다이아몬드 {100}면에서는, 도핑 효율이 서로 크게 다르기 때문에, 일정한 캐리어 밀도의 n형 반도체 다이아몬드가 얻어지지 않는다. 여기서, 다이아몬드 {111}면 위에서의 n형 다이아몬드 에피택셜층 쪽이 도핑 효율이 높기 때문에, 캐리어 밀도가 높고 균질한 n형 반도체 다이아몬드를 얻기 위해서는, 각 측면이 {111}면인 사각 뿔 형상 융기를 간극없이 상호 저변이 접하도록 행렬 형상으로 배열하는 것이 바람직하다. 상기 사각 뿔 형상 오목부에서도, 복수 존재하고, 상변이 서로 접하도록 행렬 배치되어 있는 것이 바람직하다. 각 측면이 {111}면인 복수의 사각 뿔 형상 오목부가 간극을 두고 배열되어 있으면, 다이아몬드 {100} 단결정 기판의 표면에는 다이아몬드 {111}면과 다이아몬드 {100}면이 교대로 나열되게 된다. 도핑 효율이 높은 n형 다이아몬드 에피택셜층의 면적을 최대로 하기 위해서도, 각 측면이 {111}면인 사각 뿔 형상 오목부를 간극없이 상호 상변이 접하도록 행렬 형상으로 배열하는 것이 바람직하다.
본 발명에서, n형 도우펀트는, 리튬이나 나트륨 등의 Ia족 원소, 인이나 비소 등의 Vb족 원소, 유황이나 셀레늄 등의 VIb족 원소, 또는 염소 등의 VIIb족 원소 중 적어도 1개를 포함하는 것이 바람직하다. 이들은 다이아몬드에 효율적으로 도핑되어, n형 캐리어로서 기능한다. 따라서, 이들을 n형 도우펀트로서 다이아몬드에 도핑하면, 캐리어 밀도가 높은 양질의 n형 반도체 다이아몬드를 얻을 수 있다.
본 발명의 n형 반도체 다이아몬드는, 다이아몬드 {100} 단결정 위에 형성된 다이아몬드 {111}면 위에, n형 도우펀트가 도핑된 n형 다이아몬드 에피택셜층이 형성되어 있는 것을 특징으로 한다. 본 발명의 n형 반도체 다이아몬드는, 다이아몬드 {111}면 위에 n형 도우펀트를 도핑하면서 에피택셜 성장시킨 n형 다이아몬드 에피택셜층을 갖고, 도핑 효율이 좋기 때문에, 반도체 디바이스 재료로서 우수하다. 또한, 다이아몬드 {100} 단결정 기판을 기초로 제조되기 때문에 대면적의 것을 얻을 수 있다.
여기서, 상기 다이아몬드 {111}면은, 복수 형성되어 있는 것을 특징으로 해도 된다. 이 경우, 복수의 다이아몬드 {111}면에 걸치는 n형 다이아몬드 에피택셜층을 형성할 수 있기 때문에, 대면적의 n형 반도체 다이아몬드가 얻어진다.
본 발명에 따른 pn 접합형 반도체 다이아몬드는, p형 반도체 다이아몬드 {100} 단결정 기판 위에 형성된 복수의 다이아몬드 {111}면 위에, n형 도우펀트가 도핑된 n형 다이아몬드 에피택셜층이 형성되어 있는 것을 특징으로 한다.
pn 접합형 반도체 다이아몬드는, 다이아몬드 {100} 단결정 기판 위에 형성된복수의 다이아몬드 {111}면 위에, n형 도우펀트가 도핑된 n형 다이아몬드 에피택셜층이 형성되고, n형 다이아몬드 에피택셜층 위에, p형 도우펀트가 도핑된 p형 다이아몬드 에피택셜층이 형성되어 있는 것을 특징으로 해도 된다.
본 발명의 pnp 접합형 반도체 다이아몬드는, p형 반도체 다이아몬드 {100} 단결정 기판 위에 형성된 복수의 다이아몬드 {111}면 위에, n형 도우펀트가 도핑된 n형 다이아몬드 에피택셜층이 형성되고, n형 다이아몬드 에피택셜층 위에, p형 도우펀트가 도핑된 p형 다이아몬드 에피택셜층이 형성되어 있는 것을 특징으로 한다.
본 발명의 npn 접합형 반도체 다이아몬드는, 다이아몬드 {100} 단결정 기판 위에 형성된 복수의 다이아몬드 {111}면 위에, n형 도우펀트가 도핑된 제1 n형 다이아몬드 에피택셜층이 형성되고, 제1 n형 다이아몬드 에피택셜층 위에, p형 도우펀트가 도핑된 p형 다이아몬드 에피택셜층이 형성되고, p형 다이아몬드 에피택셜층 위에, n형 도우펀트가 도핑된 제2 n형 다이아몬드 에피택셜층이 형성되어 있는 것을 특징으로 한다.
본 발명의 pin 접합형 반도체 다이아몬드는, p형 반도체 다이아몬드 {100} 단결정 기판 위에 형성된 복수의 다이아몬드 {111}면 위에, 비도핑 다이아몬드층이 형성되고, 비도핑 다이아몬드층 위에, n형 도우펀트가 도핑된 n형 다이아몬드 에피택셜층이 형성되어 있는 것을 특징으로 한다.
pin 접합형 반도체 다이아몬드는, 다이아몬드 {100} 단결정 기판 위에 형성된 복수의 다이아몬드 {111}면 위에, n형 도우펀트가 도핑된 n형 다이아몬드 에피택셜층이 형성되고, n형 다이아몬드 에피택셜층 위에, 비도핑 다이아몬드층이 형성되고, 비도핑 다이아몬드층 위에, p형 도우펀트가 도핑된 p형 다이아몬드 에피택셜층이 형성되어 있는 것을 특징으로 해도 된다.
상기한 pn 접합형 반도체 다이아몬드, pnp 접합형 반도체 다이아몬드, npn 접합형 반도체 다이아몬드, 및 pin 접합형 반도체 다이아몬드에서는, n형 다이아몬드 에피택셜층이, 다이아몬드 {111}면 위에 형성되어 있기 때문에, n형 도우펀트가 효율적으로 도핑되어 있다. 이에 의해, 캐리어 밀도가 높고 양질의 n형 다이아몬드 에피택셜층이 형성된다. 한편, 기판으로서는, 대면적 또한 양질의 것이 얻어지는 다이아몬드 {100} 단결정 기판을 이용하고 있기 때문에, 고품질 또한 대형의 반도체 다이아몬드를 얻을 수 있다. 이 때문에, 저비용의 반도체 다이아몬드가 실현된다.
본 발명에 따른 n형 반도체 다이아몬드는, 예를 들면 다이아몬드 n형 쇼트키 다이오드나 다이아몬드 n형 쇼트키 LED, 및 다이아몬드 n형 전자 방출 소자로서 이용할 수 있다. 또한, pn 접합형 반도체 다이아몬드는, 다이아몬드 pn 접합 다이오드, 다이아몬드 자외선 발광 디바이스, 다이아몬드 자외선 검출기, 및 다이아몬드 pn 접합 구조를 갖는 전자 방출 소자로서 이용할 수 있다. 또한, pnp 접합형 반도체 다이아몬드 및 npn 접합형 반도체 다이아몬드는, 모두 다이아몬드 트랜지스터, 다이아몬드 pnp 접합 구조 혹은 npn 접합 구조를 갖는 전자 방출 소자로서 이용할 수 있다. 또한, pin 접합형 반도체 다이아몬드는, 다이아몬드 pin 포토다이오드, 다이아몬드 자외선 발광 디바이스, 및 다이아몬드 pin 접합 구조를 갖는 전자 방출 소자로서 이용할 수 있다.
본 발명에서, 다이아몬드 {100} 단결정 기판 위에 형성되는 {111}면과, 기판면의 이루는 각도는, 54.7°±10°의 범위 내에 있는 것이 바람직하다. 다이아몬드 {100} 단결정 기판에는 off각이 존재하는 경우가 있고, 그 경우 기판 위에 형성되는 {111} 면과 기판면의 이루는 각도에는 폭이 존재하지만, 상기 범위 내이면{111}면 위에 양질인 n형 반도체 다이아몬드가 형성된다.
본 발명은, n형 반도체 다이아몬드의 제조 방법, n형 반도체 다이아몬드, pn 접합형 반도체 다이아몬드, pnp 접합형 반도체 다이아몬드, npn 접합형 반도체 다이아몬드, 및 pin 접합형 반도체 다이아몬드에 관한 것이다.
도 1a, 도 1b, 도 1c, 도 1d는 다이아몬드 {100} 단결정 기판 위에의 패터닝 공정을 도시하는 도면.
도 2a, 도 2b, 도 2c, 도 2d, 도 2e는 본 발명의 n형 반도체 다이아몬드 제조 방법의 일 실시 형태를 도시하는 공정도.
도 3a, 도 3b, 도 3c, 도 3d는 다이아몬드 {100} 단결정 기판 위에 사각 뿔 형상 융기를 형성하는 공정을 도시하는 도면.
도 4a, 도 4b, 도 4c, 도 4d, 도 4e는 본 발명의 n형 반도체 다이아몬드 제조 방법의 일 실시 형태를 도시하는 공정도.
도 5a, 도 5b는 표면에 복수의 {111}면을 갖는 다이아몬드 {100} 단결정 기판 위에 인 도핑 다이아몬드층을 형성했을 때의 다이아몬드 {100} 단결정 기판의 평면도.
도 6a, 도 6b, 도 6c는 본 발명에 따른 n형 반도체 다이아몬드의 구조예를 도시하는 도면.
도 7a, 도 7b, 도 7c는 본 발명에 따른 pn 접합형 반도체 다이아몬드의 구조예를 도시하는 도면.
도 8a, 도 8b, 도 8c, 도 8d는 본 발명에 따른 pn 접합형 반도체 다이아몬드의 구조예를 도시하는 도면.
도 9a, 도 9b, 도 9c, 도 9d는 본 발명에 따른 pnp 접합형 반도체 다이아몬드의 구조예를 도시하는 도면.
도 10a, 도 10b는 본 발명에 따른 npn 접합형 반도체 다이아몬드의 구조예를 도시하는 도면.
도 11a, 도 11b, 도 11c, 도 11d는 본 발명에 따른 pin 접합형 반도체 다이아몬드의 구조예를 도시하는 도면.
도 12a, 도 12b, 도 12c는 본 발명에서 이용되는 p형 반도체 다이아몬드 {100} 단결정 기판의 구조예를 도시하는 도면.
도 13a, 도 13b, 도 13c는 본 발명의 n형 반도체 다이아몬드의 일 실시예를 도시하는 도면.
도 14a, 도 14b, 도 14c, 도 14d는 본 발명의 n형 반도체 다이아몬드의 일 실시예를 도시하는 도면.
도 15a, 도 15b, 도 15c는 본 발명의 pn 접합형 반도체 다이아몬드의 일 실시예를 도시하는 도면.
도 16a, 도 16b, 도 16c는 본 발명의 pn 접합형 반도체 다이아몬드의 일 실시예를 도시하는 도면.
도 17a, 도 17b, 도 17c는 본 발명의 pn 접합형 반도체 다이아몬드의 일 실시예를 도시하는 도면.
도 18a, 도 18b, 도 18c는 본 발명의 pn 접합형 반도체 다이아몬드의 일 실시예를 도시하는 도면.
도 19a, 도 19b, 도 19c, 도 19d는 본 발명의 pnp 접합형 반도체 다이아몬드의 일 실시예를 도시하는 도면.
도 20a, 도 20b, 도 20c는 본 발명의 npn 접합형 반도체 다이아몬드의 일 실시예를 도시하는 도면.
도 21a, 도 21b, 도 21c, 도 21d는 본 발명의 pin 접합형 반도체 다이아몬드의 일 실시예를 도시하는 도면.
<발명을 실시하기 위한 최량의 형태>
이하, 첨부 도면을 참조하여, 본 발명에 따른 n형 반도체 다이아몬드의 제조 방법, n형 반도체 다이아몬드, pn 접합형 반도체 다이아몬드, pnp 접합형 반도체 다이아몬드, npn 접합형 반도체 다이아몬드, 및 pin 접합형 반도체 다이아몬드의 적합한 실시 형태에 대하여 상세히 설명한다. 또한, 동일 요소에는 동일 부호를 이용하는 것으로 하여, 중복된 설명은 생략한다.
[제1 실시 형태]
도 1a∼도 1d 및 도 2a∼도 2e를 참조하여, 제1 실시 형태의 n형 반도체 다이아몬드의 제조 방법을 설명한다. 제1 실시 형태의 n형 반도체 다이아몬드 제조 방법은, 그 개략을 설명하면, (1) 다이아몬드 {100} 단결정 기판 위에, 표면이 {111}면인 다이아몬드의 삼각 형상 융기를 형성하고, (2) 삼각 형상 융기 위에 n형다이아몬드 에피택셜층을 형성함으로써 n형 반도체 다이아몬드를 얻는 것이다.
우선, 도 1a의 사시도에 도시한 바와 같은 표면 및 측면 방위가 {100}으로 컷트된 다이아몬드 {100} 단결정 기판(10)을 준비한다.
다음으로, 도 1b에 도시한 바와 같이, 포토리소그래피법에 의해서, 다이아몬드 {100} 단결정 기판(10) 표면의 일부분에 <110> 방향으로 라인과 스페이스가 등간격으로 교대로 나열되는 패턴의 박막 마스크(12)를 형성한다. 도 1c에 다이아몬드 {100} 단결정 기판(10)의 {100} 표면에 박막 마스크(12)를 패터닝한 상태의 평면도를 도시하고, 도 1d에 박막 마스크(12)를 패터닝한 다이아몬드 {100} 단결정 기판(10)의 단면도를 도시한다. 또, 도 1 중 <110> 방향으로 라인 앤드 스페이스 패턴의 박막 마스크(12)를 형성했지만, 해당 <110> 방향으로 수직인 방향으로 라인 앤드 스페이스 패턴의 박막 마스크(12)를 형성해도 된다. 또, 다이아몬드 {100} 단결정 기판(10)의 표면 전체에 박막 마스크(12)를 패터닝해도 된다.
다음으로, 박막 마스크(12)를 패터닝한 다이아몬드 {100} 단결정 기판(10)을 드라이 에칭 장치로 이송하여, 반응성 이온 에칭을 행한다. 그 후, 박막 마스크(12)를 제거한다. 이에 의해, 도 2a의 단면도에 도시한 바와 같이, 다이아몬드 {100} 단결정 기판(10)의 표층에는, 단면이 사각형이고, 또한 도면 중 안쪽 방향으로 연장된 다이아몬드의 사각형 융기(14)가 복수 형성된다. 이 때 각 사각형 융기(14)는, <110> 방향으로 병렬하고 있다. 또, 포토리소그래피법에 의해 박막 마스크를 패터닝한 후에, 화학 기상 합성에 의해 다이아몬드를 성장시킨 후, 박막 마스크를 제거함으로써, 사각형 융기를 형성해도 된다. 이 때, 에칭 가공에 의해 형성되는 사각형 융기(14)와 완전히 동일한 패턴으로 사각형 융기를 형성하고자 하는 경우에는, 라인 앤드 스페이스 패턴을 박막 마스크(12)에 대하여 반전시킨 박막 마스크를 이용하면 된다. 또한, 에칭 가공과 같은 톱 다운적인 가공과, 화학 기상 합성과 같은 보텀 업적인 가공을 조합함으로써, 사각형 융기(14)을 형성해도 된다.
계속해서, 마이크로파 플라즈마 CVD 장치를 사용하여, 사각형 융기(14)에 비도핑 다이아몬드층(16)을 성장시킨다. 그렇게 하면, 도 2b에 도시한 바와 같이, 비도핑 다이아몬드층(16)의 상층부는, 사각형 융기(14)가 시드로 되어, 표면이 {111}이고, 또한 단면이 삼각형으로 도면 중 안쪽 방향으로 연장된 삼각 형상 융기(18)로 된다. 이 때, 복수의 사각형 융기(14)가 등간격으로 병렬하여 형성되기 때문에, 각 삼각 형상 융기(18)는 복수 간극없이 병렬하여 형성된다. 각 삼각 형상 융기(18)는 간극을 두어 병렬하고 있어도 되지만, 그 경우, 다이아몬드 {100} 단결정 기판(10)의 표면에는 다이아몬드 {111}면과 다이아몬드 {100}면이 교대로 나열되게 된다. 그 위에 n형 도우펀트를 도핑하면서 다이아몬드를 에피택셜 성장시키면, 다이아몬드 {111}면과 다이아몬드 {100}면에서는, 도핑 효율이 서로 크게 다르기 때문에, 일정한 캐리어 밀도의 n형 반도체 다이아몬드가 얻어지지 않는다. 여기서, 다이아몬드 {111}면 위에서의 n형 다이아몬드 에피택셜층(20a) 쪽이 도핑 효율이 높기 때문에, 캐리어 밀도가 높고 균질한 n형 반도체 다이아몬드를 얻기 위해서는, 표면이 {111}면인 삼각 형상 융기(18)을 간극없이 병렬시키는 것이 바람직하다. 에피택셜 다이아몬드를 성막하는 CVD법으로서는, (1) 직류 또는 교류 전계에 의해 방전을 일으켜서, 원료를 활성화시키는 방법, (2) 열전자 방사재를 가열하여,원료를 활성화시키는 방법, (3) 다이아몬드를 성장시키는 표면을 이온으로 충격하는 방법, (4) 원료 가스를 연소시키는 방법, 또는 (5) 레이저 등의 광에 의해서, 원료 가스를 활성화시키는 방법 등이 있다.
여기서, 상기 비도핑 다이아몬드층(16)은, 사각형 융기(14)에 다이아몬드 {111}면을 형성하기 위해서 성장시키는 층이기 때문에, {111}면이 형성될 수 있는 성장 조건 하에서 성장시킨다. 여기서, 사각형 융기(14) 위에서, 다이아몬드가 <100> 방향으로 성장하는 속도를 VA<100>, <111> 방향으로 성장하는 속도를 VA<111>로 했을 때, {111}면을 형성하기 위해서는,
를 만족하는 성장 조건으로 다이아몬드를 에피택셜 성장시킬 필요가 있다.
또한, 상기 관계를 충족시키는 것이면, {111}면을 형성시키기 위한 다이아몬드층은 비도핑 다이아몬드 성장 조건에 구애받을 필요는 없다. 예를 들면, 비도핑 다이아몬드 대신에 질소 도핑 다이아몬드를 성장시켜도 된다. 마이크로파 플라즈마 CVD 장치를 사용하고, 수소 가스 유량 0.1l/min(100sccm), 메탄 가스 유량 4×10-3l/min(4sccm), 수소 희석 질소 가스(N21%) 유량 5×10-3l/min(5sccm), 압력 1.3×104㎩, 마이크로파 파워 300W, 기판 온도 870℃의 성장 조건으로 질소 도핑 다이아몬드층을 성장시킴으로써, {111}면을 형성할 수도 있다. 또, 질소는 다이아몬드에 대하여 n형 도우펀트로 되지만, 도너 준위는 다이아몬드의 대역 갭(약 5.5eV)에 대하여 약 1.7eV로 매우 깊고, 거의 활성화하지 않는다. 또한, 상기 조건에서 질소의 도핑량은 10ppm 이하이고, 질소 도핑 다이아몬드의 전기 특성은, 비도핑 다이아몬드와 거의 동일하다고 간주해도 된다.
다음으로, {111}면을 표면으로 하는 삼각 형상 융기(18)가 복수 병렬한 다이아몬드 {100} 단결정 기판(10)을 기초로 하여, 마이크로파 플라즈마 CVD 장치를 사용하여, n형 도우펀트로서 인을 도핑하면서 다이아몬드를 에피택셜 성장시켜서 인 도핑 다이아몬드층(20)(n형 다이아몬드 에피택셜층)을 형성한다. 여기서, n형 도우펀트로서, 인 외에 유황, 리튬, 나트륨, 질소, 비소, 염소, 셀레늄 등을 이용할 수 있다.
표면이 {111}면인 삼각 형상 융기(18) 위에 호모 에피택셜 성장시켜 인 도핑 다이아몬드층(20)을 얻기 위해서는, {111}면 위에 에피택셜 다이아몬드를 성막하기 위해서 {111}면이 {100}면에 비하여 우선적으로 성장하는 조건으로 성막을 행할 필요가 있다. 여기서, 삼각 형상 융기(18) 위에서 다이아몬드가 <100> 방향으로 성장하는 속도를 VB<100>, <111> 방향으로 성장하는 속도를 VB<111>로 하면, {111}면이{100}면에 대하여 우선적으로 성장하기 위해서는,
의 성장 조건을 만족시키는 것이 필요하다.
또한,
의 성장 조건을 만족하는 것이 바람직하다.
상기 조건으로 삼각 형상 융기(18) 위에 인 도핑 다이아몬드층(20)을 성장시키면, 다이아몬드는, <111> 방향으로 우선적으로 성장한다. 따라서, 도 2c와 같이, {111}면의 면적은, 다이아몬드의 성장과 함께 작아진다. 곧, 도 2d와 같이 인 도핑 다이아몬드층(20)의 표면은 평평한 {100}면으로 되어, 본 실시 형태의 n형 반도체 다이아몬드가 얻어진다.
본 실시 형태에 따르면, 다이아몬드 {111}면에 n형 도우펀트를 도핑하면서 다이아몬드를 에피택셜 성장시키기 때문에, 캐리어 밀도가 높고 양질인 n형 반도체 다이아몬드를 제공할 수 있다. 또한, 대면적의 다이아몬드 {100} 단결정 기판(10)을 기초로 다이아몬드 {111}면이 형성되기 때문에, 대형의 n형 반도체 다이아몬드를 제공할 수 있다. 본 실시 형태의 n형 반도체 다이아몬드의 제조 방법에 따르면, 염가로 대량 생산이 가능한 다이아몬드 {100} 단결정 기판(10)을 기초로 n형 반도체 다이아몬드를 제조할 수 있으므로, 양산화, 저비용화에의 대응이 가능하게 된다.
또한, 본 실시 형태에서, 인 도핑 다이아몬드층(20)의 표층을 제거함으로써, n형 도우펀트의 도핑 효율이 좋은 부분을 표면으로 한다. 도 2c 및 도 2d와 같이,삼각 형상 융기(18) 위에 인 도핑 다이아몬드층(20)을 성장시키면, <111> 성장 섹터(20a)와 <100> 성장 섹터(20b)가 형성된다. 여기서, <111> 성장 섹터(20a)는, 삼각 형상 융기(18)의 표면으로부터 <111> 방향으로 성장한 부분을 말한다. 또한, <100> 성장 섹터(20b)는, 삼각 형상 융기(18)의 꼭대기부(18a)로부터 <100> 방향으로 성장한 부분을 말한다. 이들 중, <100> 성장 섹터(20b)는, n형 도우펀트의 도핑 효율이 나쁘다. 그래서, 도 2e에 도시한 바와 같이, 반응성 이온 에칭이나 연마 등에 의해서, 인 도핑 다이아몬드층(20)의 표층을 {111}면이 존재하였던 삼각 형상 융기(18)의 꼭대기부(18a)까지 제거한다. 이것에 의해서, 보다 캐리어 밀도가 높고 양질의 n형 반도체의 표면적이 최대의 다이아몬드를 얻을 수 있음과 함께, 표면은 {100} 단결정 기판면에 평행하고 평탄한 {100}면으로 되기 때문에 보다 디바이스 형성에 적합한 구조로 된다. 디바이스 형성에 적합한 구조로 하기 위해서 표면이 평탄한 {100}면으로 한다고 하는 의미에서는, 도 2c와 도 2d의 중간 형상으로, 표면에 {100}면과 {111}면이 양방 존재하는 형상으로까지 성장한 시점에서, 표면을 연마 등에 의해 평탄화시키는 방법도 바람직하다.
본 실시 형태에서는, 삼각 형상 융기(18)를 형성함으로써, 다이아몬드 {100} 단결정 기판(10) 표면에 복수의 {111}면을 형성하고 있다. 이에 의해, 복수의 {111}면에 걸치는 대면적의 인 도핑 다이아몬드층(20)이 형성되어 있고, 또한 표면에 복수의 {111}면을 형성한 다이아몬드 {100} 단결정 기판과 동일 면적의 다이아몬드 {111} 단결정 기판과 비교하여, {111}면은 실효적으로 큰 면적을 얻을 수 있다. 또한, 삼각 형상 융기(18)의 경우, 사각 뿔 형상 융기에 비하여, 각각의{111}면의 면적을 크게 얻어지기 때문에, 기판(10)의 표면을 소수의 {111}면으로 구성할 수 있다. 이 때문에, 결정성이 양호한 n형 반도체 다이아몬드가 제작된다. 혹은, n형 반도체 다이아몬드 부분의 체적이 큰 것이 얻어지기 때문에, 또한 {111}면 위에 n형 반도체 다이아몬드를 에피택셜 성장시키는 경우, 성장 속도는 매우 느린 조건으로 해야만 하지만, 삼각 형상 융기(18)의 경우, 요입각 효과에 의해 성장 속도가 빠르게 되는 것이 발견되었기 때문에, n형 반도체 다이아몬드의 제조 효율은 삼각 형상 융기(18)의 경우쪽이 매우 실용적이다. 즉, n형 반도체 다이아몬드 에피택셜층은, 평면 위에 성장시키는 것보다도 오목형의 각도가 있는 면 위에 성장시키는 쪽이 성장 속도가 빠르게 된다.
또한, 삼각 형상 융기(18)는, 다이아몬드 {100} 단결정 기판(10)의 표층부를 미세 가공하여 형성된 사각형 융기(14) 위에 다이아몬드를 성장시킴으로써 형성되어 있다. 이에 의해, 표면이 {111}면인 다이아몬드의 삼각 형상 융기(18)을 용이하게 형성할 수 있다. 단, 삼각 형상 융기(18)는, 다이아몬드 {100} 단결정 기판(10)의 표층부를 미세 가공함으로써 직접 형성해도 된다. 혹은, 삼각 형상 융기(18)는, 다이아몬드 {100} 단결정 기판(10)을 미세 가공하지 않고, 기상 합성에 의해 직접 형성해도 된다.
또한, 삼각 형상 융기(18)는, 복수 존재하고, 각 삼각 형상 융기(18)는 연장 방향과 직행하는 방향으로 간극없이 병렬하고 있다. 이에 의해, 다이아몬드 {100} 단결정 기판(10)의 표면에는 간극없이 {111}면이 나열되게 되기 때문에, 캐리어 밀도가 높고 균질한 n형 반도체 다이아몬드를 얻을 수 있다. 여기서, 삼각 형상 융기(18)의 배열 피치(능선끼리의 거리)는, 바람직하게는 150㎛ 이하, 보다 바람직하게는 1∼50㎛ 이다. 또한, 삼각 형상 융기(18)의 높이는, 바람직하게는 100㎛ 이하, 보다 바람직하게는 1∼35㎛ 이다.
[제2 실시 형태]
도 3a∼도 3d 및 도 4a∼도 4e를 참조하여 제2 실시 형태의 n형 반도체 다이아몬드의 제조 방법을 설명한다. 제2 실시 형태의 n형 반도체 다이아몬드 제조 방법은, 그 개략을 설명하면, (1) 다이아몬드 {100} 단결정 기판 위에, 각 측면이 {111}면인 다이아몬드의 사각 뿔 형상 융기를 형성하고, (2) 사각 뿔 형상 융기 위에 n형 다이아몬드 에피택셜층을 형성함으로써 n형 반도체 다이아몬드를 얻는 것이다.
우선, 도 3a의 사시도에 도시한 바와 같은 표면 및 측면 방위가{100}에 컷트된 다이아몬드 {100} 단결정 기판(10)을 준비한다.
다음으로, 도 3b에 도시한 바와 같이, 포토리소그래피법에 의해서, 다이아몬드 {100} 단결정 기판(10)의 표면에서, 행렬 형상으로 복수의 원형의 박막 마스크(12)를 형성한다. 또, 다이아몬드 {100} 단결정 기판(10)의 표면의 전체에 박막 마스크(12)를 패터닝해도 된다.
다음으로, 원형의 박막 마스크(12)를 패터닝한 다이아몬드 {100} 단결정 기판(10)을 드라이 에칭 장치로 이송하여, 반응성 이온 에칭을 행한다. 그 후, 박막 마스크(12)를 제거한다. 이에 의해, 도 3c에 도시한 바와 같이, 다이아몬드 {100} 단결정 기판(10) 표면에, 행렬 형상으로 배열한 복수의 원주 형상 융기(주상 융기)(22)가 형성된다. 도 4a에 원주 형상 융기(22)가 복수 형성된 다이아몬드 {100} 단결정 기판(10)의 표층의 단면도를 도시한다. 또, 포토리소그래피법에 의해 패터닝을 한 후에, 다이아몬드 {100} 단결정 기판(10) 위에 화학 기상 합성에 의해 다이아몬드를 성장시키고, 박막 마스크를 제거함으로써, 원주 형상 융기를 형성해도 된다. 이 때, 마스크 패턴을 박막 마스크(12)에 대하여 반전시킨 박막 마스크를 이용함으로써, 원주 형상 융기(22)와 동일한 패턴으로 원주 형상 융기를 형성할 수 있다. 또, 에칭 가공과 같은 톱 다운적인 가공과, 화학 기상 합성과 같은 보텀 업적인 가공을 조합함으로써, 원주 형상 융기(22)를 형성해도 된다.
계속해서, 마이크로파 플라즈마 CVD 장치를 사용하여, 원주 형상 융기(22)에 비도핑 다이아몬드층(16)을 성장시킨다. 그렇게 하면, 도 4b의 단면도에 도시한 바와 같이, 비도핑 다이아몬드층(16)의 상층부는, 원주 형상 융기(22)가 시드로 되어, 각 측면이 {111}면인 사각 뿔 형상 융기(24)로 된다. 또, 원주 형상 융기(22)는, 사각 뿔 형상 융기(24)를 형성하는 시드로 될 수 있는 것이면, 다각 주상 융기 등의 다른 주상 융기여도 된다. 도 3d에, 사각 뿔 형상 융기(24)가 형성되었을 때의 다이아몬드 {100} 단결정 기판(10)의 평면도를 도시한다. 도 3c와 같이, 복수의 원주 형상 융기(22)가 행렬 형상으로 배열하고 있기 때문에, 도 3d와 같이, 인접하는 각 사각 뿔 형상 융기(24)는 저변이 접하도록 행렬 형상으로 배열한다. 각 사각 뿔 형상 융기가 간극을 두고 배열되어 있어도 되는데, 이 경우, 다이아몬드 {100} 단결정 기판(10)의 표면에는 다이아몬드 {111}면과 다이아몬드 {100}면이 교대로 나열되게 된다. 그 위에 n형 도우펀트를 도핑하면서 다이아몬드를 에피택셜성장시키면, 다이아몬드 {111}면과 다이아몬드 {100}면에서는, 도핑 효율이 서로 크게 다르기 때문에, 일정한 도핑 효율의 n형 반도체 다이아몬드가 얻어지지 않는다. 또한, 다이아몬드 {111}면 위에서의 n형 다이아몬드 에피택셜층(20)쪽이 도핑 효율이 높기 때문에, 캐리어 밀도가 높고 균질한 n형 반도체 다이아몬드를 얻기 위해서는, 표면이 {111}면인 사각 뿔 형상 융기(24)를 간극없이 서로의 저변이 접하도록 행렬 형상으로 배열하는 것이 바람직하다. 여기서, 원주 형상 융기(22)에서 다이아몬드를 성장시키는 조건은, 제1 실시 형태에서 사각형 융기(14)에 대하여 다이아몬드를 성장시키는 조건과 동일하다
다음으로, 도 4c에 도시한 바와 같이, {111}면을 표면으로 하는 사각 뿔 형상 융기(24)가 복수 병렬한 다이아몬드 {100} 단결정 기판(10)을 기초로 하여, 마이크로파 플라즈마 CVD 장치를 사용하여, n형 도우펀트로서 인을 도핑하면서 다이아몬드를 에피택셜 성장시켜 인 도핑 다이아몬드층(20)(n형 다이아몬드 에피택셜층)을 형성한다. 여기서, n형 도우펀트로서, 인 외에 유황, 리튬, 나트륨, 질소, 비소, 염소, 셀레늄 등을 이용할 수 있다.
표면이 {111}면인 사각 뿔 형상 융기(24) 위에 호모 에피택셜 성장시켜 인 도핑 다이아몬드층(20)을 얻기 위해서는, {111}면 위에 에피택셜 다이아몬드를 성막하기 위해서 {111}면이 {100}면에 비하여 우선적으로 성장하는 조건으로 성막을 행할 필요가 있다. 여기서, 사각 뿔 형상 융기(24) 위에서 다이아몬드를 성장시키는 조건은, 제1 실시 형태에서 삼각 형상 융기(18) 위에 다이아몬드를 성장시키는 조건과 동일하다
상기 조건으로 사각 뿔 형상 융기(24) 위에 인 도핑 다이아몬드층(20)을 성장시키면, 다이아몬드는, <111> 방향으로 우선적으로 성장한다. 따라서, 도 4c와 같이, {111}면의 면적은, 다이아몬드의 성장과 함께 작아진다. 곧, 도 4d와 같이 인 도핑 다이아몬드층(20)의 표면은 평평한 {100}면으로 되어, n형 반도체 다이아몬드가 얻어진다.
본 실시 형태에 따르면, 제1 실시 형태와 마찬가지로, 다이아몬드 {111}면에 n형 도우펀트를 도핑하면서 다이아몬드를 에피택셜 성장시키기 때문에, 캐리어 밀도가 높고 양질의 n형 반도체 다이아몬드를 제공할 수 있다. 또한, 대면적의 다이아몬드 {100} 단결정 기판(10)을 기초로 다이아몬드 {111}면이 형성되기 때문에, 대형의 n형 반도체 다이아몬드를 제공할 수 있다.
또한, 본 실시 형태에서, 인 도핑 다이아몬드층(20)의 표층을 제거함으로써, n형 도우펀트의 도핑 효율이 높은 부분을 표면으로 한다. 도 4c 및 도 4d와 같이, 사각 뿔 형상 융기(24) 위에 인 도핑 다이아몬드층(20)을 성장시키면, <111> 성장 섹터(20a)와 <100> 성장 섹터(20b)가 형성된다. 여기서, <111> 성장 섹터(20a)는, 사각 뿔 형상 융기(24)의 표면으로부터 <111> 방향으로 성장한 부분을 말한다. 또한, <100> 성장 섹터(20b)는, 사각 뿔 형상 융기(24)의 꼭대기부(24a)로부터 <100> 방향으로 성장한 부분을 말한다. 이들 중, <100> 성장 섹터(20b)는, n형 도우펀트의 도핑 효율이 나쁘다. 그래서, 도 4e에 도시한 바와 같이, 반응성 이온 에칭이나 연마 등에 의해서, 인 도핑 다이아몬드층(20)의 표층을 {111}면이 존재하였던 사각 뿔 형상 융기(24)의 꼭대기부(24a)까지 제거한다. 이것에 의해서, 보다 캐리어 밀도가 높고 양질의 n형 반도체의 표면적이 최대인 다이아몬드를 얻을 수 있음과 함께, 표면은 {100} 단결정 기판면에 평행하고 평탄한 {100}면이 되기 때문에 보다 디바이스 형성에 적합한 구조로 된다. 디바이스 형성에 적합한 구조로 하기 위해서 표면이 평탄한 {100}면으로 한다고 하는 의미에서는, 도 4c와 도 4d의 중간의 형상으로서, 표면에 {100}면과 {111}면이 쌍방 존재하는 형상으로까지 성장한 시점에서, 표면을 연마 등에 의해 평탄화시키는 방법도 바람직하다.
본 실시 형태에서는, 사각 뿔 형상 융기(24)를 형성함으로써, 다이아몬드 {100} 단결정 기판(10) 표면에 복수의 {111}면을 형성하고 있다. 이에 의해, 복수의 {111}면에 걸치는 대면적의 인 도핑 다이아몬드층(20)이 형성되어 있고, 또한 표면에 복수의 {111}면을 형성한 다이아몬드 {100} 단결정 기판과 동일 면적의 다이아몬드 {111} 단결정 기판과 비교하여, {111}면은 실효적으로 큰 면적을 얻을 수 있다. 또한, 사각 뿔 형상 융기(24)의 경우, 다이아몬드 {100} 단결정 기판(10)에 박막 마스크(12)를 형성할 때에, 삼각 형상 융기(18)를 형성할 때에는 필요해지는 라인의 기판면 내 방위 정합을 할 필요가 없어, 다이아몬드 {100} 단결정 기판(10)의 표면에 복수의 {111}면을 용이하게 형성할 수 있다. 사각 뿔 형상 융기(24)인 경우에 대해서도, 사각 효과에 의해 성장 속도가 빠르게 되는 것이 발견되었기 때문에, n형 반도체 다이아몬드의 제조 효율은 사각 뿔 형상 융기(24)인 경우에도 매우 실용적이다.
또한, 사각 뿔 형상 융기(24)는, 다이아몬드 {100} 단결정 기판(10)의 표층부를 미세 가공하여 형성된 원주 형상 융기(22) 위에 다이아몬드를 성장시킴으로써형성되어 있다. 이에 의해, 표면이 {111}면인 다이아몬드의 사각 뿔 형상 융기(24)를 용이하게 형성할 수 있다. 단, 사각 뿔 형상 융기(24)는 다이아몬드 {100} 단결정 기판(10)의 표층부를 미세 가공함으로써 직접 형성해도 된다. 혹은, 사각 뿔 형상 융기(24)는, 다이아몬드 {100} 단결정 기판(10)을 미세 가공하지 않고, 기상 합성에 의해 직접 형성해도 된다.
또한, 사각 뿔 형상 융기(24)는, 복수 존재하고, 인접하는 사각 뿔 형상 융기(24)는 저변이 접하도록 행렬 형상으로 배열하고 있다. 이에 의해, 다이아몬드 {100} 단결정 기판(10)의 표면에는 간극없이 {111}면이 나열되게 되기 때문에, 캐리어 밀도가 높고 균질한 n형 반도체 다이아몬드를 얻을 수 있다. 여기서, 사각 뿔 형상 융기(24)의 배열 피치(정점끼리의 거리)는, 바람직하게는 150㎛ 이하, 보다 바람직하게는 1∼50㎛ 이다. 또한, 사각 뿔 형상 융기(24)의 높이는, 바람직하게는, 100㎛ 이하, 보다 바람직하게는 1∼35㎛ 이다.
이상, 본 발명에 따른 n형 반도체 다이아몬드가 적합한 실시 형태를 설명했다. 다이아몬드 {100} 단결정 기판 위에 형성한 복수의 {111}면 위에, n형 다이아몬드 에피택셜층을 형성한다고 하는 상술한 사상을 응용함으로써, 또한 pn 접합형 반도체 다이아몬드, pnp 접합형 반도체 다이아몬드, npn 접합형 반도체 다이아몬드, 및 pin 접합형 반도체 다이아몬드를 적합하게 제작할 수 있다.
예를 들면, 도 2c 또는 도 4c에 도시한 n형 반도체 다이아몬드 위에, 또한 p형 다이아몬드 에피택셜층을 형성하면, pn 접합형 반도체 다이아몬드를 얻을 수 있다. 또한, 표면에 복수의 {111}면이 형성된 pn 접합형 반도체 다이아몬드 위에, n형 다이아몬드 에피택셜층을 형성하면, npn 접합형 반도체 다이아몬드를 얻을 수 있다. 또한, 도 2c 또는 도 4c에 도시한 n형 반도체 다이아몬드 위에, 비도핑 다이아몬드 에피택셜층을 형성하고, 비도핑 다이아몬드 에피택셜층 위에 p형 다이아몬드 에피택셜층을 형성하면, pin 접합형 반도체 다이아몬드를 얻을 수 있다.
혹은, 기판으로서 복수의 {111}면이 형성된 p형 반도체 다이아몬드 {100} 단결정 기판을 이용하여, 그 기판 위에 n형 다이아몬드 에피택셜층을 형성해도 pn 접합형 반도체 다이아몬드를 얻을 수 있다. 또한, 이 pn 접합형 반도체 다이아몬드 위에, 다시 p형 다이아몬드 에피택셜층을 형성하면, pnp 접합형 반도체 다이아몬드를 얻을 수 있다. 또한, 복수의 {111}면이 형성된 p형 반도체 다이아몬드 {100} 단결정 기판 위에 비도핑 다이아몬드 에피택셜층을 형성하고, 비도핑 다이아몬드 에피택셜층 위에 n형 다이아몬드 에피택셜층을 형성하면, pin 접합형 반도체 다이아몬드를 얻을 수 있다. 이들 pn 접합형 반도체 다이아몬드, pnp 접합형 반도체 다이아몬드, npn 접합형 반도체 다이아몬드, 및 pin 접합형 반도체 다이아몬드의 구체적인 실시예에 대해서는 후술한다.
도 6a∼도 6c는 본 발명에 따른 n형 반도체 다이아몬드의 구조예를 도시하는 도면이다. 각 도면 모두, 다이아몬드 {100} 단결정 기판(10)에 형성된 삼각 형상 융기(18) 위에, n형 다이아몬드 에피택셜층(20)이 형성된 것이다. 도 6a에서는, 에피택셜층(20)의 표면이, 기판(10)의 {100}면과 평행한 면으로 이루어지는 평평한 형상을 하고 있음과 함께, 삼각 형상 융기(18)의 꼭대기부(18a)보다 높은 위치에 있다. 또한, 에피택셜층(20)의 표면에는, <111> 성장 섹터(20a)와 <100> 성장 섹터(20b)가, 모두 노출되어 있다. 도 6b에서는, 에피택셜층(20)의 표면이, 기판(10)의 {100}면과 평행한 면으로 이루어지는 평평한 형상을 하고 있음과 함께, 꼭대기부(18a)와 대략 동일한 높이에 있다. 또한, 에피택셜층(20)의 표면에는, <111> 성장 섹터(20a)만이 노출되어 있다. 도 6c에서는, 에피택셜층(20)의 표면이, 기판(10)의 표면과 마찬가지로 복수의 {111}면을 갖는 형상을 하고 있다. 이들 복수의 {111}면은, 삼각 형상 융기(18) 위에 성장한 <111> 성장 섹터(20a)로 구성되는 것이다. 한편, 에피택셜층(20)의 표면은, 삼각 형상 융기(18)의 꼭대기부(18a)로부터 성장한 <100> 성장 섹터(20b)로 구성되는 {100}면을 갖는다. 또한, 도 6a∼도 6c에서, 삼각 형상 융기(18)는, 사각 뿔 형상 융기(24)이어도 된다.
도 7a∼도 7c는, 본 발명에 따른 pn 접합형 반도체 다이아몬드의 구조예를 도시하는 도면이다. 각 도면 모두, p형 반도체 다이아몬드 {100} 단결정 기판(13) 위에 형성된 삼각 형상 융기(18) 위에, n형 다이아몬드 에피택셜층(20)이 형성된 것이다. p형 반도체 다이아몬드 {100} 단결정 기판의 구성에 대해서는 후술한다. 도 7a에서는, 에피택셜층(20)의 표면이, 기판(13)의 {100}면과 평행한 면으로 이루어지는 평평한 형상을 하고 있음과 함께, 삼각 형상 융기(18)의 꼭대기부(18a)보다 높은 위치에 있다. 또한, 에피택셜층(20)의 표면에는, <111> 성장 섹터(20a)와 <100> 성장 섹터(20b)가, 모두 노출되어 있다. 도 7b에서는, 에피택셜층(20)의 표면이, 기판(13)의 {100}면과 평행한 면으로 이루어지는 평평한 형상을 하고 있음과 함께, 꼭대기부(18a)와 대략 동일한 높이에 있다. 또한, 에피택셜층(20)의 표면에는, <111> 성장 섹터(20a)만이 노출되어 있다. 도 7c에서는, 에피택셜층(20)의 표면이, 기판(13)의 표면과 마찬가지로 복수의 {111}면을 갖는 형상을 하고 있다. 이들 복수의 {111}면은, 삼각 형상 융기(18) 위에 성장한 <111> 성장 섹터(20a)로 구성되는 것이다. 한편, 에피택셜층(20)의 표면은, 삼각 형상 융기(18)의 꼭대기부(18a)로부터 성장한 <100> 성장 섹터(20b)로 구성되는 {100}면을 갖는다. 또한, 도 7a∼도 7c에서, 삼각 형상 융기(18)는, 사각 뿔 형상 융기(24)이어도 된다.
도 8a∼도 8d는, 본 발명에 따른 pn 접합형 반도체 다이아몬드의 구조예를 도시하는 도면이다. 도 8a 및 도 8b에 도시한 pn 접합형 반도체 다이아몬드는, 각각 도 6a 및 도 6b에 도시한 n형 반도체 다이아몬드의 n형 다이아몬드 에피택셜층(20) 위에, p형 다이아몬드 에피택셜층(17)이 형성된 것이다. 도 8a 및 도 8b에서는, p형 다이아몬드 에피택셜층(17)의 표면은, 모두 기판(10)의 {100}면과 평행한 면으로 이루어지는 평평한 형상을 하고 있다. 도 8c 및 도 8d에 도시한 pn 접합형 반도체 다이아몬드는, 모두 도 6c에 도시한 n형 반도체 다이아몬드의 n형 다이아몬드 에피택셜층(20) 위에, p형 다이아몬드 에피택셜층(17)이 형성된 것이다. 도 8c 에서는, p형 다이아몬드 에피택셜층(17)의 표면이, 기판(10)의 {100}면과 평행한 면으로 이루어지는 평평한 형상을 하고 있음과 함께, n형 다이아몬드 에피택셜층(20)의 표면보다 높은 위치에 있다. 도 8d에서는, p형 다이아몬드 에피택셜층(17)의 표면이, 기판(10)의 표면과 마찬가지로 복수의 {111}면을 갖는 형상을 하고 있다. 이들 복수의 {111}면은, <111> 성장 섹터(20a)의 표면으로부터 <111> 방향으로 성장한 p형 다이아몬드 에피택셜층(17)으로 구성되는 것이다. 한편, p형 다이아몬드 에피택셜층(17)의 표면은, <100> 성장 섹터(20b)의 표면으로부터 <100> 방향으로 성장한 p형 다이아몬드 에피택셜층(17)으로 구성되는 {100}면을 갖는다. 또한, 도 8a∼도 8d에서, 삼각 형상 융기(18)는, 사각 뿔 형상 융기(24)이어도 된다.
도 9a∼도 9d는, 본 발명에 따른 pnp 접합형 반도체 다이아몬드의 구조예를 도시하는 도면이다. 도 9a 및 도 9b에 도시한 pnp 접합형 반도체 다이아몬드는, 각각 도 7a 및 도 7b에 도시한 pn 접합형 반도체 다이아몬드의 n형 다이아몬드 에피택셜층(20) 위에, p형 다이아몬드 에피택셜층(17)이 형성된 것이다. 도 9a 및 도 9b에서는, p형 다이아몬드 에피택셜층(17)의 표면은, 모두 기판(13)의 {100}면과 평행한 면으로 이루어지는 평평한 형상을 하고 있다. 도 9c 및 도 9d에 도시한 pnp 접합형 반도체 다이아몬드는, 모두 도 7c에 도시한 pn 접합형 반도체 다이아몬드의 n형 다이아몬드 에피택셜층(20) 위에, p형 다이아몬드 에피택셜층(17)이 형성된 것이다. 도 9c에서는, p형 다이아몬드 에피택셜층(17)의 표면이, 기판(13)의 {100}면과 평행한 면으로 이루어지는 평평한 형상을 하고 있음과 함께, n형 다이아몬드 에피택셜층(20)의 표면보다 높은 위치에 있다. 도 9d에서는, p형 다이아몬드 에피택셜층(17)의 표면이, 기판(13)의 표면과 마찬가지로 복수의 {111}면을 갖는 형상을 하고 있다. 또한, 도 9a∼도 9d에서, 삼각 형상 융기(18)는, 사각 뿔 형상 융기(24)이어도 된다.
도 10a 및 도 10b는, 본 발명에 따른 npn 접합형 반도체 다이아몬드의 구조예를 도시하는 도면이다. 도 10a 및 도 10b에 도시한 npn 접합형 반도체 다이아몬드는, 모두 도 8d에 도시한 pn 접합형 반도체 다이아몬드의 p형 다이아몬드 에피택셜층(17) 위에, 다시 n형 다이아몬드 에피택셜층(21)이 형성된 것이다. 도 10a에서는, n형 다이아몬드 에피택셜층(21)의 표면이, 기판(10)의 {100}면과 평행한 면으로 이루어지는 평평한 형상을 하고 있음과 함께, p형 다이아몬드 에피택셜층(17)의 표면보다 높은 위치에 있다. 또한, 에피택셜층(21)의 표면에는, <111> 성장 섹터(21a)와 <100> 성장 섹터(121b)가, 모두 노출되어 있다. 도 10b에서는, n형 다이아몬드 에피택셜층(21)의 표면이, 기판(10)의 표면과 마찬가지로 복수의 {111}면을 갖는 형상을 하고 있다. 이들 복수의 {111}면은, p형 다이아몬드 에피택셜층(17)의 {111}면 위에 성장한 <111> 성장 섹터(21a)로 구성되는 것이다. 한편, n형 다이아몬드 에피택셜층(21)의 표면은, p형 다이아몬드 에피택셜층(17)의 {100}면으로부터 성장한 <100> 성장 섹터(121b)로 구성되는 {100}면을 갖는다. 또한, 도 10a 및 도 10b에서, 삼각 형상 융기(18)는, 사각 뿔 형상 융기(24)이어도 된다.
도 11a∼도 11d는, 본 발명에 따른 pin 접합형 반도체 다이아몬드의 구조예를 도시하는 도면이다. 도 11a 및 도 11b에 도시한 pin 접합형 반도체 다이아몬드는, 모두 도 6c에 도시한 n형 반도체 다이아몬드의 n형 다이아몬드 에피택셜층(20) 위에, 비도핑 다이아몬드 에피택셜층(19)(i층)이 형성되며, 또한 그 위에 p형 다이아몬드 에피택셜층(17)이 형성된 것이다. 도 11a에서는, 비도핑 다이아몬드 에피택셜층(19) 및 p형 다이아몬드 에피택셜층(17)의 표면은, 모두 n형 다이아몬드 에피택셜층(20)의 표면과 마찬가지로 복수의 {111}면을 갖는 형상을 하고 있다. 도 11b에서는, 비도핑 다이아몬드 에피택셜층(19)의 표면은, n형 다이아몬드 에피택셜층(20)의 표면과 마찬가지로 복수의 {111}면을 갖는 형상을 하고 있으며, p형 다이아몬드 에피택셜층(17)의 표면은, 기판(10)의 {100}면과 평행한 면으로 이루어지는 평평한 형상을 하고 있다. 또한, 도 11c 및 도 11d에 도시한 pin 접합형 반도체 다이아몬드는, 모두 p형 반도체 다이아몬드 {100} 단결정 기판(13) 위에 형성된 삼각 형상 융기(18) 위에, 비도핑 다이아몬드 에피택셜층(19)이 형성되고, 또한 그 위에 n형 다이아몬드 에피택셜층(20)이 형성된 것이다. 도 11c에서는, 비도핑 다이아몬드 에피택셜층(19) 및 n형 다이아몬드 에피택셜층(20)의 표면은, 모두 복수의 {111}면을 갖는 형상을 하고 있다. 도 11d에서는, 비도핑 다이아몬드 에피택셜층(19)의 표면은, 복수의 {111}면을 갖는 형상을 하고 있으며, n형 다이아몬드 에피택셜층(20)의 표면은, 기판(13)의 {100}면과 평행한 면으로 이루어지는 평평한 형상을 하고 있다. 또한, 도 11c 및 도 11d에서, n형 다이아몬드 에피택셜층(20)의 표면에는, <111> 성장 섹터(20a)와 <100> 성장 섹터(20b)가, 모두 노출되어 있다. 또한, 도 11a∼도 11d에서, 삼각 형상 융기(18)는, 사각 뿔 형상 융기(24)이어도 된다.
도 12a∼도 12c는, 본 발명에서 이용되는 p형 반도체 다이아몬드 {100} 단결정 기판의 구조예를 도시하는 도면이다. p형 반도체 다이아몬드 {100} 단결정 기판으로서는, 고온 고압 합성 IIb 기판 혹은 고온 고압 합성 Ib 붕소 함유 기판을 이용할 수 있다. 또는, 기상 성장에 의해, 고온 고압 합성 Ib 기판 혹은 고온 고압 합성 IIa 기판 위에 붕소 도핑 다이아몬드 박막을 형성한 것이어도 된다. 도 12a에 도시한 p형 반도체 다이아몬드 {100} 단결정 기판은, 도 2a에 도시한 사각형 융기(14) 위에 삼각 형상 융기(18)를 형성할 때에, 비도핑 다이아몬드층(16) 대신에 붕소 도핑 다이아몬드층(17)을 에피택셜 성장시킨 것이다. 여기서, 사각형 융기(14) 및 삼각 형상 융기(18)의 조합은, 원주 형상 융기(22) 및 사각 뿔 형상 융기(24)의 조합이어도 된다. 도 12b에 도시한 p형 반도체 다이아몬드 {100} 단결정 기판은, 다이아몬드 {100} 단결정 기판(10) 위에, 붕소 도핑 다이아몬드층(17)으로 이루어지는 삼각 형상 융기(18)를, 기상 합성에 의해 직접 형성한 것이다. 여기서, 삼각 형상 융기(18)는, 사각 뿔 형상 융기(24)이어도 된다. 또한, 도 12c에 도시한 p형 반도체 다이아몬드 {100} 단결정 기판은, 표면에 삼각 형상 융기(18)가 형성된 다이아몬드 {100} 단결정 기판(10) 위에, 붕소 도핑 다이아몬드층(17)을 극단시간 에피택셜 성장시킨 것이다. 여기서, 삼각 형상 융기(18)는, 사각 뿔 형상 융기(24)이어도 된다.
또한, 상기의 n형 반도체 다이아몬드, pn 접합형 반도체 다이아몬드, pnp 접합형 반도체 다이아몬드, npn 접합형 반도체 다이아몬드, 및 pin 접합형 반도체 다이아몬드에서, 기판 위에 형성된 n형 다이아몬드 에피택셜층과 기판과의 계면을 확인하기 위해서는, 예를 들면, 적당한 벽개면에 대하여 캐소드 루미네센스(CL) 또는 포토 루미네센스(PL)에 의해 발광 스펙트럼의 면내 분포를 조사하면 된다.
[실시예]
본 발명의 n형 반도체 다이아몬드의 제조 방법, n형 반도체 다이아몬드, pn 접합형 반도체 다이아몬드, pnp 접합형 반도체 다이아몬드, npn 접합형 반도체 다이아몬드, 및 pin 접합형 반도체 다이아몬드에 대하여, 실시예에 기초하여 더 구체적으로 설명한다.
<실시예1>
도 1a에 도시한 바와 같은 표면 및 측면 방위가 {100}으로 컷트된 다이아몬드 {100} 단결정 기판을 준비하였다. 도 1b에 도시한 바와 같이, 포토리소그래피법에 의해, 다이아몬드 {100} 단결정 기판의 표면의 일부분에 <110> 방향으로 선폭 5㎛, 간격 5㎛의 라인&스페이스 패턴의 Al 박막 마스크(12)(막 두께 0.5㎛)를 형성하였다.
다음으로, Al 박막 마스크(12)를 패터닝한 다이아몬드 {100} 단결정 기판을 드라이 에칭 장치로 이송하여, 에칭 가스 : O299%, CF41%, RF 파워 200W, 압력6.6Pa, 에칭 시간 40분, 에칭 깊이 7㎛의 조건에서 반응성 이온 에칭을 행하였다. 그 후, 세미코클린을 이용하여 Al 박막 마스크(12)를 제거하였다. 이에 의해, 도 2a의 단면도에 도시한 바와 같이, 다이아몬드 {100} 단결정 기판(10)의 표층에 단면이 직사각형으로 한 방향으로 연장되는 다이아몬드의 사각형 융기(14)가 형성되었다.
마이크로파 플라즈마 CVD 장치를 사용하여, 수소 가스 유량 0.1l/min(100 sccm), 메탄 가스 유량 5×10-3l/min(5sccm), 압력 1.3×104Pa, 마이크로파 파워 300W, 기판 온도 850℃, 성장 시간 3시간의 조건에서, 사각형 융기(14) 위에 비도핑 다이아몬드층(16)을 형성하였다. 이에 의해, 사각형 융기(14) 위에 {111}면의 삼각 형상 융기(18)가 형성되었다.
다음으로, 마이크로파 플라즈마 CVD 장치를 사용하여, 수소 가스 유량0.195l/min(195sccm), 메탄 가스 유량 1×10-3l/min(1sccm), 수소 희석 포스핀(PH3; 1000ppm) 유량 5×10-3l/min(5sccm), 압력 1.3×104Pa, 마이크로파 파워 350W, 기판 온도 900℃, 성장 시간 12시간의 조건에서 도 2c에 도시한 바와 같은 삼각 형상 융기(18) 위에 인 도핑 에피택셜층(20)을 형성하였다.
또한, 상기 조건에서 n형 다이아몬드 에피택셜층을 18시간 성장시킨 결과, 도 2d에 도시한 바와 같은 단면 형상을 갖는 n형 다이아몬드 에피택셜층이 얻어졌다.
도 5a의 다이아몬드 {100} 단결정 기판(10)의 평면도에서, 삼각 형상 융기(18) 위에 인 도핑 다이아몬드층(20)을 형성한 제1 영역(30)과, 삼각 형상 융기(18)를 형성하지 않고 인 도핑 다이아몬드층(20)을 형성한 제2 영역(32)에서, SIMS(Secondary Ion Mass Spectrometry)를 이용하여 인의 도핑 농도를 조사하였다.
그 결과, 제1 영역(30) 및 제2 영역(32)의 인 농도는, 모두 1.8×1017㎝-3(1ppm) 이하이었다. 이 때, 제1 영역(30)의 표면에는, 도 2d에 도시한 바와 같이, <100> 성장 섹터(20b)가 노출되어 있다고 생각된다. 이에 의해, <100> 방향으로 성장한 다이아몬드에는 인이 거의 도핑되지 않은 것이 확인되었다.
다음으로, 도 2e에 도시한 바와 같이, 드라이 에칭 장치를 사용하여, 제1 영역(30)에서 사각형 융기(14)를 형성하였을 때와 동 조건의 반응성 이온 에칭에 의해, 인 도핑 다이아몬드층(20)의 표층을 삼각 형상 융기(18)의 꼭대기부(18a)까지제거하였다. 이에 의해, 인의 도핑 효율이 낮은 <100> 방향으로 성장한 다이아몬드를 포함하는 층을 제거하였다. 에칭 시간은 20분이었다.
<100> 방향으로 성장한 다이아몬드를 포함하는 층을 제거한 후의 제1 영역(30)의 인 도핑 다이아몬드층(20)에 대하여 SIMS를 이용하여 분석을 행한 결과, 인 농도는 4.2×1019㎝-3(240ppm)이었다. 이에 의해, 인 도핑 다이아몬드층(20)에서 <100> 방향으로 성장한 다이아몬드를 포함하는 층을 제거함으로써, 인 도핑 다이아몬드층(20)의 도핑 효율이 높은 <111> 방향으로 성장한 부분이 표면에 나타나는 것이 확인되었다.
동시에, <100> 방향으로 성장한 다이아몬드를 포함하는 층을 제거한 후의 삼각 형상 융기(18) 위에 형성된 인 도핑 다이아몬드층(20)에 대하여, 주사형 터널 분광법(STS : Scanning Tunneling Spectroscopy)에 의한 전류 전압 측정으로부터, 캐리어의 전도형을 조사하였다. 그 결과, I-V 곡선으로부터 인 도핑 다이아몬드층(20)은, n형 특성을 나타내는 것을 알 수 있었다.
삼각 형상 융기(18)의 배열 피치를 1㎛∼150㎛, 높이를 1㎛∼100㎛로 해도 마찬가지의 구조가 형성되는 것이 확인되었다. 그리고, 인 도핑 다이아몬드층(20)을 형성할 때의 합성 조건을, 메탄 농도(메탄 가스 유량/수소 가스 유량) 0.001%∼1%, 포스핀 농도(포스핀 가스 유량/메탄 가스 유량) 100ppm∼20000ppm, 압력 2.6×103Pa∼2.6×104Pa, 온도 800℃∼1200℃ 사이로 하였지만, 도 2c∼도 2d와 마찬가지의 구조가 형성되며, 인 도핑 다이아몬드(20)는 n형 특성을 나타내는 것이 확인되었다. 또한, 상기 합성 조건 범위 내에서 인 도핑 다이아몬드층(20)을 형성할 때에, 다이아몬드 {111} 단결정 기판면 위에 동시에 인 도핑 다이아몬드 성장을 행하여, 인 도핑 다이아몬드의 성장율을 각각 측정하였다. 그 결과, 인 도핑 다이아몬드층(20)이 형성되는 레이트쪽이, 다이아몬드 {111} 단결정 기판면 상의 성장율보다 2∼4배 빠른 것을 알 수 있었다. 이에 의해, 도 2b의 구조상에서의 인 도핑 다이아몬드 성장의 요입각 효과가 있는 것을 알 수 있고, 이 구조에서의 유효성을 알 수 있었다. 또한, 수소 가스 유량 0.195l/min(195sccm), 메탄 가스 유량 1×10-3l/min(1sccm), 수소 희석 포스핀(PH3; 1000ppm) 유량 5×10-3l/min(5sccm), 압력 1.3×104Pa, 마이크로파 파워 350W, 기판 온도 900℃의 인 도핑 다이아몬드층(20) 성장 조건에서, 도 2c와 도 2d의 중간 형상에서 성장을 멈추고, 표면에 {100}면과 {111}면이 쌍방 존재하는 형상의 시점에서, 표면을 연마에 의해 평탄화하여 {100}면과 평행하게 하였다. 그리고, 평탄화한 표면을 SIMS 분석한 결과, 인 농도 2.1×1019㎝-3(120ppm)를 검출하였다. 표면에는 도핑 효율이 낮은 <100> 성장 섹터와 도핑 효율이 높은 <111> 성장 섹터가 반반 나타나고 있다고 생각되지만, 표면에 전극을 형성하고, 전기 특성을 측정한 결과, 양호한 n형 특성이 측정되어, 이러한 형성 방법을 이용해도 디바이스에의 응용이 가능한 것이 확인되었다. 삼각 형상 융기의 경우에는, 사각 뿔 형상 융기와 비교하여 {111}면의 수가 적기 때문에, 인 도핑 다이아몬드층(20)의 섹터 수가 적어, 전체적으로 양호한 결정성을 갖는 인 도핑다이아몬드층(20)이 성장하는 것도 확인하였다.
<실시예2>
실시예1과 마찬가지로, 도 3a에 도시한 바와 같은 표면 및 측면 방위가 {100}으로 컷트된 다이아몬드 {100} 단결정 기판(10)을 준비하였다. 다음으로, 도 3b에 도시한 바와 같이, 포토리소그래피법에 의해, 다이아몬드 {100} 단결정 기판(10)의 표면에서, 행렬 형상으로 복수의 직경 5㎛, 중심 간격 10㎛의 원형의 Al 박막 마스크(12)를 형성하였다.
다음으로, Al 박막 마스크(12)를 패터닝한 다이아몬드 {100} 단결정 기판(10)을 드라이 에칭 장치로 이송하여, 실시예1과 마찬가지의 조건으로 반응성 이온 에칭을 행하였다. 그 후, 세미코클린을 이용하여 Al 박막 마스크(12)를 제거하였다. 이에 의해, 도 3c에 도시한 바와 같이, 다이아몬드 {100} 단결정 기판(10)의 표면에 원주 형상의 다이아몬드의 원주 형상 융기(22)가 행렬 형상으로 병렬하여 형성되었다.
그리고, 마이크로파 플라즈마 CVD 장치를 사용하여, 실시예1을 마찬가지의 조건에서 원주 형상 융기(22) 위에 비도핑 다이아몬드층(16)을 형성하였다. 이에 의해, 도 3d의 다이아몬드 {100} 단결정 기판(10)의 평면도에 도시한 바와 같이, 원주 형상 융기(22) 위에 각 측면이 {111}면인 사각 뿔 형상 융기(24)가 형성되었다.
사각 뿔 형상 융기(24) 위에 마이크로파 플라즈마 CVD 장치를 사용하여, 실시예1과 마찬가지의 조건(수소 가스 유량 0.195l/min(195sccm), 메탄 가스 유량 1×10-3l/min(1sccm), 수소 희석 포스핀(PH3; 1000ppm) 유량 5×10-3l/min(5sccm), 압력 1.3×104Pa, 마이크로파 파워 350W, 기판 온도 900℃에서 다이아몬드 {100} 단결정 기판(10) 위에 인 도핑 다이아몬드층을 형성하였다. 30시간 성장시킨 결과, 도 4d의 단면도에 도시한 바와 같이, 사각 뿔 형상 융기(24) 위에 인 도핑 다이아몬드층(20)이 얻어졌다.
여기서, 도 5b에 도시한 다이아몬드 {100} 단결정 기판(10)의 평면도에서, 사각 뿔 형상 융기(24) 위에 인 도핑 다이아몬드층(20)을 형성한 제1 영역(30)과, 사각 뿔 형상 융기(24)를 형성하지 않은 인 도핑 다이아몬드층(20)을 형성한 제2 영역(32)에서, 각각에 대하여 SIMS를 이용하여 인의 도핑 농도를 조사하였다.
그 결과, 제1 영역(30) 및 제2 영역(32)의 인 농도는, 모두 1.8×1017㎝-3(1ppm) 이하이었다. 이에 의해, 실시예1과 마찬가지로, 기판(10)의 {100} 평면으로 이루어지는 제2 영역(32) 위에 성장한 인 도핑 다이아몬드, 및 제1 영역(30)의 표면에 노출되어 있는 <100> 성장 섹터(20b)에는, 인이 거의 도핑되지 않는 것이 확인되었다.
다음으로, 도 4e와 같이, 드라이 에칭 장치를 사용하여, 제1 영역(30)에서, 원주 형상 융기(22)를 형성하였을 때와 동 조건의 반응성 이온 에칭에 의해 인 도핑 다이아몬드층(20)의 표층을 사각 뿔 형상 융기(24)의 꼭대기부(24a)까지 제거하였다. 이에 의해, 인의 도핑 효율이 낮은 <100> 방향으로 성장한 다이아몬드를 포함하는 층을 제거하였다. 에칭 시간은 20분이었다.
<100> 방향으로 성장한 다이아몬드를 포함하는 층을 제거한 후의 제1 영역(30)의 인 도핑 다이아몬드층(20)에 대하여 SIMS를 이용하여 분석을 행한 결과, 인 농도는 4.2×1019㎝-3(240ppm)이었다. 이에 의해, 인 도핑 다이아몬드층(20)에서 <100> 방향으로 성장한 다이아몬드를 포함하는 층을 제거함으로써, 인 도핑 다이아몬드층(20)의 도핑 효율이 높은 부분이 표면에 나타나는 것이 확인되었다.
동시에, <100> 방향으로 성장한 다이아몬드를 포함하는 층을 제거한 후의 제1 영역(30)의 인 도핑 다이아몬드층(20)에 대하여, STS에 의한 전류 전압 측정으로부터, 캐리어의 전도형을 조사하였다. 그 결과, I-V 곡선으로부터 인 도핑 다이아몬드층(20)은, n형 특성을 나타내는 것을 알 수 있었다.
사각 뿔 형상 융기(24)의 배열 피치를 1㎛∼150㎛, 높이를 1㎛∼100㎛로 해도 마찬가지의 구조가 형성되는 것이 확인되었다. 그리고, 인 도핑 다이아몬드층(20)을 형성할 때의 합성 조건을, 메탄 농도(메탄 가스 유량/수소 가스 유량) 0.001%∼1%, 포스핀 농도(포스핀 가스 유량/메탄 가스 유량) 100ppm∼20000ppm, 압력 2.6×103Ppa∼2.6×104pa, 온도 800℃∼1200℃ 사이로 하였지만, 도 4c∼도 4d와 마찬가지의 구조가 형성되며, 인 도핑 다이아몬드층(20)은 n형 특성을 나타내는 것이 확인되었다. 여기서, 도 4b의 구조로부터, 다이아몬드 n형 전자 방출 소자를 형성하고자 하는 경우, 사각 뿔 형상 융기(24)의 꼭대기부(24a)로부터 성장한 인 도핑 다이아몬드는, 도 4c∼도 4d와 같이 평탄하게 되지 않는 쪽이 바람직하다.따라서, 상기 인 도핑 다이아몬드층(20)의 합성 조건 범위에 대하여, 포스핀 농도를 30000ppm 이상으로 한 결과, <100> 방향의 성장 속도 VB<100>이 빨라져, 사각 뿔 형상 융기(24)의 꼭대기부(24a) 위에는 정점이 남고, 평탄화되지 않은 채로(의 형상이 보존된 채로) 인 도핑 다이아몬드층(20)이 형성되었다. 전자 방출 특성을 측정한 결과, 사각 뿔 형상 융기(24)의 꼭대기부(24a)가 인 도핑 다이아몬드층(20)의 표면에서도 보존된 상태 그대로의 구조에서는, 양호한 전자 방출 특성이 측정되었다.
<실시예3>
표면 및 측면 방위가 {100}으로 컷트된 다이아몬드 {100} 단결정 기판(10)에 대하여, 실시예1과 마찬가지로, 포토리소그래피법 및 반응성 이온 에칭을 실시하였다. 이에 의해, 다이아몬드 {100} 단결정 기판(10)의 표층에, <110>의 한 방향으로 연장되는 사각형 융기(14)를 형성하였다. 도 13a에는, 이 사각형 융기(14)의 연장 방향으로 수직인 평면에서의 단면이 도시되어 있다. 이 사각형 융기(14)의 단면의 크기는, 폭이 5㎛, 높이가 7㎛이다. 또한, 인접하는 사각형 융기(14)끼리의 간격은 5㎛이다.
다음으로, 마이크로파 플라즈마 CVD 장치를 사용하여, 사각형 융기(14) 위에 비도핑 다이아몬드층(16)을 형성하였다. 이 때의 비도핑 다이아몬드 합성 조건은, 수소 가스 유량을 0.1l/min(100sccm), 메탄 가스 유량을 5×10-3l/min(5sccm), 압력을 1.3×104Pa, 마이크로파 파워를 300W, 기판 온도를 850℃, 성장 시간을 3시간으로 하였다. 이에 의해, 사각형 융기(14) 위에, 표면이 복수의 {111}면으로 구성되는 삼각 형상 융기(18)가 형성되었다. 이들 {111}면과 기판(10)의 기판면이 이루는 각도를 측정한 결과, 55°±2°의 범위 내이었다.
계속해서, 마이크로파 플라즈마 CVD 장치를 사용하여, 도 13b에 도시한 바와 같이, 삼각 형상 융기(18) 위에 인 도핑 다이아몬드층(20)을 형성하였다. 이 때의 인 도핑 다이아몬드 합성 조건은, 수소 가스 유량을 0.499l/min(499sccm), 메탄 가스 유량을 5×10-4l/min(0.5sccm), 수소 희석 포스핀(PH3; 1000ppm) 유량을 1×10-3l/min(1sccm), 압력을 1.3×104Pa, 마이크로파 파워를 320W, 기판 온도를 870℃, 성장 시간을 2시간으로 하였다. 인 도핑 다이아몬드층(20)은, <111> 성장 섹터(20a)와 <100> 성장 섹터(20b)로 구성된다. <111> 성장 섹터(20a)란, 삼각 형상 융기(18)의 표면으로부터 <111> 방향으로 성장한 부분을 말한다. 또한, <100> 성장 섹터(20b)란, 삼각 형상 융기(18)의 꼭대기부(18a)로부터 <100> 방향으로 성장한 부분을 말한다. <100> 성장 섹터(20b)는, 인이 도핑되기 어렵기 때문에, 인이 도핑되기 쉬운 <111> 성장 섹터(20a)와 비교하여 고저항이다.
또한, 상기와 동일한 조건에서, 고온 고압 합성 IIa 다이아몬드 {111} 단결정 기판 위에 형성되는 인 도핑 다이아몬드층은, SIMS와 홀 효과 측정의 결과로부터, 다음 특성을 나타내는 것을 알고 있다. 즉, 이 경우의 인 도핑 다이아몬드층은, 막 두께가 1㎛, 인 농도가 1.2×1019㎝-3(68ppm), 전도형이 n형, 활성화 에너지가 0.58eV, 실온(300K)에서의 저항율이 8.8×1044Ω㎝로 된다.
제작한 인 도핑 다이아몬드층(20)이 n형 반도체 특성을 나타내는 것을 확인하기 위해, <111> 성장 섹터 전체의 전기 특성을 측정하였다. 이 측정을 위해, 인 도핑 다이아몬드층(20)의 표면을 산소 종단한 후, 도 13c에 도시한 바와 같이, Al 오믹 전극(42) 및 Au 쇼트키 전극(44)을 형성하였다. 그리고, 직류 전원의 -측을 Al 오믹 전극(42)에, +측을 Au 쇼트키 전극(44)에 접속하여 전압 전류 특성을 측정하였다. 그 결과, I-V 곡선은, 전압 2.0V 이상에서 급격한 순방향 전류의 상승을 나타냈다. 한편, 역방향으로는 50V 이상의 부전압을 인가해도 역방향 전류가 거의 흐르지 않았다. 즉, 인 도핑 다이아몬드층(20)이 정류성을 나타내는 것이 관측되었다. 이에 의해, n형 반도체 다이아몬드 n형 쇼트키 다이오드가 제작된 것을 확인하였다. 또한, 이 n형 반도체를 사용하여 쇼트키 LED 특성을 측정한 결과, 양호한 발광 특성이 관측되었다.
<실시예4>
표면 및 측면 방위가 {100}으로 컷트된 다이아몬드 {100} 단결정 기판(10)에 대하여, 실시예2와 마찬가지로, 포토리소그래피법 및 반응성 이온 에칭을 실시하였다. 이에 의해, 다이아몬드 {100} 단결정 기판(10)의 표층에, 원주 형상 융기(22)를 행렬 형상으로 병렬하여 형성하였다. 도 14a에는, 원주 형상 융기(22)의 중심선을 포함하는 평면에서의 단면이 도시되어 있다. 이 원주 형상 융기(22)는, 직경이 5㎛, 높이가 7㎛이다. 또한, 원주 형상 융기(22)끼리의 중심 간격은 10㎛이다.
다음으로, 마이크로파 플라즈마 CVD 장치를 사용하여, 실시예3과 동일한 비도핑 다이아몬드 합성 조건에서, 원주 형상 융기(22) 위에 비도핑 다이아몬드층(16)을 형성하였다. 이에 의해, 원주 형상 융기(22) 위에, 표면이 복수의 {111}면으로 구성되는 사각 뿔 형상 융기(24)가 형성되었다. 이들 {111}면과 기판(10)의 기판면이 이루는 각도를 측정한 결과, 55°±3°의 범위 내이었다.
계속해서, 마이크로파 플라즈마 CVD 장치를 사용하여, 도 14b에 도시한 바와 같이, 사각 뿔 형상 융기(24) 위에 인 도핑 다이아몬드층(20)을 형성하였다. 인 도핑 다이아몬드 합성 조건은, 성장 시간을 30시간으로 한 이외에는 실시예3과 동일하다. 이 때, 인 도핑 다이아몬드층(20)의 표면 전체에, 인이 도핑되지 않은 <100> 성장 섹터(20b)가 노출되어 있다. 따라서, 인이 도핑되어 있는 <111> 성장 섹터(20a)가 인 도핑 다이아몬드층(20)의 표면에 노출될 때까지, <100> 성장 섹터(20b)를 반응성 이온 에칭에 의해 에칭하였다. 에칭 조건은, 에칭 가스를 O2, RF 파워를 400W, 압력을 6.6Pa, 에칭 시간을 20분으로 하였다. 이에 의해, 도 14c에 도시한 바와 같이, <100> 성장 섹터(20b)와 <111> 성장 섹터(20a)가, 모두 인 도핑 다이아몬드층(20)의 표면에 노출되었다.
또한, 본 실시예와 같이 인 도핑 다이아몬드층(20)을 사각 뿔 형상 융기(24) 위에 형성하는 경우, <111> 성장 섹터(20a)란, 사각 뿔 형상 융기(24)의 표면으로부터 <111> 방향으로 성장한 부분을 말한다. 또한, <100> 성장 섹터(20b)란, 사각 뿔 형상 융기(24)의 꼭대기부(24a)로부터 <100> 방향으로 성장한 부분을 말한다.
제작한 인 도핑 다이아몬드층(20)에 대하여, 도 14d에 도시한 바와 같이, Al 오믹 전극(42) 및 Au 쇼트키 전극(44)을 형성하였다. 그리고, 실시예3과 마찬가지로, 전압 전류 특성을 관측한 결과, 인 도핑 다이아몬드층(20)이 정류성을 나타내는 것이 관측되었다. 이에 의해, n형 반도체 다이아몬드 n형 쇼트키 다이오드가 제작된 것을 확인하였다.
<실시예5>
도 15a에 도시한 바와 같이, 다이아몬드 {100} 단결정 기판(10) 위에 사각형 융기(14)를 형성하고, 그 사각형 융기(14) 위에 삼각 형상 융기(18)를 형성하였다. 사각형 융기(14) 및 삼각 형상 융기(18)의 형성 방법은, 실시예3과 마찬가지이다. 또한, 본 실시예에서는, 마이크로파 플라즈마 CVD 장치를 사용하여, 삼각 형상 융기(18) 위에 붕소 도핑 다이아몬드층(p형 다이아몬드 에피택셜층)(17)을 형성하였다. 이 때의 붕소 도핑 다이아몬드 합성 조건은, 수소 가스 유량을 0.495l/min(495sccm), 메탄 가스 유량을 5×10-4l/min(0.5sccm), 수소 희석 디보란(B2H6; 10ppm) 유량을 5×10-3l/min(5sccm), 압력을 1.3×104Pa, 마이크로파 파워를 320W, 기판 온도를 870℃, 성장 시간을 2시간으로 하였다. 이에 의해, 표면에 복수의 {111}면이 형성된 p형 반도체 다이아몬드 {100} 단결정 기판(13)을 제작하였다. 이들 {111}면과 기판(10)의 기판면이 이루는 각도를 측정한 결과, 55°±1°의 범위 내이었다.
또한, 상기와 동일한 조건에서, 고온 고압 합성 IIa 다이아몬드 {111} 단결정 기판 위에 형성되는 붕소 도핑 다이아몬드층은, SIMS와 홀 효과 측정의 결과로부터, 다음 특성을 나타내는 것을 알고 있다. 즉, 이 경우의 붕소 도핑 에피택셜층은, 막 두께가 1㎛, 붕소 농도가 3.1×1017㎝-3(2ppm), 전도형이 p형, 활성화 에너지가 0.36eV, 실온(300K)에서의 저항율이 400Ω㎝로 된다. 붕소 도핑 다이아몬드층에 대해서는, 인 도핑 다이아몬드층과는 달리, 성장 섹터에 의한 전기 특성의 차이는 무시할 수 있다.
도 15b에 도시한 바와 같이, 마이크로파 플라즈마 CVD 장치를 사용하여, 실시예3과 동일한 인 도핑 다이아몬드 합성 조건에서, p형 반도체 다이아몬드 {100} 단결정 기판(13) 위에 인 도핑 다이아몬드층(20)을 형성하였다.
제작한 p형 반도체 다이아몬드 {100} 단결정 기판(13) 및 인 도핑 다이아몬드층(20)이 pn 접합형의 반도체 특성을 나타내는 것을 확인하기 위해, 이들 전기 특성을 측정하였다. 따라서, p형 반도체 다이아몬드 {100} 단결정 기판(13) 및 인 도핑 다이아몬드층(20)의 각각에 전극을 형성하기 위해, 인 도핑 다이아몬드층(20)의 일부를 에칭에 의해 제거하였다. 에칭에는, 포토리소그래피법 및 반응성 이온 에칭을 조합한 방법을 이용하였다. 이에 의해, 인 도핑 다이아몬드층(20)이 제거된 부분에는, p형 반도체 다이아몬드 {100} 단결정 기판(13)이 노출되었다.
도 15c에 도시한 바와 같이, p형 반도체 다이아몬드 {100} 단결정 기판(13)에 Ti/Pt/Au 오믹 전극(43)을 형성하였다. 또한, 인 도핑 다이아몬드층(20)에는, 그 표면을 산화 처리한 후, Al 오믹 전극(42)을 형성하였다. 여기서, Al 오믹 전극(42)을 형성하였을 때에는, 실시예3과 마찬가지로, 도핑되는 인 농도가 <111> 성장 섹터와 <100> 성장 섹터에서 서로 다르다는 것을 고려하였다. 그리고, Ti/Pt/Au 오믹 전극(43)에 직류 전원의 +측을, Al 오믹 전극(42)에 직류 전원의 -측을 접속하여, 전압 전류 특성을 측정하였다.
그 결과, I-V 곡선은, 전압 5.0V 이상에서 급격한 순방향 전류의 상승을 나타냈다. 한편, 역방향으로는, 50V 이상의 부전압을 인가해도 역방향 전류가 거의 흐르지 않았다. 즉, p형 반도체 다이아몬드 {100} 단결정 기판(13) 및 인 도핑 다이아몬드층(20)은 정류성을 나타내는 것이 관측되었다. 이에 의해, pn 접합 구조를 갖는 반도체 다이아몬드(다이아몬드 pn 접합 다이오드)가 제작된 것을 확인하였다. 또한, 이 반도체 다이아몬드는, 순방향 전류가 200㎂ 이상으로 되면 발광하는 것을 관측하였다. 분광 측정에 의한 발광 스펙트럼을 측정한 결과, 500㎚ 부근의 대역 A 발광과 함께, 피크 중심이 235㎚인 자외 발광을 관측하였다. 이 자외 발광은, 다이아몬드의 자유 여기자 발광인 것으로 생각된다. 따라서, 제작한 반도체 다이아몬드는, 다이아몬드 자외선 발광 디바이스인 것도 확인하였다. 또한, 이 반도체 다이아몬드가 다이아몬드 자외선 검출기로서 동작하는 것을 확인하였다.
<실시예6>
도 16a에 도시한 바와 같이, 다이아몬드 {100} 단결정 기판(10) 위에 원주 형상 융기(22)를 형성하고, 그 원주 형상 융기(22) 위에 사각 뿔 형상 융기(24)를 형성하였다. 원주 형상 융기(22) 및 사각 뿔 형상 융기(24)의 형성 방법은, 실시예4와 마찬가지이다. 또한, 본 실시예에서는, 마이크로파 플라즈마 CVD 장치를 사용하여, 사각 뿔 형상 융기(24) 위에 붕소 도핑 다이아몬드층(17)을 형성하였다. 이에 의해, 표면에 복수의 {111}면이 형성된 p형 반도체 다이아몬드 {100} 단결정 기판(13)을 제작하였다. 이들 {111}면과 기판(10)의 기판면이 이루는 각도를 측정한 결과, 55°±3°의 범위 내이었다. 또한, 이 p형 반도체 다이아몬드 {100} 단결정 기판(13) 위에는, 실시예4와 마찬가지의 인 도핑 다이아몬드 합성 조건에서, 인 도핑 다이아몬드층(20)을 형성하였다.
도 16b에 도시한 바와 같이, 실시예4와 마찬가지로, 반응성 이온 에칭에 의해, <111> 성장 섹터(20a)와 <100> 성장 섹터(20b)가, 모두 인 도핑 다이아몬드층(20)의 표면에 노출되도록 하였다.
도 16c에 도시한 바와 같이, 인 도핑 다이아몬드층(20)에 Al 오믹 전극(42)을 형성하였다. 또한, 반응성 이온 에칭에 의해, p형 반도체 다이아몬드 {100} 단결정 기판(13)의 일부를 노출시키고, 그 부분에 Ti/Pt/Au 오믹 전극(43)을 형성하였다. 그리고, 실시예5와 마찬가지로, p형 반도체 다이아몬드 {100} 단결정 기판(13) 및 인 도핑 다이아몬드층(20)의 전압 전류 특성을 측정한 결과, 명확한 정류성이 관측되었다. 이에 의해, pn 접합 구조를 갖는 반도체 다이아몬드(다이아몬드 pn 접합 다이오드)가 제작된 것을 확인하였다. 또한, 실시예5와 마찬가지로, 이 반도체 다이아몬드가 다이아몬드 자외선 발광 디바이스인 것도 확인하였다.
<실시예7>
도 17a에 도시한 바와 같이, 표면 및 측면 방위가 {100}으로 컷트된 다이아몬드 {100} 단결정 기판(10) 위에, 사각형 융기(14)를 형성하고, 그 사각형 융기(14) 위에 삼각 형상 융기(18)를 형성하였다. 사각형 융기(14) 및 삼각 형상 융기(18)의 형성 방법은, 실시예3과 마찬가지이다. 이들 {111}면과 기판(10)의 기판면이 이루는 각도를 측정한 결과 55°±4°의 범위 내이었다. 또한, 삼각 형상 융기(18) 위에는, 실시예3과 동일한 인 도핑 다이아몬드 합성 조건에서, 인 도핑 다이아몬드층(20)을 형성하였다.
도 17b에 도시한 바와 같이, 인 도핑 다이아몬드층(20) 위에는, 실시예5와 동일한 붕소 도핑 다이아몬드 합성 조건에서, 붕소 도핑 다이아몬드층(17)을 형성하였다. 또한, 붕소 도핑 다이아몬드층(17)의 일부를 반응성 이온 에칭에 의해 제거하고, 제거된 부분에 인 도핑 다이아몬드층(20)이 노출되도록 하였다.
도 17c에 도시한 바와 같이, 노출된 인 도핑 다이아몬드층(20)에 Al 오믹 전극(42)을, 붕소 도핑 다이아몬드층(17)에 Ti/Pt/Au 오믹 전극(43)을 형성하였다. 실시예5와 마찬가지로, 인 도핑 다이아몬드층(20) 및 붕소 도핑 다이아몬드층(17)의 전압 전류 특성을 측정한 결과, 명확한 정류성이 관측되었다. 이에 의해, pn 접합 구조를 갖는 반도체 다이아몬드(다이아몬드 pn 접합 다이오드)가 제작된 것을 확인하였다. 또한, 실시예5와 마찬가지로, 이 반도체 다이아몬드는, 다이아몬드 자외선 발광 디바이스인 것도 확인하였다.
<실시예8>
도 18a에 도시한 바와 같이, 표면 및 측면 방위가 {100}으로 컷트된 다이아몬드 {100} 단결정 기판(10) 위에, 원주 형상 융기(22)를 형성하고, 그 원주 형상 융기(22) 위에 사각 뿔 형상 융기(24)를 형성하였다. 원주 형상 융기(22) 및 사각뿔 형상 융기(24)의 형성 방법은, 실시예4와 마찬가지이다. 이들 {111}면과 기판(10)의 기판면이 이루는 각도를 측정한 결과 55°±1°의 범위 내이었다. 또한, 사각 뿔 형상 융기(24) 위에는, 실시예4와 동일한 인 도핑 다이아몬드 합성 조건에서, 인 도핑 다이아몬드층(20)을 형성하였다. 그리고, 실시예4와 마찬가지로, 반응성 이온 에칭에 의해, <111> 성장 섹터(20a)와 <100> 성장 섹터(20b)가, 모두 인 도핑 다이아몬드층(20)의 표면에 노출되도록 하였다.
도 18b에 도시한 바와 같이, 인 도핑 다이아몬드층(20) 위에는, 실시예5와 동일한 붕소 도핑 다이아몬드 합성 조건에서, 붕소 도핑 다이아몬드층(17)을 형성하였다. 또한, 붕소 도핑 다이아몬드층(17)의 일부를 반응성 이온 에칭에 의해 제거하고, 제거된 부분에 인 도핑 다이아몬드층(20)이 노출되도록 하였다.
도 18c에 도시한 바와 같이, 노출된 인 도핑 다이아몬드층(20)에 Al 오믹 전극(42)을, 붕소 도핑 다이아몬드층(17)에 Ti/Pt/Au 오믹 전극(43)을 형성하였다. 실시예5와 마찬가지로, 인 도핑 다이아몬드층(20) 및 붕소 도핑 다이아몬드층(17)의 전압 전류 특성을 측정한 결과, 명확한 정류성이 관측되었다. 이에 의해, pn 접합 구조를 갖는 반도체 다이아몬드(다이아몬드 pn 접합 다이오드)가 제작된 것을 확인하였다. 또한, 실시예5와 마찬가지로, 이 반도체 다이아몬드는, 다이아몬드 자외선 발광 디바이스인 것도 확인하였다.
<실시예9>
도 19a에 도시한 바와 같이, 실시예5와 마찬가지의 방법으로 p형 반도체 다이아몬드 {100} 단결정 기판(13)을 제작하였다. 이 p형 반도체 다이아몬드 {100}단결정 기판(13) 위에는, 도 19b에 도시한 바와 같이, 성장 시간을 1시간으로 한 것 이외에는 실시예3과 동일한 인 도핑 다이아몬드 합성 조건에서, 인 도핑 다이아몬드층(20)을 형성하였다. 또한, 인 도핑 다이아몬드층(20) 위에는, 도 19c에 도시한 바와 같이, 수소 희석 디보란(B2H6; 1000ppm) 유량을 1×10-3l/min(1sccm)으로 한 것 이외에는 실시예5와 동일한 붕소 도핑 다이아몬드 합성 조건에서, 붕소 도핑 다이아몬드층(17a)을 형성하였다.
다음으로, 붕소 도핑 다이아몬드층(17a)의 일부를 반응성 이온 에칭에 의해 제거하고, 제거한 부분에 인 도핑 다이아몬드층(20)을 노출시켰다. 또한, 노출된 인 도핑 다이아몬드층(20)의 일부도 반응성 이온 에칭에 의해 제거하고, 제거한 부분에 p형 반도체 다이아몬드 {100} 단결정 기판(13)을 노출시켰다. 그리고, 도 19d에 도시한 바와 같이, 붕소 도핑 다이아몬드층(17a)에 Ti/Pt/Au 오믹 전극(43a)을, 노출시킨 인 도핑 다이아몬드층(20)에 Al 오믹 전극(42)을, 또한 노출시킨 p형 반도체 다이아몬드 {100} 단결정 기판(13)에 Ti/Pt/Au 오믹 전극(43)을 각각 형성하였다.
p형 반도체 다이아몬드 {100} 단결정 기판(13), 인 도핑 다이아몬드층(20) 및 붕소 도핑 다이아몬드층(17a)의 트랜지스터 특성 측정을 행한 결과, 양호한 트랜지스터 특성이 측정되었다. 이에 의해, pnp 접합 구조를 갖는 반도체 다이아몬드(다이아몬드 트랜지스터)가 제작된 것을 확인하였다.
<실시예10>
도 20a에 도시한 바와 같이, 붕소 도핑 다이아몬드 합성 조건에서의 성장 시간을 1시간으로 한 것 이외에는 실시예7과 마찬가지의 방법으로, 사각형 융기(14) 및 삼각 형상 융기(18)가 형성된 다이아몬드 {100} 단결정 기판(10) 위에 인 도핑 다이아몬드층(20)(제1 n형 다이아몬드 에피택셜층)을 형성하고, 그 인 도핑 다이아몬드층(20) 위에 붕소 도핑 다이아몬드층(17)을 형성하였다. 또한, 도 20b에 도시한 바와 같이, 붕소 도핑 다이아몬드층(17) 위에는, 수소 희석 포스핀(PH3; 1000ppm) 유량을 1×10-2l/min(10sccm)으로 한 것 이외에는 실시예3과 동일한 인 도핑 다이아몬드 합성 조건에서, 인 도핑 다이아몬드층(21)(제2 n형 다이아몬드 에피택셜층)을 형성하였다. 이 인 도핑 다이아몬드층(21)도, <111> 성장 섹터(21a)와 <100> 성장 섹터(21b)로 구성된다.
다음으로, 실시예9와 마찬가지로, 반응성 이온 에칭에 의해, 붕소 도핑 다이아몬드층(17) 및 인 도핑 다이아몬드층(20) 각각의 일부를 노출시켰다. 그리고, 인 도핑 다이아몬드층(20)에 Al 오믹 전극(42a)을, 붕소 도핑 다이아몬드층(17)에 Ti/Pt/Au 오믹 전극(43)을, 또한 인 도핑 다이아몬드층(21)에 Al 오믹 전극(42b)을 각각 형성하였다. 실시예9와 마찬가지로, 트랜지스터 특성을 측정한 결과, 양호한 트랜지스터 특성이 측정되었다. 이에 의해, npn 접합 구조를 갖는 반도체 다이아몬드(다이아몬드 트랜지스터)가 제작된 것이 확인되었다.
<실시예11>
도 21a에 도시한 바와 같이, 표면 및 측면 방위가 {100}으로 컷트된 다이아몬드 {100} 단결정 기판(10) 위에, 사각형 융기(14)를 형성하고, 그 사각형 융기(14) 위에 삼각 형상 융기(18)를 형성하였다. 사각형 융기(14) 및 삼각 형상 융기(18)의 형성 방법은, 실시예3과 마찬가지이다. 이들 {111}면과 기판(10)의 기판면이 이루는 각도를 측정한 결과 55°±2°의 범위 내이었다. 또한, 삼각 형상 융기(18) 위에는, 실시예3과 동일한 인 도핑 다이아몬드 합성 조건에서, 인 도핑 다이아몬드층(20)을 형성하였다.
도 21b에 도시한 바와 같이, 인 도핑 다이아몬드층(20) 위에는, 비도핑 다이아몬드층(19)을 형성하였다. 비도핑 다이아몬드층(19)의 합성 조건은, 수소 가스 유량을 0.50l/min(500sccm), 메탄 가스 유량을 5×10-4l/min(0.5sccm), 압력을 1.3×104Pa, 마이크로파 파워를 320W, 기판 온도를 870℃, 성장 시간을 10분으로 하였다.
또한, 비도핑 다이아몬드층(19) 위에는, 도 21c에 도시한 바와 같이, 실시예5와 동일한 붕소 도핑 다이아몬드 합성 조건에서, 붕소 도핑 다이아몬드층(17)을 형성하였다.
다음으로, 붕소 도핑 다이아몬드층(17) 및 비도핑 다이아몬드층(19)의 일부를 반응성 이온 에칭에 의해 제거하여, 인 도핑 다이아몬드층(20)의 일부를 노출시켰다. 그리고, 인 도핑 다이아몬드층(20)에 Al 오믹 전극(42)을, 붕소 도핑 다이아몬드층(17)에 Ti/Pt/Au 오믹 전극(43)을 각각 형성하였다. 그리고, Ti/Pt/Au 오믹 전극(43)에 직류 전원의 +측을, Al 오믹 전극(42)에 직류 전원의 -측을 접속하여, 전압 전류 특성을 측정하였다.
그 결과, 실시예5와 마찬가지의 명확한 정류성이 관측되며, 이에 의해, pin 접합 구조를 갖는 반도체 다이아몬드(다이아몬드 pin 접합 다이오드)가 제작된 것을 확인하였다. 또한, 이 반도체 다이아몬드가 다이아몬드 자외선 발광 디바이스인 것도 확인하였다. 또한, 이 반도체 다이아몬드가 다이아몬드 자외선 검출기로서 동작하는 것을 확인하였다.
이상 설명한 바와 같이, 본 발명에 따른 n형 반도체 다이아몬드 제조 방법에 따르면 캐리어 밀도가 크고 양질이며, 또한, 대형의 n형 반도체 다이아몬드를 얻을 수 있다.
본 발명에 따른 pn 접합형 반도체 다이아몬드, pnp 접합형 반도체 다이아몬드, npn 접합형 반도체 다이아몬드, 및 pin 접합형 반도체 다이아몬드에서는, 모두 n형 다이아몬드 에피택셜층을 형성하는 면을 다이아몬드의 {111}면으로 하고 있기 때문에, n형 도우펀트를 효율적으로 도핑할 수 있다. 이에 의해, 캐리어 밀도가 크고 양질인 n형 다이아몬드 에피택셜층이 형성된다. 한편, 기판으로서는, 대면적이며 양질의 것이 얻어지는 다이아몬드 {100} 단결정 기판을 이용하고 있기 때문에, 고품질이며 대형의 반도체 다이아몬드를 얻을 수 있다. 이 때문에, 저비용의 반도체 다이아몬드가 실현된다.
본 발명은, n형 반도체 다이아몬드의 제조 방법, n형 반도체 다이아몬드, pn 접합형 반도체 다이아몬드, pnp 접합형 반도체 다이아몬드, npn 접합형 반도체 다이아몬드, 및 pin 접합형 반도체 다이아몬드에 이용할 수 있다.

Claims (22)

  1. 다이아몬드 {100} 단결정 기판을 가공하여, 다이아몬드 {111}면을 형성하는 공정과,
    상기 다이아몬드 {111}면 위에 n형 도우펀트를 도핑하면서 다이아몬드를 에피택셜 성장시켜 n형 다이아몬드 에피택셜층을 형성하는 공정
    을 갖는 것을 특징으로 하는 n형 반도체 다이아몬드 제조 방법.
  2. 제1항에 있어서,
    상기 다이아몬드 {100} 단결정 기판을 가공함으로써, 단면이 삼각 형상으로 한 방향으로 연장되는 다이아몬드의 삼각 형상 융기를 형성하고,
    상기 삼각 형상 융기의 표면이 상기 다이아몬드 {111}면인 것을 특징으로 하는 n형 반도체 다이아몬드 제조 방법.
  3. 제2항에 있어서,
    상기 삼각 형상 융기는,
    상기 다이아몬드 {100} 단결정 기판의 표층부를 가공함으로써, 단면이 직사각형으로 한 방향으로 연장되는 다이아몬드의 사각형 융기를 형성한 후,
    상기 사각형 융기 위에 다이아몬드를 성장시킴으로써 형성하는 것을 특징으로 하는 n형 반도체 다이아몬드 제조 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 n형 다이아몬드 에피택셜층의 표층을 상기 삼각 형상 융기의 꼭대기부까지 제거하는 공정을 더 갖는 것을 특징으로 하는 n형 반도체 다이아몬드 제조 방법.
  5. 제2항 또는 제3항에 있어서,
    상기 n형 다이아몬드 에피택셜층의 표층을 {100} 단결정 기판과 평행한 면으로 하는 공정을 더 갖는 것을 특징으로 하는 n형 반도체 다이아몬드 제조 방법.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서,
    상기 사각형 융기는, 상기 다이아몬드 {100} 단결정 기판에 대하여, 화학 기상 합성 또는 에칭 가공을 실시함으로써 형성하는 것을 특징으로 하는 n형 반도체 다이아몬드 제조 방법.
  7. 제2항 내지 제6항 중 어느 한 항에 있어서,
    상기 삼각 형상 융기는, 복수 존재하고, 각 상기 삼각 형상 융기는, 연장 방향과 직행하는 방향으로 간극없이 병렬되어 있는 것을 특징으로 하는 n형 반도체 다이아몬드 제조 방법.
  8. 제1항에 있어서,
    상기 다이아몬드 {100} 단결정 기판을 가공함으로써, 사각 뿔 형상을 이루는 다이아몬드의 사각 뿔 형상 융기 또는 오목부를 형성하고,
    상기 사각 뿔 형상 융기 또는 오목부의 각 측면이 상기 다이아몬드 {111}면인 것을 특징으로 하는 n형 반도체 다이아몬드 제조 방법.
  9. 제8항에 있어서,
    상기 사각 뿔 형상 융기 또는 오목부는,
    상기 다이아몬드 {100} 단결정 기판의 표층부를 가공함으로써, 다이아몬드의 주상 융기 또는 오목부를 형성한 후,
    상기 주상 융기 또는 오목부에 다이아몬드를 성장시킴으로써 형성하는 것을 특징으로 하는 n형 반도체 다이아몬드 제조 방법.
  10. 제8항 또는 제9항에 있어서,
    상기 n형 다이아몬드 에피택셜층의 표층을 상기 사각 뿔 형상 융기의 꼭대기부까지 제거하는 공정을 더 갖는 것을 특징으로 하는 n형 반도체 다이아몬드 제조 방법.
  11. 제8항 또는 제9항에 있어서,
    상기 n형 다이아몬드 에피택셜층의 표층을 {100} 단결정 기판과 평행한 면으로 하는 공정을 더 갖는 것을 특징으로 하는 n형 반도체 다이아몬드 제조 방법.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서,
    상기 주상 융기 또는 오목부는, 상기 다이아몬드 {100} 단결정 기판에 대하여, 화학 기상 합성 또는 에칭 가공을 실시함으로써 형성하는 것을 특징으로 하는 n형 반도체 다이아몬드 제조 방법.
  13. 제8항 내지 제12항 중 어느 한 항에 있어서,
    상기 사각 뿔 형상 융기 또는 오목부는, 복수 존재하고, 각 상기 사각 뿔 형상 융기 또는 오목부는, 인접하는 상기 사각 뿔 형상 융기 또는 오목부와 저변 혹은 상변이 접하도록 행렬 형상으로 배열되어 있는 것을 특징으로 하는 n형 반도체 다이아몬드 제조 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 n형 도우펀트는, Ia족 원소, Vb족 원소, VIb족 원소, 또는 VIIb족 원소 중 적어도 1개를 포함하는 것을 특징으로 하는 n형 반도체 다이아몬드 제조 방법.
  15. 다이아몬드 {100} 단결정 기판 위에 형성된 다이아몬드 {111}면 위에, n형 도우펀트가 도핑된 n형 다이아몬드 에피택셜층이 형성되어 있는 것을 특징으로 하는 n형 반도체 다이아몬드.
  16. 제15항에 있어서,
    상기 다이아몬드 {111}면은, 복수 형성되어 있는 것을 특징으로 하는 n형 반도체 다이아몬드.
  17. p형 반도체 다이아몬드 {100} 단결정 기판 위에 형성된 복수의 다이아몬드 {111}면 위에, n형 도우펀트가 도핑된 n형 다이아몬드 에피택셜층이 형성되어 있는 것을 특징으로 하는 pn 접합형 반도체 다이아몬드.
  18. 다이아몬드 {100} 단결정 기판 위에 형성된 복수의 다이아몬드 {111}면 위에, n형 도우펀트가 도핑된 n형 다이아몬드 에피택셜층이 형성되며,
    상기 n형 다이아몬드 에피택셜층 위에, p형 도우펀트가 도핑된 p형 다이아몬드 에피택셜층이 형성되어 있는 것을 특징으로 하는 pn 접합형 반도체 다이아몬드.
  19. p형 반도체 다이아몬드 {100} 단결정 기판 위에 형성된 복수의 다이아몬드 {111}면 위에, n형 도우펀트가 도핑된 n형 다이아몬드 에피택셜층이 형성되며,
    상기 n형 다이아몬드 에피택셜층 위에, p형 도우펀트가 도핑된 p형 다이아몬드 에피택셜층이 형성되어 있는 것을 특징으로 하는 pnp 접합형 반도체 다이아몬드.
  20. 다이아몬드 {100} 단결정 기판 위에 형성된 복수의 다이아몬드 {111}면 위에, n형 도우펀트가 도핑된 제1 n형 다이아몬드 에피택셜층이 형성되며,
    상기 제1 n형 다이아몬드 에피택셜층 위에, p형 도우펀트가 도핑된 p형 다이아몬드 에피택셜층이 형성되며,
    상기 p형 다이아몬드 에피택셜층 위에, n형 도우펀트가 도핑된 제2 n형 다이아몬드 에피택셜층이 형성되어 있는 것을 특징으로 하는 npn 접합형 반도체 다이아몬드.
  21. p형 반도체 다이아몬드 {100} 단결정 기판 위에 형성된 복수의 다이아몬드 {111}면 위에, 비도핑 다이아몬드층이 형성되며,
    상기 비도핑 다이아몬드층 위에, n형 도우펀트가 도핑된 n형 다이아몬드 에피택셜층이 형성되어 있는 것을 특징으로 하는 pin 접합형 반도체 다이아몬드.
  22. 다이아몬드 {100} 단결정 기판 위에 형성된 복수의 다이아몬드 {111}면 위에, n형 도우펀트가 도핑된 n형 다이아몬드 에피택셜층이 형성되며,
    상기 n형 다이아몬드 에피택셜층 위에, 비도핑 다이아몬드층이 형성되며,
    상기 비도핑 다이아몬드층 위에, p형 도우펀트가 도핑된 p형 다이아몬드 에피택셜층이 형성되어 있는 것을 특징으로 하는 pin 접합형 반도체 다이아몬드.
KR1020047020487A 2002-06-18 2003-06-18 ｎ형 반도체 다이아몬드 제조 방법 및 반도체 다이아몬드 KR100933847B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00177647 2002-06-18
JP2002177647 2002-06-18
JP2003099601 2003-04-02
JPJP-P-2003-00099601 2003-04-02
PCT/JP2003/007717 WO2003106743A1 (ja) 2002-06-01 2003-06-18 ｎ型半導体ダイヤモンド製造方法及び半導体ダイヤモンド

Publications (2)

Publication Number Publication Date
KR20050013212A true KR20050013212A (ko) 2005-02-03
KR100933847B1 KR100933847B1 (ko) 2009-12-24

Family

ID=29738439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047020487A KR100933847B1 (ko) 2002-06-18 2003-06-18 ｎ형 반도체 다이아몬드 제조 방법 및 반도체 다이아몬드

Country Status (11)

Country Link
US (2) US7172957B2 (ko)
EP (1) EP1536043B1 (ko)
JP (1) JP4218639B2 (ko)
KR (1) KR100933847B1 (ko)
CN (1) CN1331235C (ko)
AU (1) AU2003242456A1 (ko)
CA (1) CA2493318A1 (ko)
DE (1) DE60336238D1 (ko)
HK (1) HK1074859A1 (ko)
TW (1) TW200414309A (ko)
WO (1) WO2003106743A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190129047A (ko) * 2017-03-22 2019-11-19 에빈스 테크놀로지 리미티드 다이아몬드 반도체 장치

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3953921B2 (ja) * 2002-09-10 2007-08-08 日本プレーテック株式会社 ダイヤモンドｑｃｍの作製方法及びそのダイヤモンドｑｃｍ
US7623935B2 (en) * 2003-12-31 2009-11-24 University Of Southern California Method for electrochemically fabricating three-dimensional structures including pseudo-rasterization of data
US7430731B2 (en) * 2003-12-31 2008-09-30 University Of Southern California Method for electrochemically fabricating three-dimensional structures including pseudo-rasterization of data
US7481879B2 (en) * 2004-01-16 2009-01-27 Sumitomo Electric Industries, Ltd. Diamond single crystal substrate manufacturing method and diamond single crystal substrate
WO2006082746A1 (ja) * 2005-02-03 2006-08-10 National Institute Of Advanced Industrial Science And Technology リン原子がドープされたn型(100)面方位ダイヤモンド半導体単結晶膜及びその製造方法
JP4604172B2 (ja) * 2005-02-22 2010-12-22 独立行政法人物質・材料研究機構 ｎ型半導体ダイヤモンド薄膜の合成法
JP4822167B2 (ja) * 2005-04-20 2011-11-24 住友電気工業株式会社 ダイヤモンド半導体の製造方法及びダイヤモンド半導体
JP4845086B2 (ja) * 2005-05-27 2011-12-28 独立行政法人産業技術総合研究所 ｐ型表面伝導性酸素終端（１１１）ダイヤモンドの製造方法及び高周波・高出力デバイス
JP4868295B2 (ja) * 2005-06-17 2012-02-01 住友電気工業株式会社 ダイヤモンド電子放射陰極、電子放射源、電子顕微鏡及び電子ビーム露光機
JP4340776B2 (ja) * 2005-06-28 2009-10-07 独立行政法人産業技術総合研究所 炭素終端構造のダイヤモンド電子源及びその製造方法
JP4103961B2 (ja) * 2005-09-28 2008-06-18 独立行政法人産業技術総合研究所 電子放出電圧を著しく低減した電子源及びその製造方法
JP4446065B2 (ja) * 2006-05-11 2010-04-07 独立行政法人産業技術総合研究所 ダイヤモンド表面上の原子的平坦面の選択的形成方法、そのダイヤモンド基板及びこれを用いた半導体素子
JP5082752B2 (ja) 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
JP5725713B2 (ja) 2007-01-22 2015-05-27 ダイアモンド マイクロウェーブ デバイセズ リミテッド 表面を含むダイヤモンド電子デバイス及びそれらの製造方法
JP5344484B2 (ja) * 2007-04-27 2013-11-20 独立行政法人産業技術総合研究所 ダイヤモンド半導体素子におけるショットキー電極及びその製造方法
US7799600B2 (en) * 2007-05-31 2010-09-21 Chien-Min Sung Doped diamond LED devices and associated methods
WO2009073866A1 (en) * 2007-12-07 2009-06-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Gate after diamond transistor
US8624263B2 (en) 2008-04-17 2014-01-07 National Institute Of Advanced Industrial Science And Technology Diamond semiconductor device and method of manufacturing the same
JP5419101B2 (ja) * 2008-07-01 2014-02-19 独立行政法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法
US9277792B2 (en) 2010-08-24 2016-03-08 Board Of Trustees Of Michigan State University Multicolored single crystal diamond gemstones and methods for forming the same
WO2012030897A1 (en) 2010-09-02 2012-03-08 Board Of Trustees Michigan State University N-doped single crystal diamond substrates and methods therefor
US8698161B2 (en) * 2010-12-17 2014-04-15 Raytheon Company Semiconductor structures having directly bonded diamond heat sinks and methods for making such structures
JP5346052B2 (ja) * 2011-03-09 2013-11-20 日本電信電話株式会社 ダイヤモンド薄膜及びその製造方法
US8852998B1 (en) 2011-08-30 2014-10-07 Sandia Corporation Method to fabricate micro and nano diamond devices
JP5537525B2 (ja) * 2011-09-26 2014-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
EP2771912A4 (en) 2011-10-28 2015-07-01 Hewlett Packard Development Co DEVICES COMPRISING A DIAMOND LAYER
US8933462B2 (en) * 2011-12-21 2015-01-13 Akhan Semiconductor, Inc. Method of fabricating diamond semiconductor and diamond semiconductor formed according to the method
JP5842761B2 (ja) * 2012-08-07 2016-01-13 信越化学工業株式会社 ダイヤモンドの製造方法及び直流プラズマｃｖｄ装置
JP5967572B2 (ja) 2012-08-17 2016-08-10 国立研究開発法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法
US9142643B2 (en) * 2012-11-15 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming epitaxial feature
CN103103609B (zh) * 2013-03-05 2015-08-19 三门峡纵横超硬材料有限公司 N型金刚石半导体单晶及其生产方法
JP6139340B2 (ja) 2013-09-03 2017-05-31 株式会社東芝 半導体装置およびその製造方法
DE102015200692B4 (de) * 2015-01-19 2018-10-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Epitaktische Diamantschicht und Verfahren zu ihrer Herstellung
CN104975343B (zh) * 2015-06-04 2017-08-25 哈尔滨工业大学 利用氢等离子体多次刻蚀/退火循环工艺提高金刚石籽晶质量的方法
US10320147B2 (en) * 2015-09-08 2019-06-11 Sharp Kabushiki Kaisha Wavelength conversion member and light emitting device
AT517693B1 (de) * 2015-11-11 2017-04-15 Zkw Group Gmbh Konverter für Leuchtvorrichtungen
US20200355857A1 (en) * 2017-08-30 2020-11-12 Ecole Polytechnique Federale De Lausanne Single crystalline diamond defractive optical elements and method of fabricating the same
JP6817917B2 (ja) 2017-09-07 2021-01-20 株式会社東芝 ダイヤモンド半導体素子
US10818778B2 (en) * 2017-11-27 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Heterogeneous semiconductor device substrates with high quality epitaxy
CN108321271A (zh) * 2018-03-06 2018-07-24 西安交通大学 一种准垂直结构p-金刚石/i-SiC/n-金刚石LED及其制作方法
CN108321262A (zh) * 2018-03-06 2018-07-24 西安交通大学 一种垂直结构p-金刚石/i-SiC/n-金刚石LED及其制作方法
TW201947068A (zh) 2018-05-08 2019-12-16 美商Ｍ7Ｄ公司 在單晶金剛石基質中包含多重cvd成長、小晶粒金剛石的金剛石材料
JP7159080B2 (ja) * 2018-05-10 2022-10-24 株式会社東芝 積層体および半導体装置
US10847364B2 (en) * 2018-05-10 2020-11-24 Kabushiki Kaisha Toshiba Laminated body and semiconductor device
CN110600554B (zh) * 2019-09-20 2021-06-04 西安交通大学 一种（100）晶向金刚石n-i-p结二极管及其制备方法
JP7136374B1 (ja) 2022-01-12 2022-09-13 信越半導体株式会社 マイクロｌｅｄ構造体を有するウェーハ、マイクロｌｅｄ構造体を有するウェーハの製造方法およびマイクロｌｅｄ構造体を有する接合型半導体ウェーハの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4482422A (en) * 1982-02-26 1984-11-13 Rca Corporation Method for growing a low defect monocrystalline layer on a mask
JP2671259B2 (ja) * 1988-03-28 1997-10-29 住友電気工業株式会社 ショットキー接合半導体装置
JPH06103757B2 (ja) * 1989-06-22 1994-12-14 株式会社半導体エネルギー研究所 ダイヤモンド電子装置
JPH04139077A (ja) 1990-09-28 1992-05-13 Kobe Steel Ltd Ｐ型ダイヤモンド―ｎ型立方晶窒化硼素接合体の製造方法
ATE252342T1 (de) * 1991-12-20 2003-11-15 Fisher & Paykel Appliances Ltd Geschirrspülmaschine
JP3344441B2 (ja) * 1994-03-25 2002-11-11 住友電気工業株式会社 表面弾性波素子
KR0128680B1 (ko) * 1995-02-25 1998-04-02 김은영 단결정 다이아몬드막의 단계별 성장 방법
JPH09309794A (ja) * 1996-05-24 1997-12-02 Sumitomo Electric Ind Ltd ダイヤモンド膜およびその合成方法
JP3949192B2 (ja) 1996-06-20 2007-07-25 株式会社神戸製鋼所 ダイヤモンド半導体装置の製造方法
JP3051912B2 (ja) 1996-09-03 2000-06-12 科学技術庁無機材質研究所長 リンドープダイヤモンドの合成法
JP3903577B2 (ja) * 1997-03-10 2007-04-11 住友電気工業株式会社 電子放出素子用ダイヤモンド部材、その製造方法及び電子デバイス
US6184611B1 (en) * 1997-03-10 2001-02-06 Sumitomo Electric Industries, Ltd. Electron-emitting element
KR100525792B1 (ko) 1999-03-26 2005-11-03 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 ｎ형 반도체 다이아몬드 및 그 제조 방법
US6680900B1 (en) * 1999-06-04 2004-01-20 Ricoh Company, Ltd. Optical-pickup slider, manufacturing method thereof, probe and manufacturing method thereof, and probe array and manufacturing method thereof
JP4002955B2 (ja) 1999-06-21 2007-11-07 独立行政法人科学技術振興機構 ダイヤモンド半導体デバイスの製造方法
JP4792625B2 (ja) 2000-08-31 2011-10-12 住友電気工業株式会社 電子放出素子の製造方法及び電子デバイス
US6696195B2 (en) * 2001-08-09 2004-02-24 Motorola, Inc. Direct methanol fuel cell including a water recovery and recirculation system and method of fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190129047A (ko) * 2017-03-22 2019-11-19 에빈스 테크놀로지 리미티드 다이아몬드 반도체 장치

Also Published As

Publication number Publication date
JP4218639B2 (ja) 2009-02-04
EP1536043B1 (en) 2011-03-02
CA2493318A1 (en) 2003-12-24
EP1536043A4 (en) 2008-04-30
KR100933847B1 (ko) 2009-12-24
TWI300955B (ko) 2008-09-11
US20070111498A1 (en) 2007-05-17
EP1536043A1 (en) 2005-06-01
CN1662681A (zh) 2005-08-31
US7476895B2 (en) 2009-01-13
TW200414309A (en) 2004-08-01
WO2003106743A1 (ja) 2003-12-24
US20050202665A1 (en) 2005-09-15
US7172957B2 (en) 2007-02-06
JPWO2003106743A1 (ja) 2005-10-13
DE60336238D1 (de) 2011-04-14
AU2003242456A1 (en) 2003-12-31
CN1331235C (zh) 2007-08-08
HK1074859A1 (en) 2005-11-25

Similar Documents

Publication Publication Date Title
KR100933847B1 (ko) ｎ형 반도체 다이아몬드 제조 방법 및 반도체 다이아몬드
CN104813489B (zh) 发光二极管及其制造方法
CN103872201B (zh) 磊晶晶圆、制造磊晶晶圆的方法和分离基板的方法
CN102330151A (zh) 发光器件制造方法
KR20090027026A (ko) 나노막대를 포함하는 나노디바이스 및 그 제조 방법
CN101155949A (zh) 金刚石上的氮化镓发光装置
CN101604665A (zh) 用于氮化物基膜以及其制造的掩埋接触器件
CN101345221A (zh) GaN衬底、带外延层的衬底、半导体器件及GaN衬底制造方法
US8624263B2 (en) Diamond semiconductor device and method of manufacturing the same
CN101635328A (zh) 发光二极管及其形成方法
CN104465929A (zh) 内嵌有源层的三族氮化物微纳发光器件及制备方法
WO2019100064A1 (en) Semipolar and nonpolar light-emitting devices
CN101350333A (zh) GaN衬底、带外延层的衬底、半导体器件及GaN衬底制造方法
JP5717150B2 (ja) ダイヤモンド半導体装置及びその製造方法
CN107078186A (zh) 具有三维半导体元件的光电设备
JP2002231996A (ja) ダイヤモンド紫外光発光素子
CN113823714B (zh) GaN基Micro-LED结构的制作方法及GaN基Micro-LED阵列
US8933434B2 (en) Elemental semiconductor material contact for GaN-based light emitting diodes
US20050186435A1 (en) Light emitting device and method for manufacturing the same
US20190368070A1 (en) Method for producing homoepitaxial diamond layers
JP4140487B2 (ja) ｎ型半導体ダイヤモンド及びその製造方法
CN110473943A (zh) 发光二极管元件、以及发光二极管元件的制造方法
CN102117866B (zh) 半导体晶片及半导体装置以及制作半导体晶片及装置的方法
TWI415300B (zh) 半導體晶圓及半導體裝置及製造半導體晶圓及裝置之方法
CN113745351A (zh) 一种硅衬底上3c碳化硅二极管器件结构及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee