JP3949192B2 - ダイヤモンド半導体装置の製造方法 - Google Patents
ダイヤモンド半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3949192B2 JP3949192B2 JP16033996A JP16033996A JP3949192B2 JP 3949192 B2 JP3949192 B2 JP 3949192B2 JP 16033996 A JP16033996 A JP 16033996A JP 16033996 A JP16033996 A JP 16033996A JP 3949192 B2 JP3949192 B2 JP 3949192B2
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- layer
- nitrogen
- ion implantation
- diamond layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は高温電子素子、大電力電子素子及び高集積回路等が形成されるダイヤモンド半導体装置の製造方法に関し、特に、素子間を完全に絶縁化することができるダイヤモンド半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ダイヤモンドはバンドギャップが５．５ｅＶと大きいと共に、絶縁破壊電界が高く、熱伝導率も従来の半導体材料と比較して高いので、高温下又は放射線下等の過酷な環境下においても動作する電子デバイスとして期待されている。また、電子及び正孔の移動度が共に高いと共にキャリアの飽和速度が高く、低誘電率であるため、高周波電子デバイスとしても期待されている。
【０００３】
上述したように、ダイヤモンドは大きな可能性を有しているため、１９８０年代の後半より、ダイヤモンド電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）についての研究開発が盛んに実施されており、高温及び高周波領域における特性の評価も進められている。
【０００４】
そこで、このようなダイヤモンドＦＥＴの特性を利用して、複数個のダイヤモンドＦＥＴを接続した論理回路の作製が提案されており、ダイヤモンド集積回路素子への展開が始まっている（外園等、第９回ダイヤモンドシンポジウム講演要旨集、p.136 及び伊藤等、第９回ダイヤモンドシンポジウム講演要旨集、p.138 ）。これは、表面伝導層を使用した金属／半導体接合（MEtal Semiconductor：ＭＥＳ ）ＦＥＴを複数個接続することにより、ＮＯＴ、ＮＡＮＤ、ＮＯＲ及びＲＳフリップフロップ回路等のダイヤモンド集積回路を作製したものである。
【０００５】
ダイヤモンドの表面伝導層は、水素プラズマ処理等の水素化によって形成することができるが、このような表面伝導層は、大気中で３５０℃以上の温度では消失することが明らかになっている。元来、ダイヤモンドＦＥＴの適用が期待されている高温電子デバイス、大電力電子デバイス及び高集積回路等を形成する場合、動作雰囲気は高温であるか、又は大量の発熱を伴うので、このように熱的に不安定な表面伝導層を半導体層として使用することは困難である。
【０００６】
また、水素化によって表面伝導層を形成する場合、ドーピング濃度及び膜厚を制御することは不可能であり、各素子に必要となるダイヤモンド半導体層のドーピング濃度及び膜厚を任意に得ることはできない。従って、ダイヤモンド層を有する半導体基板を使用して、高温、大電力及び高集積電子デバイスを作製する場合には、Ｂをドープしたｐ型半導体ダイヤモンドを使用する必要がある。
【０００７】
ところで、水素化によって表面伝導層が形成されたダイヤモンド集積回路においては、その作製工程でＡｒ+イオンを注入し、ダイヤモンドＦＥＴの表面伝導層の伝導起源である水素をダイヤモンド内から離脱させて絶縁化することにより、ダイヤモンド電子デバイス間を素子分離することができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述の方法でＡｒ+イオンを注入すると、イオン注入による加熱効果によって表面伝導層の水素を熱的に離脱させ、表面伝導層を消失させることはできるが、Ｂをドープしたダイヤモンド電子デバイス間を素子分離することはできないという問題点がある。これは、ダイヤモンド中に注入されたＡｒは正孔のトラップとしては働かないからである。
【０００９】
また、ダイヤモンド半導体層にＡｒ+イオンを注入すると、Ａｒの重量が重いために、イオン衝撃を受けたダイヤモンド表面は、グラファイト化して導電性が付与される。従って、このグラファイト層を除去しない限り、完全にダイヤモンド電子デバイス間を素子分離することは不可能である。
【００１０】
本発明はかかる問題点に鑑みてなされたものであって、高温電子素子、大電力電子素子及び高集積回路に適用されるＢが導入された半導体ダイヤモンド層であっても、その電子デバイス間を完全に素子分離することができ、これにより、同一基板上に複数の素子領域を形成する場合に、素子同士の干渉による誤動作の発生を防止することができるダイヤモンド半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明に係るダイヤモンド半導体装置の製造方法は、Ｂが導入されたｐ型半導体ダイヤモンド層からなる電子素子領域間に、１×１０１４乃至１×１０２１ｃｍ−３の原子濃度で窒素をイオン注入により導入することにより絶縁領域を形成し、前記イオン注入の後、真空中において８００℃以上の温度で１分間以上の熱処理を施し、更に、前記イオン注入により生成されたダイヤモンド層表面の非ダイヤモンド層を除去することを特徴とする。
【００１３】
また、前記非ダイヤモンド層は、酸素含有雰囲気下において５００℃以上の温度で熱処理するか、酸洗浄するか、又は酸素プラズマ処理することにより除去することができる。
【００１４】
【発明の実施の形態】
１対のＢドープｐ型半導体ダイヤモンド層が１乃至数μｍの距離で隔絶されて形成されているとき、この２つのｐ型半導体ダイヤモンド層に挟まれた数μｍの領域が絶縁性ダイヤモンドであっても、これらの半導体ダイヤモンド層間に電圧を印加すると、電流が流れて絶縁性を維持することはできない。これは、以下に示す理由による。
【００１５】
図１は２つのＢドープ半導体ダイヤモンド層とそれに挟まれた絶縁性のアンドープダイヤモンド層とのエネルギーバンドを示す模式図である。図１（ａ）に示すように、２つの半導体ダイヤモンド層に電圧が印加されていない場合、アンドープ層は、Ｂドープ層内の正孔に対して障壁になっており、両者の間には正孔の移動が起こらないので、電流は流れない。
【００１６】
しかしながら、図１（ｂ）に示すように、両者の間に電圧を印加すると、Ｂドープダイヤモンド層とアンドープダイヤモンド層とはホモ接合になっており、価電子帯の不連続がないので、電界によってＢドープダイヤモンド層内の正孔はアンドープダイヤモンド層の領域に注入される。そして、この正孔は反対側のＢドープダイヤモンド層まで到達するので、電流が流れる。これを空間電荷制限電流といい、その電流密度Ｊは下記数式１により算出することができる。
【００１７】
【数１】
Ｊ＝（９／８）με（Ｖ2／Ｌ3）
Ｊ：電流密度（Ａ／ｃｍ2）
μ：移動度（ｃｍ2／Ｖ・ｓ）
ε：物質の誘電率（Ｆ／ｃｍ）
Ｖ：印加電圧（Ｖ）
Ｌ：電流が流れる領域の厚さ（ｃｍ）。
【００１８】
例えば、ダイヤモンド中の正孔の移動度を１６００（ｃｍ2／Ｖ・ｓ）、比誘電率を５．７（即ち、誘電率ε＝５．７×８．８５×１０-14（Ｆ／ｃｍ））、Ｂドープ半導体層間のアンドープダイヤモンド層の厚さを０．５（μｍ）、印加電圧を１Ｖとすると、７．２７×１０3（Ａ／ｃｍ2）の空間電荷制限電流による漏れ電流（リーク電流）が発生する。この電流密度の値は、漏れ電流としては決して無視することができない電流量であり、素子同士の干渉による誤動作が発生する原因になる。
【００１９】
従って、素子同士を完全に分離して誤動作を防止するためには、アンドープダイヤモンド領域に正孔のトラップを意図的に導入し、空間電荷制限電流による漏れ電流を抑制する必要がある。ダイヤモンド半導体中において、窒素はドナーとして働き、この窒素がアクセプタとして働くＢを補償する作用を有することは、これまでより明らかとなっていた。そこで、本願発明者等は、ダイヤモンド内に導入された窒素が、ダイヤモンド価電子帯を通過する正孔のトラップとして作用することを見い出した。注入によって、正孔がＢドープ半導体ダイヤモンド層側から窒素を含有する領域に流れ込んできた場合、トラップとして作用する窒素はその正孔を捕獲するので、ダイヤモンド半導体層を素子分離することができる。
【００２０】
通常、半導体層として使用されるＢドープ半導体ダイヤモンド層のドーピング濃度は１×１０17ｃｍ-3以上であり、室温における活性化率は０．１％程度であるため、最も低い正孔のキャリア濃度としては、１×１０14ｃｍ-3と考えることができる。そこで、素子分離領域に１×１０14ｃｍ-3未満の原子濃度で窒素を導入しても、この領域は正孔を完全に捕獲できるトラップとして作用することができない。一方、ダイヤモンド中に１×１０21ｃｍ-3の原子濃度を超えて窒素を導入すると、このダイヤモンド層はグラファイト化されてしまい、ダイヤモンドとして存在することができなくなる。従って、ダイヤモンド中の素子領域間に導入する窒素の原子濃度は、１×１０14乃至１×１０21ｃｍ-3とする。
【００２１】
また、ダイヤモンド半導体層を素子分離するための絶縁領域は、ある特定の領域に形成する必要があるため、ダイヤモンド内に窒素を導入する方法としては、イオン注入法を使用することが好ましい。イオン注入法によると、適当なマスク材を使用することによって微細な領域に窒素を導入することが可能になると共に、加速エネルギー、ドーズ量（注入量）を制御することにより、ダイヤモンド内の窒素の原子密度及び深さ方向プロファイルを任意に設定することができる。また、加速エネルギー及び注入量を変化させて複数回のイオン注入を実施することにより、均一な濃度を有する窒素ドープダイヤモンド領域を形成することもできる。
【００２２】
更に、イオン注入後に、ダイヤモンド層に対して真空中で高温熱処理を施すと、窒素イオン注入により発生したダイヤモンド層表面の欠陥を除去することができると共に、窒素を格子置換位置に移動させることができ、これにより、トラップとして作用する窒素の割合を増加させることができる。この熱処理の温度が８００℃未満であるか、又は熱処理時間が１分間未満であると、窒素を正孔のトラップとして十分に作用させることができなくなる。従って、イオン注入により窒素をダイヤモンド層に導入する場合、このイオン注入後に、真空中において８００℃以上の温度で１分間以上の高温熱処理を実施することが好ましい。
【００２３】
更にまた、イオン注入による方法を使用すると、イオンの衝撃によって発生したダイヤモンド表面近傍のグラファイト層（非ダイヤモンド層）は導電性を有するので、ダイヤモンド層内の素子領域を分離するためには、このグラファイト層を除去することが望ましい。しかし、Ｎの場合はＡｒよりも軽いので、そのイオン衝撃は少なく、グラファイト層の形成は少ない。ダイヤモンド表面に発生したグラファイト層は、酸化雰囲気下における５００℃以上の温度での熱処理、酸洗浄又は酸素プラズマ処理を実施すると、除去することができる。
【００２４】
このように、本発明においては、素子領域間を完全に絶縁することができるので、ダイヤモンドトランジスタ回路、ダイヤモンドトランジスタとダイヤモンドセンサとの集積回路、ダイヤモンドダイオードによる論理回路及びダイヤモンド発光ダイオードアレイ等を半導体ダイヤモンド層を有する１つの基板上に大量に形成することができ、素子同士の干渉による誤動作が発生することはない。
【００２５】
【実施例】
以下、本発明の実施例方法により半導体ダイヤモンド層を素子分離した結果について説明する。
【００２６】
図２は本実施例において使用した単結晶ダイヤモンド層へのＢ+イオンの注入領域の形状及びサイズを示す平面図である。本実施例においては、例えば、４ｍｍ×４ｍｍの単結晶（００１）絶縁性ダイヤモンド層（Type Ia）１に、１ｍｍ×０．５ｍｍの１対の長方形の素子領域２ａ及び２ｂにＢ+イオンを注入した。なお、素子領域２ａと素子領域２ｂとの距離を０．５μｍとし、イオン注入時の加速電圧を６０ｋＶ、ドーズ量（注入量）を４×１０16ｃｍ-2とした。また、イオン注入のマスクとしては、フォトリソグラフィにより形成した金（Ａｕ）のマスクを使用した。
【００２７】
次に、Ａｕマスクを除去した後、Ｂをアクセプタとして活性化させるために、真空中において１０００℃の温度で１時間の熱処理を実施した。次いで、イオン注入のダメージにより発生したグラファイト層を除去するために、大気中において、５００℃の温度で５分間の熱処理を実施した。このとき、ダイヤモンド中のＢの原子密度を二次イオン質量分析（Secondary Ion Mass Spectroscopy：ＳＩＭＳ）により測定すると、表層部において、１×１０20ｃｍ-3のＢが検出された。
【００２８】
その後、Ｂ+イオンが注入された領域（素子領域２ａ及び２ｂ）をＡｕマスクで被覆し、Ｂ+イオンが注入された領域を除く領域にＮ+イオンをイオン注入することにより、絶縁領域を形成した。このときのイオン注入の加速電圧は６０ｋＶに固定し、ドーズ量（注入量）を変化させて原子密度が異なる絶縁領域を有する試料を形成した。そして、イオン注入を施した試料に対しては、真空中において、８００℃の温度で１０分間の熱処理を施した後、更に、大気中において５００℃の温度で５分間の酸化処理を実施して、イオン注入により発生したダイヤモンド層表面のグラファイト層を除去した。各試料の窒素のドーズ量と、グラファイト層の除去後にＳＩＭＳにより測定したダイヤモンド層表面の窒素の原子密度とを下記表１に示す。但し、試料Ｎｏ．４は窒素イオンを注入しなかったものである。
【００２９】
【表１】
【００３０】
その後、スパッタリング蒸着により、Ｂドープ半導体ダイヤモンド層（素子領域２ａ及び２ｂ）上にＡｕ／Ｔｉ積層電極を作製し、電流−電圧（Ｉ−Ｖ）特性を測定した。
【００３１】
図３は縦軸に電流をとり、横軸に電圧をとって、各試料の素子領域間の電流−電圧特性を対数値で示すグラフ図である。グラフ中の数字は、試料のＮｏ．を示している。図３に示すように、窒素が全く導入されていない試料Ｎｏ．４、ダイヤモンド層表層部の窒素の原子密度が４×１０19ｃｍ-3以下である試料Ｎｏ．２及び３を比較すると、窒素の原子濃度を高くするに従って、初めて漏れ電流が発生するときの電圧値も高くなっている。即ち、高電圧を印加すると、素子領域間を電流が流れてしまう。
【００３２】
しかしながら、窒素の原子密度を５×１０20ｃｍ-3とすると、高電圧の印加によっても、素子領域間に漏れ電流が発生しなかった。このように、適切な濃度で窒素をダイヤモンド中に導入すると、素子領域間が完全に素子分離された優れた特性を有する半導体装置を製造することができる。
【００３３】
次いで、試料Ｎｏ．１と同様の条件で、Ｂドープ半導体ダイヤモンド層（素子領域）を形成すると共に、この素子領域間に窒素イオンを注入して、絶縁領域を形成した。そして、このような３枚の試料に対して、下記表２に示す３種類のイオン注入後の処理を実施した。
【００３４】
【表２】
【００３５】
これらの熱処理及び酸化処理等の後、スパッタリング蒸着により、Ｂドープ半導体ダイヤモンド層（素子領域）上にＡｕ／Ｔｉ積層電極を作製し、電流−電圧（Ｉ−Ｖ）特性を測定した。
【００３６】
図４は縦軸に電流をとり、横軸に電圧をとって、各試料の素子領域間の電流−電圧特性を対数値で示すグラフ図である。グラフ中の数字は、試料のＮｏ．を示している。図４に示すように、試料Ｎｏ．５は素子領域間が完全に絶縁されており、漏れ電流は発生しなかった。
【００３７】
一方、試料Ｎｏ．６は熱処理の温度が８００℃未満であるので、素子領域間を完全に絶縁化することはできなかった。このことは、窒素を正孔トラップとして作用させるためには、８００℃以上の熱処理を実施することが必要であることを示している。また、試料Ｎｏ．７は、イオン注入により形成されたグラファイト層を除去するための酸化処理を実施していないので、素子領域間を絶縁化することができず、大きな漏れ電流が発生した。これは、窒素イオン注入のダメージが原因となってダイヤモンド表面がグラファイトに変換し、これにより、素子領域間に導電性が与えられたことを示している。
【００３８】
従って、イオン注入により窒素を導入する場合、適切な温度で熱処理を実施すると共に、酸化処理によりダイヤモンド層の表面に形成されたグラファイト層を除去することにより、素子領域間が完全に除去された優れた特性を有する半導体装置を製造することができる。
【００３９】
【発明の効果】
以上詳述したように、本発明によれば、Ｂが導入されたｐ型半導体ダイヤモンド層からなる電子素子領域間に、適切な原子濃度で窒素が導入されているので、ダイヤモンド半導体装置の電子素子領域間を完全に素子分離することができ、これにより、同一基板上に複数の電子素子を形成しても、素子同士の干渉による誤動作が発生することを防止することができる。また、この電子素子領域にトランジスタ、サーミスタ、ダイオード、光センサ及び発光素子等が形成されていると、高性能のダイヤモンド集積回路を得ることができる。
【００４０】
また、本発明方法によれば、イオン注入により電子素子領域間に窒素を導入すると、所望の原子濃度及び微細領域で絶縁領域を形成することができ、この場合、適切な熱処理及び酸化処理を実施すると、素子領域間を完全に絶縁化することができる。
【図面の簡単な説明】
【図１】２つのＢドープ半導体ダイヤモンド層とそれに挟まれた絶縁性のアンドープダイヤモンド層とのエネルギーバンドを示す模式図である。
【図２】本実施例において使用した単結晶ダイヤモンド層へのＢ+イオンの注入領域の形状及びサイズを示す平面図である。
【図３】縦軸に電流をとり、横軸に電圧をとって、各試料の素子領域間の電流−電圧特性を対数値で示すグラフ図である。
【図４】縦軸に電流をとり、横軸に電圧をとって、各試料の素子領域間の電流−電圧特性を対数値で示すグラフ図である。
【符号の説明】
１；ダイヤモンド層
２；素子領域
【発明の属する技術分野】
本発明は高温電子素子、大電力電子素子及び高集積回路等が形成されるダイヤモンド半導体装置の製造方法に関し、特に、素子間を完全に絶縁化することができるダイヤモンド半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ダイヤモンドはバンドギャップが５．５ｅＶと大きいと共に、絶縁破壊電界が高く、熱伝導率も従来の半導体材料と比較して高いので、高温下又は放射線下等の過酷な環境下においても動作する電子デバイスとして期待されている。また、電子及び正孔の移動度が共に高いと共にキャリアの飽和速度が高く、低誘電率であるため、高周波電子デバイスとしても期待されている。
【０００３】
上述したように、ダイヤモンドは大きな可能性を有しているため、１９８０年代の後半より、ダイヤモンド電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）についての研究開発が盛んに実施されており、高温及び高周波領域における特性の評価も進められている。
【０００４】
そこで、このようなダイヤモンドＦＥＴの特性を利用して、複数個のダイヤモンドＦＥＴを接続した論理回路の作製が提案されており、ダイヤモンド集積回路素子への展開が始まっている（外園等、第９回ダイヤモンドシンポジウム講演要旨集、p.136 及び伊藤等、第９回ダイヤモンドシンポジウム講演要旨集、p.138 ）。これは、表面伝導層を使用した金属／半導体接合（MEtal Semiconductor：ＭＥＳ ）ＦＥＴを複数個接続することにより、ＮＯＴ、ＮＡＮＤ、ＮＯＲ及びＲＳフリップフロップ回路等のダイヤモンド集積回路を作製したものである。
【０００５】
ダイヤモンドの表面伝導層は、水素プラズマ処理等の水素化によって形成することができるが、このような表面伝導層は、大気中で３５０℃以上の温度では消失することが明らかになっている。元来、ダイヤモンドＦＥＴの適用が期待されている高温電子デバイス、大電力電子デバイス及び高集積回路等を形成する場合、動作雰囲気は高温であるか、又は大量の発熱を伴うので、このように熱的に不安定な表面伝導層を半導体層として使用することは困難である。
【０００６】
また、水素化によって表面伝導層を形成する場合、ドーピング濃度及び膜厚を制御することは不可能であり、各素子に必要となるダイヤモンド半導体層のドーピング濃度及び膜厚を任意に得ることはできない。従って、ダイヤモンド層を有する半導体基板を使用して、高温、大電力及び高集積電子デバイスを作製する場合には、Ｂをドープしたｐ型半導体ダイヤモンドを使用する必要がある。
【０００７】
ところで、水素化によって表面伝導層が形成されたダイヤモンド集積回路においては、その作製工程でＡｒ+イオンを注入し、ダイヤモンドＦＥＴの表面伝導層の伝導起源である水素をダイヤモンド内から離脱させて絶縁化することにより、ダイヤモンド電子デバイス間を素子分離することができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述の方法でＡｒ+イオンを注入すると、イオン注入による加熱効果によって表面伝導層の水素を熱的に離脱させ、表面伝導層を消失させることはできるが、Ｂをドープしたダイヤモンド電子デバイス間を素子分離することはできないという問題点がある。これは、ダイヤモンド中に注入されたＡｒは正孔のトラップとしては働かないからである。
【０００９】
また、ダイヤモンド半導体層にＡｒ+イオンを注入すると、Ａｒの重量が重いために、イオン衝撃を受けたダイヤモンド表面は、グラファイト化して導電性が付与される。従って、このグラファイト層を除去しない限り、完全にダイヤモンド電子デバイス間を素子分離することは不可能である。
【００１０】
本発明はかかる問題点に鑑みてなされたものであって、高温電子素子、大電力電子素子及び高集積回路に適用されるＢが導入された半導体ダイヤモンド層であっても、その電子デバイス間を完全に素子分離することができ、これにより、同一基板上に複数の素子領域を形成する場合に、素子同士の干渉による誤動作の発生を防止することができるダイヤモンド半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明に係るダイヤモンド半導体装置の製造方法は、Ｂが導入されたｐ型半導体ダイヤモンド層からなる電子素子領域間に、１×１０１４乃至１×１０２１ｃｍ−３の原子濃度で窒素をイオン注入により導入することにより絶縁領域を形成し、前記イオン注入の後、真空中において８００℃以上の温度で１分間以上の熱処理を施し、更に、前記イオン注入により生成されたダイヤモンド層表面の非ダイヤモンド層を除去することを特徴とする。
【００１３】
また、前記非ダイヤモンド層は、酸素含有雰囲気下において５００℃以上の温度で熱処理するか、酸洗浄するか、又は酸素プラズマ処理することにより除去することができる。
【００１４】
【発明の実施の形態】
１対のＢドープｐ型半導体ダイヤモンド層が１乃至数μｍの距離で隔絶されて形成されているとき、この２つのｐ型半導体ダイヤモンド層に挟まれた数μｍの領域が絶縁性ダイヤモンドであっても、これらの半導体ダイヤモンド層間に電圧を印加すると、電流が流れて絶縁性を維持することはできない。これは、以下に示す理由による。
【００１５】
図１は２つのＢドープ半導体ダイヤモンド層とそれに挟まれた絶縁性のアンドープダイヤモンド層とのエネルギーバンドを示す模式図である。図１（ａ）に示すように、２つの半導体ダイヤモンド層に電圧が印加されていない場合、アンドープ層は、Ｂドープ層内の正孔に対して障壁になっており、両者の間には正孔の移動が起こらないので、電流は流れない。
【００１６】
しかしながら、図１（ｂ）に示すように、両者の間に電圧を印加すると、Ｂドープダイヤモンド層とアンドープダイヤモンド層とはホモ接合になっており、価電子帯の不連続がないので、電界によってＢドープダイヤモンド層内の正孔はアンドープダイヤモンド層の領域に注入される。そして、この正孔は反対側のＢドープダイヤモンド層まで到達するので、電流が流れる。これを空間電荷制限電流といい、その電流密度Ｊは下記数式１により算出することができる。
【００１７】
【数１】
Ｊ＝（９／８）με（Ｖ2／Ｌ3）
Ｊ：電流密度（Ａ／ｃｍ2）
μ：移動度（ｃｍ2／Ｖ・ｓ）
ε：物質の誘電率（Ｆ／ｃｍ）
Ｖ：印加電圧（Ｖ）
Ｌ：電流が流れる領域の厚さ（ｃｍ）。
【００１８】
例えば、ダイヤモンド中の正孔の移動度を１６００（ｃｍ2／Ｖ・ｓ）、比誘電率を５．７（即ち、誘電率ε＝５．７×８．８５×１０-14（Ｆ／ｃｍ））、Ｂドープ半導体層間のアンドープダイヤモンド層の厚さを０．５（μｍ）、印加電圧を１Ｖとすると、７．２７×１０3（Ａ／ｃｍ2）の空間電荷制限電流による漏れ電流（リーク電流）が発生する。この電流密度の値は、漏れ電流としては決して無視することができない電流量であり、素子同士の干渉による誤動作が発生する原因になる。
【００１９】
従って、素子同士を完全に分離して誤動作を防止するためには、アンドープダイヤモンド領域に正孔のトラップを意図的に導入し、空間電荷制限電流による漏れ電流を抑制する必要がある。ダイヤモンド半導体中において、窒素はドナーとして働き、この窒素がアクセプタとして働くＢを補償する作用を有することは、これまでより明らかとなっていた。そこで、本願発明者等は、ダイヤモンド内に導入された窒素が、ダイヤモンド価電子帯を通過する正孔のトラップとして作用することを見い出した。注入によって、正孔がＢドープ半導体ダイヤモンド層側から窒素を含有する領域に流れ込んできた場合、トラップとして作用する窒素はその正孔を捕獲するので、ダイヤモンド半導体層を素子分離することができる。
【００２０】
通常、半導体層として使用されるＢドープ半導体ダイヤモンド層のドーピング濃度は１×１０17ｃｍ-3以上であり、室温における活性化率は０．１％程度であるため、最も低い正孔のキャリア濃度としては、１×１０14ｃｍ-3と考えることができる。そこで、素子分離領域に１×１０14ｃｍ-3未満の原子濃度で窒素を導入しても、この領域は正孔を完全に捕獲できるトラップとして作用することができない。一方、ダイヤモンド中に１×１０21ｃｍ-3の原子濃度を超えて窒素を導入すると、このダイヤモンド層はグラファイト化されてしまい、ダイヤモンドとして存在することができなくなる。従って、ダイヤモンド中の素子領域間に導入する窒素の原子濃度は、１×１０14乃至１×１０21ｃｍ-3とする。
【００２１】
また、ダイヤモンド半導体層を素子分離するための絶縁領域は、ある特定の領域に形成する必要があるため、ダイヤモンド内に窒素を導入する方法としては、イオン注入法を使用することが好ましい。イオン注入法によると、適当なマスク材を使用することによって微細な領域に窒素を導入することが可能になると共に、加速エネルギー、ドーズ量（注入量）を制御することにより、ダイヤモンド内の窒素の原子密度及び深さ方向プロファイルを任意に設定することができる。また、加速エネルギー及び注入量を変化させて複数回のイオン注入を実施することにより、均一な濃度を有する窒素ドープダイヤモンド領域を形成することもできる。
【００２２】
更に、イオン注入後に、ダイヤモンド層に対して真空中で高温熱処理を施すと、窒素イオン注入により発生したダイヤモンド層表面の欠陥を除去することができると共に、窒素を格子置換位置に移動させることができ、これにより、トラップとして作用する窒素の割合を増加させることができる。この熱処理の温度が８００℃未満であるか、又は熱処理時間が１分間未満であると、窒素を正孔のトラップとして十分に作用させることができなくなる。従って、イオン注入により窒素をダイヤモンド層に導入する場合、このイオン注入後に、真空中において８００℃以上の温度で１分間以上の高温熱処理を実施することが好ましい。
【００２３】
更にまた、イオン注入による方法を使用すると、イオンの衝撃によって発生したダイヤモンド表面近傍のグラファイト層（非ダイヤモンド層）は導電性を有するので、ダイヤモンド層内の素子領域を分離するためには、このグラファイト層を除去することが望ましい。しかし、Ｎの場合はＡｒよりも軽いので、そのイオン衝撃は少なく、グラファイト層の形成は少ない。ダイヤモンド表面に発生したグラファイト層は、酸化雰囲気下における５００℃以上の温度での熱処理、酸洗浄又は酸素プラズマ処理を実施すると、除去することができる。
【００２４】
このように、本発明においては、素子領域間を完全に絶縁することができるので、ダイヤモンドトランジスタ回路、ダイヤモンドトランジスタとダイヤモンドセンサとの集積回路、ダイヤモンドダイオードによる論理回路及びダイヤモンド発光ダイオードアレイ等を半導体ダイヤモンド層を有する１つの基板上に大量に形成することができ、素子同士の干渉による誤動作が発生することはない。
【００２５】
【実施例】
以下、本発明の実施例方法により半導体ダイヤモンド層を素子分離した結果について説明する。
【００２６】
図２は本実施例において使用した単結晶ダイヤモンド層へのＢ+イオンの注入領域の形状及びサイズを示す平面図である。本実施例においては、例えば、４ｍｍ×４ｍｍの単結晶（００１）絶縁性ダイヤモンド層（Type Ia）１に、１ｍｍ×０．５ｍｍの１対の長方形の素子領域２ａ及び２ｂにＢ+イオンを注入した。なお、素子領域２ａと素子領域２ｂとの距離を０．５μｍとし、イオン注入時の加速電圧を６０ｋＶ、ドーズ量（注入量）を４×１０16ｃｍ-2とした。また、イオン注入のマスクとしては、フォトリソグラフィにより形成した金（Ａｕ）のマスクを使用した。
【００２７】
次に、Ａｕマスクを除去した後、Ｂをアクセプタとして活性化させるために、真空中において１０００℃の温度で１時間の熱処理を実施した。次いで、イオン注入のダメージにより発生したグラファイト層を除去するために、大気中において、５００℃の温度で５分間の熱処理を実施した。このとき、ダイヤモンド中のＢの原子密度を二次イオン質量分析（Secondary Ion Mass Spectroscopy：ＳＩＭＳ）により測定すると、表層部において、１×１０20ｃｍ-3のＢが検出された。
【００２８】
その後、Ｂ+イオンが注入された領域（素子領域２ａ及び２ｂ）をＡｕマスクで被覆し、Ｂ+イオンが注入された領域を除く領域にＮ+イオンをイオン注入することにより、絶縁領域を形成した。このときのイオン注入の加速電圧は６０ｋＶに固定し、ドーズ量（注入量）を変化させて原子密度が異なる絶縁領域を有する試料を形成した。そして、イオン注入を施した試料に対しては、真空中において、８００℃の温度で１０分間の熱処理を施した後、更に、大気中において５００℃の温度で５分間の酸化処理を実施して、イオン注入により発生したダイヤモンド層表面のグラファイト層を除去した。各試料の窒素のドーズ量と、グラファイト層の除去後にＳＩＭＳにより測定したダイヤモンド層表面の窒素の原子密度とを下記表１に示す。但し、試料Ｎｏ．４は窒素イオンを注入しなかったものである。
【００２９】
【表１】
その後、スパッタリング蒸着により、Ｂドープ半導体ダイヤモンド層（素子領域２ａ及び２ｂ）上にＡｕ／Ｔｉ積層電極を作製し、電流−電圧（Ｉ−Ｖ）特性を測定した。
【００３１】
図３は縦軸に電流をとり、横軸に電圧をとって、各試料の素子領域間の電流−電圧特性を対数値で示すグラフ図である。グラフ中の数字は、試料のＮｏ．を示している。図３に示すように、窒素が全く導入されていない試料Ｎｏ．４、ダイヤモンド層表層部の窒素の原子密度が４×１０19ｃｍ-3以下である試料Ｎｏ．２及び３を比較すると、窒素の原子濃度を高くするに従って、初めて漏れ電流が発生するときの電圧値も高くなっている。即ち、高電圧を印加すると、素子領域間を電流が流れてしまう。
【００３２】
しかしながら、窒素の原子密度を５×１０20ｃｍ-3とすると、高電圧の印加によっても、素子領域間に漏れ電流が発生しなかった。このように、適切な濃度で窒素をダイヤモンド中に導入すると、素子領域間が完全に素子分離された優れた特性を有する半導体装置を製造することができる。
【００３３】
次いで、試料Ｎｏ．１と同様の条件で、Ｂドープ半導体ダイヤモンド層（素子領域）を形成すると共に、この素子領域間に窒素イオンを注入して、絶縁領域を形成した。そして、このような３枚の試料に対して、下記表２に示す３種類のイオン注入後の処理を実施した。
【００３４】
【表２】
これらの熱処理及び酸化処理等の後、スパッタリング蒸着により、Ｂドープ半導体ダイヤモンド層（素子領域）上にＡｕ／Ｔｉ積層電極を作製し、電流−電圧（Ｉ−Ｖ）特性を測定した。
【００３６】
図４は縦軸に電流をとり、横軸に電圧をとって、各試料の素子領域間の電流−電圧特性を対数値で示すグラフ図である。グラフ中の数字は、試料のＮｏ．を示している。図４に示すように、試料Ｎｏ．５は素子領域間が完全に絶縁されており、漏れ電流は発生しなかった。
【００３７】
一方、試料Ｎｏ．６は熱処理の温度が８００℃未満であるので、素子領域間を完全に絶縁化することはできなかった。このことは、窒素を正孔トラップとして作用させるためには、８００℃以上の熱処理を実施することが必要であることを示している。また、試料Ｎｏ．７は、イオン注入により形成されたグラファイト層を除去するための酸化処理を実施していないので、素子領域間を絶縁化することができず、大きな漏れ電流が発生した。これは、窒素イオン注入のダメージが原因となってダイヤモンド表面がグラファイトに変換し、これにより、素子領域間に導電性が与えられたことを示している。
【００３８】
従って、イオン注入により窒素を導入する場合、適切な温度で熱処理を実施すると共に、酸化処理によりダイヤモンド層の表面に形成されたグラファイト層を除去することにより、素子領域間が完全に除去された優れた特性を有する半導体装置を製造することができる。
【００３９】
【発明の効果】
以上詳述したように、本発明によれば、Ｂが導入されたｐ型半導体ダイヤモンド層からなる電子素子領域間に、適切な原子濃度で窒素が導入されているので、ダイヤモンド半導体装置の電子素子領域間を完全に素子分離することができ、これにより、同一基板上に複数の電子素子を形成しても、素子同士の干渉による誤動作が発生することを防止することができる。また、この電子素子領域にトランジスタ、サーミスタ、ダイオード、光センサ及び発光素子等が形成されていると、高性能のダイヤモンド集積回路を得ることができる。
【００４０】
また、本発明方法によれば、イオン注入により電子素子領域間に窒素を導入すると、所望の原子濃度及び微細領域で絶縁領域を形成することができ、この場合、適切な熱処理及び酸化処理を実施すると、素子領域間を完全に絶縁化することができる。
【図面の簡単な説明】
【図１】２つのＢドープ半導体ダイヤモンド層とそれに挟まれた絶縁性のアンドープダイヤモンド層とのエネルギーバンドを示す模式図である。
【図２】本実施例において使用した単結晶ダイヤモンド層へのＢ+イオンの注入領域の形状及びサイズを示す平面図である。
【図３】縦軸に電流をとり、横軸に電圧をとって、各試料の素子領域間の電流−電圧特性を対数値で示すグラフ図である。
【図４】縦軸に電流をとり、横軸に電圧をとって、各試料の素子領域間の電流−電圧特性を対数値で示すグラフ図である。
【符号の説明】
１；ダイヤモンド層
２；素子領域
Claims (4)
- Ｂが導入されたｐ型半導体ダイヤモンド層からなる電子素子領域間に、１×１０１４乃至１×１０２１ｃｍ−３の原子濃度で窒素をイオン注入により導入することにより絶縁領域を形成し、前記イオン注入の後、真空中において８００℃以上の温度で１分間以上の熱処理を施し、更に、前記イオン注入により生成されたダイヤモンド層表面の非ダイヤモンド層を除去することを特徴とするダイヤモンド半導体装置の製造方法。
- 前記非ダイヤモンド層は、酸素含有雰囲気下において５００℃以上の温度で熱処理することにより除去するものであることを特徴とする請求項１に記載のダイヤモンド半導体装置の製造方法。
- 前記非ダイヤモンド層は、酸洗浄により除去するものであることを特徴とする請求項１に記載のダイヤモンド半導体装置の製造方法。
- 前記非ダイヤモンド層は、酸素プラズマ処理により除去するものであることを特徴とする請求項１に記載のダイヤモンド半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16033996A JP3949192B2 (ja) | 1996-06-20 | 1996-06-20 | ダイヤモンド半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16033996A JP3949192B2 (ja) | 1996-06-20 | 1996-06-20 | ダイヤモンド半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1012565A JPH1012565A (ja) | 1998-01-16 |
| JP3949192B2 true JP3949192B2 (ja) | 2007-07-25 |
Family
ID=15712851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16033996A Expired - Fee Related JP3949192B2 (ja) | 1996-06-20 | 1996-06-20 | ダイヤモンド半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3949192B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003228320A (ja) * | 2002-02-05 | 2003-08-15 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| EP1536043B1 (en) | 2002-06-18 | 2011-03-02 | Sumitomo Electric Industries, Ltd. | N-type semiconductor diamond producing method and semiconductor diamond |
| JP2004179410A (ja) * | 2002-11-27 | 2004-06-24 | Toppan Printing Co Ltd | ステンシルマスク及び露光方法 |
| JP2004179411A (ja) * | 2002-11-27 | 2004-06-24 | Toppan Printing Co Ltd | メンブレンマスク及び露光方法 |
| JP6989091B2 (ja) * | 2018-02-13 | 2022-01-05 | 国立研究開発法人物質・材料研究機構 | ダイヤモンド構造体、ダイヤモンド・カンチレバー、およびダイヤモンド構造体の製造方法 |
| CN110241386B (zh) * | 2018-03-09 | 2024-02-09 | 深圳先进技术研究院 | 一种掺硼金刚石电极及其制备方法和应用 |
-
1996
- 1996-06-20 JP JP16033996A patent/JP3949192B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1012565A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5594336B2 (ja) | 半導体装置およびその製造方法 | |
| KR100207938B1 (ko) | 어니일링된 반도체 디바이스 및 어니일링 방법 | |
| JP3184320B2 (ja) | ダイヤモンド電界効果トランジスタ | |
| CN109841616B (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
| JP6222771B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPS6245712B2 (ja) | ||
| JP7045005B2 (ja) | 半導体装置 | |
| JPH0357613B2 (ja) | ||
| CN114664938A (zh) | 一种GaN基HEMT器件及其制备方法和应用 | |
| JPH0260063B2 (ja) | ||
| JP3949192B2 (ja) | ダイヤモンド半導体装置の製造方法 | |
| JP4153984B2 (ja) | トランジスタ | |
| Sansbury et al. | CONDUCTIVITY AND HALL MOBILITY OF ION‐IMPLANTED SILICON IN SEMI‐INSULATING GALLIUM ARSENIDE | |
| JP2022124784A (ja) | 半導体装置およびその製造方法 | |
| JP4541489B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04132232A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP4029466B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| JP4104891B2 (ja) | 半導体装置の製造方法 | |
| JPS6292327A (ja) | 半導体装置及びその製造方法 | |
| CN114530377B (zh) | 一种集成PiN结构温度传感器的MOSFET器件及其制备方法 | |
| JP2018048356A (ja) | 半導体デバイスの製造方法 | |
| JP3105481B2 (ja) | 炭化ケイ素半導体へのドナー不純物をドープする方法 | |
| JP2713122B2 (ja) | 半導体装置の製造方法 | |
| CN118748148A (zh) | 平面mos的制备方法及平面mos结构 | |
| McGarrity et al. | Displacement damage effects in SiC JFETs as a function of temperture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070418 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |