JPWO2003106743A1 - ｎ型半導体ダイヤモンド製造方法及び半導体ダイヤモンド - Google Patents
ｎ型半導体ダイヤモンド製造方法及び半導体ダイヤモンド Download PDFInfo
- Publication number
- JPWO2003106743A1 JPWO2003106743A1 JP2004513544A JP2004513544A JPWO2003106743A1 JP WO2003106743 A1 JPWO2003106743 A1 JP WO2003106743A1 JP 2004513544 A JP2004513544 A JP 2004513544A JP 2004513544 A JP2004513544 A JP 2004513544A JP WO2003106743 A1 JPWO2003106743 A1 JP WO2003106743A1
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- type
- type semiconductor
- single crystal
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010432 diamond Substances 0.000 title claims abstract description 856
- 229910003460 diamond Inorganic materials 0.000 title claims abstract description 850
- 239000004065 semiconductor Substances 0.000 title claims abstract description 259
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 219
- 239000013078 crystal Substances 0.000 claims abstract description 167
- 239000002019 doping agent Substances 0.000 claims abstract description 56
- 239000010410 layer Substances 0.000 claims description 310
- 230000015572 biosynthetic process Effects 0.000 claims description 44
- 238000003786 synthesis reaction Methods 0.000 claims description 36
- 239000002344 surface layer Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 26
- 238000012545 processing Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 18
- 239000011159 matrix material Substances 0.000 claims description 15
- 239000000126 substance Substances 0.000 claims description 8
- 239000010409 thin film Substances 0.000 description 31
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 30
- 238000010586 diagram Methods 0.000 description 27
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 26
- 229910052698 phosphorus Inorganic materials 0.000 description 26
- 239000011574 phosphorus Substances 0.000 description 26
- 238000001020 plasma etching Methods 0.000 description 21
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 20
- 239000007789 gas Substances 0.000 description 20
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 17
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 11
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 9
- 150000002431 hydrogen Chemical class 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 238000005498 polishing Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 239000012808 vapor phase Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 3
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 3
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 3
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910052744 lithium Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052711 selenium Inorganic materials 0.000 description 3
- 239000011669 selenium Substances 0.000 description 3
- 229910052708 sodium Inorganic materials 0.000 description 3
- 239000011734 sodium Substances 0.000 description 3
- 229910052717 sulfur Inorganic materials 0.000 description 3
- 239000011593 sulfur Substances 0.000 description 3
- 230000005355 Hall effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000005136 cathodoluminescence Methods 0.000 description 2
- 238000000295 emission spectrum Methods 0.000 description 2
- 238000005424 photoluminescence Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000001308 synthesis method Methods 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000002416 scanning tunnelling spectroscopy Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/04—Diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02376—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02444—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02527—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
- H01L21/041—Making n- or p-doped regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本発明は、ｎ型半導体ダイヤモンドの製造方法、ｎ型半導体ダイヤモンド、ｐｎ接合型半導体ダイヤモンド、ｐｎｐ接合型半導体ダイヤモンド、ｎｐｎ接合型半導体ダイヤモンド、及びｐｉｎ接合型半導体ダイヤモンドに関する。本発明において、ダイヤモンド｛１００｝単結晶基板（１０）を加工し、ダイヤモンド｛１１１｝面を形成後、ダイヤモンド｛１１１｝面上にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させてｎ型ダイヤモンドエピタキシャル層（２０）を形成する。また、上記のようにして得られるｎ型半導体ダイヤモンドとｐ型半導体ダイヤモンド、及びノンドープダイヤモンドを組み合わせること、ｐ型半導体ダイヤモンド｛１００｝単結晶基板を用いること等により、ｐｎ接合型、ｐｎｐ接合型、ｎｐｎ接合型及びｐｉｎ接合型の半導体ダイヤモンドが得られる。
Description
【０００１】 技術分野
【０００２】 本発明は、ｎ型半導体ダイヤモンドの製造方法、ｎ型半導体ダイヤモンド、ｐｎ接合型半導体ダイヤモンド、ｐｎｐ接合型半導体ダイヤモンド、ｎｐｎ接合型半導体ダイヤモンド、及びｐｉｎ接合型半導体ダイヤモンドに関する。
【０００３】 背景技術
【０００４】 現在、ダイヤモンドを半導体デバイス材料として利用するための研究が精力的に行われている。ダイヤモンドを使用した半導体デバイスは、高温環境下、宇宙環境下でも安定に動作し、且つ高速、高出力な動作にも耐え得るので、その必要性は高まっている。
【０００５】 ダイヤモンドを半導体デバイスの材料として利用するには、ｐ型又はｎ型の電気伝導型制御が必要である。ｐ型半導体ダイヤモンドは、例えば、ダイヤモンドの化学気相成長（ＣＶＤ）時に、チャンバ内にホウ素を含む化合物を不純物源として導入することにより容易に得ることができる。
【０００６】 一方、これまで合成は困難とされてきたｎ型半導体ダイヤモンドは、近年、ダイヤモンド｛１１１｝単結晶基板上にｎ型ドーパントとしてリンをドープしながらダイヤモンドをエピタキシャル成長させることで得られるようになった。また、導電性を有するダイヤモンド｛１１１｝単結晶基板上に形成したホウ素ドープｐ型半導体ダイヤモンド薄膜の表面にｎ型層としてリンドープｎ型半導体ダイヤモンド薄膜が積層されたｐｎ接合構造を有するダイヤモンド紫外線発光素子が提案されている（非特許文献１）。
【０００７】
【非特許文献１】
【０００８】 「ＮＥＷ ＤＩＡＭＯＮＤ」、ニューダイヤモンドフォーラム、２００１年、Ｖｏｌ．１７、Ｎｏ．４、ｐ．１０−１６
【０００９】 発明の開示
【００１０】 近年、ダイヤモンドを紫外線発光素子等の半導体デバイスとして利用する観点から、エピタキシャル成長において用いられる単結晶基板が良質かつ大面積であることが望まれている。
【００１１】 気相合成によって得られるダイヤモンド単結晶の安定自形面は｛１１１｝及び｛１００｝であるため、ホモエピタキシャル成長によってダイヤモンド単結晶薄膜を得ようとする場合、使用することができる単結晶基板の基板面は｛１１１｝または｛１００｝に限られる。
【００１２】 しかしながら、ダイヤモンド｛１１１｝単結晶基板は、高圧合成法及び気相合成法によっても、大面積で良質のものが得られないという問題を有していた。これに対して、立方晶窒化ホウ素、イリジウム及びシリコン等の｛１１１｝単結晶基板を用いて、その上にダイヤモンド単結晶薄膜をヘテロエピタキシャル成長させる方法が考えられる。しかし、この方法も、半導体デバイスへの応用の観点からは、大面積成膜や結晶性の点で不十分である。他に、｛１１１｝結晶面が支配的な多結晶ダイヤモンドを基板とする方法も考えられるが、この方法では低コスト化や大面積化が望める一方で結晶粒界の影響のために所望のデバイス特性を得ることができないという大きな問題がある。
【００１３】 一方で、ダイヤモンド｛１００｝単結晶基板は、厚さ数百ミクロン、大きさ数ミリ角に切り出した高圧合成ダイヤモンド｛１００｝単結晶薄板を隙間無くマトリックス状に並べ、６０ｋＷのパワーを投入可能なマイクロ波プラズマＣＶＤ装置を用いてホモエピタキシャル成長させることにより、大面積かつ良質なものが得られる。しかしながら、ダイヤモンド｛１００｝単結晶基板上にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させると、エピタキシャル層のｎ型ドーパントのドーピング効率が非常に低く、導電性ダイヤモンドとして有効なキャリア密度を得ることができないという問題を有していた。
【００１４】 本発明は、上記問題を解決するためになされたものであり、キャリア密度が大きく良質であり、かつ、大型のｎ型半導体ダイヤモンドを得ることのできるｎ型半導体ダイヤモンド製造方法、ｎ型半導体ダイヤモンド、ｐｎ接合型半導体ダイヤモンド、ｐｎｐ接合型半導体ダイヤモンド、ｎｐｎ接合型半導体ダイヤモンド、及びｐｉｎ接合型半導体ダイヤモンドを提供することを目的とする。
【００１５】 本発明者は、上記目的を達成するために鋭意検討した結果、ダイヤモンド｛１００｝単結晶基板の表面を微細加工することで｛１１１｝面を形成し、このダイヤモンド｛１００｝単結晶基板上にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させることによって、ダイヤモンド｛１００｝単結晶基板を用いて好適にｎ型半導体ダイヤモンドが得られることを見出した。
【００１６】 また、本発明者は、さらなる鋭意研究を重ねた結果、上記のｎ型半導体ダイヤモンドとｐ型半導体ダイヤモンド、及びノンドープダイヤモンドを適宜組み合わせること、又はダイヤモンド｛１００｝単結晶基板をｐ型半導体ダイヤモンド｛１００｝単結晶基板とすること等により、ｐｎ接合あるいはｐｎｐ接合、ｎｐｎ接合、ｐｉｎ接合を有する半導体ダイヤモンドが得られることを見出した。
【００１７】 すなわち、本発明のｎ型半導体ダイヤモンド製造方法は、ダイヤモンド｛１００｝単結晶基板を加工し、ダイヤモンド｛１１１｝面を形成する工程と、ダイヤモンド｛１１１｝面上にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させてｎ型ダイヤモンドエピタキシャル層を形成する工程とを有することを特徴とする。
【００１８】 本発明によれば、ダイヤモンド｛１１１｝面上にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させるので、キャリア密度が大きく良質のｎ型半導体ダイヤモンドを得ることができる。また、ダイヤモンド｛１１１｝単結晶基板を使用するのではなく、大面積のダイヤモンド｛１００｝単結晶基板をもとにしてダイヤモンド｛１１１｝面を形成するため、大面積のｎ型半導体ダイヤモンドを得ることができる。
【００１９】 本発明において、ダイヤモンド｛１００｝単結晶基板を加工することにより、断面が三角状で一方向に延びるダイヤモンドの三角状隆起を形成し、三角状隆起の表面が上記ダイヤモンド｛１１１｝面であることが好ましい。面積が大きいダイヤモンド｛１００｝単結晶基板をもとにして上記三角状隆起を形成することにより、容易に大面積のダイヤモンド｛１１１｝面を形成することができる。
【００２０】 上記の三角状隆起は、ダイヤモンド｛１００｝単結晶基板の表層部を加工することにより、断面が矩形状で一方向に延びるダイヤモンドの矩形隆起を形成した後、矩形隆起上にダイヤモンドを成長させることによって形成することが好ましい。これにより、表面が｛１１１｝面であるダイヤモンドの三角状隆起を容易に形成することができる。
【００２１】 本発明において、ｎ型ダイヤモンドエピタキシャル層の表層を上記三角状隆起の頂部まで除去する工程を更に有することが好ましい。三角状隆起の表面であるダイヤモンド｛１１１｝面上に、ダイヤモンドが＜１１１＞方向に優先的に成長する条件で、ｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させると、｛１１１｝面の面積は、ダイヤモンドの成長とともに小さくなる。やがてエピタキシャル層の表面は平らな｛１００｝面となり、ダイヤモンドは＜１００＞方向にのみ成長する。ここで、＜１００＞方向に成長しながらｎ型ドーパントがドープされたエピタキシャル層は、ドーピング効率が低いので、キャリア密度が低くなる。そこで、エピタキシャル層の表層を｛１１１｝面が存在していた三角状隆起の頂部まで除去することによって、｛１００｝面であって、キャリア密度が大きく良質のｎ型半導体の表面積が最大のダイヤモンドを得ることができる。また、上述のように、ダイヤモンドの成長と共に｛１１１｝面の面積は小さくなり｛１００｝面の面積は大きくなっていくが、完全に平らな｛１００｝面になる前に成長を止めると｛１１１｝面と｛１００｝面が双方表面に存在する状態になる。このような表面においては、｛１００｝面では高品質なノンドープダイヤモンド層やホウ素ドープｐ型ダイヤモンド層がエピタキシャル成長する気相合成条件が見出されていることから、デバイス形成により適した全面が｛１００｝面とするために、研磨等により表面を完全に｛１００｝単結晶基板と平行な面とする工程を有することが好ましい。
【００２２】 上記矩形隆起は、ダイヤモンド｛１００｝単結晶基板に対して、化学気相合成又はエッチング加工を施すことにより形成することが好ましい。これにより、容易に上記矩形隆起を形成することができる。
【００２３】 上記三角状隆起は、複数存在し、各三角状隆起は延び方向と直行する方向に隙間なく並列していることが好ましい。表面が｛１１１｝面である複数の三角状隆起が隙間をおいて並列していると、ダイヤモンド｛１００｝単結晶基板の表面にはダイヤモンド｛１１１｝面とダイヤモンド｛１００｝面とが交互に並ぶことになる。この上にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させると、ダイヤモンド｛１１１｝面とダイヤモンド｛１００｝面とでは、ドーピング効率が大きく異なるため、一様なキャリア密度のｎ型半導体ダイヤモンドが得られない。ここで、ダイヤモンド｛１１１｝面上におけるｎ型ダイヤモンドエピタキシャル層の方がドーピング効率が高いので、キャリア密度が大きく均質であるｎ型半導体ダイヤモンドを得るためには、表面が｛１１１｝面である各三角状隆起は隙間なく並列していることが好ましい。
【００２４】 本発明において、ダイヤモンド｛１００｝単結晶基板を加工することにより、四角錐形状をなすダイヤモンドの四角錐状隆起を形成し、四角錐状隆起の各側面が上記ダイヤモンド｛１１１｝面であることが好ましい。大面積のダイヤモンド｛１００｝単結晶基板をもとにして上記四角錐状隆起を形成することにより、容易に大面積のダイヤモンド｛１１１｝面を形成することができる。四角錐状隆起は四角錐状凹部であっても全く同様の効果がある。
【００２５】 上記の四角錐状隆起は、ダイヤモンド｛１００｝単結晶基板の表層部をエッチング加工することにより、ダイヤモンドの柱状隆起を形成した後、柱状隆起上にダイヤモンドを成長させることによって形成することが好ましい。これにより、容易に各側面が｛１１１｝面である四角錐状隆起を形成することができる。四角錐状凹部は、ダイヤモンド｛１００｝単結晶基板の表層部をエッチング加工することにより柱状の穴を形成した後にダイヤモンドを成長させることによって形成することができる。
【００２６】 本発明において、ｎ型ダイヤモンドエピタキシャル層の表層を四角錐状隆起の頂部まで除去する工程を更に有することが好ましい。四角錐状隆起の各側面であるダイヤモンド｛１１１｝面上に、ダイヤモンドが＜１１１＞方向に優先的に成長する条件で、ｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させると、｛１１１｝面の面積は、ダイヤモンドの成長とともに小さくなる。やがてエピタキシャル層の表面は平らな｛１００｝面となり、ダイヤモンドは＜１００＞方向にのみ成長することになる。ここで、＜１００＞方向に成長しながらｎ型ドーパントがドープされたエピタキシャル層は、ドーピング効率が低く、キャリア密度が低くなる。そこで、エピタキシャル層の表層を｛１１１｝面が存在していた四角錐状隆起の頂部まで削ることによって、キャリア密度が大きく良質のｎ型半導体ダイヤモンドを得ることができる。また、上述のように、ダイヤモンドの成長と共に｛１１１｝面の面積は小さくなり｛１００｝面の面積は大きくなっていくが、完全に平らな｛１００｝面になる前に成長を止めると｛１１１｝面と｛１００｝面が双方表面に存在する状態になる。このような表面においては、｛１００｝面では高品質なノンドープダイヤモンド層やホウ素ドープｐ型ダイヤモンド層がエピタキシャル成長する気相合成条件が見出されていることから、デバイス形成により適した全面が｛１００｝面とするために、研磨等により表面を完全に｛１００｝単結晶基板と平行な面とする工程を有することが好ましい。
【００２７】 上記柱状隆起又は柱状の穴は、前記ダイヤモンド｛１００｝単結晶基板に対して化学気相合成を施すことによっても形成することが可能である。
【００２８】 上記四角錐状隆起は、複数存在し、底辺が相互に接するように行列配列されていることが好ましい。各側面が｛１１１｝面である複数の四角錐状隆起が隙間をおいて配列されていると、ダイヤモンド｛１００｝単結晶基板の表面にはダイヤモンド｛１１１｝面とダイヤモンド｛１００｝面とが交互に並ぶことになる。この上にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させると、ダイヤモンド｛１１１｝面とダイヤモンド｛１００｝面とでは、ドーピング効率が大きく異なるため、一様なキャリア密度のｎ型半導体ダイヤモンドが得られない。ここで、ダイヤモンド｛１１１｝面上におけるｎ型ダイヤモンドエピタキシャル層の方がドーピング効率が高いので、キャリア密度が大きく均質であるｎ型半導体ダイヤモンドを得るためには、各側面が｛１１１｝面である四角錐状隆起を隙間なく相互の底辺が接するように行列状に配列することが好ましい。上記四角錐状凹部においても、複数存在し、上辺が相互に接するように行列配置されていることが好ましい。各側面が｛１１１｝面である複数の四角錐状凹部が隙間をおいて配列されていると、ダイヤモンド｛１００｝単結晶基板の表面にはダイヤモンド｛１１１｝面とダイヤモンド｛１００｝面とが交互に並ぶことになる。ドーピング効率の高いｎ型ダイヤモンドエピタキシャル層の面積を最大とするためにも、各側面が｛１１１｝面である四角錐状凹部を隙間なく相互の上辺が接するように行列状に配列することが好ましい。
【００２９】 本発明において、ｎ型ドーパントは、リチウムやナトリウム等のＩａ族元素、リンや砒素等のＶｂ族元素、硫黄やセレン等のＶＩｂ族元素、又は塩素等のＶＩＩｂ族元素のうち少なくとも１つを含むことが好ましい。これらは、ダイヤモンドに効率よくドープされ、ｎ型キャリアとして機能する。したがって、これらをｎ型ドーパントとしてダイヤモンドにドープすると、キャリア密度の高い良質のｎ型半導体ダイヤモンドを得ることができる。
【００３０】 本発明のｎ型半導体ダイヤモンドは、ダイヤモンド｛１００｝単結晶上に形成されたダイヤモンド｛１１１｝面上に、ｎ型ドーパントがドープされたｎ型ダイヤモンドエピタキシャル層が形成されていることを特徴とする。本発明のｎ型半導体ダイヤモンドは、ダイヤモンド｛１１１｝面上にｎ型ドーパントをドープしながらエピタキシャル成長させたｎ型ダイヤモンドエピタキシャル層を有し、ドーピング効率が良いので、半導体デバイス材料として優れている。また、ダイヤモンド｛１００｝単結晶基板をもとに製造されるので大面積のものを得ることができる。
【００３１】 ここで、上記ダイヤモンド｛１１１｝面は、複数形成されていることを特徴としてもよい。この場合、複数のダイヤモンド｛１１１｝面にまたがるｎ型ダイヤモンドエピタキシャル層を形成できるため、大面積のｎ型半導体ダイヤモンドが得られる。
【００３２】 本発明によるｐｎ接合型半導体ダイヤモンドは、ｐ型半導体ダイヤモンド｛１００｝単結晶基板上に形成された複数のダイヤモンド｛１１１｝面上に、ｎ型ドーパントがドープされたｎ型ダイヤモンドエピタキシャル層が形成されていることを特徴とする。
【００３３】 ｐｎ接合型半導体ダイヤモンドは、ダイヤモンド｛１００｝単結晶基板上に形成された複数のダイヤモンド｛１１１｝面上に、ｎ型ドーパントがドープされたｎ型ダイヤモンドエピタキシャル層が形成され、ｎ型ダイヤモンドエピタキシャル層上に、ｐ型ドーパントがドープされたｐ型ダイヤモンドエピタキシャル層が形成されていることを特徴としてもよい。
【００３４】 本発明のｐｎｐ接合型半導体ダイヤモンドは、ｐ型半導体ダイヤモンド｛１００｝単結晶基板上に形成された複数のダイヤモンド｛１１１｝面上に、ｎ型ドーパントがドープされたｎ型ダイヤモンドエピタキシャル層が形成され、ｎ型ダイヤモンドエピタキシャル層上に、ｐ型ドーパントがドープされたｐ型ダイヤモンドエピタキシャル層が形成されていることを特徴とする。
【００３５】 本発明のｎｐｎ接合型半導体ダイヤモンドは、ダイヤモンド｛１００｝単結晶基板上に形成された複数のダイヤモンド｛１１１｝面上に、ｎ型ドーパントがドープされた第１のｎ型ダイヤモンドエピタキシャル層が形成され、第１のｎ型ダイヤモンドエピタキシャル層上に、ｐ型ドーパントがドープされたｐ型ダイヤモンドエピタキシャル層が形成され、ｐ型ダイヤモンドエピタキシャル層上に、ｎ型ドーパントがドープされた第２のｎ型ダイヤモンドエピタキシャル層が形成されていることを特徴とする。
【００３６】 本発明のｐｉｎ接合型半導体ダイヤモンドは、ｐ型半導体ダイヤモンド｛１００｝単結晶基板上に形成された複数のダイヤモンド｛１１１｝面上に、ノンドープダイヤモンド層が形成され、ノンドープダイヤモンド層上に、ｎ型ドーパントがドープされたｎ型ダイヤモンドエピタキシャル層が形成されていることを特徴とする。
【００３７】 ｐｉｎ接合型半導体ダイヤモンドは、ダイヤモンド｛１００｝単結晶基板上に形成された複数のダイヤモンド｛１１１｝面上に、ｎ型ドーパントがドープされたｎ型ダイヤモンドエピタキシャル層が形成され、ｎ型ダイヤモンドエピタキシャル層上に、ノンドープダイヤモンド層が形成され、ノンドープダイヤモンド層上に、ｐ型ドーパントがドープされたｐ型ダイヤモンドエピタキシャル層が形成されていることを特徴としてもよい。
【００３８】 上記したｐｎ接合型半導体ダイヤモンド、ｐｎｐ接合型半導体ダイヤモンド、ｎｐｎ接合型半導体ダイヤモンド、及びｐｉｎ接合型半導体ダイヤモンドにおいては、ｎ型ダイヤモンドエピタキシャル層が、ダイヤモンド｛１１１｝面上に形成されているため、ｎ型ドーパントが効率良くドーピングされている。これにより、キャリア密度が大きく良質なｎ型ダイヤモンドエピタキシャル層が形成される。一方で、基板としては、大面積かつ良質なものが得られるダイヤモンド｛１００｝単結晶基板を用いているため、高品質かつ大型な半導体ダイヤモンドを得ることができる。このため、低コストな半導体ダイヤモンドが実現される。
【００３９】 本発明によるｎ型半導体ダイヤモンドは、例えば、ダイヤモンドｎ型ショットキーダイオードやダイヤモンドｎ型ショットキーＬＥＤ、及びダイヤモンドｎ型電子放出素子として用いることができる。また、ｐｎ接合型半導体ダイヤモンドは、ダイヤモンドｐｎ接合ダイオード、ダイヤモンド紫外線発光デバイス、ダイヤモンド紫外線検出器、及びダイヤモンドｐｎ接合構造を有する電子放出素子として用いることができる。また、ｐｎｐ接合型半導体ダイヤモンド及びｎｐｎ接合型半導体ダイヤモンドは、いずれもダイヤモンドトランジスタ、ダイヤモンドｐｎｐ接合構造あるいはｎｐｎ接合構造を有する電子放出素子として用いることができる。また、ｐｉｎ接合型半導体ダイヤモンドは、ダイヤモンドｐｉｎフォトダイオード、ダイヤモンド紫外線発光デバイス、及びダイヤモンドｐｉｎ接合構造を有する電子放出素子として用いることができる。
【００４０】 本発明において、ダイヤモンド｛１００｝単結晶基板上に形成される｛１１１｝面と、基板面とのなす角度は、５４．７°±１０°の範囲内にあることが好ましい。ダイヤモンド｛１００｝単結晶基板にはｏｆｆ角が存在する場合があり、その場合、基板上に形成される｛１１１｝面と基板面とのなす角度には幅が存在するが、上記範囲内であれば｛１１１｝面上に良質なｎ型半導体ダイヤモンドが形成される。
【００６３】 発明を実施するための最良の形態
【００６４】 以下、添付図面を参照して、本発明に係るｎ型半導体ダイヤモンドの製造方法、ｎ型半導体ダイヤモンド、ｐｎ接合型半導体ダイヤモンド、ｐｎｐ接合型半導体ダイヤモンド、ｎｐｎ接合型半導体ダイヤモンド、及びｐｉｎ接合型半導体ダイヤモンドの好適な実施形態について詳細に説明する。尚、同一要素には同一符号を用いるものとし、重複する説明は省略する。
【００６５】 ［第１実施形態］
【００６６】 図１Ａ〜図１Ｄ及び図２Ａ〜図２Ｅを参照して、第１実施形態のｎ型半導体ダイヤモンドの製造方法を説明する。第１実施形態のｎ型半導体ダイヤモンド製造方法は、その概略を述べると、（１）ダイヤモンド｛１００｝単結晶基板上に、表面が｛１１１｝面であるダイヤモンドの三角状隆起を形成し、（２）三角状隆起上にｎ型ダイヤモンドエピタキシャル層を形成することによりｎ型半導体ダイヤモンドを得るものである。
【００６７】 まず、図１Ａの斜視図に示すような表面及び側面方位が｛１００｝にカットされたダイヤモンド｛１００｝単結晶基板１０を用意する。
【００６８】 次に、図１Ｂに示すように、フォトリソグラフィ法によって、ダイヤモンド｛１００｝単結晶基板１０の表面の一部分に＜１１０＞方向にラインとスペースとが等間隔に交互に並ぶパターンの薄膜マスク１２を形成する。図１Ｃに、ダイヤモンド｛１００｝単結晶基板１０の｛１００｝表面に薄膜マスク１２をパターンニングした状態の平面図を示し、図１Ｄに、薄膜マスク１２をパターンニングしたダイヤモンド｛１００｝単結晶基板１０の断面図を示す。なお、図中の＜１１０＞方向にライン＆スペースパターンの薄膜マスク１２を形成したが、該＜１１０＞方向に垂直な方向にライン＆スペースパターンの薄膜マスク１２を形成してもよい。また、ダイヤモンド｛１００｝単結晶基板１０の表面の全体に薄膜マスク１２をパターンニングしてもよい。
【００６９】 次に、薄膜マスク１２をパターニングしたダイヤモンド｛１００｝単結晶基板１０をドライエッチング装置に移送して、反応性イオンエッチングを行う。その後、薄膜マスク１２を除去する。これにより、図２Ａの断面図に示すように、ダイヤモンド｛１００｝単結晶基板１０の表層には、断面が矩形状で、且つ、図中奥方向に延びるダイヤモンドの矩形隆起１４が複数形成される。このとき各矩形隆起１４は、＜１１０＞方向に並列している。なお、フォトリソグラフィ法により薄膜マスクをパターンニングした後に、化学気相合成によりダイヤモンドを成長させた後、薄膜マスクを除去することによって、矩形隆起を形成してもよい。このとき、エッチング加工により形成される矩形隆起１４と全く同じパターンで矩形隆起を形成したい場合は、ライン＆スペースパターンを薄膜マスク１２に対して反転させた薄膜マスクを用いればよい。また、エッチング加工のようなトップダウン的な加工と、化学気相合成のようなボトムアップ的な加工とを組み合わせることによって、矩形隆起１４を形成してもよい。
【００７０】 続いて、マイクロ波プラズマＣＶＤ装置を使用して、矩形隆起１４にノンドープダイヤモンド層１６を成長させる。すると、図２Ｂに示すように、ノンドープダイヤモンド層１６の上層部は、矩形隆起１４がシードとなって、表面が｛１１１｝であり、且つ、断面が三角状で図中奥方向に延びる三角状隆起１８となる。このとき、複数の矩形隆起１４が等間隔に並列して形成されているため、各三角状隆起１８は複数隙間なく並列して形成される。各三角状隆起１８は隙間をおいて並列していてもよいが、この場合、ダイヤモンド｛１００｝単結晶基板１０の表面にはダイヤモンド｛１１１｝面とダイヤモンド｛１００｝面とが交互に並ぶことになる。この上にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させると、ダイヤモンド｛１１１｝面とダイヤモンド｛１００｝面とでは、ドーピング効率が大きく異なるため、一様なキャリア密度のｎ型半導体ダイヤモンドが得られない。ここで、ダイヤモンド｛１１１｝面上におけるｎ型ダイヤモンドエピタキシャル層２０ａの方がドーピング効率が高いので、キャリア密度が大きく均質であるｎ型半導体ダイヤモンドを得るためには、表面が｛１１１｝面である三角状隆起１８を隙間なく並列させることが好ましい。エピタキシャルダイヤモンドを成膜するＣＶＤ法としては、（１）直流又は交流電界により放電をおこし、原料を活性化させる方法、（２）熱電子放射材を加熱し、原料を活性化させる方法、（３）ダイヤモンドを成長させる表面をイオンで衝撃する方法、（４）原料ガスを燃焼させる方法、又は（５）レーザ等の光によって、原料ガスを活性化させる方法等がある。
【００７１】 ここで、上記ノンドープダイヤモンド層１６は、矩形隆起１４にダイヤモンド｛１１１｝面を形成するために成長させる層であるので、｛１１１｝面が形成され得る成長条件下で成長させる。ここで、矩形隆起１４上において、ダイヤモンドが＜１００＞方向に成長する速度をＶＡ＜１００＞、＜１１１＞方向に成長する速度をＶＡ＜１１１＞としたとき、｛１１１｝面を形成するためには、
【数１】
を満たす成長条件でダイヤモンドをエピタキシャル成長させる必要がある。
【００７２】 また、上記関係を満たすのであれば、｛１１１｝面を形成させるためのダイヤモンド層はノンドープダイヤモンド成長条件に拘泥する必要はない。例えば、ノンドープダイヤモンドの代わりに窒素ドープダイヤモンドを成長させても良い。マイクロ波プラズマＣＶＤ装置を使用し、水素ガス流量０．１ｌ／ｍｉｎ（１００ｓｃｃｍ）、メタンガス流量４×１０−３ｌ／ｍｉｎ（４ｓｃｃｍ）、水素希釈窒素ガス（Ｎ２１％）流量５×１０−３ｌ／ｍｉｎ（５ｓｃｃｍ）、圧力１．３×１０４Ｐａ、マイクロ波パワー３００Ｗ、基板温度８７０℃の成長条件で窒素ドープダイヤモンド層を成長させることにより、｛１１１｝面を形成することもできる。なお、窒素はダイヤモンドに対してｎ型ドーパントとなるが、ドナー準位は、ダイヤモンドのバンドギャップ（約５．５ｅＶ）に対して約１．７ｅＶと非常に深く、ほとんど活性化しない。しかも、上記条件において窒素のドープ量は１０ｐｐｍ以下であり、窒素ドープダイヤモンドの電気特性は、ノンドープダイヤモンドとほとんど同じとみなして良い。
【００７３】 次に、｛１１１｝面を表面とする三角状隆起１８が複数並列したダイヤモンド｛１００｝単結晶基板１０を下地として、マイクロ波プラズマＣＶＤ装置を使用して、ｎ型ドーパントとしてリンをドープしながらダイヤモンドをエピタキシャル成長させてリンドープダイヤモンド層２０（ｎ型ダイヤモンドエピタキシャル層）を形成する。ここで、ｎ型ドーパントとして、リンの他に硫黄、リチウム、ナトリウム、窒素、砒素、塩素、セレン等を用いることができる。
【００７４】 表面が｛１１１｝面である三角状隆起１８上にホモエピタキシャル成長させてリンドープダイヤモンド層２０を得るためには、｛１１１｝面上にエピタキシャルダイヤモンドを成膜するために｛１１１｝面が｛１００｝面に比べて優先的に成長する条件で成膜を行う必要がある。ここで、三角状隆起１８上においてダイヤモンドが＜１００＞方向に成長する速度をＶＢ＜１００＞、＜１１１＞方向に成長する速度をＶＢ＜１１１＞とすると、｛１１１｝面が｛１００｝面に対して優先的に成長するためには、
【数２】
の成長条件を満たすことが必要である。
さらに、
【数３】
の成長条件を満たすことが好適である。
【００７５】 上記条件で三角状隆起１８上にリンドープダイヤモンド層２０を成長させると、ダイヤモンドは、＜１１１＞方向に優先的に成長する。したがって、図２Ｃのように、｛１１１｝面の面積は、ダイヤモンドの成長とともに小さくなる。やがて図２Ｄのようにリンドープダイヤモンド層２０の表面は平らな｛１００｝面となり、本実施形態のｎ型半導体ダイヤモンドが得られる。
【００７６】 本実施形態によれば、ダイヤモンド｛１１１｝面にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させるので、キャリア密度が大きく良質であるｎ型半導体ダイヤモンドを提供することができる。また、大面積のダイヤモンド｛１００｝単結晶基板１０をもとにダイヤモンド｛１１１｝面が形成されるので、大型のｎ型半導体ダイヤモンドを提供することができる。本実施形態のｎ型半導体ダイヤモンドの製造方法によれば、安価で大量生産が可能なダイヤモンド｛１００｝単結晶基板１０をもとにｎ型半導体ダイヤモンドを製造することができるので、量産化、低コスト化への対応が可能となる。
【００７７】 さらに、本実施形態において、リンドープダイヤモンド層２０の表層を除去することにより、ｎ型ドーパントのドーピング効率が良い部分を表面とする。図２Ｃ及び図２Ｄのように、三角状隆起１８上にリンドープダイヤモンド層２０を成長させると、＜１１１＞成長セクター２０ａと＜１００＞成長セクター２０ｂとが形成される。ここで、＜１１１＞成長セクター２０ａとは、三角状隆起１８の表面から＜１１１＞方向に成長した部分をいう。また、＜１００＞成長セクター２０ｂとは、三角状隆起１８の頂部１８ａから＜１００＞方向に成長した部分をいう。これらのうち、＜１００＞成長セクター２０ｂは、ｎ型ドーパントのドーピング効率が悪い。そこで、図２Ｅに示すように、反応性イオンエッチングや研磨等によって、リンドープダイヤモンド層２０の表層を｛１１１｝面が存在していた三角状隆起１８の頂部１８ａまで除去する。これによって、よりキャリア密度が大きく良質のｎ型半導体の表面積が最大のダイヤモンドを得ることができると共に、表面は｛１００｝単結晶基板面に平行で平坦な｛１００｝面となるためによりデバイス形成に適した構造となる。デバイス形成に適した構造とするために表面が平坦な｛１００｝面とするという意味では、図２Ｃと図２Ｄの中間の形状であって、表面に｛１００｝面と｛１１１｝面が双方存在するような形状にまで成長した時点で、表面を研磨等により平坦化させる手法も好ましい。
【００７８】 本実施形態においては、三角状隆起１８を形成することによって、ダイヤモンド｛１００｝単結晶基板１０の表面に複数の｛１１１｝面を形成している。これにより、複数の｛１１１｝面にまたがる大面積のリンドープダイヤモンド層２０が形成されており、さらに、表面に複数の｛１１１｝面を形成したダイヤモンド｛１００｝単結晶基板と同面積のダイヤモンド｛１１１｝単結晶基板と比べて、｛１１１｝面は実効的に大きな面積が取れる。また、三角状隆起１８の場合、四角錐状隆起に比して、各々の｛１１１｝面の面積を大きくとれるので、基板１０の表面を少数の｛１１１｝面で構成することができる。このため、結晶性の良好なｎ型半導体ダイヤモンドが作製される。あるいは、ｎ型半導体ダイヤモンド部分の体積が大きなものが得られるため、さらには、｛１１１｝面上にｎ型半導体ダイヤモンドをエピタキシャル成長させる場合、成長速度は非常に遅い条件としなければならないが、三角状隆起１８の場合、凹入角効果により成長速度が速くなることが見出されたため、ｎ型半導体ダイヤモンドの製造効率は三角状隆起１８の場合の方がよく実用的である。つまり、ｎ型半導体ダイヤモンドエピタキシャル層は、平面上に成長させるよりも凹状の角度のついた面上に成長させる方が成長速度が速くなる。
【００７９】 また、三角状隆起１８は、ダイヤモンド｛１００｝単結晶基板１０の表層部を微細加工して形成された矩形隆起１４上にダイヤモンドを成長させることによって形成されている。これにより、表面が｛１１１｝面であるダイヤモンドの三角状隆起１８を容易に形成することができる。ただし、三角状隆起１８は、ダイヤモンド｛１００｝単結晶基板１０の表層部を微細加工することによって直接形成してもよい。あるいは、三角状隆起１８は、ダイヤモンド｛１００｝単結晶基板１０を微細加工することなく、気相合成により直接形成してもよい。
【００８０】 また、三角状隆起１８は、複数存在し、各三角状隆起１８は延び方向と直行する方向に隙間なく並列している。これにより、ダイヤモンド｛１００｝単結晶基板１０の表面には隙間なく｛１１１｝面が並ぶことになるため、キャリア密度が大きく均質であるｎ型半導体ダイヤモンドを得ることができる。ここで、三角状隆起１８の配列ピッチ（稜線どうしの距離）は、好ましくは１５０μｍ以下、より好ましくは１〜５０μｍである。また、三角状隆起１８の高さは、好ましくは、１００μｍ以下、より好ましくは１〜３５μｍである。
【００８１】 ［第２実施形態］
【００８２】 図３Ａ〜図３Ｄ及び図４Ａ〜図４Ｅを参照して第２実施形態のｎ型半導体ダイヤモンドの製造方法を説明する。第２実施形態のｎ型半導体ダイヤモンド製造方法は、その概略を述べると、（１）ダイヤモンド｛１００｝単結晶基板上に、各側面が｛１１１｝面であるダイヤモンドの四角錐状隆起を形成し、（２）四角錐状隆起上にｎ型ダイヤモンドエピタキシャル層を形成することによりｎ型半導体ダイヤモンドを得るものである。
【００８３】 まず、図３Ａの斜視図に示すような表面及び側面方位が｛１００｝にカットされたダイヤモンド｛１００｝単結晶基板１０を用意する。
【００８４】 次に、図３Ｂに示すように、フォトリソグラフィ法によって、ダイヤモンド｛１００｝単結晶基板１０の表面において、行列状に複数の円形の薄膜マスク１２を形成する。なお、ダイヤモンド｛１００｝単結晶基板１０の表面の全体に薄膜マスク１２をパターンニングしてもよい。
次に、円形の薄膜マスク１２をパターニングしたダイヤモンド｛１００｝単結晶基板１０をドライエッチング装置に移送して、反応性イオンエッチングを行う。その後、薄膜マスク１２を除去する。これにより、図３Ｃに示すように、ダイヤモンド｛１００｝単結晶基板１０の表面に、行列状に並んだ複数の円柱状隆起（柱状隆起）２２が形成される。図４Ａに円柱状隆起２２が複数形成されたダイヤモンド｛１００｝単結晶基板１０の表層の断面図を示す。なお、フォトリソグラフィ法によりパターニングをした後に、ダイヤモンド｛１００｝単結晶基板１０上に化学気相合成によりダイヤモンドを成長させ、薄膜マスクを除去することによって、円柱状隆起を形成してもよい。このとき、マスクパターンを薄膜マスク１２に対して反転させた薄膜マスクを用いることにより、円柱状隆起２２と同じパターンで円柱状隆起を形成することができる。また、エッチング加工のようなトップダウン的な加工と、化学気相合成のようなボトムアップ的な加工とを組み合わせることによって、円柱状隆起２２を形成してもよい。
【００８５】 続いて、マイクロ波プラズマＣＶＤ装置を使用して、円柱状隆起２２にノンドープダイヤモンド層１６を成長させる。すると、図４Ｂの断面図に示すように、ノンドープダイヤモンド層１６の上層部は、円柱状隆起２２がシードとなって、各側面が｛１１１｝面である四角錐状隆起２４となる。なお、円柱状隆起２２は、四角錐状隆起２４を形成するシードとなり得るものであれば、多角柱状隆起等の他の柱状隆起であってもよい。図３Ｄに、四角錐状隆起２４が形成されたときのダイヤモンド｛１００｝単結晶基板１０の平面図を示す。図３Ｃのように、複数の円柱状隆起２２が行列状に並んでいるため、図３Ｄのように、隣り合う各四角錐状隆起２４は底辺が接するように行列状に並ぶ。各四角錐状隆起が隙間をおいて配列されていてもよいが、この場合、ダイヤモンド｛１００｝単結晶基板１０の表面にはダイヤモンド｛１１１｝面とダイヤモンド｛１００｝面とが交互に並ぶことになる。この上にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させると、ダイヤモンド｛１１１｝面とダイヤモンド｛１００｝面とでは、ドーピング効率が大きく異なるため、一様なドーピング効率のｎ型半導体ダイヤモンドが得られない。また、ダイヤモンド｛１１１｝面上におけるｎ型ダイヤモンドエピタキシャル層２０の方がドーピング効率が高いので、キャリア密度が大きく均質であるｎ型半導体ダイヤモンドを得るためには、表面が｛１１１｝面である四角錐状隆起２４を隙間なく相互の底辺が接するように行列状に配列することが好ましい。ここで、円柱状隆起２２においてダイヤモンドを成長させる条件は、第１実施形態で矩形隆起１４に対してダイヤモンドを成長させる条件と同じである。
【００８６】 次に、図４Ｃに示すように、｛１１１｝面を表面とする四角錐状隆起２４が複数並列したダイヤモンド｛１００｝単結晶基板１０を下地として、マイクロ波プラズマＣＶＤ装置を使用して、ｎ型ドーパントとしてリンをドープしながらダイヤモンドをエピタキシャル成長させてリンドープダイヤモンド層２０（ｎ型ダイヤモンドエピタキシャル層）を形成する。ここで、ｎ型ドーパントとして、リンの他に硫黄、リチウム、ナトリウム、窒素、砒素、塩素、セレン等を用いることができる。
【００８７】 表面が｛１１１｝面である四角錐状隆起２４上にホモエピタキシャル成長させてリンドープダイヤモンド層２０を得るためには、｛１１１｝面上にエピタキシャルダイヤモンドを成膜するために｛１１１｝面が｛１００｝面に比べて優先的に成長する条件で成膜を行う必要がある。ここで、四角錐状隆起２４上においてダイヤモンドを成長させる条件は、第１実施形態において三角状隆起１８上にダイヤモンドを成長させる条件と同じである。
【００８８】 上記条件で四角錐状隆起２４上にリンドープダイヤモンド層２０を成長させると、ダイヤモンドは、＜１１１＞方向に優先的に成長する。したがって、図４Ｃのように、｛１１１｝面の面積は、ダイヤモンドの成長とともに小さくなる。やがて図４Ｄのようにリンドープダイヤモンド層２０の表面は平らな｛１００｝面となり、ｎ型半導体ダイヤモンドが得られる。
【００８９】 本実施形態によれば、第１実施形態と同様に、ダイヤモンド｛１１１｝面にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させるので、キャリア密度が大きく良質のｎ型半導体ダイヤモンドを提供することができる。また、大面積のダイヤモンド｛１００｝単結晶基板１０をもとにダイヤモンド｛１１１｝面が形成されるので、大型のｎ型半導体ダイヤモンドを提供することができる。
【００９０】 さらに、本実施形態において、リンドープダイヤモンド層２０の表層を除去することにより、ｎ型ドーパントのドーピング効率が高い部分を表面とする。図４Ｃ及び図４Ｄのように、四角錐状隆起２４上にリンドープダイヤモンド層２０を成長させると、＜１１１＞成長セクター２０ａと＜１００＞成長セクター２０ｂとが形成される。ここで、＜１１１＞成長セクター２０ａとは、四角錐状隆起２４の表面から＜１１１＞方向に成長した部分をいう。また、＜１００＞成長セクター２０ｂとは、四角錐状隆起２４の頂部２４ａから＜１００＞方向に成長した部分をいう。これらのうち、＜１００＞成長セクター２０ｂは、ｎ型ドーパントのドーピング効率が悪い。そこで、図４Ｅに示すように、反応性イオンエッチングや研磨等によって、リンドープダイヤモンド層２０の表層を｛１１１｝面が存在していた四角錐状隆起２４の頂部２４ａまで除去する。これによって、よりキャリア密度が大きく良質のｎ型半導体の表面積が最大のダイヤモンドを得ることができると共に、表面は｛１００｝単結晶基板面に平行で平坦な｛１００｝面となるためによりデバイス形成に適した構造となる。デバイス形成に適した構造とするために表面が平坦な｛１００｝面とするという意味では、図４Ｃと図４Ｄの中間の形状であって、表面に｛１００｝面と｛１１１｝面が双方存在するような形状にまで成長した時点で、表面を研磨等により平坦化させる手法も好ましい。
【００９１】 本実施形態においては、四角錐状隆起２４を形成することによって、ダイヤモンド｛１００｝単結晶基板１０の表面に複数の｛１１１｝面を形成している。これにより、複数の｛１１１｝面にまたがる大面積のリンドープダイヤモンド層２０が形成されており、さらに、表面に複数の｛１１１｝面を形成したダイヤモンド｛１００｝単結晶基板と同面積のダイヤモンド｛１１１｝単結晶基板と比べて、｛１１１｝面は実効的に大きな面積が取れる。また、四角錐状隆起２４の場合、ダイヤモンド｛１００｝単結晶基板１０に薄膜マスク１２を形成する際に、三角状隆起１８を形成する際には必要となるラインの基板面内方位合わせをする必要がなく、ダイヤモンド｛１００｝単結晶基板１０の表面に複数の｛１１１｝面を容易に形成することができる。四角錐状隆起２４の場合についても、凹入角効果により成長速度が速くなることが見出されたため、ｎ型半導体ダイヤモンドの製造効率は四角錐状隆起２４の場合も良く実用的である。
【００９２】 また、四角錐状隆起２４は、ダイヤモンド｛１００｝単結晶基板１０の表層部を微細加工して形成された円柱状隆起２２上にダイヤモンドを成長させることによって形成されている。これにより、表面が｛１１１｝面であるダイヤモンドの四角錐状隆起２４を容易に形成することができる。ただし、四角錐状隆起２４は、ダイヤモンド｛１００｝単結晶基板１０の表層部を微細加工することによって直接形成してもよい。あるいは、四角錐状隆起２４は、ダイヤモンド｛１００｝単結晶基板１０を微細加工することなく、気相合成により直接形成してもよい。
【００９３】 また、四角錐状隆起２４は、複数存在し、隣り合う四角錐状隆起２４は底辺が接するように行列状に並んでいる。これにより、ダイヤモンド｛１００｝単結晶基板１０の表面には隙間なく｛１１１｝面が並ぶことになるため、キャリア密度が大きく均質であるｎ型半導体ダイヤモンドを得ることができる。ここで、四角錐状隆起２４の配列ピッチ（頂点どうしの距離）は、好ましくは１５０μｍ以下、より好ましくは１〜５０μｍである。また、四角錐状隆起２４の高さは、好ましくは、１００μｍ以下、より好ましくは１〜３５μｍである。
【００９４】 以上、本発明によるｎ型半導体ダイヤモンドの好適な実施形態を説明した。ダイヤモンド｛１００｝単結晶基板上に形成した複数の｛１１１｝面上に、ｎ型ダイヤモンドエピタキシャル層を形成するという上述の思想を応用することによって、さらにｐｎ接合型半導体ダイヤモンド、ｐｎｐ接合型半導体ダイヤモンド、ｎｐｎ接合型半導体ダイヤモンド、及びｐｉｎ接合型半導体ダイヤモンドを好適に作製することができる。
【００９５】 例えば、図２Ｃ又は図４Ｃに示すｎ型半導体ダイヤモンド上に、さらにｐ型ダイヤモンドエピタキシャル層を形成すれば、ｐｎ接合型半導体ダイヤモンドを得ることができる。また、表面に複数の｛１１１｝面が形成されたｐｎ接合型半導体ダイヤモンド上に、ｎ型ダイヤモンドエピタキシャル層を形成すれば、ｎｐｎ接合型半導体ダイヤモンドを得ることができる。また、図２Ｃ又は図４Ｃに示すｎ型半導体ダイヤモンド上に、ノンドープダイヤモンドエピタキシャル層を形成し、ノンドープダイヤモンドエピタキシャル層上にｐ型ダイヤモンドエピタキシャル層を形成すれば、ｐｉｎ接合型半導体ダイヤモンドを得ることができる。
【００９６】 あるいは、基板として複数の｛１１１｝面が形成されたｐ型半導体ダイヤモンド｛１００｝単結晶基板を用いて、その基板上にｎ型ダイヤモンドエピタキシャル層を形成してもｐｎ接合型半導体ダイヤモンドを得ることができる。また、このｐｎ接合型半導体ダイヤモンド上に、さらにｐ型ダイヤモンドエピタキシャル層を形成すれば、ｐｎｐ接合型半導体ダイヤモンドを得ることができる。さらに、複数の｛１１１｝面が形成されたｐ型半導体ダイヤモンド｛１００｝単結晶基板上にノンドープダイヤモンドエピタキシャル層を形成し、ノンドープダイヤモンドエピタキシャル層上にｎ型ダイヤモンドエピタキシャル層を形成すれば、ｐｉｎ接合型半導体ダイヤモンドを得ることができる。これらのｐｎ接合型半導体ダイヤモンド、ｐｎｐ接合型半導体ダイヤモンド、ｎｐｎ接合型半導体ダイヤモンド、及びｐｉｎ接合型半導体ダイヤモンドの具体的な実施例については後述する。
【００９７】 図６Ａ〜図６Ｃは、本発明によるｎ型半導体ダイヤモンドの構造例を示す図である。各図とも、ダイヤモンド｛１００｝単結晶基板１０に形成された三角状隆起１８上に、ｎ型ダイヤモンドエピタキシャル層２０が形成されたものである。図６Ａにおいては、エピタキシャル層２０の表面が、基板１０の｛１００｝面と平行な面からなる平らな形状をしているとともに、三角状隆起１８の頂部１８ａよりも高い位置にある。また、エピタキシャル層２０の表面には、＜１１１＞成長セクター２０ａと＜１００＞成長セクター２０ｂとが、ともに露出している。図６Ｂにおいては、エピタキシャル層２０の表面が、基板１０の｛１００｝面と平行な面からなる平らな形状をしているとともに、頂部１８ａと略同じ高さにある。また、エピタキシャル層２０の表面には、＜１１１＞成長セクター２０ａのみが露出している。図６Ｃにおいては、エピタキシャル層２０の表面が、基板１０の表面と同様に複数の｛１１１｝面を有する形状をしている。これら複数の｛１１１｝面は、三角状隆起１８上に成長した＜１１１＞成長セクター２０ａから構成されるものである。一方、エピタキシャル層２０の表面は、三角状隆起１８の頂部１８ａから成長した＜１００＞成長セクター２０ｂから構成される｛１００｝面を有する。なお、図６Ａ〜図６Ｃにおいて、三角状隆起１８は、四角錐状隆起２４であっても良い。
【００９８】 図７Ａ〜図７Ｃは、本発明によるｐｎ接合型半導体ダイヤモンドの構造例を示す図である。各図とも、ｐ型半導体ダイヤモンド｛１００｝単結晶基板１３上に形成された三角状隆起１８上に、ｎ型ダイヤモンドエピタキシャル層２０が形成されたものである。ｐ型半導体ダイヤモンド｛１００｝単結晶基板の構成については、後述する。図７Ａにおいては、エピタキシャル層２０の表面が、基板１３の｛１００｝面と平行な面からなる平らな形状をしているとともに、三角状隆起１８の頂部１８ａよりも高い位置にある。また、エピタキシャル層２０の表面には、＜１１１＞成長セクター２０ａと＜１００＞成長セクター２０ｂとが、ともに露出している。図７Ｂにおいては、エピタキシャル層２０の表面が、基板１３の｛１００｝面と平行な面からなる平らな形状をしているとともに、頂部１８ａと略同じ高さにある。また、エピタキシャル層２０の表面には、＜１１１＞成長セクター２０ａのみが露出している。図７Ｃにおいては、エピタキシャル層２０の表面が、基板１３の表面と同様に複数の｛１１１｝面を有する形状をしている。これら複数の｛１１１｝面は、三角状隆起１８上に成長した＜１１１＞成長セクター２０ａから構成されるものである。一方、エピタキシャル層２０の表面は、三角状隆起１８の頂部１８ａから成長した＜１００＞成長セクター２０ｂから構成される｛１００｝面を有する。なお、図７Ａ〜図７Ｃにおいて、三角状隆起１８は、四角錐状隆起２４であっても良い。
【００９９】 図８Ａ〜図８Ｄは、本発明によるｐｎ接合型半導体ダイヤモンドの構造例を示す図である。図８Ａ及び図８Ｂに示すｐｎ接合型半導体ダイヤモンドは、それぞれ図６Ａ及び図６Ｂに示すｎ型半導体ダイヤモンドのｎ型ダイヤモンドエピタキシャル層２０上に、ｐ型ダイヤモンドエピタキシャル層１７が形成されたものである。図８Ａ及び図８Ｂにおいては、ｐ型ダイヤモンドエピタキシャル層１７の表面は、いずれも基板１０の｛１００｝面と平行な面からなる平らな形状をしている。図８Ｃ及び図８Ｄに示すｐｎ接合型半導体ダイヤモンドは、いずれも図６Ｃに示すｎ型半導体ダイヤモンドのｎ型ダイヤモンドエピタキシャル層２０上に、ｐ型ダイヤモンドエピタキシャル層１７が形成されたものである。図８Ｃにおいては、ｐ型ダイヤモンドエピタキシャル層１７の表面が、基板１０の｛１００｝面と平行な面からなる平らな形状をしているとともに、ｎ型ダイヤモンドエピタキシャル層２０の表面よりも高い位置にある。図８Ｄにおいては、ｐ型ダイヤモンドエピタキシャル層１７の表面が、基板１０の表面と同様に複数の｛１１１｝面を有する形状をしている。これら複数の｛１１１｝面は、＜１１１＞成長セクター２０ａの表面から＜１１１＞方向に成長したｐ型ダイヤモンドエピタキシャル層１７から構成されるものである。一方、ｐ型ダイヤモンドエピタキシャル層１７の表面は、＜１００＞成長セクター２０ｂの表面から＜１００＞方向に成長したｐ型ダイヤモンドエピタキシャル層１７から構成される｛１００｝面を有する。なお、図８Ａ〜図８Ｄにおいて、三角状隆起１８は、四角錐状隆起２４であっても良い。
【０１００】 図９Ａ〜図９Ｄは、本発明によるｐｎｐ接合型半導体ダイヤモンドの構造例を示す図である。図９Ａ及び図９Ｂに示すｐｎｐ接合型半導体ダイヤモンドは、それぞれ図７Ａ及び図７Ｂに示すｐｎ接合型半導体ダイヤモンドのｎ型ダイヤモンドエピタキシャル層２０上に、ｐ型ダイヤモンドエピタキシャル層１７が形成されたものである。図９Ａ及び図９Ｂにおいては、ｐ型ダイヤモンドエピタキシャル層１７の表面は、いずれも基板１３の｛１００｝面と平行な面からなる平らな形状をしている。図９Ｃ及び図９Ｄに示すｐｎｐ接合型半導体ダイヤモンドは、いずれも図７Ｃに示すｐｎ接合型半導体ダイヤモンドのｎ型ダイヤモンドエピタキシャル層２０上に、ｐ型ダイヤモンドエピタキシャル層１７が形成されたものである。図９Ｃにおいては、ｐ型ダイヤモンドエピタキシャル層１７の表面が、基板１３の｛１００｝面と平行な面からなる平らな形状をしているとともに、ｎ型ダイヤモンドエピタキシャル層２０の表面よりも高い位置にある。図９Ｄにおいては、ｐ型ダイヤモンドエピタキシャル層１７の表面が、基板１３の表面と同様に複数の｛１１１｝面を有する形状をしている。なお、図９Ａ〜図９Ｄにおいて、三角状隆起１８は、四角錐状隆起２４であっても良い。
【０１０１】 図１０Ａ及び図１０Ｂは、本発明によるｎｐｎ接合型半導体ダイヤモンドの構造例を示す図である。図１０Ａ及び図１０Ｂに示すｎｐｎ接合型半導体ダイヤモンドは、いずれも図８Ｄに示すｐｎ接合型半導体ダイヤモンドのｐ型ダイヤモンドエピタキシャル層１７上に、さらにｎ型ダイヤモンドエピタキシャル層２１が形成されたものである。図１０Ａにおいては、ｎ型ダイヤモンドエピタキシャル層２１の表面が、基板１０の｛１００｝面と平行な面からなる平らな形状をしているとともに、ｐ型ダイヤモンドエピタキシャル層１７の表面よりも高い位置にある。また、エピタキシャル層２１の表面には、＜１１１＞成長セクター２１ａと＜１００＞成長セクター２１ｂとが、ともに露出している。図１０Ｂにおいては、ｎ型ダイヤモンドエピタキシャル層２１の表面が、基板１０の表面と同様に複数の｛１１１｝面を有する形状をしている。これら複数の｛１１１｝面は、ｐ型ダイヤモンドエピタキシャル層１７の｛１１１｝面上に成長した＜１１１＞成長セクター２１ａから構成されるものである。一方、ｎ型ダイヤモンドエピタキシャル層２１の表面は、ｐ型ダイヤモンドエピタキシャル層１７の｛１００｝面から成長した＜１００＞成長セクター２１ｂから構成される｛１００｝面を有する。なお、図１０Ａ及び図１０Ｂにおいて、三角状隆起１８は、四角錐状隆起２４であっても良い。
【０１０２】 図１１Ａ〜図１１Ｄは、本発明によるｐｉｎ接合型半導体ダイヤモンドの構造例を示す図である。図１１Ａ及び図１１Ｂに示すｐｉｎ接合型半導体ダイヤモンドは、いずれも図６Ｃに示すｎ型半導体ダイヤモンドのｎ型ダイヤモンドエピタキシャル層２０上に、ノンドープダイヤモンドエピタキシャル層１９（ｉ層）が形成され、さらにその上にｐ型ダイヤモンドエピタキシャル層１７が形成されたものである。図１１Ａにおいては、ノンドープダイヤモンドエピタキシャル層１９及びｐ型ダイヤモンドエピタキシャル層１７の表面は、ともにｎ型ダイヤモンドエピタキシャル層２０の表面と同様に複数の｛１１１｝面を有する形状をしている。図１１Ｂにおいては、ノンドープダイヤモンドエピタキシャル層１９の表面は、ｎ型ダイヤモンドエピタキシャル層２０の表面と同様に複数の｛１１１｝面を有する形状をしており、ｐ型ダイヤモンドエピタキシャル層１７の表面は、基板１０の｛１００｝面と平行な面からなる平らな形状をしている。また、図１１Ｃ及び図１１Ｄに示すｐｉｎ接合型半導体ダイヤモンドは、いずれもｐ型半導体ダイヤモンド｛１００｝単結晶基板１３上に形成された三角状隆起１８上に、ノンドープダイヤモンドエピタキシャル層１９が形成され、さらにその上にｎ型ダイヤモンドエピタキシャル層２０が形成されたものである。図１１Ｃにおいては、ノンドープダイヤモンドエピタキシャル層１９及びｎ型ダイヤモンドエピタキシャル層２０の表面は、ともに複数の｛１１１｝面を有する形状をしている。図１１Ｄにおいては、ノンドープダイヤモンドエピタキシャル層１９の表面は、複数の｛１１１｝面を有する形状をしており、ｎ型ダイヤモンドエピタキシャル層２０の表面は、基板１３の｛１００｝面と平行な面からなる平らな形状をしている。また、図１１Ｃ及び図１１Ｄにおいて、ｎ型ダイヤモンドエピタキシャル層２０の表面には、＜１１１＞成長セクター２０ａと＜１００＞成長セクター２０ｂとが、ともに露出している。なお、図１１Ａ〜図１１Ｄにおいて、三角状隆起１８は、四角錐状隆起２４であってもよい。
【０１０３】 図１２Ａ〜図１２Ｃは、本発明において用いられるｐ型半導体ダイヤモンド｛１００｝単結晶基板の構造例を示す図である。ｐ型半導体ダイヤモンド｛１００｝単結晶基板としては、高温高圧合成ＩＩｂ基板もしくは高温高圧合成Ｉｂボロン入り基板を用いることができる。または、気相成長によって、高温高圧合成Ｉｂ基板もしくは高温高圧合成ＩＩａ基板上にボロンドープダイヤモンド薄膜を形成したものであってもよい。図１２Ａに示すｐ型半導体ダイヤモンド｛１００｝単結晶基板は、図２Ａに示す矩形隆起１４上に三角状隆起１８を形成する際に、ノンドープダイヤモンド層１６の代わりにボロンドープダイヤモンド層１７をエピタキシャル成長させたものである。ここで、矩形隆起１４及び三角状隆起１８の組合わせは、円柱状隆起２２及び四角錐状隆起２４の組合わせであっても良い。図１２Ｂに示すｐ型半導体ダイヤモンド｛１００｝単結晶基板は、ダイヤモンド｛１００｝単結晶基板１０上に、ボロンドープダイヤモンド層１７からなる三角状隆起１８を、気相合成によって直接形成したものである。ここで、三角状隆起１８は、四角錐状隆起２４であっても良い。また、図１２Ｃに示すｐ型半導体ダイヤモンド｛１００｝単結晶基板は、表面に三角状隆起１８が形成されたダイヤモンド｛１００｝単結晶基板１０上に、ボロンドープダイヤモンド層１７を極短時間エピタキシャル成長させたものである。ここで、三角状隆起１８は、四角錐状隆起２４であっても良い。
【０１０４】 なお、上記のｎ型半導体ダイヤモンド、ｐｎ接合型半導体ダイヤモンド、ｐｎｐ接合型半導体ダイヤモンド、ｎｐｎ接合型半導体ダイヤモンド、及びｐｉｎ接合型半導体ダイヤモンドにおいて、基板上に形成されたｎ型ダイヤモンドエピタキシャル層と基板との界面を確認するためには、例えば、適当なへき開面についてカソードルミネッセンス（ＣＬ）又はフォトルミネッセンス（ＰＬ）により発光スペクトルの面内分布を調べればよい。
【０１０５】
【実施例】
【０１０６】 本発明のｎ型半導体ダイヤモンドの製造方法、ｎ型半導体ダイヤモンド、ｐｎ接合型半導体ダイヤモンド、ｐｎｐ接合型半導体ダイヤモンド、ｎｐｎ接合型半導体ダイヤモンド、及びｐｉｎ接合型半導体ダイヤモンドについて、実施例に基づいてさらに具体的に説明する。
【０１０７】 ＜実施例１＞
【０１０８】 図１Ａに示すような表面及び側面方位が｛１００｝にカットされたダイヤモンド｛１００｝単結晶基板を用意した。図１Ｂに示すように、フォトリソグラフィ法によって、ダイヤモンド｛１００｝単結晶基板の表面の一部分に＜１１０＞方向に線幅５μｍ、間隔５μｍのライン＆スペースパターンのＡｌ薄膜マスク１２（膜厚０．５μｍ）を形成した。
【０１０９】 次に、Ａｌ薄膜マスク１２をパターニングしたダイヤモンド｛１００｝単結晶基板をドライエッチング装置に移送して、エッチングガス：Ｏ２９９％，ＣＦ４１％、ＲＦパワー２００Ｗ、圧力６．６Ｐａ、エッチング時間４０分、エッチング深さ７μｍの条件で反応性イオンエッチングを行った。その後、セミコクリーンを用いてＡｌ薄膜マスク１２を除去した。これにより、図２Ａの断面図に示すように、ダイヤモンド｛１００｝単結晶基板１０の表層に断面が矩形状で一方向に延びるダイヤモンドの矩形隆起１４が形成された。
【０１１０】 マイクロ波プラズマＣＶＤ装置を使用して、水素ガス流量０．１ｌ／ｍｉｎ（１００ｓｃｃｍ）、メタンガス流量５×１０−３ｌ／ｍｉｎ（５ｓｃｃｍ）、圧力１．３×１０４Ｐａ、マイクロ波パワー３００Ｗ、基板温度８５０℃、成長時間３時間の条件で、矩形隆起１４上にノンドープダイヤモンド層１６を形成した。これにより、矩形隆起１４上に｛１１１｝面の三角状隆起１８が形成された。
【０１１１】 次に、マイクロ波プラズマＣＶＤ装置を使用して、水素ガス流量０．１９５ｌ／ｍｉｎ（１９５ｓｃｃｍ）、メタンガス流量１×１０−３ｌ／ｍｉｎ（１ｓｃｃｍ）、水素希釈ホスフィン（ＰＨ３；１０００ｐｐｍ）流量５×１０−３ｌ／ｍｉｎ（５ｓｃｃｍ）、圧力１．３×１０４Ｐａ、マイクロ波パワー３５０Ｗ、基板温度９００℃、成長時間１２時間の条件で図２Ｃに示すような三角状隆起１８上にリンドープエピタキシャル層２０を形成した。
【０１１２】 さらに、上記条件でｎ型ダイヤモンドエピタキシャル層を１８時間成長させたところ、図２Ｄに示すような断面形状を持つｎ型ダイヤモンドエピタキシャル層が得られた。
【０１１３】 図５Ａのダイヤモンド｛１００｝単結晶基板１０の平面図において、三角状隆起１８上にリンドープダイヤモンド層２０を形成した第１領域３０と、三角状隆起１８を形成しないでリンドープダイヤモンド層２０を形成した第２領域３２とにおいて、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いてリンのドーピング濃度を調べた。
【０１１４】 その結果、第１領域３０及び第２領域３２のリン濃度は、ともに１．８×１０１７ｃｍ−３（１ｐｐｍ）以下であった。このとき、第１領域３０の表面には、図２Ｄに示すように、＜１００＞成長セクター２０ｂが露出していると考えられる。これより、＜１００＞方向に成長したダイヤモンドにはリンがほとんどドーピングされないことが確認された。
【０１１５】 次に、図２Ｅに示すように、ドライエッチング装置を使用して、第１領域３０において矩形隆起１４を形成したときと同条件の反応性イオンエッチングによって、リンドープダイヤモンド層２０の表層を三角状隆起１８の頂部１８ａまで除去した。これにより、リンのドーピング効率の低い＜１００＞方向に成長したダイヤモンドを含む層を除去した。エッチング時間は２０分であった。
【０１１６】 ＜１００＞方向に成長したダイヤモンドを含む層を除去後の第１領域３０のリンドープダイヤモンド層２０についてＳＩＭＳを用いて分析をした結果、リン濃度は４．２×１０１９ｃｍ−３（２４０ｐｐｍ）であった。これより、リンドープダイヤモンド層２０において＜１００＞方向に成長したダイヤモンドを含む層を除去することにより、リンドープダイヤモンド層２０のドーピング効率が高い＜１１１＞方向に成長した部分が表面に現れることが確認された。
【０１１７】 同時に、＜１００＞方向に成長したダイヤモンドを含む層を除去後の三角状隆起１８上に形成されたリンドープダイヤモンド層２０について、走査型トンネル分光法（ＳＴＳ：Ｓｃａｎｎｉｎｇ Ｔｕｎｎｅｌｉｎｇ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による電流電圧測定から、キャリアの伝導型を調べた。その結果、Ｉ−Ｖ曲線からリンドープダイヤモンド層２０は、ｎ型特性を示すことがわかった。
【０１１８】 三角状隆起１８の配列ピッチを１μｍ〜１５０μｍ、高さを１μｍ〜１００μｍとしても同様の構造が形成されることが確認された。そして、リンドープダイヤモンド層２０を形成する際の合成条件を、メタン濃度（メタンガス流量／水素ガス流量）０．００１％〜１％、ホスフィン濃度（ホスフィンガス流量／メタンガス流量）１００ｐｐｍ〜２００００ｐｐｍ、圧力２．６×１０３Ｐａ〜２．６×１０４Ｐａ、温度８００℃〜１２００℃の間としたが、図２Ｃ〜図２Ｄと同様の構造が形成され、リンドープダイヤモンド２０はｎ型特性を示すことが確認された。また、上記合成条件範囲内においてリンドープダイヤモンド層２０を形成する際に、ダイヤモンド｛１１１｝単結晶基板面上に同時にリンドープダイヤモンド成長を行い、リンドープダイヤモンドの成長レートをそれぞれ測定した。その結果、リンドープダイヤモンド層２０が形成されるレートの方が、ダイヤモンド｛１１１｝単結晶基板面上の成長レートよりも２〜４倍速いことがわかった。これにより、図２Ｂの構造上におけるリンドープダイヤモンド成長の凹入角効果があることがわかり、この構造での有効性がわかった。また、水素ガス流量０．１９５ｌ／ｍｉｎ（１９５ｓｃｃｍ）、メタンガス流量１×１０−３ｌ／ｍｉｎ（１ｓｃｃｍ）、水素希釈ホスフィン（ＰＨ３；１０００ｐｐｍ）流量５×１０−３ｌ／ｍｉｎ（５ｓｃｃｍ）、圧力１．３×１０４Ｐａ、マイクロ波パワー３５０Ｗ、基板温度９００℃、のリンドープダイヤモンド層２０成長条件で、図２Ｃと図２Ｄの中間の形状で成長を止め、表面に｛１００｝面と｛１１１｝面が双方存在するような形状の時点で、表面を研磨により平坦化し｛１００｝面と平行とした。そして、平坦化した表面をＳＩＭＳ分析した結果、リン濃度２．１×１０１９ｃｍ−３（１２０ｐｐｍ）を検出した。表面にはドーピング効率の低い＜１００＞成長セクターとドーピング効率の高い＜１１１＞成長セクターが半々現れていると考えられるが、表面に電極を形成し、電気特性を測定したところ、良好なｎ型特性が測定され、このような形成手法を用いてもデバイスへの応用が可能であることが確認された。三角状隆起の場合は、四角錐状隆起と比べて｛１１１｝面の数が少ないために、リンドープダイヤモンド層２０のセクター数が少なく、全体として良好な結晶性を持つリンドープダイヤモンド層２０が成長することも確認した。
【０１１９】 ＜実施例２＞
【０１２０】 実施例１と同様に、図３Ａに示すような表面及び側面方位が｛１００｝にカットされたダイヤモンド｛１００｝単結晶基板１０を用意した。次に、図３Ｂに示すように、フォトリソグラフィ法によって、ダイヤモンド｛１００｝単結晶基板１０の表面において、行列状に複数の直径５μｍ、中心間隔１０μｍの円形のＡｌ薄膜マスク１２を形成した。
【０１２１】 次に、Ａｌ薄膜マスク１２をパターニングしたダイヤモンド｛１００｝単結晶基板１０をドライエッチング装置に移送して、実施例１と同様の条件で反応性イオンエッチングを行った。その後、セミコクリーンを用いてＡｌ薄膜マスク１２を除去した。これにより、図３Ｃに示すように、ダイヤモンド｛１００｝単結晶基板１０の表面に円柱状のダイヤモンドの円柱状隆起２２が行列状に並列して形成された。
【０１２２】 そして、マイクロ波プラズマＣＶＤ装置を使用して、実施例１を同様の条件で円柱状隆起２２上にノンドープダイヤモンド層１６を形成した。これにより、図３Ｄのダイヤモンド｛１００｝単結晶基板１０の平面図に示すように、円柱状隆起２２上に各側面が｛１１１｝面である四角錐状隆起２４が形成された。
【０１２３】 四角錐状隆起２４上にマイクロ波プラズマＣＶＤ装置を使用して、実施例１と同様の条件（水素ガス流量０．１９５ｌ／ｍｉｎ（１９５ｓｃｃｍ）、メタンガス流量１×１０−３ｌ／ｍｉｎ（１ｓｃｃｍ）、水素希釈ホスフィン（ＰＨ３；１０００ｐｐｍ）流量５×１０−３ｌ／ｍｉｎ（５ｓｃｃｍ）、圧力１．３×１０４Ｐａ、マイクロ波パワー３５０Ｗ、基板温度９００℃）でダイヤモンド｛１００｝単結晶基板１０上にリンドープダイヤモンド層を形成した。３０時間成長させたところ、図４Ｄの断面図に示すように、四角錐状隆起２４上にリンドープダイヤモンド層２０が得られた。
【０１２４】 ここで、図５Ｂに示すダイヤモンド｛１００｝単結晶基板１０の平面図において、四角錐状隆起２４上にリンドープダイヤモンド層２０を形成した第１領域３０と、四角錐状隆起２４を形成しないリンドープダイヤモンド層２０を形成した第２領域３２とにおいて、それぞれについてＳＩＭＳを用いてリンのドーピング濃度を調べた。
【０１２５】 その結果、第１領域３０及び第２領域３２のリン濃度は、ともに１．８×１０１７ｃｍ−３（１ｐｐｍ）以下であった。これより、実施例１と同様に、基板１０の｛１００｝平面からなる第２領域３２上に成長したリンドープダイヤモンド、及び第１領域３０の表面に露出している＜１００＞成長セクター２０ｂには、リンがほとんどドーピングされないことが確認された。
【０１２６】 次に、図４Ｅのように、ドライエッチング装置を使用して、第１領域３０において、円柱状隆起２２を形成したときと同条件の反応性イオンエッチングによってリンドープダイヤモンド層２０の表層を四角錐状隆起２４の頂部２４ａまで除去した。これにより、リンのドーピング効率の低い＜１００＞方向に成長したダイヤモンドを含む層を除去した。エッチング時間は２０分であった。
【０１２７】 ＜１００＞方向に成長したダイヤモンドを含む層を除去後の第１領域３０のリンドープダイヤモンド層２０についてＳＩＭＳを用いて分析をした結果、リン濃度は４．２×１０１９ｃｍ−３（２４０ｐｐｍ）であった。これより、リンドープダイヤモンド層２０において＜１００＞方向に成長したダイヤモンドを含む層を除去することにより、リンドープダイヤモンド層２０のドーピング効率が高い部分が表面に現れることが確認された。
【０１２８】 同時に、＜１００＞方向に成長したダイヤモンドを含む層を除去後の第１領域３０のリンドープダイヤモンド層２０について、ＳＴＳによる電流電圧測定から、キャリアの伝導型を調べた。その結果、Ｉ−Ｖ曲線からリンドープダイヤモンド層２０は、ｎ型特性を示すことがわかった。
【０１２９】 四角錐状隆起２４の配列ピッチを１μｍ〜１５０μｍ、高さを１μｍ〜１００μｍとしても同様の構造が形成されることが確認された。そして、リンドープダイヤモンド層２０を形成する際の合成条件を、メタン濃度（メタンガス流量／水素ガス流量）０．００１％〜１％、ホスフィン濃度（ホスフィンガス流量／メタンガス流量）１００ｐｐｍ〜２００００ｐｐｍ、圧力２．６×１０３Ｐａ〜２．６×１０４Ｐａ、温度８００℃〜１２００℃の間としたが、図４Ｃ〜図４Ｄと同様の構造が形成され、リンドープダイヤモンド層２０はｎ型特性を示すことが確認された。ここで、図４Ｂの構造から、ダイヤモンドｎ型電子放出素子を形成しようとする場合、四角錐状隆起２４の頂部２４ａから成長したリンドープダイヤモンドは、図４Ｃ〜図４Ｄのように平坦にならないほうが良い。そこで、上記リンドープダイヤモンド層２０の合成条件範囲について、ホスフィン濃度を３００００ｐｐｍ以上としたところ、＜１００＞方向の成長速度ＶＢ＜１００＞が速くなり、四角錐状隆起２４の頂部２４ａ上には頂点が残り、平坦化することはないまま（の形状が保存されたまま）リンドープダイヤモンド層２０が形成された。電子放出特性を測定したところ、四角錐状隆起２４の頂部２４ａがリンドープダイヤモンド層２０の表面においても保存されたままの構造では、良好な電子放出特性が測定された。
【０１３０】 ＜実施例３＞
【０１３１】 表面及び側面方位が｛１００｝にカットされたダイヤモンド｛１００｝単結晶基板１０に対して、実施例１と同様に、フォトリソグラフィー法及び反応性イオンエッチングを施した。これにより、ダイヤモンド｛１００｝単結晶基板１０の表層に、＜１１０＞の一方向に延びる矩形隆起１４を形成した。図１３Ａには、この矩形隆起１４の延在方向に垂直な平面での断面が示されている。この矩形隆起１４の断面の大きさは、幅が５μｍ、高さが７μｍである。また、隣り合う矩形隆起１４どうしの間隔は、５μｍである。
【０１３２】 次に、マイクロ波プラズマＣＶＤ装置を使用して、矩形隆起１４上にノンドープダイヤモンド層１６を形成した。このときのノンドープダイヤモンド合成条件は、水素ガス流量を０．１ｌ／ｍｉｎ（１００ｓｃｃｍ）、メタンガス流量を５×１０−３ｌ／ｍｉｎ（５ｓｃｃｍ）、圧力を１．３×１０４Ｐａ、マイクロ波パワーを３００Ｗ、基板温度を８５０℃、成長時間を３時間とした。これにより、矩形隆起１４上に、表面が複数の｛１１１｝面から構成される三角状隆起１８が形成された。これらの｛１１１｝面と基板１０の基板面とのなす角度を測定したところ、５５°±２°の範囲内であった。
【０１３３】 続いて、マイクロ波プラズマＣＶＤ装置を使用して、図１３Ｂに示すように、三角状隆起１８上にリンドープダイヤモンド層２０を形成した。このときのリンドープダイヤモンド合成条件は、水素ガス流量を０．４９９ｌ／ｍｉｎ（４９９ｓｃｃｍ）、メタンガス流量を５×１０−４ｌ／ｍｉｎ（０．５ｓｃｃｍ）、水素希釈ホスフィン（ＰＨ３；１０００ｐｐｍ）流量を１×１０−３ｌ／ｍｉｎ（１ｓｃｃｍ）、圧力を１．３×１０４Ｐａ、マイクロ波パワーを３２０Ｗ、基板温度を８７０℃、成長時間を２時間とした。リンドープダイヤモンド層２０は、＜１１１＞成長セクター２０ａと＜１００＞成長セクター２０ｂとから構成される。＜１１１＞成長セクター２０ａとは、三角状隆起１８の表面から＜１１１＞方向に成長した部分をいう。また、＜１００＞成長セクター２０ｂとは、三角状隆起１８の頂部１８ａから＜１００＞方向に成長した部分をいう。＜１００＞成長セクター２０ｂは、リンがドープされにくいため、リンがドープされやすい＜１１１＞成長セクター２０ａと比べて高抵抗である。
【０１３４】 なお、上記と同じ条件で、高温高圧合成ＩＩａダイヤモンド｛１１１｝単結晶基板上に形成されるリンドープダイヤモンド層は、ＳＩＭＳとホール効果測定の結果から、次の特性を示すことがわかっている。すなわち、この場合のリンドープダイヤモンド層は、膜厚が１μｍ、リン濃度が１．２×１０１９ｃｍ−３（６８ｐｐｍ）、伝導型がｎ型、活性化エネルギーが０．５８ｅＶ、室温（３００Ｋ）における抵抗率が８．８×１０４Ωｃｍとなる。
【０１３５】 作製したリンドープダイヤモンド層２０がｎ型半導体特性を示すことを確認するために、＜１１１＞成長セクター全体の電気特性を測定した。この測定のために、リンドープダイヤモンド層２０の表面を酸素終端した後、図１３Ｃに示すように、Ａｌオーミック電極４２及びＡｕショットキー電極４４を形成した。そして、直流電源の−側をＡｌオーミック電極４２に、＋側をＡｕショットキー電極４４に接続して電圧電流特性を測定した。その結果、Ｉ−Ｖ曲線は、電圧２．０Ｖ以上で急激な順方向電流の立ち上がりを示した。一方、逆方向には５０Ｖ以上の負電圧を印加しても逆方向電流がほとんど流れなかった。つまり、リンドープダイヤモンド層２０が整流性を示すことが観測された。これにより、ｎ型半導体ダイヤモンドｎ型ショットキーダイオードが作製されたことを確認した。また、このｎ型半導体を使用してショットキーＬＥＤ特性を測定したところ、良好な発光特性が観測された。
【０１３６】 ＜実施例４＞
【０１３７】 表面及び側面方位が｛１００｝にカットされたダイヤモンド｛１００｝単結晶基板１０に対して、実施例２と同様に、フォトリソグラフィー法及び反応性イオンエッチングを施した。これにより、ダイヤモンド｛１００｝単結晶基板１０の表層に、円柱状隆起２２を行列状に並列して形成した。図１４Ａには、円柱状隆起２２の中心線を含む平面での断面が示されている。この円柱状隆起２２は、直径が５μｍ、高さが７μｍである。また、円柱状隆起２２どうしの中心間隔は、１０μｍである。
【０１３８】 次に、マイクロ波プラズマＣＶＤ装置を使用して、実施例３と同じノンドープダイヤモンド合成条件で、円柱状隆起２２上にノンドープダイヤモンド層１６を形成した。これにより、円柱状隆起２２上に、表面が複数の｛１１１｝面から構成される四角錐状隆起２４が形成された。これらの｛１１１｝面と基板１０の基板面とのなす角度を測定したところ、５５°±３°の範囲内であった。
【０１３９】 続いて、マイクロ波プラズマＣＶＤ装置を使用して、図１４Ｂに示すように、四角錐状隆起２４上にリンドープダイヤモンド層２０を形成した。リンドープダイヤモンド合成条件は、成長時間を３０時間とした以外は実施例３と同じである。このとき、リンドープダイヤモンド層２０の表面全体に、リンがドープされない＜１００＞成長セクター２０ｂが露出している。そこで、リンがドープされている＜１１１＞成長セクター２０ａがリンドープダイヤモンド層２０の表面に露出するまで、＜１００＞成長セクター２０ｂを反応性イオンエッチングによりエッチングした。エッチング条件は、エッチングガスをＯ２、ＲＦパワーを４００Ｗ、圧力を６．６Ｐａ、エッチング時間を２０分とした。これにより、図１４Ｃに示すように、＜１００＞成長セクター２０ｂと＜１１１＞成長セクター２０ａとが、ともにリンドープダイヤモンド層２０の表面に露出した。
【０１４０】 なお、本実施例のようにリンドープダイヤモンド層２０を四角錐状隆起２４上に形成する場合、＜１１１＞成長セクター２０ａとは、四角錐状隆起２４の表面から＜１１１＞方向に成長した部分をいう。また、＜１００＞成長セクター２０ｂとは、四角錐状隆起２４の頂部２４ａから＜１００＞方向に成長した部分をいう。
【０１４１】 作製したリンドープダイヤモンド層２０に対して、図１４Ｄに示すように、Ａｌオーミック電極４２及びＡｕショットキー電極４４を形成した。そして、実施例３と同様に、電圧電流特性を観測したところ、リンドープダイヤモンド層２０が整流性を示すことが観測された。これにより、ｎ型半導体ダイヤモンドｎ型ショットキーダイオードが作製されたことを確認した。
【０１４２】 ＜実施例５＞
【０１４３】 図１５Ａに示すように、ダイヤモンド｛１００｝単結晶基板１０上に矩形隆起１４を形成し、その矩形隆起１４上に三角状隆起１８を形成した。矩形隆起１４及び三角状隆起１８の形成方法は、実施例３と同様である。さらに、本実施例においては、マイクロ波プラズマＣＶＤ装置を使用して、三角状隆起１８上にボロンドープダイヤモンド層（ｐ型ダイヤモンドエピタキシャル層）１７を形成した。このときのボロンドープダイヤモンド合成条件は、水素ガス流量を０．４９５ｌ／ｍｉｎ（４９５ｓｃｃｍ）、メタンガス流量を５×１０−４ｌ／ｍｉｎ（０．５ｓｃｃｍ）、水素希釈ジボラン（Ｂ２Ｈ６；１０ｐｐｍ）流量を５×１０−３ｌ／ｍｉｎ（５ｓｃｃｍ）、圧力を１．３×１０４Ｐａ、マイクロ波パワーを３２０Ｗ、基板温度を８７０℃、成長時間を２時間とした。これにより、表面に複数の｛１１１｝面が形成されたｐ型半導体ダイヤモンド｛１００｝単結晶基板１３を作製した。これらの｛１１１｝面と基板１０の基板面とのなす角度を測定したところ、５５°±１°の範囲内であった。
【０１４４】 なお、上記と同じ条件で、高温高圧合成ＩＩａダイヤモンド｛１１１｝単結晶基板上に形成されるボロンドープダイヤモンド層は、ＳＩＭＳとホール効果測定の結果から、次の特性を示すことがわかっている。すなわち、この場合のボロンドープエピタキシャル層は、膜厚が１μｍ、ボロン濃度が３．１×１０１７ｃｍ−３（２ｐｐｍ）、伝導型がｐ型、活性化エネルギーが０．３６ｅＶ、室温（３００Ｋ）における抵抗率が４００Ωｃｍとなる。ボロンドープダイヤモンド層については、リンドープダイヤモンド層とは異なり、成長セクターによる電気特性の違いは無視できる。
【０１４５】 図１５Ｂに示すように、マイクロ波プラズマＣＶＤ装置を使用して、実施例３と同じリンドープダイヤモンド合成条件で、ｐ型半導体ダイヤモンド｛１００｝単結晶基板１３上にリンドープダイヤモンド層２０を形成した。
【０１４６】 作製したｐ型半導体ダイヤモンド｛１００｝単結晶基板１３及びリンドープダイヤモンド層２０がｐｎ接合型の半導体特性を示すことを確認するために、これらの電気特性を測定した。そこで、ｐ型半導体ダイヤモンド｛１００｝単結晶基板１３及びリンドープダイヤモンド層２０のそれぞれに電極を形成するために、リンドープダイヤモンド層２０の一部をエッチングにより除去した。エッチングには、フォトリソグラフィー法及び反応性イオンエッチングを組み合わせた手法を用いた。これにより、リンドープダイヤモンド層２０が除去された部分には、ｐ型半導体ダイヤモンド｛１００｝単結晶基板１３が露出した。
【０１４７】 図１５Ｃに示すように、ｐ型半導体ダイヤモンド｛１００｝単結晶基板１３にＴｉ／Ｐｔ／Ａｕオーミック電極４３を形成した。また、リンドープダイヤモンド層２０には、その表面を酸化処理した後、Ａｌオーミック電極４２を形成した。ここで、Ａｌオーミック電極４２を形成した際には、実施例３と同様に、ドープされるリン濃度が＜１１１＞成長セクターと＜１００＞成長セクターとで異なるということを考慮した。そして、Ｔｉ／Ｐｔ／Ａｕオーミック電極４３に直流電源の＋側を、Ａｌオーミック電極４２に直流電源の−側を接続し、電圧電流特性を測定した。
【０１４８】 その結果、Ｉ−Ｖ曲線は、電圧５．０Ｖ以上で急激な順方向電流の立ち上がりを示した。一方、逆方向には、５０Ｖ以上の負電圧を印加しても逆方向電流がほとんど流れなかった。つまり、ｐ型半導体ダイヤモンド｛１００｝単結晶基板１３及びリンドープダイヤモンド層２０は整流性を示すことが観測された。これにより、ｐｎ接合構造を有する半導体ダイヤモンド（ダイヤモンドｐｎ接合ダイオード）が作製されたことを確認した。また、この半導体ダイヤモンドは、順方向電流が２００μＡ以上になると発光することを観測した。分光測定による発光スペクトルを測定した結果、５００ｎｍ付近のバンドＡ発光と共に、ピーク中心が２３５ｎｍの紫外発光を観測した。この紫外発光は、ダイヤモンドの自由励起子発光であると考えられる。したがって、作製した半導体ダイヤモンドは、ダイヤモンド紫外線発光デバイスであることも確認した。さらに、この半導体ダイヤモンドがダイヤモンド紫外線検出器として動作することを確認した。
【０１４９】 ＜実施例６＞
【０１５０】 図１６Ａに示すように、ダイヤモンド｛１００｝単結晶基板１０上に円柱状隆起２２を形成し、その円柱状隆起２２上に四角錐状隆起２４を形成した。円柱状隆起２２及び四角錐状隆起２４の形成方法は、実施例４と同様である。さらに、本実施例においては、マイクロ波プラズマＣＶＤ装置を使用して、四角錐状隆起２４上にボロンドープダイヤモンド層１７を形成した。これにより、表面に複数の｛１１１｝面が形成されたｐ型半導体ダイヤモンド｛１００｝単結晶基板１３を作製した。これらの｛１１１｝面と基板１０の基板面とのなす角度を測定したところ、５５°±３°の範囲内であった。また、このｐ型半導体ダイヤモンド｛１００｝単結晶基板１３上には、実施例４と同様のリンドープダイヤモンド合成条件で、リンドープダイヤモンド層２０を形成した。
【０１５１】 図１６Ｂに示すように、実施例４と同様に、反応性イオンエッチングによって、＜１１１＞成長セクター２０ａと＜１００＞成長セクター２０ｂとが、ともにリンドープダイヤモンド層２０の表面に露出するようにした。
【０１５２】 図１６Ｃに示すように、リンドープダイヤモンド層２０にＡｌオーミック電極４２を形成した。また、反応性イオンエッチングによって、ｐ型半導体ダイヤモンド｛１００｝単結晶基板１３の一部を露出させ、その部分にＴｉ／Ｐｔ／Ａｕオーミック電極４３を形成した。そして、実施例５と同様に、ｐ型半導体ダイヤモンド｛１００｝単結晶基板１３及びリンドープダイヤモンド層２０の電圧電流特性を測定したところ、明確な整流性が観測された。これにより、ｐｎ接合構造を有する半導体ダイヤモンド（ダイヤモンドｐｎ接合ダイオード）が作製されたことを確認した。また、実施例５と同様に、この半導体ダイヤモンドがダイヤモンド紫外線発光デバイスであることも確認した。
【０１５３】 ＜実施例７＞
【０１５４】 図１７Ａに示すように、表面及び側面方位が｛１００｝にカットされたダイヤモンド｛１００｝単結晶基板１０上に、矩形隆起１４を形成し、その矩形隆起１４上に三角状隆起１８を形成した。矩形隆起１４及び三角状隆起１８の形成方法は、実施例３と同様である。これらの｛１１１｝面と基板１０の基板面とのなす角度を測定したところ５５°±４°の範囲内であった。また、三角状隆起１８上には、実施例３と同じリンドープダイヤモンド合成条件で、リンドープダイヤモンド層２０を形成した。
【０１５５】 図１７Ｂに示すように、リンドープダイヤモンド層２０上には、実施例５と同じボロンドープダイヤモンド合成条件で、ボロンドープダイヤモンド層１７を形成した。また、ボロンドープダイヤモンド層１７の一部を反応性イオンエッチングにより除去し、除去された部分にリンドープダイヤモンド層２０が露出するようにした。
【０１５６】 図１７Ｃに示すように、露出したリンドープダイヤモンド層２０にＡｌオーミック電極４２を、ボロンドープダイヤモンド層１７にＴｉ／Ｐｔ／Ａｕオーミック電極４３を形成した。実施例５と同様に、リンドープダイヤモンド層２０及びボロンドープダイヤモンド層１７の電圧電流特性を測定したところ、明確な整流性が観測された。これにより、ｐｎ接合構造を有する半導体ダイヤモンド（ダイヤモンドｐｎ接合ダイオード）が作製されたことを確認した。また、実施例５と同様に、この半導体ダイヤモンドは、ダイヤモンド紫外線発光デバイスであることも確認した。
【０１５７】 ＜実施例８＞
【０１５８】 図１８Ａに示すように、表面及び側面方位が｛１００｝にカットされたダイヤモンド｛１００｝単結晶基板１０上に、円柱状隆起２２を形成し、その円柱状隆起２２上に四角錐状隆起２４を形成した。円柱状隆起２２及び四角錐状隆起２４の形成方法は、実施例４と同様である。これらの｛１１１｝面と基板１０の基板面とのなす角度を測定したところ５５°±１°の範囲内であった。また、四角錐状隆起２４上には、実施例４と同じリンドープダイヤモンド合成条件で、リンドープダイヤモンド層２０を形成した。そして、実施例４と同様に、反応性イオンエッチングによって、＜１１１＞成長セクター２０ａと＜１００＞成長セクター２０ｂとが、ともにリンドープダイヤモンド層２０の表面に露出するようにした。
【０１５９】 図１８Ｂに示すように、リンドープダイヤモンド層２０上には、実施例５と同じボロンドープダイヤモンド合成条件で、ボロンドープダイヤモンド層１７を形成した。また、ボロンドープダイヤモンド層１７の一部を反応性イオンエッチングにより除去し、除去された部分にリンドープダイヤモンド層２０が露出するようにした。
【０１６０】 図１８Ｃに示すように、露出したリンドープダイヤモンド層２０にＡｌオーミック電極４２を、ボロンドープダイヤモンド層１７にＴｉ／Ｐｔ／Ａｕオーミック電極４３を形成した。実施例５と同様に、リンドープダイヤモンド層２０及びボロンドープダイヤモンド層１７の電圧電流特性を測定したところ、明確な整流性が観測された。これにより、ｐｎ接合構造を有する半導体ダイヤモンド（ダイヤモンドｐｎ接合ダイオード）が作製されたことを確認した。また、実施例５と同様に、この半導体ダイヤモンドは、ダイヤモンド紫外線発光デバイスであることも確認した。
【０１６１】 ＜実施例９＞
【０１６２】 図１９Ａに示すように、実施例５と同様の方法でｐ型半導体ダイヤモンド｛１００｝単結晶基板１３を作製した。このｐ型半導体ダイヤモンド｛１００｝単結晶基板１３上には、図１９Ｂに示すように、成長時間を１時間とした以外は実施例３と同じリンドープダイヤモンド合成条件で、リンドープダイヤモンド層２０を形成した。さらに、リンドープダイヤモンド層２０上には、図１９Ｃに示すように、水素希釈ジボラン（Ｂ２Ｈ６；１０００ｐｐｍ）流量を１×１０−３ｌ／ｍｉｎ（１ｓｃｃｍ）とした以外は実施例５と同じボロンドープダイヤモンド合成条件で、ボロンドープダイヤモンド層１７ａを形成した。
【０１６３】 次に、ボロンドープダイヤモンド層１７ａの一部を反応性イオンエッチングにより除去し、除去した部分にリンドープダイヤモンド層２０を露出させた。また、露出したリンドープダイヤモンド層２０の一部も反応性イオンエッチングにより除去し、除去した部分にｐ型半導体ダイヤモンド｛１００｝単結晶基板１３を露出させた。そして、図１９Ｄに示すように、ボロンドープダイヤモンド層１７ａにＴｉ／Ｐｔ／Ａｕオーミック電極４３ａを、露出させたリンドープダイヤモンド層２０にＡｌオーミック電極４２を、また露出させたｐ型半導体ダイヤモンド｛１００｝単結晶基板１３にＴｉ／Ｐｔ／Ａｕオーミック電極４３をそれぞれ形成した。
【０１６４】 ｐ型半導体ダイヤモンド｛１００｝単結晶基板１３、リンドープダイヤモンド層２０及びボロンドープダイヤモンド層１７ａのトランジスタ特性測定をしたところ、良好なトランジスタ特性が測定された。これにより、ｐｎｐ接合構造を有する半導体ダイヤモンド（ダイヤモンドトランジスタ）が作製されたことを確認した。
【０１６５】 ＜実施例１０＞
【０１６６】 図２０Ａに示すように、ボロンドープダイヤモンド合成条件における成長時間を１時間とした以外は実施例７と同様の方法で、矩形隆起１４及び三角状隆起１８が形成されたダイヤモンド｛１００｝単結晶基板１０上にリンドープダイヤモンド層２０（第１のｎ型ダイヤモンドエピタキシャル層）を形成し、そのリンドープダイヤモンド層２０上にボロンドープダイヤモンド層１７を形成した。さらに、図２０Ｂに示すように、ボロンドープダイヤモンド層１７上には、水素希釈ホスフィン（ＰＨ３；１０００ｐｐｍ）流量を１×１０−２ｌ／ｍｉｎ（１０ｓｃｃｍ）とした以外は実施例３と同じリンドープダイヤモンド合成条件で、リンドープダイヤモンド層２１（第２のｎ型ダイヤモンドエピタキシャル層）を形成した。このリンドープダイヤモンド層２１も、＜１１１＞成長セクター２１ａと＜１００＞成長セクター２１ｂとから構成される。
【０１６７】 次に、実施例９と同様に、反応性イオンエッチングによって、ボロンドープダイヤモンド層１７及びリンドープダイヤモンド層２０それぞれの一部を露出させた。そして、リンドープダイヤモンド層２０にＡｌオーミック電極４２ａを、ボロンドープダイヤモンド層１７にＴｉ／Ｐｔ／Ａｕオーミック電極４３を、またリンドープダイヤモンド層２１にＡｌオーミック電極４２ｂをそれぞれ形成した。実施例９と同様に、トランジスタ特性を測定したところ、良好なトランジスタ特性が測定された。これにより、ｎｐｎ接合構造を有する半導体ダイヤモンド（ダイヤモンドトランジスタ）が作製されたことが確認された。
【０１６８】 ＜実施例１１＞
【０１６９】 図２１Ａに示すように、表面及び側面方位が｛１００｝にカットされたダイヤモンド｛１００｝単結晶基板１０上に、矩形隆起１４を形成し、その矩形隆起１４上に三角状隆起１８を形成した。矩形隆起１４及び三角状隆起１８の形成方法は、実施例３と同様である。これらの｛１１１｝面と基板１０の基板面とのなす角度を測定したところ５５°±２°の範囲内であった。また、三角状隆起１８上には、実施例３と同じリンドープダイヤモンド合成条件で、リンドープダイヤモンド層２０を形成した。
【０１７０】 図２１Ｂに示すように、リンドープダイヤモンド層２０上には、ノンドープダイヤモンド層１９を形成した。ノンドープダイヤモンド層１９の合成条件は、水素ガス流量を０．５０ｌ／ｍｉｎ（５００ｓｃｃｍ）、メタンガス流量を５×１０−４ｌ／ｍｉｎ（０．５ｓｃｃｍ）、圧力を１．３×１０４Ｐａ、マイクロ波パワーを３２０Ｗ、基板温度を８７０℃、成長時間を１０分とした。
【０１７１】 さらに、ノンドープダイヤモンド層１９の上には、図２１Ｃに示すように、実施例５と同じボロンドープダイヤモンド合成条件で、ボロンドープダイヤモンド層１７を形成した。
【０１７２】 次に、ボロンドープダイヤモンド層１７及びノンドープダイヤモンド層１９の一部を反応性イオンエッチングにより除去し、リンドープダイヤモンド層２０の一部を露出させた。そして、リンドープダイヤモンド層２０にＡｌオーミック電極４２を、ボロンドープダイヤモンド層１７にＴｉ／Ｐｔ／Ａｕオーミック電極４３をそれぞれ形成した。そして、Ｔｉ／Ｐｔ／Ａｕオーミック電極４３に直流電源の＋側を、Ａｌオーミック電極４２に直流電源の−側を接続し、電圧電流特性を測定した。
【０１７３】 その結果、実施例５と同様な明確な整流性が観測され、これにより、ｐｉｎ接合構造を有する半導体ダイヤモンド（ダイヤモンドｐｉｎ接合ダイオード）が作製されたことを確認した。また、この半導体ダイヤモンドがダイヤモンド紫外線発光デバイスであることも確認した。さらに、この半導体ダイヤモンドがダイヤモンド紫外線検出器として動作することを確認した。
【０１７４】 以上説明したように、本発明に係るｎ型半導体ダイヤモンド製造方法によればキャリア密度が大きく良質であり、且つ、大型のｎ型半導体ダイヤモンドを得ることができる。
【０１７５】 本発明に係るｐｎ接合型半導体ダイヤモンド、ｐｎｐ接合型半導体ダイヤモンド、ｎｐｎ接合型半導体ダイヤモンド、及びｐｉｎ接合型半導体ダイヤモンドにおいては、いずれもｎ型ダイヤモンドエピタキシャル層を形成する面をダイヤモンドの｛１１１｝面としているため、ｎ型ドーパントを効率良くドーピングすることができる。これにより、キャリア密度が大きく良質なｎ型ダイヤモンドエピタキシャル層が形成される。一方で、基板としては、大面積かつ良質なものが得られるダイヤモンド｛１００｝単結晶基板を用いているため、高品質かつ大型な半導体ダイヤモンドを得ることができる。このため、低コストな半導体ダイヤモンドが実現される。
【０１７６】 産業上の利用分野
【０１７７】 本発明は、ｎ型半導体ダイヤモンドの製造方法、ｎ型半導体ダイヤモンド、ｐｎ接合型半導体ダイヤモンド、ｐｎｐ接合型半導体ダイヤモンド、ｎｐｎ接合型半導体ダイヤモンド、及びｐｉｎ接合型半導体ダイヤモンドに利用することができる。
【００４１】
【図面の簡単な説明】
【００４２】 図１Ａ、図１Ｂ、図１Ｃ、図１Ｄは、ダイヤモンド｛１００｝単結晶基板上へのパターニング工程を表した図である。
【００４３】 図２Ａ、図２Ｂ、図２Ｃ、図２Ｄ、図２Ｅは、本発明のｎ型半導体ダイヤモンド製造方法の一実施形態を示す工程図である。
【００４４】 図３Ａ、図３Ｂ、図３Ｃ、図３Ｄは、ダイヤモンド｛１００｝単結晶基板上に四角錐状隆起を形成する工程を示した図である。
【００４５】 図４Ａ、図４Ｂ、図４Ｃ、図４Ｄ、図４Ｅは、本発明のｎ型半導体ダイヤモンド製造方法の一実施形態を示す工程図である。
【００４６】 図５Ａ、図５Ｂは、表面に複数の｛１１１｝面を有するダイヤモンド｛１００｝単結晶基板上にリンドープダイヤモンド層を形成したときのダイヤモンド｛１００｝単結晶基板の平面図である。
【００４７】 図６Ａ、図６Ｂ、図６Ｃは、本発明によるｎ型半導体ダイヤモンドの構造例を示す図である。
【００４８】 図７Ａ、図７Ｂ、図７Ｃは、本発明によるｐｎ接合型半導体ダイヤモンドの構造例を示す図である。
【００４９】 図８Ａ、図８Ｂ、図８Ｃ、図８Ｄは、本発明によるｐｎ接合型半導体ダイヤモンドの構造例を示す図である。
【００５０】 図９Ａ、図９Ｂ、図９Ｃ、図９Ｄは、本発明によるｐｎｐ接合型半導体ダイヤモンドの構造例を示す図である。
【００５１】 図１０Ａ、図１０Ｂは、本発明によるｎｐｎ接合型半導体ダイヤモンドの構造例を示す図である。
【００５２】 図１１Ａ、図１１Ｂ、図１１Ｃ、図１１Ｄは、本発明によるｐｉｎ接合型半導体ダイヤモンドの構造例を示す図である。
【００５３】 図１２Ａ、図１２Ｂ、図１２Ｃは、本発明において用いられるｐ型半導体ダイヤモンド｛１００｝単結晶基板の構造例を示す図である。
【００５４】 図１３Ａ、図１３Ｂ、図１３Ｃは、本発明のｎ型半導体ダイヤモンドの一実施例を示す図である。
【００５５】 図１４Ａ、図１４Ｂ、図１４Ｃ、図１４Ｄは、本発明のｎ型半導体ダイヤモンドの一実施例を示す図である。
【００５６】 図１５Ａ、図１５Ｂ、図１５Ｃは、本発明のｐｎ接合型半導体ダイヤモンドの一実施例を示す図である。
【００５７】 図１６Ａ、図１６Ｂ、図１６Ｃは、本発明のｐｎ接合型半導体ダイヤモンドの一実施例を示す図である。
【００５８】 図１７Ａ、図１７Ｂ、図１７Ｃは、本発明のｐｎ接合型半導体ダイヤモンドの一実施例を示す図である。
【００５９】 図１８Ａ、図１８Ｂ、図１８Ｃは、本発明のｐｎ接合型半導体ダイヤモンドの一実施例を示す図である。
【００６０】 図１９Ａ、図１９Ｂ、図１９Ｃ、図１９Ｄは、本発明のｐｎｐ接合型半導体ダイヤモンドの一実施例を示す図である。
【００６１】 図２０Ａ、図２０Ｂ、図２０Ｃは、本発明のｎｐｎ接合型半導体ダイヤモンドの一実施例を示す図である。
【００６２】 図２１Ａ、図２１Ｂ、図２１Ｃ、図２１Ｄは、本発明のｐｉｎ接合型半導体ダイヤモンドの一実施例を示す図である。
【０００２】 本発明は、ｎ型半導体ダイヤモンドの製造方法、ｎ型半導体ダイヤモンド、ｐｎ接合型半導体ダイヤモンド、ｐｎｐ接合型半導体ダイヤモンド、ｎｐｎ接合型半導体ダイヤモンド、及びｐｉｎ接合型半導体ダイヤモンドに関する。
【０００３】 背景技術
【０００４】 現在、ダイヤモンドを半導体デバイス材料として利用するための研究が精力的に行われている。ダイヤモンドを使用した半導体デバイスは、高温環境下、宇宙環境下でも安定に動作し、且つ高速、高出力な動作にも耐え得るので、その必要性は高まっている。
【０００５】 ダイヤモンドを半導体デバイスの材料として利用するには、ｐ型又はｎ型の電気伝導型制御が必要である。ｐ型半導体ダイヤモンドは、例えば、ダイヤモンドの化学気相成長（ＣＶＤ）時に、チャンバ内にホウ素を含む化合物を不純物源として導入することにより容易に得ることができる。
【０００６】 一方、これまで合成は困難とされてきたｎ型半導体ダイヤモンドは、近年、ダイヤモンド｛１１１｝単結晶基板上にｎ型ドーパントとしてリンをドープしながらダイヤモンドをエピタキシャル成長させることで得られるようになった。また、導電性を有するダイヤモンド｛１１１｝単結晶基板上に形成したホウ素ドープｐ型半導体ダイヤモンド薄膜の表面にｎ型層としてリンドープｎ型半導体ダイヤモンド薄膜が積層されたｐｎ接合構造を有するダイヤモンド紫外線発光素子が提案されている（非特許文献１）。
【０００７】
【非特許文献１】
【０００８】 「ＮＥＷ ＤＩＡＭＯＮＤ」、ニューダイヤモンドフォーラム、２００１年、Ｖｏｌ．１７、Ｎｏ．４、ｐ．１０−１６
【０００９】 発明の開示
【００１０】 近年、ダイヤモンドを紫外線発光素子等の半導体デバイスとして利用する観点から、エピタキシャル成長において用いられる単結晶基板が良質かつ大面積であることが望まれている。
【００１１】 気相合成によって得られるダイヤモンド単結晶の安定自形面は｛１１１｝及び｛１００｝であるため、ホモエピタキシャル成長によってダイヤモンド単結晶薄膜を得ようとする場合、使用することができる単結晶基板の基板面は｛１１１｝または｛１００｝に限られる。
【００１２】 しかしながら、ダイヤモンド｛１１１｝単結晶基板は、高圧合成法及び気相合成法によっても、大面積で良質のものが得られないという問題を有していた。これに対して、立方晶窒化ホウ素、イリジウム及びシリコン等の｛１１１｝単結晶基板を用いて、その上にダイヤモンド単結晶薄膜をヘテロエピタキシャル成長させる方法が考えられる。しかし、この方法も、半導体デバイスへの応用の観点からは、大面積成膜や結晶性の点で不十分である。他に、｛１１１｝結晶面が支配的な多結晶ダイヤモンドを基板とする方法も考えられるが、この方法では低コスト化や大面積化が望める一方で結晶粒界の影響のために所望のデバイス特性を得ることができないという大きな問題がある。
【００１３】 一方で、ダイヤモンド｛１００｝単結晶基板は、厚さ数百ミクロン、大きさ数ミリ角に切り出した高圧合成ダイヤモンド｛１００｝単結晶薄板を隙間無くマトリックス状に並べ、６０ｋＷのパワーを投入可能なマイクロ波プラズマＣＶＤ装置を用いてホモエピタキシャル成長させることにより、大面積かつ良質なものが得られる。しかしながら、ダイヤモンド｛１００｝単結晶基板上にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させると、エピタキシャル層のｎ型ドーパントのドーピング効率が非常に低く、導電性ダイヤモンドとして有効なキャリア密度を得ることができないという問題を有していた。
【００１４】 本発明は、上記問題を解決するためになされたものであり、キャリア密度が大きく良質であり、かつ、大型のｎ型半導体ダイヤモンドを得ることのできるｎ型半導体ダイヤモンド製造方法、ｎ型半導体ダイヤモンド、ｐｎ接合型半導体ダイヤモンド、ｐｎｐ接合型半導体ダイヤモンド、ｎｐｎ接合型半導体ダイヤモンド、及びｐｉｎ接合型半導体ダイヤモンドを提供することを目的とする。
【００１５】 本発明者は、上記目的を達成するために鋭意検討した結果、ダイヤモンド｛１００｝単結晶基板の表面を微細加工することで｛１１１｝面を形成し、このダイヤモンド｛１００｝単結晶基板上にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させることによって、ダイヤモンド｛１００｝単結晶基板を用いて好適にｎ型半導体ダイヤモンドが得られることを見出した。
【００１６】 また、本発明者は、さらなる鋭意研究を重ねた結果、上記のｎ型半導体ダイヤモンドとｐ型半導体ダイヤモンド、及びノンドープダイヤモンドを適宜組み合わせること、又はダイヤモンド｛１００｝単結晶基板をｐ型半導体ダイヤモンド｛１００｝単結晶基板とすること等により、ｐｎ接合あるいはｐｎｐ接合、ｎｐｎ接合、ｐｉｎ接合を有する半導体ダイヤモンドが得られることを見出した。
【００１７】 すなわち、本発明のｎ型半導体ダイヤモンド製造方法は、ダイヤモンド｛１００｝単結晶基板を加工し、ダイヤモンド｛１１１｝面を形成する工程と、ダイヤモンド｛１１１｝面上にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させてｎ型ダイヤモンドエピタキシャル層を形成する工程とを有することを特徴とする。
【００１８】 本発明によれば、ダイヤモンド｛１１１｝面上にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させるので、キャリア密度が大きく良質のｎ型半導体ダイヤモンドを得ることができる。また、ダイヤモンド｛１１１｝単結晶基板を使用するのではなく、大面積のダイヤモンド｛１００｝単結晶基板をもとにしてダイヤモンド｛１１１｝面を形成するため、大面積のｎ型半導体ダイヤモンドを得ることができる。
【００１９】 本発明において、ダイヤモンド｛１００｝単結晶基板を加工することにより、断面が三角状で一方向に延びるダイヤモンドの三角状隆起を形成し、三角状隆起の表面が上記ダイヤモンド｛１１１｝面であることが好ましい。面積が大きいダイヤモンド｛１００｝単結晶基板をもとにして上記三角状隆起を形成することにより、容易に大面積のダイヤモンド｛１１１｝面を形成することができる。
【００２０】 上記の三角状隆起は、ダイヤモンド｛１００｝単結晶基板の表層部を加工することにより、断面が矩形状で一方向に延びるダイヤモンドの矩形隆起を形成した後、矩形隆起上にダイヤモンドを成長させることによって形成することが好ましい。これにより、表面が｛１１１｝面であるダイヤモンドの三角状隆起を容易に形成することができる。
【００２１】 本発明において、ｎ型ダイヤモンドエピタキシャル層の表層を上記三角状隆起の頂部まで除去する工程を更に有することが好ましい。三角状隆起の表面であるダイヤモンド｛１１１｝面上に、ダイヤモンドが＜１１１＞方向に優先的に成長する条件で、ｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させると、｛１１１｝面の面積は、ダイヤモンドの成長とともに小さくなる。やがてエピタキシャル層の表面は平らな｛１００｝面となり、ダイヤモンドは＜１００＞方向にのみ成長する。ここで、＜１００＞方向に成長しながらｎ型ドーパントがドープされたエピタキシャル層は、ドーピング効率が低いので、キャリア密度が低くなる。そこで、エピタキシャル層の表層を｛１１１｝面が存在していた三角状隆起の頂部まで除去することによって、｛１００｝面であって、キャリア密度が大きく良質のｎ型半導体の表面積が最大のダイヤモンドを得ることができる。また、上述のように、ダイヤモンドの成長と共に｛１１１｝面の面積は小さくなり｛１００｝面の面積は大きくなっていくが、完全に平らな｛１００｝面になる前に成長を止めると｛１１１｝面と｛１００｝面が双方表面に存在する状態になる。このような表面においては、｛１００｝面では高品質なノンドープダイヤモンド層やホウ素ドープｐ型ダイヤモンド層がエピタキシャル成長する気相合成条件が見出されていることから、デバイス形成により適した全面が｛１００｝面とするために、研磨等により表面を完全に｛１００｝単結晶基板と平行な面とする工程を有することが好ましい。
【００２２】 上記矩形隆起は、ダイヤモンド｛１００｝単結晶基板に対して、化学気相合成又はエッチング加工を施すことにより形成することが好ましい。これにより、容易に上記矩形隆起を形成することができる。
【００２３】 上記三角状隆起は、複数存在し、各三角状隆起は延び方向と直行する方向に隙間なく並列していることが好ましい。表面が｛１１１｝面である複数の三角状隆起が隙間をおいて並列していると、ダイヤモンド｛１００｝単結晶基板の表面にはダイヤモンド｛１１１｝面とダイヤモンド｛１００｝面とが交互に並ぶことになる。この上にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させると、ダイヤモンド｛１１１｝面とダイヤモンド｛１００｝面とでは、ドーピング効率が大きく異なるため、一様なキャリア密度のｎ型半導体ダイヤモンドが得られない。ここで、ダイヤモンド｛１１１｝面上におけるｎ型ダイヤモンドエピタキシャル層の方がドーピング効率が高いので、キャリア密度が大きく均質であるｎ型半導体ダイヤモンドを得るためには、表面が｛１１１｝面である各三角状隆起は隙間なく並列していることが好ましい。
【００２４】 本発明において、ダイヤモンド｛１００｝単結晶基板を加工することにより、四角錐形状をなすダイヤモンドの四角錐状隆起を形成し、四角錐状隆起の各側面が上記ダイヤモンド｛１１１｝面であることが好ましい。大面積のダイヤモンド｛１００｝単結晶基板をもとにして上記四角錐状隆起を形成することにより、容易に大面積のダイヤモンド｛１１１｝面を形成することができる。四角錐状隆起は四角錐状凹部であっても全く同様の効果がある。
【００２５】 上記の四角錐状隆起は、ダイヤモンド｛１００｝単結晶基板の表層部をエッチング加工することにより、ダイヤモンドの柱状隆起を形成した後、柱状隆起上にダイヤモンドを成長させることによって形成することが好ましい。これにより、容易に各側面が｛１１１｝面である四角錐状隆起を形成することができる。四角錐状凹部は、ダイヤモンド｛１００｝単結晶基板の表層部をエッチング加工することにより柱状の穴を形成した後にダイヤモンドを成長させることによって形成することができる。
【００２６】 本発明において、ｎ型ダイヤモンドエピタキシャル層の表層を四角錐状隆起の頂部まで除去する工程を更に有することが好ましい。四角錐状隆起の各側面であるダイヤモンド｛１１１｝面上に、ダイヤモンドが＜１１１＞方向に優先的に成長する条件で、ｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させると、｛１１１｝面の面積は、ダイヤモンドの成長とともに小さくなる。やがてエピタキシャル層の表面は平らな｛１００｝面となり、ダイヤモンドは＜１００＞方向にのみ成長することになる。ここで、＜１００＞方向に成長しながらｎ型ドーパントがドープされたエピタキシャル層は、ドーピング効率が低く、キャリア密度が低くなる。そこで、エピタキシャル層の表層を｛１１１｝面が存在していた四角錐状隆起の頂部まで削ることによって、キャリア密度が大きく良質のｎ型半導体ダイヤモンドを得ることができる。また、上述のように、ダイヤモンドの成長と共に｛１１１｝面の面積は小さくなり｛１００｝面の面積は大きくなっていくが、完全に平らな｛１００｝面になる前に成長を止めると｛１１１｝面と｛１００｝面が双方表面に存在する状態になる。このような表面においては、｛１００｝面では高品質なノンドープダイヤモンド層やホウ素ドープｐ型ダイヤモンド層がエピタキシャル成長する気相合成条件が見出されていることから、デバイス形成により適した全面が｛１００｝面とするために、研磨等により表面を完全に｛１００｝単結晶基板と平行な面とする工程を有することが好ましい。
【００２７】 上記柱状隆起又は柱状の穴は、前記ダイヤモンド｛１００｝単結晶基板に対して化学気相合成を施すことによっても形成することが可能である。
【００２８】 上記四角錐状隆起は、複数存在し、底辺が相互に接するように行列配列されていることが好ましい。各側面が｛１１１｝面である複数の四角錐状隆起が隙間をおいて配列されていると、ダイヤモンド｛１００｝単結晶基板の表面にはダイヤモンド｛１１１｝面とダイヤモンド｛１００｝面とが交互に並ぶことになる。この上にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させると、ダイヤモンド｛１１１｝面とダイヤモンド｛１００｝面とでは、ドーピング効率が大きく異なるため、一様なキャリア密度のｎ型半導体ダイヤモンドが得られない。ここで、ダイヤモンド｛１１１｝面上におけるｎ型ダイヤモンドエピタキシャル層の方がドーピング効率が高いので、キャリア密度が大きく均質であるｎ型半導体ダイヤモンドを得るためには、各側面が｛１１１｝面である四角錐状隆起を隙間なく相互の底辺が接するように行列状に配列することが好ましい。上記四角錐状凹部においても、複数存在し、上辺が相互に接するように行列配置されていることが好ましい。各側面が｛１１１｝面である複数の四角錐状凹部が隙間をおいて配列されていると、ダイヤモンド｛１００｝単結晶基板の表面にはダイヤモンド｛１１１｝面とダイヤモンド｛１００｝面とが交互に並ぶことになる。ドーピング効率の高いｎ型ダイヤモンドエピタキシャル層の面積を最大とするためにも、各側面が｛１１１｝面である四角錐状凹部を隙間なく相互の上辺が接するように行列状に配列することが好ましい。
【００２９】 本発明において、ｎ型ドーパントは、リチウムやナトリウム等のＩａ族元素、リンや砒素等のＶｂ族元素、硫黄やセレン等のＶＩｂ族元素、又は塩素等のＶＩＩｂ族元素のうち少なくとも１つを含むことが好ましい。これらは、ダイヤモンドに効率よくドープされ、ｎ型キャリアとして機能する。したがって、これらをｎ型ドーパントとしてダイヤモンドにドープすると、キャリア密度の高い良質のｎ型半導体ダイヤモンドを得ることができる。
【００３０】 本発明のｎ型半導体ダイヤモンドは、ダイヤモンド｛１００｝単結晶上に形成されたダイヤモンド｛１１１｝面上に、ｎ型ドーパントがドープされたｎ型ダイヤモンドエピタキシャル層が形成されていることを特徴とする。本発明のｎ型半導体ダイヤモンドは、ダイヤモンド｛１１１｝面上にｎ型ドーパントをドープしながらエピタキシャル成長させたｎ型ダイヤモンドエピタキシャル層を有し、ドーピング効率が良いので、半導体デバイス材料として優れている。また、ダイヤモンド｛１００｝単結晶基板をもとに製造されるので大面積のものを得ることができる。
【００３１】 ここで、上記ダイヤモンド｛１１１｝面は、複数形成されていることを特徴としてもよい。この場合、複数のダイヤモンド｛１１１｝面にまたがるｎ型ダイヤモンドエピタキシャル層を形成できるため、大面積のｎ型半導体ダイヤモンドが得られる。
【００３２】 本発明によるｐｎ接合型半導体ダイヤモンドは、ｐ型半導体ダイヤモンド｛１００｝単結晶基板上に形成された複数のダイヤモンド｛１１１｝面上に、ｎ型ドーパントがドープされたｎ型ダイヤモンドエピタキシャル層が形成されていることを特徴とする。
【００３３】 ｐｎ接合型半導体ダイヤモンドは、ダイヤモンド｛１００｝単結晶基板上に形成された複数のダイヤモンド｛１１１｝面上に、ｎ型ドーパントがドープされたｎ型ダイヤモンドエピタキシャル層が形成され、ｎ型ダイヤモンドエピタキシャル層上に、ｐ型ドーパントがドープされたｐ型ダイヤモンドエピタキシャル層が形成されていることを特徴としてもよい。
【００３４】 本発明のｐｎｐ接合型半導体ダイヤモンドは、ｐ型半導体ダイヤモンド｛１００｝単結晶基板上に形成された複数のダイヤモンド｛１１１｝面上に、ｎ型ドーパントがドープされたｎ型ダイヤモンドエピタキシャル層が形成され、ｎ型ダイヤモンドエピタキシャル層上に、ｐ型ドーパントがドープされたｐ型ダイヤモンドエピタキシャル層が形成されていることを特徴とする。
【００３５】 本発明のｎｐｎ接合型半導体ダイヤモンドは、ダイヤモンド｛１００｝単結晶基板上に形成された複数のダイヤモンド｛１１１｝面上に、ｎ型ドーパントがドープされた第１のｎ型ダイヤモンドエピタキシャル層が形成され、第１のｎ型ダイヤモンドエピタキシャル層上に、ｐ型ドーパントがドープされたｐ型ダイヤモンドエピタキシャル層が形成され、ｐ型ダイヤモンドエピタキシャル層上に、ｎ型ドーパントがドープされた第２のｎ型ダイヤモンドエピタキシャル層が形成されていることを特徴とする。
【００３６】 本発明のｐｉｎ接合型半導体ダイヤモンドは、ｐ型半導体ダイヤモンド｛１００｝単結晶基板上に形成された複数のダイヤモンド｛１１１｝面上に、ノンドープダイヤモンド層が形成され、ノンドープダイヤモンド層上に、ｎ型ドーパントがドープされたｎ型ダイヤモンドエピタキシャル層が形成されていることを特徴とする。
【００３７】 ｐｉｎ接合型半導体ダイヤモンドは、ダイヤモンド｛１００｝単結晶基板上に形成された複数のダイヤモンド｛１１１｝面上に、ｎ型ドーパントがドープされたｎ型ダイヤモンドエピタキシャル層が形成され、ｎ型ダイヤモンドエピタキシャル層上に、ノンドープダイヤモンド層が形成され、ノンドープダイヤモンド層上に、ｐ型ドーパントがドープされたｐ型ダイヤモンドエピタキシャル層が形成されていることを特徴としてもよい。
【００３８】 上記したｐｎ接合型半導体ダイヤモンド、ｐｎｐ接合型半導体ダイヤモンド、ｎｐｎ接合型半導体ダイヤモンド、及びｐｉｎ接合型半導体ダイヤモンドにおいては、ｎ型ダイヤモンドエピタキシャル層が、ダイヤモンド｛１１１｝面上に形成されているため、ｎ型ドーパントが効率良くドーピングされている。これにより、キャリア密度が大きく良質なｎ型ダイヤモンドエピタキシャル層が形成される。一方で、基板としては、大面積かつ良質なものが得られるダイヤモンド｛１００｝単結晶基板を用いているため、高品質かつ大型な半導体ダイヤモンドを得ることができる。このため、低コストな半導体ダイヤモンドが実現される。
【００３９】 本発明によるｎ型半導体ダイヤモンドは、例えば、ダイヤモンドｎ型ショットキーダイオードやダイヤモンドｎ型ショットキーＬＥＤ、及びダイヤモンドｎ型電子放出素子として用いることができる。また、ｐｎ接合型半導体ダイヤモンドは、ダイヤモンドｐｎ接合ダイオード、ダイヤモンド紫外線発光デバイス、ダイヤモンド紫外線検出器、及びダイヤモンドｐｎ接合構造を有する電子放出素子として用いることができる。また、ｐｎｐ接合型半導体ダイヤモンド及びｎｐｎ接合型半導体ダイヤモンドは、いずれもダイヤモンドトランジスタ、ダイヤモンドｐｎｐ接合構造あるいはｎｐｎ接合構造を有する電子放出素子として用いることができる。また、ｐｉｎ接合型半導体ダイヤモンドは、ダイヤモンドｐｉｎフォトダイオード、ダイヤモンド紫外線発光デバイス、及びダイヤモンドｐｉｎ接合構造を有する電子放出素子として用いることができる。
【００４０】 本発明において、ダイヤモンド｛１００｝単結晶基板上に形成される｛１１１｝面と、基板面とのなす角度は、５４．７°±１０°の範囲内にあることが好ましい。ダイヤモンド｛１００｝単結晶基板にはｏｆｆ角が存在する場合があり、その場合、基板上に形成される｛１１１｝面と基板面とのなす角度には幅が存在するが、上記範囲内であれば｛１１１｝面上に良質なｎ型半導体ダイヤモンドが形成される。
【００６３】 発明を実施するための最良の形態
【００６４】 以下、添付図面を参照して、本発明に係るｎ型半導体ダイヤモンドの製造方法、ｎ型半導体ダイヤモンド、ｐｎ接合型半導体ダイヤモンド、ｐｎｐ接合型半導体ダイヤモンド、ｎｐｎ接合型半導体ダイヤモンド、及びｐｉｎ接合型半導体ダイヤモンドの好適な実施形態について詳細に説明する。尚、同一要素には同一符号を用いるものとし、重複する説明は省略する。
【００６５】 ［第１実施形態］
【００６６】 図１Ａ〜図１Ｄ及び図２Ａ〜図２Ｅを参照して、第１実施形態のｎ型半導体ダイヤモンドの製造方法を説明する。第１実施形態のｎ型半導体ダイヤモンド製造方法は、その概略を述べると、（１）ダイヤモンド｛１００｝単結晶基板上に、表面が｛１１１｝面であるダイヤモンドの三角状隆起を形成し、（２）三角状隆起上にｎ型ダイヤモンドエピタキシャル層を形成することによりｎ型半導体ダイヤモンドを得るものである。
【００６７】 まず、図１Ａの斜視図に示すような表面及び側面方位が｛１００｝にカットされたダイヤモンド｛１００｝単結晶基板１０を用意する。
【００６８】 次に、図１Ｂに示すように、フォトリソグラフィ法によって、ダイヤモンド｛１００｝単結晶基板１０の表面の一部分に＜１１０＞方向にラインとスペースとが等間隔に交互に並ぶパターンの薄膜マスク１２を形成する。図１Ｃに、ダイヤモンド｛１００｝単結晶基板１０の｛１００｝表面に薄膜マスク１２をパターンニングした状態の平面図を示し、図１Ｄに、薄膜マスク１２をパターンニングしたダイヤモンド｛１００｝単結晶基板１０の断面図を示す。なお、図中の＜１１０＞方向にライン＆スペースパターンの薄膜マスク１２を形成したが、該＜１１０＞方向に垂直な方向にライン＆スペースパターンの薄膜マスク１２を形成してもよい。また、ダイヤモンド｛１００｝単結晶基板１０の表面の全体に薄膜マスク１２をパターンニングしてもよい。
【００６９】 次に、薄膜マスク１２をパターニングしたダイヤモンド｛１００｝単結晶基板１０をドライエッチング装置に移送して、反応性イオンエッチングを行う。その後、薄膜マスク１２を除去する。これにより、図２Ａの断面図に示すように、ダイヤモンド｛１００｝単結晶基板１０の表層には、断面が矩形状で、且つ、図中奥方向に延びるダイヤモンドの矩形隆起１４が複数形成される。このとき各矩形隆起１４は、＜１１０＞方向に並列している。なお、フォトリソグラフィ法により薄膜マスクをパターンニングした後に、化学気相合成によりダイヤモンドを成長させた後、薄膜マスクを除去することによって、矩形隆起を形成してもよい。このとき、エッチング加工により形成される矩形隆起１４と全く同じパターンで矩形隆起を形成したい場合は、ライン＆スペースパターンを薄膜マスク１２に対して反転させた薄膜マスクを用いればよい。また、エッチング加工のようなトップダウン的な加工と、化学気相合成のようなボトムアップ的な加工とを組み合わせることによって、矩形隆起１４を形成してもよい。
【００７０】 続いて、マイクロ波プラズマＣＶＤ装置を使用して、矩形隆起１４にノンドープダイヤモンド層１６を成長させる。すると、図２Ｂに示すように、ノンドープダイヤモンド層１６の上層部は、矩形隆起１４がシードとなって、表面が｛１１１｝であり、且つ、断面が三角状で図中奥方向に延びる三角状隆起１８となる。このとき、複数の矩形隆起１４が等間隔に並列して形成されているため、各三角状隆起１８は複数隙間なく並列して形成される。各三角状隆起１８は隙間をおいて並列していてもよいが、この場合、ダイヤモンド｛１００｝単結晶基板１０の表面にはダイヤモンド｛１１１｝面とダイヤモンド｛１００｝面とが交互に並ぶことになる。この上にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させると、ダイヤモンド｛１１１｝面とダイヤモンド｛１００｝面とでは、ドーピング効率が大きく異なるため、一様なキャリア密度のｎ型半導体ダイヤモンドが得られない。ここで、ダイヤモンド｛１１１｝面上におけるｎ型ダイヤモンドエピタキシャル層２０ａの方がドーピング効率が高いので、キャリア密度が大きく均質であるｎ型半導体ダイヤモンドを得るためには、表面が｛１１１｝面である三角状隆起１８を隙間なく並列させることが好ましい。エピタキシャルダイヤモンドを成膜するＣＶＤ法としては、（１）直流又は交流電界により放電をおこし、原料を活性化させる方法、（２）熱電子放射材を加熱し、原料を活性化させる方法、（３）ダイヤモンドを成長させる表面をイオンで衝撃する方法、（４）原料ガスを燃焼させる方法、又は（５）レーザ等の光によって、原料ガスを活性化させる方法等がある。
【００７１】 ここで、上記ノンドープダイヤモンド層１６は、矩形隆起１４にダイヤモンド｛１１１｝面を形成するために成長させる層であるので、｛１１１｝面が形成され得る成長条件下で成長させる。ここで、矩形隆起１４上において、ダイヤモンドが＜１００＞方向に成長する速度をＶＡ＜１００＞、＜１１１＞方向に成長する速度をＶＡ＜１１１＞としたとき、｛１１１｝面を形成するためには、
【数１】
【００７２】 また、上記関係を満たすのであれば、｛１１１｝面を形成させるためのダイヤモンド層はノンドープダイヤモンド成長条件に拘泥する必要はない。例えば、ノンドープダイヤモンドの代わりに窒素ドープダイヤモンドを成長させても良い。マイクロ波プラズマＣＶＤ装置を使用し、水素ガス流量０．１ｌ／ｍｉｎ（１００ｓｃｃｍ）、メタンガス流量４×１０−３ｌ／ｍｉｎ（４ｓｃｃｍ）、水素希釈窒素ガス（Ｎ２１％）流量５×１０−３ｌ／ｍｉｎ（５ｓｃｃｍ）、圧力１．３×１０４Ｐａ、マイクロ波パワー３００Ｗ、基板温度８７０℃の成長条件で窒素ドープダイヤモンド層を成長させることにより、｛１１１｝面を形成することもできる。なお、窒素はダイヤモンドに対してｎ型ドーパントとなるが、ドナー準位は、ダイヤモンドのバンドギャップ（約５．５ｅＶ）に対して約１．７ｅＶと非常に深く、ほとんど活性化しない。しかも、上記条件において窒素のドープ量は１０ｐｐｍ以下であり、窒素ドープダイヤモンドの電気特性は、ノンドープダイヤモンドとほとんど同じとみなして良い。
【００７３】 次に、｛１１１｝面を表面とする三角状隆起１８が複数並列したダイヤモンド｛１００｝単結晶基板１０を下地として、マイクロ波プラズマＣＶＤ装置を使用して、ｎ型ドーパントとしてリンをドープしながらダイヤモンドをエピタキシャル成長させてリンドープダイヤモンド層２０（ｎ型ダイヤモンドエピタキシャル層）を形成する。ここで、ｎ型ドーパントとして、リンの他に硫黄、リチウム、ナトリウム、窒素、砒素、塩素、セレン等を用いることができる。
【００７４】 表面が｛１１１｝面である三角状隆起１８上にホモエピタキシャル成長させてリンドープダイヤモンド層２０を得るためには、｛１１１｝面上にエピタキシャルダイヤモンドを成膜するために｛１１１｝面が｛１００｝面に比べて優先的に成長する条件で成膜を行う必要がある。ここで、三角状隆起１８上においてダイヤモンドが＜１００＞方向に成長する速度をＶＢ＜１００＞、＜１１１＞方向に成長する速度をＶＢ＜１１１＞とすると、｛１１１｝面が｛１００｝面に対して優先的に成長するためには、
【数２】
さらに、
【数３】
【００７５】 上記条件で三角状隆起１８上にリンドープダイヤモンド層２０を成長させると、ダイヤモンドは、＜１１１＞方向に優先的に成長する。したがって、図２Ｃのように、｛１１１｝面の面積は、ダイヤモンドの成長とともに小さくなる。やがて図２Ｄのようにリンドープダイヤモンド層２０の表面は平らな｛１００｝面となり、本実施形態のｎ型半導体ダイヤモンドが得られる。
【００７６】 本実施形態によれば、ダイヤモンド｛１１１｝面にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させるので、キャリア密度が大きく良質であるｎ型半導体ダイヤモンドを提供することができる。また、大面積のダイヤモンド｛１００｝単結晶基板１０をもとにダイヤモンド｛１１１｝面が形成されるので、大型のｎ型半導体ダイヤモンドを提供することができる。本実施形態のｎ型半導体ダイヤモンドの製造方法によれば、安価で大量生産が可能なダイヤモンド｛１００｝単結晶基板１０をもとにｎ型半導体ダイヤモンドを製造することができるので、量産化、低コスト化への対応が可能となる。
【００７７】 さらに、本実施形態において、リンドープダイヤモンド層２０の表層を除去することにより、ｎ型ドーパントのドーピング効率が良い部分を表面とする。図２Ｃ及び図２Ｄのように、三角状隆起１８上にリンドープダイヤモンド層２０を成長させると、＜１１１＞成長セクター２０ａと＜１００＞成長セクター２０ｂとが形成される。ここで、＜１１１＞成長セクター２０ａとは、三角状隆起１８の表面から＜１１１＞方向に成長した部分をいう。また、＜１００＞成長セクター２０ｂとは、三角状隆起１８の頂部１８ａから＜１００＞方向に成長した部分をいう。これらのうち、＜１００＞成長セクター２０ｂは、ｎ型ドーパントのドーピング効率が悪い。そこで、図２Ｅに示すように、反応性イオンエッチングや研磨等によって、リンドープダイヤモンド層２０の表層を｛１１１｝面が存在していた三角状隆起１８の頂部１８ａまで除去する。これによって、よりキャリア密度が大きく良質のｎ型半導体の表面積が最大のダイヤモンドを得ることができると共に、表面は｛１００｝単結晶基板面に平行で平坦な｛１００｝面となるためによりデバイス形成に適した構造となる。デバイス形成に適した構造とするために表面が平坦な｛１００｝面とするという意味では、図２Ｃと図２Ｄの中間の形状であって、表面に｛１００｝面と｛１１１｝面が双方存在するような形状にまで成長した時点で、表面を研磨等により平坦化させる手法も好ましい。
【００７８】 本実施形態においては、三角状隆起１８を形成することによって、ダイヤモンド｛１００｝単結晶基板１０の表面に複数の｛１１１｝面を形成している。これにより、複数の｛１１１｝面にまたがる大面積のリンドープダイヤモンド層２０が形成されており、さらに、表面に複数の｛１１１｝面を形成したダイヤモンド｛１００｝単結晶基板と同面積のダイヤモンド｛１１１｝単結晶基板と比べて、｛１１１｝面は実効的に大きな面積が取れる。また、三角状隆起１８の場合、四角錐状隆起に比して、各々の｛１１１｝面の面積を大きくとれるので、基板１０の表面を少数の｛１１１｝面で構成することができる。このため、結晶性の良好なｎ型半導体ダイヤモンドが作製される。あるいは、ｎ型半導体ダイヤモンド部分の体積が大きなものが得られるため、さらには、｛１１１｝面上にｎ型半導体ダイヤモンドをエピタキシャル成長させる場合、成長速度は非常に遅い条件としなければならないが、三角状隆起１８の場合、凹入角効果により成長速度が速くなることが見出されたため、ｎ型半導体ダイヤモンドの製造効率は三角状隆起１８の場合の方がよく実用的である。つまり、ｎ型半導体ダイヤモンドエピタキシャル層は、平面上に成長させるよりも凹状の角度のついた面上に成長させる方が成長速度が速くなる。
【００７９】 また、三角状隆起１８は、ダイヤモンド｛１００｝単結晶基板１０の表層部を微細加工して形成された矩形隆起１４上にダイヤモンドを成長させることによって形成されている。これにより、表面が｛１１１｝面であるダイヤモンドの三角状隆起１８を容易に形成することができる。ただし、三角状隆起１８は、ダイヤモンド｛１００｝単結晶基板１０の表層部を微細加工することによって直接形成してもよい。あるいは、三角状隆起１８は、ダイヤモンド｛１００｝単結晶基板１０を微細加工することなく、気相合成により直接形成してもよい。
【００８０】 また、三角状隆起１８は、複数存在し、各三角状隆起１８は延び方向と直行する方向に隙間なく並列している。これにより、ダイヤモンド｛１００｝単結晶基板１０の表面には隙間なく｛１１１｝面が並ぶことになるため、キャリア密度が大きく均質であるｎ型半導体ダイヤモンドを得ることができる。ここで、三角状隆起１８の配列ピッチ（稜線どうしの距離）は、好ましくは１５０μｍ以下、より好ましくは１〜５０μｍである。また、三角状隆起１８の高さは、好ましくは、１００μｍ以下、より好ましくは１〜３５μｍである。
【００８１】 ［第２実施形態］
【００８２】 図３Ａ〜図３Ｄ及び図４Ａ〜図４Ｅを参照して第２実施形態のｎ型半導体ダイヤモンドの製造方法を説明する。第２実施形態のｎ型半導体ダイヤモンド製造方法は、その概略を述べると、（１）ダイヤモンド｛１００｝単結晶基板上に、各側面が｛１１１｝面であるダイヤモンドの四角錐状隆起を形成し、（２）四角錐状隆起上にｎ型ダイヤモンドエピタキシャル層を形成することによりｎ型半導体ダイヤモンドを得るものである。
【００８３】 まず、図３Ａの斜視図に示すような表面及び側面方位が｛１００｝にカットされたダイヤモンド｛１００｝単結晶基板１０を用意する。
【００８４】 次に、図３Ｂに示すように、フォトリソグラフィ法によって、ダイヤモンド｛１００｝単結晶基板１０の表面において、行列状に複数の円形の薄膜マスク１２を形成する。なお、ダイヤモンド｛１００｝単結晶基板１０の表面の全体に薄膜マスク１２をパターンニングしてもよい。
次に、円形の薄膜マスク１２をパターニングしたダイヤモンド｛１００｝単結晶基板１０をドライエッチング装置に移送して、反応性イオンエッチングを行う。その後、薄膜マスク１２を除去する。これにより、図３Ｃに示すように、ダイヤモンド｛１００｝単結晶基板１０の表面に、行列状に並んだ複数の円柱状隆起（柱状隆起）２２が形成される。図４Ａに円柱状隆起２２が複数形成されたダイヤモンド｛１００｝単結晶基板１０の表層の断面図を示す。なお、フォトリソグラフィ法によりパターニングをした後に、ダイヤモンド｛１００｝単結晶基板１０上に化学気相合成によりダイヤモンドを成長させ、薄膜マスクを除去することによって、円柱状隆起を形成してもよい。このとき、マスクパターンを薄膜マスク１２に対して反転させた薄膜マスクを用いることにより、円柱状隆起２２と同じパターンで円柱状隆起を形成することができる。また、エッチング加工のようなトップダウン的な加工と、化学気相合成のようなボトムアップ的な加工とを組み合わせることによって、円柱状隆起２２を形成してもよい。
【００８５】 続いて、マイクロ波プラズマＣＶＤ装置を使用して、円柱状隆起２２にノンドープダイヤモンド層１６を成長させる。すると、図４Ｂの断面図に示すように、ノンドープダイヤモンド層１６の上層部は、円柱状隆起２２がシードとなって、各側面が｛１１１｝面である四角錐状隆起２４となる。なお、円柱状隆起２２は、四角錐状隆起２４を形成するシードとなり得るものであれば、多角柱状隆起等の他の柱状隆起であってもよい。図３Ｄに、四角錐状隆起２４が形成されたときのダイヤモンド｛１００｝単結晶基板１０の平面図を示す。図３Ｃのように、複数の円柱状隆起２２が行列状に並んでいるため、図３Ｄのように、隣り合う各四角錐状隆起２４は底辺が接するように行列状に並ぶ。各四角錐状隆起が隙間をおいて配列されていてもよいが、この場合、ダイヤモンド｛１００｝単結晶基板１０の表面にはダイヤモンド｛１１１｝面とダイヤモンド｛１００｝面とが交互に並ぶことになる。この上にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させると、ダイヤモンド｛１１１｝面とダイヤモンド｛１００｝面とでは、ドーピング効率が大きく異なるため、一様なドーピング効率のｎ型半導体ダイヤモンドが得られない。また、ダイヤモンド｛１１１｝面上におけるｎ型ダイヤモンドエピタキシャル層２０の方がドーピング効率が高いので、キャリア密度が大きく均質であるｎ型半導体ダイヤモンドを得るためには、表面が｛１１１｝面である四角錐状隆起２４を隙間なく相互の底辺が接するように行列状に配列することが好ましい。ここで、円柱状隆起２２においてダイヤモンドを成長させる条件は、第１実施形態で矩形隆起１４に対してダイヤモンドを成長させる条件と同じである。
【００８６】 次に、図４Ｃに示すように、｛１１１｝面を表面とする四角錐状隆起２４が複数並列したダイヤモンド｛１００｝単結晶基板１０を下地として、マイクロ波プラズマＣＶＤ装置を使用して、ｎ型ドーパントとしてリンをドープしながらダイヤモンドをエピタキシャル成長させてリンドープダイヤモンド層２０（ｎ型ダイヤモンドエピタキシャル層）を形成する。ここで、ｎ型ドーパントとして、リンの他に硫黄、リチウム、ナトリウム、窒素、砒素、塩素、セレン等を用いることができる。
【００８７】 表面が｛１１１｝面である四角錐状隆起２４上にホモエピタキシャル成長させてリンドープダイヤモンド層２０を得るためには、｛１１１｝面上にエピタキシャルダイヤモンドを成膜するために｛１１１｝面が｛１００｝面に比べて優先的に成長する条件で成膜を行う必要がある。ここで、四角錐状隆起２４上においてダイヤモンドを成長させる条件は、第１実施形態において三角状隆起１８上にダイヤモンドを成長させる条件と同じである。
【００８８】 上記条件で四角錐状隆起２４上にリンドープダイヤモンド層２０を成長させると、ダイヤモンドは、＜１１１＞方向に優先的に成長する。したがって、図４Ｃのように、｛１１１｝面の面積は、ダイヤモンドの成長とともに小さくなる。やがて図４Ｄのようにリンドープダイヤモンド層２０の表面は平らな｛１００｝面となり、ｎ型半導体ダイヤモンドが得られる。
【００８９】 本実施形態によれば、第１実施形態と同様に、ダイヤモンド｛１１１｝面にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させるので、キャリア密度が大きく良質のｎ型半導体ダイヤモンドを提供することができる。また、大面積のダイヤモンド｛１００｝単結晶基板１０をもとにダイヤモンド｛１１１｝面が形成されるので、大型のｎ型半導体ダイヤモンドを提供することができる。
【００９０】 さらに、本実施形態において、リンドープダイヤモンド層２０の表層を除去することにより、ｎ型ドーパントのドーピング効率が高い部分を表面とする。図４Ｃ及び図４Ｄのように、四角錐状隆起２４上にリンドープダイヤモンド層２０を成長させると、＜１１１＞成長セクター２０ａと＜１００＞成長セクター２０ｂとが形成される。ここで、＜１１１＞成長セクター２０ａとは、四角錐状隆起２４の表面から＜１１１＞方向に成長した部分をいう。また、＜１００＞成長セクター２０ｂとは、四角錐状隆起２４の頂部２４ａから＜１００＞方向に成長した部分をいう。これらのうち、＜１００＞成長セクター２０ｂは、ｎ型ドーパントのドーピング効率が悪い。そこで、図４Ｅに示すように、反応性イオンエッチングや研磨等によって、リンドープダイヤモンド層２０の表層を｛１１１｝面が存在していた四角錐状隆起２４の頂部２４ａまで除去する。これによって、よりキャリア密度が大きく良質のｎ型半導体の表面積が最大のダイヤモンドを得ることができると共に、表面は｛１００｝単結晶基板面に平行で平坦な｛１００｝面となるためによりデバイス形成に適した構造となる。デバイス形成に適した構造とするために表面が平坦な｛１００｝面とするという意味では、図４Ｃと図４Ｄの中間の形状であって、表面に｛１００｝面と｛１１１｝面が双方存在するような形状にまで成長した時点で、表面を研磨等により平坦化させる手法も好ましい。
【００９１】 本実施形態においては、四角錐状隆起２４を形成することによって、ダイヤモンド｛１００｝単結晶基板１０の表面に複数の｛１１１｝面を形成している。これにより、複数の｛１１１｝面にまたがる大面積のリンドープダイヤモンド層２０が形成されており、さらに、表面に複数の｛１１１｝面を形成したダイヤモンド｛１００｝単結晶基板と同面積のダイヤモンド｛１１１｝単結晶基板と比べて、｛１１１｝面は実効的に大きな面積が取れる。また、四角錐状隆起２４の場合、ダイヤモンド｛１００｝単結晶基板１０に薄膜マスク１２を形成する際に、三角状隆起１８を形成する際には必要となるラインの基板面内方位合わせをする必要がなく、ダイヤモンド｛１００｝単結晶基板１０の表面に複数の｛１１１｝面を容易に形成することができる。四角錐状隆起２４の場合についても、凹入角効果により成長速度が速くなることが見出されたため、ｎ型半導体ダイヤモンドの製造効率は四角錐状隆起２４の場合も良く実用的である。
【００９２】 また、四角錐状隆起２４は、ダイヤモンド｛１００｝単結晶基板１０の表層部を微細加工して形成された円柱状隆起２２上にダイヤモンドを成長させることによって形成されている。これにより、表面が｛１１１｝面であるダイヤモンドの四角錐状隆起２４を容易に形成することができる。ただし、四角錐状隆起２４は、ダイヤモンド｛１００｝単結晶基板１０の表層部を微細加工することによって直接形成してもよい。あるいは、四角錐状隆起２４は、ダイヤモンド｛１００｝単結晶基板１０を微細加工することなく、気相合成により直接形成してもよい。
【００９３】 また、四角錐状隆起２４は、複数存在し、隣り合う四角錐状隆起２４は底辺が接するように行列状に並んでいる。これにより、ダイヤモンド｛１００｝単結晶基板１０の表面には隙間なく｛１１１｝面が並ぶことになるため、キャリア密度が大きく均質であるｎ型半導体ダイヤモンドを得ることができる。ここで、四角錐状隆起２４の配列ピッチ（頂点どうしの距離）は、好ましくは１５０μｍ以下、より好ましくは１〜５０μｍである。また、四角錐状隆起２４の高さは、好ましくは、１００μｍ以下、より好ましくは１〜３５μｍである。
【００９４】 以上、本発明によるｎ型半導体ダイヤモンドの好適な実施形態を説明した。ダイヤモンド｛１００｝単結晶基板上に形成した複数の｛１１１｝面上に、ｎ型ダイヤモンドエピタキシャル層を形成するという上述の思想を応用することによって、さらにｐｎ接合型半導体ダイヤモンド、ｐｎｐ接合型半導体ダイヤモンド、ｎｐｎ接合型半導体ダイヤモンド、及びｐｉｎ接合型半導体ダイヤモンドを好適に作製することができる。
【００９５】 例えば、図２Ｃ又は図４Ｃに示すｎ型半導体ダイヤモンド上に、さらにｐ型ダイヤモンドエピタキシャル層を形成すれば、ｐｎ接合型半導体ダイヤモンドを得ることができる。また、表面に複数の｛１１１｝面が形成されたｐｎ接合型半導体ダイヤモンド上に、ｎ型ダイヤモンドエピタキシャル層を形成すれば、ｎｐｎ接合型半導体ダイヤモンドを得ることができる。また、図２Ｃ又は図４Ｃに示すｎ型半導体ダイヤモンド上に、ノンドープダイヤモンドエピタキシャル層を形成し、ノンドープダイヤモンドエピタキシャル層上にｐ型ダイヤモンドエピタキシャル層を形成すれば、ｐｉｎ接合型半導体ダイヤモンドを得ることができる。
【００９６】 あるいは、基板として複数の｛１１１｝面が形成されたｐ型半導体ダイヤモンド｛１００｝単結晶基板を用いて、その基板上にｎ型ダイヤモンドエピタキシャル層を形成してもｐｎ接合型半導体ダイヤモンドを得ることができる。また、このｐｎ接合型半導体ダイヤモンド上に、さらにｐ型ダイヤモンドエピタキシャル層を形成すれば、ｐｎｐ接合型半導体ダイヤモンドを得ることができる。さらに、複数の｛１１１｝面が形成されたｐ型半導体ダイヤモンド｛１００｝単結晶基板上にノンドープダイヤモンドエピタキシャル層を形成し、ノンドープダイヤモンドエピタキシャル層上にｎ型ダイヤモンドエピタキシャル層を形成すれば、ｐｉｎ接合型半導体ダイヤモンドを得ることができる。これらのｐｎ接合型半導体ダイヤモンド、ｐｎｐ接合型半導体ダイヤモンド、ｎｐｎ接合型半導体ダイヤモンド、及びｐｉｎ接合型半導体ダイヤモンドの具体的な実施例については後述する。
【００９７】 図６Ａ〜図６Ｃは、本発明によるｎ型半導体ダイヤモンドの構造例を示す図である。各図とも、ダイヤモンド｛１００｝単結晶基板１０に形成された三角状隆起１８上に、ｎ型ダイヤモンドエピタキシャル層２０が形成されたものである。図６Ａにおいては、エピタキシャル層２０の表面が、基板１０の｛１００｝面と平行な面からなる平らな形状をしているとともに、三角状隆起１８の頂部１８ａよりも高い位置にある。また、エピタキシャル層２０の表面には、＜１１１＞成長セクター２０ａと＜１００＞成長セクター２０ｂとが、ともに露出している。図６Ｂにおいては、エピタキシャル層２０の表面が、基板１０の｛１００｝面と平行な面からなる平らな形状をしているとともに、頂部１８ａと略同じ高さにある。また、エピタキシャル層２０の表面には、＜１１１＞成長セクター２０ａのみが露出している。図６Ｃにおいては、エピタキシャル層２０の表面が、基板１０の表面と同様に複数の｛１１１｝面を有する形状をしている。これら複数の｛１１１｝面は、三角状隆起１８上に成長した＜１１１＞成長セクター２０ａから構成されるものである。一方、エピタキシャル層２０の表面は、三角状隆起１８の頂部１８ａから成長した＜１００＞成長セクター２０ｂから構成される｛１００｝面を有する。なお、図６Ａ〜図６Ｃにおいて、三角状隆起１８は、四角錐状隆起２４であっても良い。
【００９８】 図７Ａ〜図７Ｃは、本発明によるｐｎ接合型半導体ダイヤモンドの構造例を示す図である。各図とも、ｐ型半導体ダイヤモンド｛１００｝単結晶基板１３上に形成された三角状隆起１８上に、ｎ型ダイヤモンドエピタキシャル層２０が形成されたものである。ｐ型半導体ダイヤモンド｛１００｝単結晶基板の構成については、後述する。図７Ａにおいては、エピタキシャル層２０の表面が、基板１３の｛１００｝面と平行な面からなる平らな形状をしているとともに、三角状隆起１８の頂部１８ａよりも高い位置にある。また、エピタキシャル層２０の表面には、＜１１１＞成長セクター２０ａと＜１００＞成長セクター２０ｂとが、ともに露出している。図７Ｂにおいては、エピタキシャル層２０の表面が、基板１３の｛１００｝面と平行な面からなる平らな形状をしているとともに、頂部１８ａと略同じ高さにある。また、エピタキシャル層２０の表面には、＜１１１＞成長セクター２０ａのみが露出している。図７Ｃにおいては、エピタキシャル層２０の表面が、基板１３の表面と同様に複数の｛１１１｝面を有する形状をしている。これら複数の｛１１１｝面は、三角状隆起１８上に成長した＜１１１＞成長セクター２０ａから構成されるものである。一方、エピタキシャル層２０の表面は、三角状隆起１８の頂部１８ａから成長した＜１００＞成長セクター２０ｂから構成される｛１００｝面を有する。なお、図７Ａ〜図７Ｃにおいて、三角状隆起１８は、四角錐状隆起２４であっても良い。
【００９９】 図８Ａ〜図８Ｄは、本発明によるｐｎ接合型半導体ダイヤモンドの構造例を示す図である。図８Ａ及び図８Ｂに示すｐｎ接合型半導体ダイヤモンドは、それぞれ図６Ａ及び図６Ｂに示すｎ型半導体ダイヤモンドのｎ型ダイヤモンドエピタキシャル層２０上に、ｐ型ダイヤモンドエピタキシャル層１７が形成されたものである。図８Ａ及び図８Ｂにおいては、ｐ型ダイヤモンドエピタキシャル層１７の表面は、いずれも基板１０の｛１００｝面と平行な面からなる平らな形状をしている。図８Ｃ及び図８Ｄに示すｐｎ接合型半導体ダイヤモンドは、いずれも図６Ｃに示すｎ型半導体ダイヤモンドのｎ型ダイヤモンドエピタキシャル層２０上に、ｐ型ダイヤモンドエピタキシャル層１７が形成されたものである。図８Ｃにおいては、ｐ型ダイヤモンドエピタキシャル層１７の表面が、基板１０の｛１００｝面と平行な面からなる平らな形状をしているとともに、ｎ型ダイヤモンドエピタキシャル層２０の表面よりも高い位置にある。図８Ｄにおいては、ｐ型ダイヤモンドエピタキシャル層１７の表面が、基板１０の表面と同様に複数の｛１１１｝面を有する形状をしている。これら複数の｛１１１｝面は、＜１１１＞成長セクター２０ａの表面から＜１１１＞方向に成長したｐ型ダイヤモンドエピタキシャル層１７から構成されるものである。一方、ｐ型ダイヤモンドエピタキシャル層１７の表面は、＜１００＞成長セクター２０ｂの表面から＜１００＞方向に成長したｐ型ダイヤモンドエピタキシャル層１７から構成される｛１００｝面を有する。なお、図８Ａ〜図８Ｄにおいて、三角状隆起１８は、四角錐状隆起２４であっても良い。
【０１００】 図９Ａ〜図９Ｄは、本発明によるｐｎｐ接合型半導体ダイヤモンドの構造例を示す図である。図９Ａ及び図９Ｂに示すｐｎｐ接合型半導体ダイヤモンドは、それぞれ図７Ａ及び図７Ｂに示すｐｎ接合型半導体ダイヤモンドのｎ型ダイヤモンドエピタキシャル層２０上に、ｐ型ダイヤモンドエピタキシャル層１７が形成されたものである。図９Ａ及び図９Ｂにおいては、ｐ型ダイヤモンドエピタキシャル層１７の表面は、いずれも基板１３の｛１００｝面と平行な面からなる平らな形状をしている。図９Ｃ及び図９Ｄに示すｐｎｐ接合型半導体ダイヤモンドは、いずれも図７Ｃに示すｐｎ接合型半導体ダイヤモンドのｎ型ダイヤモンドエピタキシャル層２０上に、ｐ型ダイヤモンドエピタキシャル層１７が形成されたものである。図９Ｃにおいては、ｐ型ダイヤモンドエピタキシャル層１７の表面が、基板１３の｛１００｝面と平行な面からなる平らな形状をしているとともに、ｎ型ダイヤモンドエピタキシャル層２０の表面よりも高い位置にある。図９Ｄにおいては、ｐ型ダイヤモンドエピタキシャル層１７の表面が、基板１３の表面と同様に複数の｛１１１｝面を有する形状をしている。なお、図９Ａ〜図９Ｄにおいて、三角状隆起１８は、四角錐状隆起２４であっても良い。
【０１０１】 図１０Ａ及び図１０Ｂは、本発明によるｎｐｎ接合型半導体ダイヤモンドの構造例を示す図である。図１０Ａ及び図１０Ｂに示すｎｐｎ接合型半導体ダイヤモンドは、いずれも図８Ｄに示すｐｎ接合型半導体ダイヤモンドのｐ型ダイヤモンドエピタキシャル層１７上に、さらにｎ型ダイヤモンドエピタキシャル層２１が形成されたものである。図１０Ａにおいては、ｎ型ダイヤモンドエピタキシャル層２１の表面が、基板１０の｛１００｝面と平行な面からなる平らな形状をしているとともに、ｐ型ダイヤモンドエピタキシャル層１７の表面よりも高い位置にある。また、エピタキシャル層２１の表面には、＜１１１＞成長セクター２１ａと＜１００＞成長セクター２１ｂとが、ともに露出している。図１０Ｂにおいては、ｎ型ダイヤモンドエピタキシャル層２１の表面が、基板１０の表面と同様に複数の｛１１１｝面を有する形状をしている。これら複数の｛１１１｝面は、ｐ型ダイヤモンドエピタキシャル層１７の｛１１１｝面上に成長した＜１１１＞成長セクター２１ａから構成されるものである。一方、ｎ型ダイヤモンドエピタキシャル層２１の表面は、ｐ型ダイヤモンドエピタキシャル層１７の｛１００｝面から成長した＜１００＞成長セクター２１ｂから構成される｛１００｝面を有する。なお、図１０Ａ及び図１０Ｂにおいて、三角状隆起１８は、四角錐状隆起２４であっても良い。
【０１０２】 図１１Ａ〜図１１Ｄは、本発明によるｐｉｎ接合型半導体ダイヤモンドの構造例を示す図である。図１１Ａ及び図１１Ｂに示すｐｉｎ接合型半導体ダイヤモンドは、いずれも図６Ｃに示すｎ型半導体ダイヤモンドのｎ型ダイヤモンドエピタキシャル層２０上に、ノンドープダイヤモンドエピタキシャル層１９（ｉ層）が形成され、さらにその上にｐ型ダイヤモンドエピタキシャル層１７が形成されたものである。図１１Ａにおいては、ノンドープダイヤモンドエピタキシャル層１９及びｐ型ダイヤモンドエピタキシャル層１７の表面は、ともにｎ型ダイヤモンドエピタキシャル層２０の表面と同様に複数の｛１１１｝面を有する形状をしている。図１１Ｂにおいては、ノンドープダイヤモンドエピタキシャル層１９の表面は、ｎ型ダイヤモンドエピタキシャル層２０の表面と同様に複数の｛１１１｝面を有する形状をしており、ｐ型ダイヤモンドエピタキシャル層１７の表面は、基板１０の｛１００｝面と平行な面からなる平らな形状をしている。また、図１１Ｃ及び図１１Ｄに示すｐｉｎ接合型半導体ダイヤモンドは、いずれもｐ型半導体ダイヤモンド｛１００｝単結晶基板１３上に形成された三角状隆起１８上に、ノンドープダイヤモンドエピタキシャル層１９が形成され、さらにその上にｎ型ダイヤモンドエピタキシャル層２０が形成されたものである。図１１Ｃにおいては、ノンドープダイヤモンドエピタキシャル層１９及びｎ型ダイヤモンドエピタキシャル層２０の表面は、ともに複数の｛１１１｝面を有する形状をしている。図１１Ｄにおいては、ノンドープダイヤモンドエピタキシャル層１９の表面は、複数の｛１１１｝面を有する形状をしており、ｎ型ダイヤモンドエピタキシャル層２０の表面は、基板１３の｛１００｝面と平行な面からなる平らな形状をしている。また、図１１Ｃ及び図１１Ｄにおいて、ｎ型ダイヤモンドエピタキシャル層２０の表面には、＜１１１＞成長セクター２０ａと＜１００＞成長セクター２０ｂとが、ともに露出している。なお、図１１Ａ〜図１１Ｄにおいて、三角状隆起１８は、四角錐状隆起２４であってもよい。
【０１０３】 図１２Ａ〜図１２Ｃは、本発明において用いられるｐ型半導体ダイヤモンド｛１００｝単結晶基板の構造例を示す図である。ｐ型半導体ダイヤモンド｛１００｝単結晶基板としては、高温高圧合成ＩＩｂ基板もしくは高温高圧合成Ｉｂボロン入り基板を用いることができる。または、気相成長によって、高温高圧合成Ｉｂ基板もしくは高温高圧合成ＩＩａ基板上にボロンドープダイヤモンド薄膜を形成したものであってもよい。図１２Ａに示すｐ型半導体ダイヤモンド｛１００｝単結晶基板は、図２Ａに示す矩形隆起１４上に三角状隆起１８を形成する際に、ノンドープダイヤモンド層１６の代わりにボロンドープダイヤモンド層１７をエピタキシャル成長させたものである。ここで、矩形隆起１４及び三角状隆起１８の組合わせは、円柱状隆起２２及び四角錐状隆起２４の組合わせであっても良い。図１２Ｂに示すｐ型半導体ダイヤモンド｛１００｝単結晶基板は、ダイヤモンド｛１００｝単結晶基板１０上に、ボロンドープダイヤモンド層１７からなる三角状隆起１８を、気相合成によって直接形成したものである。ここで、三角状隆起１８は、四角錐状隆起２４であっても良い。また、図１２Ｃに示すｐ型半導体ダイヤモンド｛１００｝単結晶基板は、表面に三角状隆起１８が形成されたダイヤモンド｛１００｝単結晶基板１０上に、ボロンドープダイヤモンド層１７を極短時間エピタキシャル成長させたものである。ここで、三角状隆起１８は、四角錐状隆起２４であっても良い。
【０１０４】 なお、上記のｎ型半導体ダイヤモンド、ｐｎ接合型半導体ダイヤモンド、ｐｎｐ接合型半導体ダイヤモンド、ｎｐｎ接合型半導体ダイヤモンド、及びｐｉｎ接合型半導体ダイヤモンドにおいて、基板上に形成されたｎ型ダイヤモンドエピタキシャル層と基板との界面を確認するためには、例えば、適当なへき開面についてカソードルミネッセンス（ＣＬ）又はフォトルミネッセンス（ＰＬ）により発光スペクトルの面内分布を調べればよい。
【０１０５】
【実施例】
【０１０６】 本発明のｎ型半導体ダイヤモンドの製造方法、ｎ型半導体ダイヤモンド、ｐｎ接合型半導体ダイヤモンド、ｐｎｐ接合型半導体ダイヤモンド、ｎｐｎ接合型半導体ダイヤモンド、及びｐｉｎ接合型半導体ダイヤモンドについて、実施例に基づいてさらに具体的に説明する。
【０１０７】 ＜実施例１＞
【０１０８】 図１Ａに示すような表面及び側面方位が｛１００｝にカットされたダイヤモンド｛１００｝単結晶基板を用意した。図１Ｂに示すように、フォトリソグラフィ法によって、ダイヤモンド｛１００｝単結晶基板の表面の一部分に＜１１０＞方向に線幅５μｍ、間隔５μｍのライン＆スペースパターンのＡｌ薄膜マスク１２（膜厚０．５μｍ）を形成した。
【０１０９】 次に、Ａｌ薄膜マスク１２をパターニングしたダイヤモンド｛１００｝単結晶基板をドライエッチング装置に移送して、エッチングガス：Ｏ２９９％，ＣＦ４１％、ＲＦパワー２００Ｗ、圧力６．６Ｐａ、エッチング時間４０分、エッチング深さ７μｍの条件で反応性イオンエッチングを行った。その後、セミコクリーンを用いてＡｌ薄膜マスク１２を除去した。これにより、図２Ａの断面図に示すように、ダイヤモンド｛１００｝単結晶基板１０の表層に断面が矩形状で一方向に延びるダイヤモンドの矩形隆起１４が形成された。
【０１１０】 マイクロ波プラズマＣＶＤ装置を使用して、水素ガス流量０．１ｌ／ｍｉｎ（１００ｓｃｃｍ）、メタンガス流量５×１０−３ｌ／ｍｉｎ（５ｓｃｃｍ）、圧力１．３×１０４Ｐａ、マイクロ波パワー３００Ｗ、基板温度８５０℃、成長時間３時間の条件で、矩形隆起１４上にノンドープダイヤモンド層１６を形成した。これにより、矩形隆起１４上に｛１１１｝面の三角状隆起１８が形成された。
【０１１１】 次に、マイクロ波プラズマＣＶＤ装置を使用して、水素ガス流量０．１９５ｌ／ｍｉｎ（１９５ｓｃｃｍ）、メタンガス流量１×１０−３ｌ／ｍｉｎ（１ｓｃｃｍ）、水素希釈ホスフィン（ＰＨ３；１０００ｐｐｍ）流量５×１０−３ｌ／ｍｉｎ（５ｓｃｃｍ）、圧力１．３×１０４Ｐａ、マイクロ波パワー３５０Ｗ、基板温度９００℃、成長時間１２時間の条件で図２Ｃに示すような三角状隆起１８上にリンドープエピタキシャル層２０を形成した。
【０１１２】 さらに、上記条件でｎ型ダイヤモンドエピタキシャル層を１８時間成長させたところ、図２Ｄに示すような断面形状を持つｎ型ダイヤモンドエピタキシャル層が得られた。
【０１１３】 図５Ａのダイヤモンド｛１００｝単結晶基板１０の平面図において、三角状隆起１８上にリンドープダイヤモンド層２０を形成した第１領域３０と、三角状隆起１８を形成しないでリンドープダイヤモンド層２０を形成した第２領域３２とにおいて、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いてリンのドーピング濃度を調べた。
【０１１４】 その結果、第１領域３０及び第２領域３２のリン濃度は、ともに１．８×１０１７ｃｍ−３（１ｐｐｍ）以下であった。このとき、第１領域３０の表面には、図２Ｄに示すように、＜１００＞成長セクター２０ｂが露出していると考えられる。これより、＜１００＞方向に成長したダイヤモンドにはリンがほとんどドーピングされないことが確認された。
【０１１５】 次に、図２Ｅに示すように、ドライエッチング装置を使用して、第１領域３０において矩形隆起１４を形成したときと同条件の反応性イオンエッチングによって、リンドープダイヤモンド層２０の表層を三角状隆起１８の頂部１８ａまで除去した。これにより、リンのドーピング効率の低い＜１００＞方向に成長したダイヤモンドを含む層を除去した。エッチング時間は２０分であった。
【０１１６】 ＜１００＞方向に成長したダイヤモンドを含む層を除去後の第１領域３０のリンドープダイヤモンド層２０についてＳＩＭＳを用いて分析をした結果、リン濃度は４．２×１０１９ｃｍ−３（２４０ｐｐｍ）であった。これより、リンドープダイヤモンド層２０において＜１００＞方向に成長したダイヤモンドを含む層を除去することにより、リンドープダイヤモンド層２０のドーピング効率が高い＜１１１＞方向に成長した部分が表面に現れることが確認された。
【０１１７】 同時に、＜１００＞方向に成長したダイヤモンドを含む層を除去後の三角状隆起１８上に形成されたリンドープダイヤモンド層２０について、走査型トンネル分光法（ＳＴＳ：Ｓｃａｎｎｉｎｇ Ｔｕｎｎｅｌｉｎｇ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による電流電圧測定から、キャリアの伝導型を調べた。その結果、Ｉ−Ｖ曲線からリンドープダイヤモンド層２０は、ｎ型特性を示すことがわかった。
【０１１８】 三角状隆起１８の配列ピッチを１μｍ〜１５０μｍ、高さを１μｍ〜１００μｍとしても同様の構造が形成されることが確認された。そして、リンドープダイヤモンド層２０を形成する際の合成条件を、メタン濃度（メタンガス流量／水素ガス流量）０．００１％〜１％、ホスフィン濃度（ホスフィンガス流量／メタンガス流量）１００ｐｐｍ〜２００００ｐｐｍ、圧力２．６×１０３Ｐａ〜２．６×１０４Ｐａ、温度８００℃〜１２００℃の間としたが、図２Ｃ〜図２Ｄと同様の構造が形成され、リンドープダイヤモンド２０はｎ型特性を示すことが確認された。また、上記合成条件範囲内においてリンドープダイヤモンド層２０を形成する際に、ダイヤモンド｛１１１｝単結晶基板面上に同時にリンドープダイヤモンド成長を行い、リンドープダイヤモンドの成長レートをそれぞれ測定した。その結果、リンドープダイヤモンド層２０が形成されるレートの方が、ダイヤモンド｛１１１｝単結晶基板面上の成長レートよりも２〜４倍速いことがわかった。これにより、図２Ｂの構造上におけるリンドープダイヤモンド成長の凹入角効果があることがわかり、この構造での有効性がわかった。また、水素ガス流量０．１９５ｌ／ｍｉｎ（１９５ｓｃｃｍ）、メタンガス流量１×１０−３ｌ／ｍｉｎ（１ｓｃｃｍ）、水素希釈ホスフィン（ＰＨ３；１０００ｐｐｍ）流量５×１０−３ｌ／ｍｉｎ（５ｓｃｃｍ）、圧力１．３×１０４Ｐａ、マイクロ波パワー３５０Ｗ、基板温度９００℃、のリンドープダイヤモンド層２０成長条件で、図２Ｃと図２Ｄの中間の形状で成長を止め、表面に｛１００｝面と｛１１１｝面が双方存在するような形状の時点で、表面を研磨により平坦化し｛１００｝面と平行とした。そして、平坦化した表面をＳＩＭＳ分析した結果、リン濃度２．１×１０１９ｃｍ−３（１２０ｐｐｍ）を検出した。表面にはドーピング効率の低い＜１００＞成長セクターとドーピング効率の高い＜１１１＞成長セクターが半々現れていると考えられるが、表面に電極を形成し、電気特性を測定したところ、良好なｎ型特性が測定され、このような形成手法を用いてもデバイスへの応用が可能であることが確認された。三角状隆起の場合は、四角錐状隆起と比べて｛１１１｝面の数が少ないために、リンドープダイヤモンド層２０のセクター数が少なく、全体として良好な結晶性を持つリンドープダイヤモンド層２０が成長することも確認した。
【０１１９】 ＜実施例２＞
【０１２０】 実施例１と同様に、図３Ａに示すような表面及び側面方位が｛１００｝にカットされたダイヤモンド｛１００｝単結晶基板１０を用意した。次に、図３Ｂに示すように、フォトリソグラフィ法によって、ダイヤモンド｛１００｝単結晶基板１０の表面において、行列状に複数の直径５μｍ、中心間隔１０μｍの円形のＡｌ薄膜マスク１２を形成した。
【０１２１】 次に、Ａｌ薄膜マスク１２をパターニングしたダイヤモンド｛１００｝単結晶基板１０をドライエッチング装置に移送して、実施例１と同様の条件で反応性イオンエッチングを行った。その後、セミコクリーンを用いてＡｌ薄膜マスク１２を除去した。これにより、図３Ｃに示すように、ダイヤモンド｛１００｝単結晶基板１０の表面に円柱状のダイヤモンドの円柱状隆起２２が行列状に並列して形成された。
【０１２２】 そして、マイクロ波プラズマＣＶＤ装置を使用して、実施例１を同様の条件で円柱状隆起２２上にノンドープダイヤモンド層１６を形成した。これにより、図３Ｄのダイヤモンド｛１００｝単結晶基板１０の平面図に示すように、円柱状隆起２２上に各側面が｛１１１｝面である四角錐状隆起２４が形成された。
【０１２３】 四角錐状隆起２４上にマイクロ波プラズマＣＶＤ装置を使用して、実施例１と同様の条件（水素ガス流量０．１９５ｌ／ｍｉｎ（１９５ｓｃｃｍ）、メタンガス流量１×１０−３ｌ／ｍｉｎ（１ｓｃｃｍ）、水素希釈ホスフィン（ＰＨ３；１０００ｐｐｍ）流量５×１０−３ｌ／ｍｉｎ（５ｓｃｃｍ）、圧力１．３×１０４Ｐａ、マイクロ波パワー３５０Ｗ、基板温度９００℃）でダイヤモンド｛１００｝単結晶基板１０上にリンドープダイヤモンド層を形成した。３０時間成長させたところ、図４Ｄの断面図に示すように、四角錐状隆起２４上にリンドープダイヤモンド層２０が得られた。
【０１２４】 ここで、図５Ｂに示すダイヤモンド｛１００｝単結晶基板１０の平面図において、四角錐状隆起２４上にリンドープダイヤモンド層２０を形成した第１領域３０と、四角錐状隆起２４を形成しないリンドープダイヤモンド層２０を形成した第２領域３２とにおいて、それぞれについてＳＩＭＳを用いてリンのドーピング濃度を調べた。
【０１２５】 その結果、第１領域３０及び第２領域３２のリン濃度は、ともに１．８×１０１７ｃｍ−３（１ｐｐｍ）以下であった。これより、実施例１と同様に、基板１０の｛１００｝平面からなる第２領域３２上に成長したリンドープダイヤモンド、及び第１領域３０の表面に露出している＜１００＞成長セクター２０ｂには、リンがほとんどドーピングされないことが確認された。
【０１２６】 次に、図４Ｅのように、ドライエッチング装置を使用して、第１領域３０において、円柱状隆起２２を形成したときと同条件の反応性イオンエッチングによってリンドープダイヤモンド層２０の表層を四角錐状隆起２４の頂部２４ａまで除去した。これにより、リンのドーピング効率の低い＜１００＞方向に成長したダイヤモンドを含む層を除去した。エッチング時間は２０分であった。
【０１２７】 ＜１００＞方向に成長したダイヤモンドを含む層を除去後の第１領域３０のリンドープダイヤモンド層２０についてＳＩＭＳを用いて分析をした結果、リン濃度は４．２×１０１９ｃｍ−３（２４０ｐｐｍ）であった。これより、リンドープダイヤモンド層２０において＜１００＞方向に成長したダイヤモンドを含む層を除去することにより、リンドープダイヤモンド層２０のドーピング効率が高い部分が表面に現れることが確認された。
【０１２８】 同時に、＜１００＞方向に成長したダイヤモンドを含む層を除去後の第１領域３０のリンドープダイヤモンド層２０について、ＳＴＳによる電流電圧測定から、キャリアの伝導型を調べた。その結果、Ｉ−Ｖ曲線からリンドープダイヤモンド層２０は、ｎ型特性を示すことがわかった。
【０１２９】 四角錐状隆起２４の配列ピッチを１μｍ〜１５０μｍ、高さを１μｍ〜１００μｍとしても同様の構造が形成されることが確認された。そして、リンドープダイヤモンド層２０を形成する際の合成条件を、メタン濃度（メタンガス流量／水素ガス流量）０．００１％〜１％、ホスフィン濃度（ホスフィンガス流量／メタンガス流量）１００ｐｐｍ〜２００００ｐｐｍ、圧力２．６×１０３Ｐａ〜２．６×１０４Ｐａ、温度８００℃〜１２００℃の間としたが、図４Ｃ〜図４Ｄと同様の構造が形成され、リンドープダイヤモンド層２０はｎ型特性を示すことが確認された。ここで、図４Ｂの構造から、ダイヤモンドｎ型電子放出素子を形成しようとする場合、四角錐状隆起２４の頂部２４ａから成長したリンドープダイヤモンドは、図４Ｃ〜図４Ｄのように平坦にならないほうが良い。そこで、上記リンドープダイヤモンド層２０の合成条件範囲について、ホスフィン濃度を３００００ｐｐｍ以上としたところ、＜１００＞方向の成長速度ＶＢ＜１００＞が速くなり、四角錐状隆起２４の頂部２４ａ上には頂点が残り、平坦化することはないまま（の形状が保存されたまま）リンドープダイヤモンド層２０が形成された。電子放出特性を測定したところ、四角錐状隆起２４の頂部２４ａがリンドープダイヤモンド層２０の表面においても保存されたままの構造では、良好な電子放出特性が測定された。
【０１３０】 ＜実施例３＞
【０１３１】 表面及び側面方位が｛１００｝にカットされたダイヤモンド｛１００｝単結晶基板１０に対して、実施例１と同様に、フォトリソグラフィー法及び反応性イオンエッチングを施した。これにより、ダイヤモンド｛１００｝単結晶基板１０の表層に、＜１１０＞の一方向に延びる矩形隆起１４を形成した。図１３Ａには、この矩形隆起１４の延在方向に垂直な平面での断面が示されている。この矩形隆起１４の断面の大きさは、幅が５μｍ、高さが７μｍである。また、隣り合う矩形隆起１４どうしの間隔は、５μｍである。
【０１３２】 次に、マイクロ波プラズマＣＶＤ装置を使用して、矩形隆起１４上にノンドープダイヤモンド層１６を形成した。このときのノンドープダイヤモンド合成条件は、水素ガス流量を０．１ｌ／ｍｉｎ（１００ｓｃｃｍ）、メタンガス流量を５×１０−３ｌ／ｍｉｎ（５ｓｃｃｍ）、圧力を１．３×１０４Ｐａ、マイクロ波パワーを３００Ｗ、基板温度を８５０℃、成長時間を３時間とした。これにより、矩形隆起１４上に、表面が複数の｛１１１｝面から構成される三角状隆起１８が形成された。これらの｛１１１｝面と基板１０の基板面とのなす角度を測定したところ、５５°±２°の範囲内であった。
【０１３３】 続いて、マイクロ波プラズマＣＶＤ装置を使用して、図１３Ｂに示すように、三角状隆起１８上にリンドープダイヤモンド層２０を形成した。このときのリンドープダイヤモンド合成条件は、水素ガス流量を０．４９９ｌ／ｍｉｎ（４９９ｓｃｃｍ）、メタンガス流量を５×１０−４ｌ／ｍｉｎ（０．５ｓｃｃｍ）、水素希釈ホスフィン（ＰＨ３；１０００ｐｐｍ）流量を１×１０−３ｌ／ｍｉｎ（１ｓｃｃｍ）、圧力を１．３×１０４Ｐａ、マイクロ波パワーを３２０Ｗ、基板温度を８７０℃、成長時間を２時間とした。リンドープダイヤモンド層２０は、＜１１１＞成長セクター２０ａと＜１００＞成長セクター２０ｂとから構成される。＜１１１＞成長セクター２０ａとは、三角状隆起１８の表面から＜１１１＞方向に成長した部分をいう。また、＜１００＞成長セクター２０ｂとは、三角状隆起１８の頂部１８ａから＜１００＞方向に成長した部分をいう。＜１００＞成長セクター２０ｂは、リンがドープされにくいため、リンがドープされやすい＜１１１＞成長セクター２０ａと比べて高抵抗である。
【０１３４】 なお、上記と同じ条件で、高温高圧合成ＩＩａダイヤモンド｛１１１｝単結晶基板上に形成されるリンドープダイヤモンド層は、ＳＩＭＳとホール効果測定の結果から、次の特性を示すことがわかっている。すなわち、この場合のリンドープダイヤモンド層は、膜厚が１μｍ、リン濃度が１．２×１０１９ｃｍ−３（６８ｐｐｍ）、伝導型がｎ型、活性化エネルギーが０．５８ｅＶ、室温（３００Ｋ）における抵抗率が８．８×１０４Ωｃｍとなる。
【０１３５】 作製したリンドープダイヤモンド層２０がｎ型半導体特性を示すことを確認するために、＜１１１＞成長セクター全体の電気特性を測定した。この測定のために、リンドープダイヤモンド層２０の表面を酸素終端した後、図１３Ｃに示すように、Ａｌオーミック電極４２及びＡｕショットキー電極４４を形成した。そして、直流電源の−側をＡｌオーミック電極４２に、＋側をＡｕショットキー電極４４に接続して電圧電流特性を測定した。その結果、Ｉ−Ｖ曲線は、電圧２．０Ｖ以上で急激な順方向電流の立ち上がりを示した。一方、逆方向には５０Ｖ以上の負電圧を印加しても逆方向電流がほとんど流れなかった。つまり、リンドープダイヤモンド層２０が整流性を示すことが観測された。これにより、ｎ型半導体ダイヤモンドｎ型ショットキーダイオードが作製されたことを確認した。また、このｎ型半導体を使用してショットキーＬＥＤ特性を測定したところ、良好な発光特性が観測された。
【０１３６】 ＜実施例４＞
【０１３７】 表面及び側面方位が｛１００｝にカットされたダイヤモンド｛１００｝単結晶基板１０に対して、実施例２と同様に、フォトリソグラフィー法及び反応性イオンエッチングを施した。これにより、ダイヤモンド｛１００｝単結晶基板１０の表層に、円柱状隆起２２を行列状に並列して形成した。図１４Ａには、円柱状隆起２２の中心線を含む平面での断面が示されている。この円柱状隆起２２は、直径が５μｍ、高さが７μｍである。また、円柱状隆起２２どうしの中心間隔は、１０μｍである。
【０１３８】 次に、マイクロ波プラズマＣＶＤ装置を使用して、実施例３と同じノンドープダイヤモンド合成条件で、円柱状隆起２２上にノンドープダイヤモンド層１６を形成した。これにより、円柱状隆起２２上に、表面が複数の｛１１１｝面から構成される四角錐状隆起２４が形成された。これらの｛１１１｝面と基板１０の基板面とのなす角度を測定したところ、５５°±３°の範囲内であった。
【０１３９】 続いて、マイクロ波プラズマＣＶＤ装置を使用して、図１４Ｂに示すように、四角錐状隆起２４上にリンドープダイヤモンド層２０を形成した。リンドープダイヤモンド合成条件は、成長時間を３０時間とした以外は実施例３と同じである。このとき、リンドープダイヤモンド層２０の表面全体に、リンがドープされない＜１００＞成長セクター２０ｂが露出している。そこで、リンがドープされている＜１１１＞成長セクター２０ａがリンドープダイヤモンド層２０の表面に露出するまで、＜１００＞成長セクター２０ｂを反応性イオンエッチングによりエッチングした。エッチング条件は、エッチングガスをＯ２、ＲＦパワーを４００Ｗ、圧力を６．６Ｐａ、エッチング時間を２０分とした。これにより、図１４Ｃに示すように、＜１００＞成長セクター２０ｂと＜１１１＞成長セクター２０ａとが、ともにリンドープダイヤモンド層２０の表面に露出した。
【０１４０】 なお、本実施例のようにリンドープダイヤモンド層２０を四角錐状隆起２４上に形成する場合、＜１１１＞成長セクター２０ａとは、四角錐状隆起２４の表面から＜１１１＞方向に成長した部分をいう。また、＜１００＞成長セクター２０ｂとは、四角錐状隆起２４の頂部２４ａから＜１００＞方向に成長した部分をいう。
【０１４１】 作製したリンドープダイヤモンド層２０に対して、図１４Ｄに示すように、Ａｌオーミック電極４２及びＡｕショットキー電極４４を形成した。そして、実施例３と同様に、電圧電流特性を観測したところ、リンドープダイヤモンド層２０が整流性を示すことが観測された。これにより、ｎ型半導体ダイヤモンドｎ型ショットキーダイオードが作製されたことを確認した。
【０１４２】 ＜実施例５＞
【０１４３】 図１５Ａに示すように、ダイヤモンド｛１００｝単結晶基板１０上に矩形隆起１４を形成し、その矩形隆起１４上に三角状隆起１８を形成した。矩形隆起１４及び三角状隆起１８の形成方法は、実施例３と同様である。さらに、本実施例においては、マイクロ波プラズマＣＶＤ装置を使用して、三角状隆起１８上にボロンドープダイヤモンド層（ｐ型ダイヤモンドエピタキシャル層）１７を形成した。このときのボロンドープダイヤモンド合成条件は、水素ガス流量を０．４９５ｌ／ｍｉｎ（４９５ｓｃｃｍ）、メタンガス流量を５×１０−４ｌ／ｍｉｎ（０．５ｓｃｃｍ）、水素希釈ジボラン（Ｂ２Ｈ６；１０ｐｐｍ）流量を５×１０−３ｌ／ｍｉｎ（５ｓｃｃｍ）、圧力を１．３×１０４Ｐａ、マイクロ波パワーを３２０Ｗ、基板温度を８７０℃、成長時間を２時間とした。これにより、表面に複数の｛１１１｝面が形成されたｐ型半導体ダイヤモンド｛１００｝単結晶基板１３を作製した。これらの｛１１１｝面と基板１０の基板面とのなす角度を測定したところ、５５°±１°の範囲内であった。
【０１４４】 なお、上記と同じ条件で、高温高圧合成ＩＩａダイヤモンド｛１１１｝単結晶基板上に形成されるボロンドープダイヤモンド層は、ＳＩＭＳとホール効果測定の結果から、次の特性を示すことがわかっている。すなわち、この場合のボロンドープエピタキシャル層は、膜厚が１μｍ、ボロン濃度が３．１×１０１７ｃｍ−３（２ｐｐｍ）、伝導型がｐ型、活性化エネルギーが０．３６ｅＶ、室温（３００Ｋ）における抵抗率が４００Ωｃｍとなる。ボロンドープダイヤモンド層については、リンドープダイヤモンド層とは異なり、成長セクターによる電気特性の違いは無視できる。
【０１４５】 図１５Ｂに示すように、マイクロ波プラズマＣＶＤ装置を使用して、実施例３と同じリンドープダイヤモンド合成条件で、ｐ型半導体ダイヤモンド｛１００｝単結晶基板１３上にリンドープダイヤモンド層２０を形成した。
【０１４６】 作製したｐ型半導体ダイヤモンド｛１００｝単結晶基板１３及びリンドープダイヤモンド層２０がｐｎ接合型の半導体特性を示すことを確認するために、これらの電気特性を測定した。そこで、ｐ型半導体ダイヤモンド｛１００｝単結晶基板１３及びリンドープダイヤモンド層２０のそれぞれに電極を形成するために、リンドープダイヤモンド層２０の一部をエッチングにより除去した。エッチングには、フォトリソグラフィー法及び反応性イオンエッチングを組み合わせた手法を用いた。これにより、リンドープダイヤモンド層２０が除去された部分には、ｐ型半導体ダイヤモンド｛１００｝単結晶基板１３が露出した。
【０１４７】 図１５Ｃに示すように、ｐ型半導体ダイヤモンド｛１００｝単結晶基板１３にＴｉ／Ｐｔ／Ａｕオーミック電極４３を形成した。また、リンドープダイヤモンド層２０には、その表面を酸化処理した後、Ａｌオーミック電極４２を形成した。ここで、Ａｌオーミック電極４２を形成した際には、実施例３と同様に、ドープされるリン濃度が＜１１１＞成長セクターと＜１００＞成長セクターとで異なるということを考慮した。そして、Ｔｉ／Ｐｔ／Ａｕオーミック電極４３に直流電源の＋側を、Ａｌオーミック電極４２に直流電源の−側を接続し、電圧電流特性を測定した。
【０１４８】 その結果、Ｉ−Ｖ曲線は、電圧５．０Ｖ以上で急激な順方向電流の立ち上がりを示した。一方、逆方向には、５０Ｖ以上の負電圧を印加しても逆方向電流がほとんど流れなかった。つまり、ｐ型半導体ダイヤモンド｛１００｝単結晶基板１３及びリンドープダイヤモンド層２０は整流性を示すことが観測された。これにより、ｐｎ接合構造を有する半導体ダイヤモンド（ダイヤモンドｐｎ接合ダイオード）が作製されたことを確認した。また、この半導体ダイヤモンドは、順方向電流が２００μＡ以上になると発光することを観測した。分光測定による発光スペクトルを測定した結果、５００ｎｍ付近のバンドＡ発光と共に、ピーク中心が２３５ｎｍの紫外発光を観測した。この紫外発光は、ダイヤモンドの自由励起子発光であると考えられる。したがって、作製した半導体ダイヤモンドは、ダイヤモンド紫外線発光デバイスであることも確認した。さらに、この半導体ダイヤモンドがダイヤモンド紫外線検出器として動作することを確認した。
【０１４９】 ＜実施例６＞
【０１５０】 図１６Ａに示すように、ダイヤモンド｛１００｝単結晶基板１０上に円柱状隆起２２を形成し、その円柱状隆起２２上に四角錐状隆起２４を形成した。円柱状隆起２２及び四角錐状隆起２４の形成方法は、実施例４と同様である。さらに、本実施例においては、マイクロ波プラズマＣＶＤ装置を使用して、四角錐状隆起２４上にボロンドープダイヤモンド層１７を形成した。これにより、表面に複数の｛１１１｝面が形成されたｐ型半導体ダイヤモンド｛１００｝単結晶基板１３を作製した。これらの｛１１１｝面と基板１０の基板面とのなす角度を測定したところ、５５°±３°の範囲内であった。また、このｐ型半導体ダイヤモンド｛１００｝単結晶基板１３上には、実施例４と同様のリンドープダイヤモンド合成条件で、リンドープダイヤモンド層２０を形成した。
【０１５１】 図１６Ｂに示すように、実施例４と同様に、反応性イオンエッチングによって、＜１１１＞成長セクター２０ａと＜１００＞成長セクター２０ｂとが、ともにリンドープダイヤモンド層２０の表面に露出するようにした。
【０１５２】 図１６Ｃに示すように、リンドープダイヤモンド層２０にＡｌオーミック電極４２を形成した。また、反応性イオンエッチングによって、ｐ型半導体ダイヤモンド｛１００｝単結晶基板１３の一部を露出させ、その部分にＴｉ／Ｐｔ／Ａｕオーミック電極４３を形成した。そして、実施例５と同様に、ｐ型半導体ダイヤモンド｛１００｝単結晶基板１３及びリンドープダイヤモンド層２０の電圧電流特性を測定したところ、明確な整流性が観測された。これにより、ｐｎ接合構造を有する半導体ダイヤモンド（ダイヤモンドｐｎ接合ダイオード）が作製されたことを確認した。また、実施例５と同様に、この半導体ダイヤモンドがダイヤモンド紫外線発光デバイスであることも確認した。
【０１５３】 ＜実施例７＞
【０１５４】 図１７Ａに示すように、表面及び側面方位が｛１００｝にカットされたダイヤモンド｛１００｝単結晶基板１０上に、矩形隆起１４を形成し、その矩形隆起１４上に三角状隆起１８を形成した。矩形隆起１４及び三角状隆起１８の形成方法は、実施例３と同様である。これらの｛１１１｝面と基板１０の基板面とのなす角度を測定したところ５５°±４°の範囲内であった。また、三角状隆起１８上には、実施例３と同じリンドープダイヤモンド合成条件で、リンドープダイヤモンド層２０を形成した。
【０１５５】 図１７Ｂに示すように、リンドープダイヤモンド層２０上には、実施例５と同じボロンドープダイヤモンド合成条件で、ボロンドープダイヤモンド層１７を形成した。また、ボロンドープダイヤモンド層１７の一部を反応性イオンエッチングにより除去し、除去された部分にリンドープダイヤモンド層２０が露出するようにした。
【０１５６】 図１７Ｃに示すように、露出したリンドープダイヤモンド層２０にＡｌオーミック電極４２を、ボロンドープダイヤモンド層１７にＴｉ／Ｐｔ／Ａｕオーミック電極４３を形成した。実施例５と同様に、リンドープダイヤモンド層２０及びボロンドープダイヤモンド層１７の電圧電流特性を測定したところ、明確な整流性が観測された。これにより、ｐｎ接合構造を有する半導体ダイヤモンド（ダイヤモンドｐｎ接合ダイオード）が作製されたことを確認した。また、実施例５と同様に、この半導体ダイヤモンドは、ダイヤモンド紫外線発光デバイスであることも確認した。
【０１５７】 ＜実施例８＞
【０１５８】 図１８Ａに示すように、表面及び側面方位が｛１００｝にカットされたダイヤモンド｛１００｝単結晶基板１０上に、円柱状隆起２２を形成し、その円柱状隆起２２上に四角錐状隆起２４を形成した。円柱状隆起２２及び四角錐状隆起２４の形成方法は、実施例４と同様である。これらの｛１１１｝面と基板１０の基板面とのなす角度を測定したところ５５°±１°の範囲内であった。また、四角錐状隆起２４上には、実施例４と同じリンドープダイヤモンド合成条件で、リンドープダイヤモンド層２０を形成した。そして、実施例４と同様に、反応性イオンエッチングによって、＜１１１＞成長セクター２０ａと＜１００＞成長セクター２０ｂとが、ともにリンドープダイヤモンド層２０の表面に露出するようにした。
【０１５９】 図１８Ｂに示すように、リンドープダイヤモンド層２０上には、実施例５と同じボロンドープダイヤモンド合成条件で、ボロンドープダイヤモンド層１７を形成した。また、ボロンドープダイヤモンド層１７の一部を反応性イオンエッチングにより除去し、除去された部分にリンドープダイヤモンド層２０が露出するようにした。
【０１６０】 図１８Ｃに示すように、露出したリンドープダイヤモンド層２０にＡｌオーミック電極４２を、ボロンドープダイヤモンド層１７にＴｉ／Ｐｔ／Ａｕオーミック電極４３を形成した。実施例５と同様に、リンドープダイヤモンド層２０及びボロンドープダイヤモンド層１７の電圧電流特性を測定したところ、明確な整流性が観測された。これにより、ｐｎ接合構造を有する半導体ダイヤモンド（ダイヤモンドｐｎ接合ダイオード）が作製されたことを確認した。また、実施例５と同様に、この半導体ダイヤモンドは、ダイヤモンド紫外線発光デバイスであることも確認した。
【０１６１】 ＜実施例９＞
【０１６２】 図１９Ａに示すように、実施例５と同様の方法でｐ型半導体ダイヤモンド｛１００｝単結晶基板１３を作製した。このｐ型半導体ダイヤモンド｛１００｝単結晶基板１３上には、図１９Ｂに示すように、成長時間を１時間とした以外は実施例３と同じリンドープダイヤモンド合成条件で、リンドープダイヤモンド層２０を形成した。さらに、リンドープダイヤモンド層２０上には、図１９Ｃに示すように、水素希釈ジボラン（Ｂ２Ｈ６；１０００ｐｐｍ）流量を１×１０−３ｌ／ｍｉｎ（１ｓｃｃｍ）とした以外は実施例５と同じボロンドープダイヤモンド合成条件で、ボロンドープダイヤモンド層１７ａを形成した。
【０１６３】 次に、ボロンドープダイヤモンド層１７ａの一部を反応性イオンエッチングにより除去し、除去した部分にリンドープダイヤモンド層２０を露出させた。また、露出したリンドープダイヤモンド層２０の一部も反応性イオンエッチングにより除去し、除去した部分にｐ型半導体ダイヤモンド｛１００｝単結晶基板１３を露出させた。そして、図１９Ｄに示すように、ボロンドープダイヤモンド層１７ａにＴｉ／Ｐｔ／Ａｕオーミック電極４３ａを、露出させたリンドープダイヤモンド層２０にＡｌオーミック電極４２を、また露出させたｐ型半導体ダイヤモンド｛１００｝単結晶基板１３にＴｉ／Ｐｔ／Ａｕオーミック電極４３をそれぞれ形成した。
【０１６４】 ｐ型半導体ダイヤモンド｛１００｝単結晶基板１３、リンドープダイヤモンド層２０及びボロンドープダイヤモンド層１７ａのトランジスタ特性測定をしたところ、良好なトランジスタ特性が測定された。これにより、ｐｎｐ接合構造を有する半導体ダイヤモンド（ダイヤモンドトランジスタ）が作製されたことを確認した。
【０１６５】 ＜実施例１０＞
【０１６６】 図２０Ａに示すように、ボロンドープダイヤモンド合成条件における成長時間を１時間とした以外は実施例７と同様の方法で、矩形隆起１４及び三角状隆起１８が形成されたダイヤモンド｛１００｝単結晶基板１０上にリンドープダイヤモンド層２０（第１のｎ型ダイヤモンドエピタキシャル層）を形成し、そのリンドープダイヤモンド層２０上にボロンドープダイヤモンド層１７を形成した。さらに、図２０Ｂに示すように、ボロンドープダイヤモンド層１７上には、水素希釈ホスフィン（ＰＨ３；１０００ｐｐｍ）流量を１×１０−２ｌ／ｍｉｎ（１０ｓｃｃｍ）とした以外は実施例３と同じリンドープダイヤモンド合成条件で、リンドープダイヤモンド層２１（第２のｎ型ダイヤモンドエピタキシャル層）を形成した。このリンドープダイヤモンド層２１も、＜１１１＞成長セクター２１ａと＜１００＞成長セクター２１ｂとから構成される。
【０１６７】 次に、実施例９と同様に、反応性イオンエッチングによって、ボロンドープダイヤモンド層１７及びリンドープダイヤモンド層２０それぞれの一部を露出させた。そして、リンドープダイヤモンド層２０にＡｌオーミック電極４２ａを、ボロンドープダイヤモンド層１７にＴｉ／Ｐｔ／Ａｕオーミック電極４３を、またリンドープダイヤモンド層２１にＡｌオーミック電極４２ｂをそれぞれ形成した。実施例９と同様に、トランジスタ特性を測定したところ、良好なトランジスタ特性が測定された。これにより、ｎｐｎ接合構造を有する半導体ダイヤモンド（ダイヤモンドトランジスタ）が作製されたことが確認された。
【０１６８】 ＜実施例１１＞
【０１６９】 図２１Ａに示すように、表面及び側面方位が｛１００｝にカットされたダイヤモンド｛１００｝単結晶基板１０上に、矩形隆起１４を形成し、その矩形隆起１４上に三角状隆起１８を形成した。矩形隆起１４及び三角状隆起１８の形成方法は、実施例３と同様である。これらの｛１１１｝面と基板１０の基板面とのなす角度を測定したところ５５°±２°の範囲内であった。また、三角状隆起１８上には、実施例３と同じリンドープダイヤモンド合成条件で、リンドープダイヤモンド層２０を形成した。
【０１７０】 図２１Ｂに示すように、リンドープダイヤモンド層２０上には、ノンドープダイヤモンド層１９を形成した。ノンドープダイヤモンド層１９の合成条件は、水素ガス流量を０．５０ｌ／ｍｉｎ（５００ｓｃｃｍ）、メタンガス流量を５×１０−４ｌ／ｍｉｎ（０．５ｓｃｃｍ）、圧力を１．３×１０４Ｐａ、マイクロ波パワーを３２０Ｗ、基板温度を８７０℃、成長時間を１０分とした。
【０１７１】 さらに、ノンドープダイヤモンド層１９の上には、図２１Ｃに示すように、実施例５と同じボロンドープダイヤモンド合成条件で、ボロンドープダイヤモンド層１７を形成した。
【０１７２】 次に、ボロンドープダイヤモンド層１７及びノンドープダイヤモンド層１９の一部を反応性イオンエッチングにより除去し、リンドープダイヤモンド層２０の一部を露出させた。そして、リンドープダイヤモンド層２０にＡｌオーミック電極４２を、ボロンドープダイヤモンド層１７にＴｉ／Ｐｔ／Ａｕオーミック電極４３をそれぞれ形成した。そして、Ｔｉ／Ｐｔ／Ａｕオーミック電極４３に直流電源の＋側を、Ａｌオーミック電極４２に直流電源の−側を接続し、電圧電流特性を測定した。
【０１７３】 その結果、実施例５と同様な明確な整流性が観測され、これにより、ｐｉｎ接合構造を有する半導体ダイヤモンド（ダイヤモンドｐｉｎ接合ダイオード）が作製されたことを確認した。また、この半導体ダイヤモンドがダイヤモンド紫外線発光デバイスであることも確認した。さらに、この半導体ダイヤモンドがダイヤモンド紫外線検出器として動作することを確認した。
【０１７４】 以上説明したように、本発明に係るｎ型半導体ダイヤモンド製造方法によればキャリア密度が大きく良質であり、且つ、大型のｎ型半導体ダイヤモンドを得ることができる。
【０１７５】 本発明に係るｐｎ接合型半導体ダイヤモンド、ｐｎｐ接合型半導体ダイヤモンド、ｎｐｎ接合型半導体ダイヤモンド、及びｐｉｎ接合型半導体ダイヤモンドにおいては、いずれもｎ型ダイヤモンドエピタキシャル層を形成する面をダイヤモンドの｛１１１｝面としているため、ｎ型ドーパントを効率良くドーピングすることができる。これにより、キャリア密度が大きく良質なｎ型ダイヤモンドエピタキシャル層が形成される。一方で、基板としては、大面積かつ良質なものが得られるダイヤモンド｛１００｝単結晶基板を用いているため、高品質かつ大型な半導体ダイヤモンドを得ることができる。このため、低コストな半導体ダイヤモンドが実現される。
【０１７６】 産業上の利用分野
【０１７７】 本発明は、ｎ型半導体ダイヤモンドの製造方法、ｎ型半導体ダイヤモンド、ｐｎ接合型半導体ダイヤモンド、ｐｎｐ接合型半導体ダイヤモンド、ｎｐｎ接合型半導体ダイヤモンド、及びｐｉｎ接合型半導体ダイヤモンドに利用することができる。
【００４１】
【図面の簡単な説明】
【００４２】 図１Ａ、図１Ｂ、図１Ｃ、図１Ｄは、ダイヤモンド｛１００｝単結晶基板上へのパターニング工程を表した図である。
【００４３】 図２Ａ、図２Ｂ、図２Ｃ、図２Ｄ、図２Ｅは、本発明のｎ型半導体ダイヤモンド製造方法の一実施形態を示す工程図である。
【００４４】 図３Ａ、図３Ｂ、図３Ｃ、図３Ｄは、ダイヤモンド｛１００｝単結晶基板上に四角錐状隆起を形成する工程を示した図である。
【００４５】 図４Ａ、図４Ｂ、図４Ｃ、図４Ｄ、図４Ｅは、本発明のｎ型半導体ダイヤモンド製造方法の一実施形態を示す工程図である。
【００４６】 図５Ａ、図５Ｂは、表面に複数の｛１１１｝面を有するダイヤモンド｛１００｝単結晶基板上にリンドープダイヤモンド層を形成したときのダイヤモンド｛１００｝単結晶基板の平面図である。
【００４７】 図６Ａ、図６Ｂ、図６Ｃは、本発明によるｎ型半導体ダイヤモンドの構造例を示す図である。
【００４８】 図７Ａ、図７Ｂ、図７Ｃは、本発明によるｐｎ接合型半導体ダイヤモンドの構造例を示す図である。
【００４９】 図８Ａ、図８Ｂ、図８Ｃ、図８Ｄは、本発明によるｐｎ接合型半導体ダイヤモンドの構造例を示す図である。
【００５０】 図９Ａ、図９Ｂ、図９Ｃ、図９Ｄは、本発明によるｐｎｐ接合型半導体ダイヤモンドの構造例を示す図である。
【００５１】 図１０Ａ、図１０Ｂは、本発明によるｎｐｎ接合型半導体ダイヤモンドの構造例を示す図である。
【００５２】 図１１Ａ、図１１Ｂ、図１１Ｃ、図１１Ｄは、本発明によるｐｉｎ接合型半導体ダイヤモンドの構造例を示す図である。
【００５３】 図１２Ａ、図１２Ｂ、図１２Ｃは、本発明において用いられるｐ型半導体ダイヤモンド｛１００｝単結晶基板の構造例を示す図である。
【００５４】 図１３Ａ、図１３Ｂ、図１３Ｃは、本発明のｎ型半導体ダイヤモンドの一実施例を示す図である。
【００５５】 図１４Ａ、図１４Ｂ、図１４Ｃ、図１４Ｄは、本発明のｎ型半導体ダイヤモンドの一実施例を示す図である。
【００５６】 図１５Ａ、図１５Ｂ、図１５Ｃは、本発明のｐｎ接合型半導体ダイヤモンドの一実施例を示す図である。
【００５７】 図１６Ａ、図１６Ｂ、図１６Ｃは、本発明のｐｎ接合型半導体ダイヤモンドの一実施例を示す図である。
【００５８】 図１７Ａ、図１７Ｂ、図１７Ｃは、本発明のｐｎ接合型半導体ダイヤモンドの一実施例を示す図である。
【００５９】 図１８Ａ、図１８Ｂ、図１８Ｃは、本発明のｐｎ接合型半導体ダイヤモンドの一実施例を示す図である。
【００６０】 図１９Ａ、図１９Ｂ、図１９Ｃ、図１９Ｄは、本発明のｐｎｐ接合型半導体ダイヤモンドの一実施例を示す図である。
【００６１】 図２０Ａ、図２０Ｂ、図２０Ｃは、本発明のｎｐｎ接合型半導体ダイヤモンドの一実施例を示す図である。
【００６２】 図２１Ａ、図２１Ｂ、図２１Ｃ、図２１Ｄは、本発明のｐｉｎ接合型半導体ダイヤモンドの一実施例を示す図である。
Claims (22)
- ダイヤモンド｛１００｝単結晶基板を加工し、ダイヤモンド｛１１１｝面を形成する工程と、
前記ダイヤモンド｛１１１｝面上にｎ型ドーパントをドープしながらダイヤモンドをエピタキシャル成長させてｎ型ダイヤモンドエピタキシャル層を形成する工程と、
を有することを特徴とするｎ型半導体ダイヤモンド製造方法。 - 前記ダイヤモンド｛１００｝単結晶基板を加工することにより、断面が三角状で一方向に延びるダイヤモンドの三角状隆起を形成し、
前記三角状隆起の表面が前記ダイヤモンド｛１１１｝面であることを特徴とする請求の範囲第１項記載のｎ型半導体ダイヤモンド製造方法。 - 前記三角状隆起は、
前記ダイヤモンド｛１００｝単結晶基板の表層部を加工することにより、断面が矩形状で一方向に延びるダイヤモンドの矩形隆起を形成した後、
前記矩形隆起上にダイヤモンドを成長させることによって形成することを特徴とする請求の範囲第２項記載のｎ型半導体ダイヤモンド製造方法。 - 前記ｎ型ダイヤモンドエピタキシャル層の表層を前記三角状隆起の頂部まで除去する工程を更に有することを特徴とする請求の範囲第２又は請求の範囲第３項記載のｎ型半導体ダイヤモンド製造方法。
- 前記ｎ型ダイヤモンドエピタキシャル層の表層を｛１００｝単結晶基板と平行な面とする工程を更に有することを特徴とする請求の範囲第２又は請求の範囲第３項記載のｎ型半導体ダイヤモンド製造方法。
- 前記矩形隆起は、前記ダイヤモンド｛１００｝単結晶基板に対して、化学気相合成又はエッチング加工を施すことにより形成することを特徴とする請求の範囲第３から請求の範囲第５のうちいずれか一項記載のｎ型半導体ダイヤモンド製造方法。
- 前記三角状隆起は、複数存在し、各前記三角状隆起は、延び方向と直行する方向に隙間なく並列していることを特徴とする請求の範囲第２から請求の範囲第６のうちいずれか一項記載のｎ型半導体ダイヤモンド製造方法。
- 前記ダイヤモンド｛１００｝単結晶基板を加工することにより、四角錐形状をなすダイヤモンドの四角錐状隆起又は凹部を形成し、
前記四角錐状隆起又は凹部の各側面が前記ダイヤモンド｛１１１｝面であることを特徴とする請求の範囲第１項記載のｎ型半導体ダイヤモンド製造方法。 - 前記四角錐状隆起又は凹部は、
前記ダイヤモンド｛１００｝単結晶基板の表層部を加工することにより、ダイヤモンドの柱状隆起又は凹部を形成した後、
前記柱状隆起又は凹部にダイヤモンドを成長させることによって形成することを特徴とする請求の範囲第８項記載のｎ型半導体ダイヤモンド製造方法。 - 前記ｎ型ダイヤモンドエピタキシャル層の表層を前記四角錐状隆起の頂部まで除去する工程を更に有することを特徴とする請求の範囲第８又は請求の範囲第９項記載のｎ型半導体ダイヤモンド製造方法。
- 前記ｎ型ダイヤモンドエピタキシャル層の表層を｛１００｝単結晶基板と平行な面とする工程を更に有することを特徴とする請求の範囲第８又は請求の範囲第９項記載のｎ型半導体ダイヤモンド製造方法。
- 前記柱状隆起又は凹部は、前記ダイヤモンド｛１００｝単結晶基板に対して、化学気相合成又はエッチング加工を施すことにより形成することを特徴とする請求の範囲第９から請求の範囲第１１のうちいずれか一項記載のｎ型半導体ダイヤモンド製造方法。
- 前記四角錐状隆起又は凹部は、複数存在し、各前記四角錐状隆起又は凹部は、隣り合う前記四角錐状隆起又は凹部と底辺あるいは上辺が接するように行列状に配列されていることを特徴とする請求の範囲第８から請求の範囲第１２のうちいずれか一項記載のｎ型半導体ダイヤモンド製造方法。
- 前記ｎ型ドーパントは、Ｉａ族元素、Ｖｂ族元素、ＶＩｂ族元素、又はＶＩＩｂ族元素のうち少なくとも１つを含むことを特徴とする請求の範囲第１から請求の範囲第１３のうちいずれか一項記載のｎ型半導体ダイヤモンド製造方法。
- ダイヤモンド｛１００｝単結晶基板上に形成されたダイヤモンド｛１１１｝面上に、ｎ型ドーパントがドープされたｎ型ダイヤモンドエピタキシャル層が形成されていることを特徴とするｎ型半導体ダイヤモンド。
- 前記ダイヤモンド｛１１１｝面は、複数形成されていることを特徴とする請求の範囲第１５項記載のｎ型半導体ダイヤモンド。
- ｐ型半導体ダイヤモンド｛１００｝単結晶基板上に形成された複数のダイヤモンド｛１１１｝面上に、ｎ型ドーパントがドープされたｎ型ダイヤモンドエピタキシャル層が形成されていることを特徴とするｐｎ接合型半導体ダイヤモンド。
- ダイヤモンド｛１００｝単結晶基板上に形成された複数のダイヤモンド｛１１１｝面上に、ｎ型ドーパントがドープされたｎ型ダイヤモンドエピタキシャル層が形成され、
前記ｎ型ダイヤモンドエピタキシャル層上に、ｐ型ドーパントがドープされたｐ型ダイヤモンドエピタキシャル層が形成されていることを特徴とするｐｎ接合型半導体ダイヤモンド。 - ｐ型半導体ダイヤモンド｛１００｝単結晶基板上に形成された複数のダイヤモンド｛１１１｝面上に、ｎ型ドーパントがドープされたｎ型ダイヤモンドエピタキシャル層が形成され、
前記ｎ型ダイヤモンドエピタキシャル層上に、ｐ型ドーパントがドープされたｐ型ダイヤモンドエピタキシャル層が形成されていることを特徴とするｐｎｐ接合型半導体ダイヤモンド。 - ダイヤモンド｛１００｝単結晶基板上に形成された複数のダイヤモンド｛１１１｝面上に、ｎ型ドーパントがドープされた第１のｎ型ダイヤモンドエピタキシャル層が形成され、
前記第１のｎ型ダイヤモンドエピタキシャル層上に、ｐ型ドーパントがドープされたｐ型ダイヤモンドエピタキシャル層が形成され、
前記ｐ型ダイヤモンドエピタキシャル層上に、ｎ型ドーパントがドープされた第２のｎ型ダイヤモンドエピタキシャル層が形成されていることを特徴とするｎｐｎ接合型半導体ダイヤモンド。 - ｐ型半導体ダイヤモンド｛１００｝単結晶基板上に形成された複数のダイヤモンド｛１１１｝面上に、ノンドープダイヤモンド層が形成され、
前記ノンドープダイヤモンド層上に、ｎ型ドーパントがドープされたｎ型ダイヤモンドエピタキシャル層が形成されていることを特徴とするｐｉｎ接合型半導体ダイヤモンド。 - ダイヤモンド｛１００｝単結晶基板上に形成された複数のダイヤモンド｛１１１｝面上に、ｎ型ドーパントがドープされたｎ型ダイヤモンドエピタキシャル層が形成され、
前記ｎ型ダイヤモンドエピタキシャル層上に、ノンドープダイヤモンド層が形成され、
前記ノンドープダイヤモンド層上に、ｐ型ドーパントがドープされたｐ型ダイヤモンドエピタキシャル層が形成されていることを特徴とするｐｉｎ接合型半導体ダイヤモンド。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002177647 | 2002-06-18 | ||
| JP2002177647 | 2002-06-18 | ||
| JP2003099601 | 2003-04-02 | ||
| JP2003099601 | 2003-04-02 | ||
| PCT/JP2003/007717 WO2003106743A1 (ja) | 2002-06-01 | 2003-06-18 | ｎ型半導体ダイヤモンド製造方法及び半導体ダイヤモンド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2003106743A1 true JPWO2003106743A1 (ja) | 2005-10-13 |
| JP4218639B2 JP4218639B2 (ja) | 2009-02-04 |
Family
ID=29738439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004513544A Expired - Fee Related JP4218639B2 (ja) | 2002-06-18 | 2003-06-18 | ｎ型半導体ダイヤモンド製造方法及び半導体ダイヤモンド |
Country Status (11)
| Country | Link |
|---|---|
| US (2) | US7172957B2 (ja) |
| EP (1) | EP1536043B1 (ja) |
| JP (1) | JP4218639B2 (ja) |
| KR (1) | KR100933847B1 (ja) |
| CN (1) | CN1331235C (ja) |
| AU (1) | AU2003242456A1 (ja) |
| CA (1) | CA2493318A1 (ja) |
| DE (1) | DE60336238D1 (ja) |
| HK (1) | HK1074859A1 (ja) |
| TW (1) | TW200414309A (ja) |
| WO (1) | WO2003106743A1 (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3953921B2 (ja) * | 2002-09-10 | 2007-08-08 | 日本プレーテック株式会社 | ダイヤモンドｑｃｍの作製方法及びそのダイヤモンドｑｃｍ |
| US7623935B2 (en) * | 2003-12-31 | 2009-11-24 | University Of Southern California | Method for electrochemically fabricating three-dimensional structures including pseudo-rasterization of data |
| US7430731B2 (en) * | 2003-12-31 | 2008-09-30 | University Of Southern California | Method for electrochemically fabricating three-dimensional structures including pseudo-rasterization of data |
| US7481879B2 (en) * | 2004-01-16 | 2009-01-27 | Sumitomo Electric Industries, Ltd. | Diamond single crystal substrate manufacturing method and diamond single crystal substrate |
| JP4784915B2 (ja) * | 2005-02-03 | 2011-10-05 | 独立行政法人産業技術総合研究所 | リン原子がドープされたｎ型（１００）面方位ダイヤモンド半導体単結晶膜及びその製造方法 |
| JP4604172B2 (ja) * | 2005-02-22 | 2010-12-22 | 独立行政法人物質・材料研究機構 | ｎ型半導体ダイヤモンド薄膜の合成法 |
| JP4822167B2 (ja) * | 2005-04-20 | 2011-11-24 | 住友電気工業株式会社 | ダイヤモンド半導体の製造方法及びダイヤモンド半導体 |
| JP4845086B2 (ja) * | 2005-05-27 | 2011-12-28 | 独立行政法人産業技術総合研究所 | ｐ型表面伝導性酸素終端（１１１）ダイヤモンドの製造方法及び高周波・高出力デバイス |
| US7737614B2 (en) * | 2005-06-17 | 2010-06-15 | Sumitomo Electric Industries, Ltd. | Diamond electron emission cathode, electron emission source, electron microscope, and electron beam exposure device |
| JP4340776B2 (ja) * | 2005-06-28 | 2009-10-07 | 独立行政法人産業技術総合研究所 | 炭素終端構造のダイヤモンド電子源及びその製造方法 |
| JP4103961B2 (ja) * | 2005-09-28 | 2008-06-18 | 独立行政法人産業技術総合研究所 | 電子放出電圧を著しく低減した電子源及びその製造方法 |
| JP4446065B2 (ja) * | 2006-05-11 | 2010-04-07 | 独立行政法人産業技術総合研究所 | ダイヤモンド表面上の原子的平坦面の選択的形成方法、そのダイヤモンド基板及びこれを用いた半導体素子 |
| JP5082752B2 (ja) * | 2006-12-21 | 2012-11-28 | 日亜化学工業株式会社 | 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子 |
| WO2008090514A2 (en) | 2007-01-22 | 2008-07-31 | Element Six Limited | Diamond electronic devices and methods for their manufacture |
| WO2008136259A1 (ja) * | 2007-04-27 | 2008-11-13 | National Institute Of Advanced Industrial Science And Technology | ダイヤモンド半導体素子におけるショットキー電極及びその製造方法 |
| US7799600B2 (en) * | 2007-05-31 | 2010-09-21 | Chien-Min Sung | Doped diamond LED devices and associated methods |
| WO2009073866A1 (en) * | 2007-12-07 | 2009-06-11 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Gate after diamond transistor |
| JP5299921B2 (ja) * | 2008-04-17 | 2013-09-25 | 独立行政法人産業技術総合研究所 | ダイヤモンド半導体装置及びその製造方法 |
| JP5419101B2 (ja) * | 2008-07-01 | 2014-02-19 | 独立行政法人産業技術総合研究所 | ダイヤモンド半導体装置及びその製造方法 |
| US9277792B2 (en) | 2010-08-24 | 2016-03-08 | Board Of Trustees Of Michigan State University | Multicolored single crystal diamond gemstones and methods for forming the same |
| WO2012030897A1 (en) | 2010-09-02 | 2012-03-08 | Board Of Trustees Michigan State University | N-doped single crystal diamond substrates and methods therefor |
| US8698161B2 (en) * | 2010-12-17 | 2014-04-15 | Raytheon Company | Semiconductor structures having directly bonded diamond heat sinks and methods for making such structures |
| JP5346052B2 (ja) * | 2011-03-09 | 2013-11-20 | 日本電信電話株式会社 | ダイヤモンド薄膜及びその製造方法 |
| US8852998B1 (en) * | 2011-08-30 | 2014-10-07 | Sandia Corporation | Method to fabricate micro and nano diamond devices |
| JP5537525B2 (ja) * | 2011-09-26 | 2014-07-02 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| WO2013062584A1 (en) * | 2011-10-28 | 2013-05-02 | Hewlett-Packard Development Company, L.P. | Devices including a diamond layer |
| US8933462B2 (en) * | 2011-12-21 | 2015-01-13 | Akhan Semiconductor, Inc. | Method of fabricating diamond semiconductor and diamond semiconductor formed according to the method |
| JP5842761B2 (ja) * | 2012-08-07 | 2016-01-13 | 信越化学工業株式会社 | ダイヤモンドの製造方法及び直流プラズマｃｖｄ装置 |
| JP5967572B2 (ja) * | 2012-08-17 | 2016-08-10 | 国立研究開発法人産業技術総合研究所 | ダイヤモンド半導体装置及びその製造方法 |
| US9142643B2 (en) * | 2012-11-15 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming epitaxial feature |
| CN103103609B (zh) * | 2013-03-05 | 2015-08-19 | 三门峡纵横超硬材料有限公司 | N型金刚石半导体单晶及其生产方法 |
| JP6139340B2 (ja) * | 2013-09-03 | 2017-05-31 | 株式会社東芝 | 半導体装置およびその製造方法 |
| DE102015200692B4 (de) * | 2015-01-19 | 2018-10-11 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Epitaktische Diamantschicht und Verfahren zu ihrer Herstellung |
| CN104975343B (zh) * | 2015-06-04 | 2017-08-25 | 哈尔滨工业大学 | 利用氢等离子体多次刻蚀/退火循环工艺提高金刚石籽晶质量的方法 |
| US10320147B2 (en) * | 2015-09-08 | 2019-06-11 | Sharp Kabushiki Kaisha | Wavelength conversion member and light emitting device |
| AT517693B1 (de) * | 2015-11-11 | 2017-04-15 | Zkw Group Gmbh | Konverter für Leuchtvorrichtungen |
| EP3379580A1 (en) * | 2017-03-22 | 2018-09-26 | Evince Technology Ltd | Diamond semiconductor device |
| CN111279023A (zh) * | 2017-08-30 | 2020-06-12 | 洛桑联邦理工学院 | 单晶金刚石衍射光学元件及其制造方法 |
| JP6817917B2 (ja) | 2017-09-07 | 2021-01-20 | 株式会社東芝 | ダイヤモンド半導体素子 |
| US10818778B2 (en) * | 2017-11-27 | 2020-10-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Heterogeneous semiconductor device substrates with high quality epitaxy |
| CN108321262A (zh) * | 2018-03-06 | 2018-07-24 | 西安交通大学 | 一种垂直结构p-金刚石/i-SiC/n-金刚石LED及其制作方法 |
| CN108321271A (zh) * | 2018-03-06 | 2018-07-24 | 西安交通大学 | 一种准垂直结构p-金刚石/i-SiC/n-金刚石LED及其制作方法 |
| WO2019215643A1 (en) * | 2018-05-08 | 2019-11-14 | M7D Corporation | Diamond materials comprising multiple cvd grown, small grain diamonds, in a single crystal diamond matrix |
| JP7159080B2 (ja) * | 2018-05-10 | 2022-10-24 | 株式会社東芝 | 積層体および半導体装置 |
| US10847364B2 (en) * | 2018-05-10 | 2020-11-24 | Kabushiki Kaisha Toshiba | Laminated body and semiconductor device |
| CN110600554B (zh) * | 2019-09-20 | 2021-06-04 | 西安交通大学 | 一种（100）晶向金刚石n-i-p结二极管及其制备方法 |
| JP7136374B1 (ja) | 2022-01-12 | 2022-09-13 | 信越半導体株式会社 | マイクロｌｅｄ構造体を有するウェーハ、マイクロｌｅｄ構造体を有するウェーハの製造方法およびマイクロｌｅｄ構造体を有する接合型半導体ウェーハの製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4482422A (en) * | 1982-02-26 | 1984-11-13 | Rca Corporation | Method for growing a low defect monocrystalline layer on a mask |
| JP2671259B2 (ja) * | 1988-03-28 | 1997-10-29 | 住友電気工業株式会社 | ショットキー接合半導体装置 |
| JPH06103757B2 (ja) * | 1989-06-22 | 1994-12-14 | 株式会社半導体エネルギー研究所 | ダイヤモンド電子装置 |
| JPH04139077A (ja) | 1990-09-28 | 1992-05-13 | Kobe Steel Ltd | Ｐ型ダイヤモンド―ｎ型立方晶窒化硼素接合体の製造方法 |
| KR100239936B1 (ko) * | 1991-12-20 | 2000-03-02 | 윌리엄 린드세이 길랜더즈 | 접시 세척기 |
| JP3344441B2 (ja) * | 1994-03-25 | 2002-11-11 | 住友電気工業株式会社 | 表面弾性波素子 |
| KR0128680B1 (ko) * | 1995-02-25 | 1998-04-02 | 김은영 | 단결정 다이아몬드막의 단계별 성장 방법 |
| JPH09309794A (ja) * | 1996-05-24 | 1997-12-02 | Sumitomo Electric Ind Ltd | ダイヤモンド膜およびその合成方法 |
| JP3949192B2 (ja) | 1996-06-20 | 2007-07-25 | 株式会社神戸製鋼所 | ダイヤモンド半導体装置の製造方法 |
| JP3051912B2 (ja) | 1996-09-03 | 2000-06-12 | 科学技術庁無機材質研究所長 | リンドープダイヤモンドの合成法 |
| EP0865065B1 (en) | 1997-03-10 | 2003-09-03 | Sumitomo Electric Industries, Ltd. | Electron-emitting element, method of making the same, and electronic device |
| JP3903577B2 (ja) * | 1997-03-10 | 2007-04-11 | 住友電気工業株式会社 | 電子放出素子用ダイヤモンド部材、その製造方法及び電子デバイス |
| TW471006B (en) | 1999-03-26 | 2002-01-01 | Japan Science & Tech Corp | N-type semiconductor diamond and its fabrication method |
| US6680900B1 (en) * | 1999-06-04 | 2004-01-20 | Ricoh Company, Ltd. | Optical-pickup slider, manufacturing method thereof, probe and manufacturing method thereof, and probe array and manufacturing method thereof |
| JP4002955B2 (ja) | 1999-06-21 | 2007-11-07 | 独立行政法人科学技術振興機構 | ダイヤモンド半導体デバイスの製造方法 |
| JP4792625B2 (ja) * | 2000-08-31 | 2011-10-12 | 住友電気工業株式会社 | 電子放出素子の製造方法及び電子デバイス |
| US6696195B2 (en) * | 2001-08-09 | 2004-02-24 | Motorola, Inc. | Direct methanol fuel cell including a water recovery and recirculation system and method of fabrication |
-
2003
- 2003-06-18 AU AU2003242456A patent/AU2003242456A1/en not_active Abandoned
- 2003-06-18 EP EP03733484A patent/EP1536043B1/en not_active Expired - Fee Related
- 2003-06-18 KR KR1020047020487A patent/KR100933847B1/ko not_active IP Right Cessation
- 2003-06-18 WO PCT/JP2003/007717 patent/WO2003106743A1/ja active Application Filing
- 2003-06-18 TW TW092116538A patent/TW200414309A/zh not_active IP Right Cessation
- 2003-06-18 CA CA002493318A patent/CA2493318A1/en not_active Abandoned
- 2003-06-18 JP JP2004513544A patent/JP4218639B2/ja not_active Expired - Fee Related
- 2003-06-18 CN CNB038140683A patent/CN1331235C/zh not_active Expired - Fee Related
- 2003-06-18 DE DE60336238T patent/DE60336238D1/de not_active Expired - Lifetime
-
2004
- 2004-12-17 US US11/013,450 patent/US7172957B2/en not_active Expired - Lifetime
-
2005
- 2005-10-06 HK HK05108850A patent/HK1074859A1/xx not_active IP Right Cessation
-
2007
- 2007-01-10 US US11/651,502 patent/US7476895B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1331235C (zh) | 2007-08-08 |
| CA2493318A1 (en) | 2003-12-24 |
| US7476895B2 (en) | 2009-01-13 |
| EP1536043A1 (en) | 2005-06-01 |
| KR100933847B1 (ko) | 2009-12-24 |
| TWI300955B (ja) | 2008-09-11 |
| HK1074859A1 (en) | 2005-11-25 |
| AU2003242456A1 (en) | 2003-12-31 |
| KR20050013212A (ko) | 2005-02-03 |
| EP1536043A4 (en) | 2008-04-30 |
| TW200414309A (en) | 2004-08-01 |
| WO2003106743A1 (ja) | 2003-12-24 |
| DE60336238D1 (de) | 2011-04-14 |
| CN1662681A (zh) | 2005-08-31 |
| EP1536043B1 (en) | 2011-03-02 |
| US20070111498A1 (en) | 2007-05-17 |
| US20050202665A1 (en) | 2005-09-15 |
| US7172957B2 (en) | 2007-02-06 |
| JP4218639B2 (ja) | 2009-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4218639B2 (ja) | ｎ型半導体ダイヤモンド製造方法及び半導体ダイヤモンド | |
| US8389388B2 (en) | Photonic device and method of making the same | |
| US20100212728A1 (en) | Diode and Photovoltaic Device Using Carbon Nanostructure | |
| JP5537525B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20060163584A1 (en) | Boron-doped diamond semiconductor | |
| CN101155949A (zh) | 金刚石上的氮化镓发光装置 | |
| US8624263B2 (en) | Diamond semiconductor device and method of manufacturing the same | |
| JP4835157B2 (ja) | ダイヤモンドｎ型半導体、その製造方法、半導体素子、及び電子放出素子 | |
| JP5846458B2 (ja) | ダイヤモンド半導体装置及びその製造方法 | |
| JP4019136B2 (ja) | ダイヤモンド紫外光発光素子 | |
| US20050186435A1 (en) | Light emitting device and method for manufacturing the same | |
| JP4140487B2 (ja) | ｎ型半導体ダイヤモンド及びその製造方法 | |
| JPWO2005031781A1 (ja) | ダイヤモンド電子放出素子の製造方法ならびに電子放出素子 | |
| CN118016527A (zh) | 肖特基势垒二极管能量转换器及其制备方法 | |
| JP2011003361A (ja) | 電子放出素子、及び、電子放出素子の作製方法 | |
| JP2005044634A (ja) | 電子源及びその製造方法 | |
| JPH04112583A (ja) | ＳｉＣ青色発光ダイオードの製造方法 | |
| JP2011009041A (ja) | 電子放出素子、及び、電子放出素子の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081021 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081103 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4218639 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |