JP4446065B2 - ダイヤモンド表面上の原子的平坦面の選択的形成方法、そのダイヤモンド基板及びこれを用いた半導体素子 - Google Patents

ダイヤモンド表面上の原子的平坦面の選択的形成方法、そのダイヤモンド基板及びこれを用いた半導体素子 Download PDF

Info

Publication number
JP4446065B2
JP4446065B2 JP2008515473A JP2008515473A JP4446065B2 JP 4446065 B2 JP4446065 B2 JP 4446065B2 JP 2008515473 A JP2008515473 A JP 2008515473A JP 2008515473 A JP2008515473 A JP 2008515473A JP 4446065 B2 JP4446065 B2 JP 4446065B2
Authority
JP
Japan
Prior art keywords
diamond
flat surface
substrate
selectively
cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008515473A
Other languages
English (en)
Other versions
JPWO2007132644A1 (ja
Inventor
規夫 徳田
仁 梅澤
聡 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of JPWO2007132644A1 publication Critical patent/JPWO2007132644A1/ja
Application granted granted Critical
Publication of JP4446065B2 publication Critical patent/JP4446065B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/279—Diamond only control of diamond crystallography
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C30B25/205—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer the substrate being of insulating material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/04—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、ダイヤモンドのエピタキシャル成長に関し、より詳しくは半導体デバイス特性を改善できるダイヤモンドのエピタキシャル成長に関し、ダイヤモンド表面上に原子レベルで平坦面を選択的に形成する方法に関する。
従来、ダイヤモンドのホモエピタキシャル成長させた膜表面は、異常成長粒子やマクロバンチング、そしてエッチピットといった欠陥が形成されやすいことが知られている。
これらの欠陥はデバイス特性を劣化させる。他の材料を見てもデバイス特性において表面の平坦性は非常に重要であり、ダイヤモンドを用いたデバイス作製においても、これらの欠陥を作製するデバイス内で低減させる必要がある。
ダイヤモンド(001)基板上において、マイクロ波プラズマCVDを用いて0.025%のメタン濃度によりステップテラス構造の形成が報告されている（非特許文献 1参照）。
しかし、(111)基板上では、そのような平坦な表面は得られていない。従って、ダイヤモンドを用いたデバイス作製において、デバイスサイズの平坦な表面を選択的に形成する技術が求められている。
一方、他の材料を見ると、SiC基板上にメサ構造形成後、化学気相成長法（H2(4400 cm3/min), SiH4(2.7 cm3/min), C3H8(0.3cm3/min), 1600℃, 20 mbar, 30分間）を行うことでメサ表面上を原子的平坦にすることが知られている（非特許文献２）。
また、Si(111)基板上にメサ構造形成後、超音速ビームSi2H6を原料に基板温度850℃で堆積を行うことでメサ表面上を原子的平坦にすることが知られている（非特許文献３）。
さらに、GaAs (111)B基板上にSiO2マスクを用いてメサ構造形成後、有機金属気相エピタキシー法を行うことでメサ表面上を原子的平坦にすることが知られている（非特許文献４）。
H. Watanabe, D. Takeuchi, S. Yamanaka, H. Okushi, K. Kajimura, T.Sekiguchi, Diamond and Related Materials 8 (1999) 1272-1276. J. Anthony Powell, Philip G. Neudeck, Andrew J. Trunek, Glenn M.Beheim, Lawrence G. Matus, Richard W. Hoffman, Jr., and Luann J. Key, Growth ofstep-free surfaces on device-size (0001) SiC mesas, Applied Physics Letters Vol.77 (2000) 1449-1451. Doohan Lee, Jack M. Blakely, Todd W. Schroeder and J. R. Engstrom, Agrowth method for creating arrays of atomically flat mesas on silicon, AppliedPhysics Letters Vol. 78 (2001) 1349-1351. Toshio Nishida and Naoki Kobayashi, Step-free surface grown on GaAs(111)B substrate by selective area metalorganic vapor phase epitaxy, AppliedPhysics Letters Vol. 69 (1996) 2549-2550.
本発明では、この方法を用いてダイヤモンド(110)又は(111)表面に、メサ構造を形成した後ステップフロー成長を用いることで、そのメサ表面上に選択的に原子的平坦面を形成することを試み、ダイヤモンド(110)又は(111)表面にも原子的平坦面が選択的に形成できることが判明し、さらに、ステップすら含まない完全なダイヤモンド表面の選択的な形成も実現した。本発明は、ダイヤモンド(110)又は(111)表面上に原子レベルで平坦面を選択的に形成する方法を提供する。
すなわち、本発明は、段差をつけた結晶構造(110)又は(111) のダイヤモンド表面上にＣＶＤ（化学気相成長法）を用いてダイヤモンドのステップフロー成長が行われる成長条件でダイヤモンドを成長させて該段差のメサ表面上にダイヤモンドの原子的平坦面を選択的に形成する方法である。
また、本発明において、前記段差をつけたダイヤモンド表面は、結晶構造(110)又は(111)のダイヤモンド基板またはＣＶＤでホモエピタキシャル成長したダイヤモンド膜の表面に金属等のマスクを設けそのマスクを目的の形状に加工し、前記ダイヤモンドをエッチングしメサ表面を有する段差を形成し、さらに前記マスクを除去することにより得ることができる。
さらに、本発明は、ＣＶＤを、マイクロ波プラズマＣＶＤとすることができる。
また、本発明は、ステッフロー成長において、炭素源ガスの供給量を0.001％〜0.2%として、炭素源ガスの供給量をコントロールすることができる。
本発明により、ダイヤモンド(110)又は(111)表面にも原子的平坦面が選択的に形成できることがわかり、さらに、ステップすら含まない完全なダイヤモンド表面の選択的な形成もできることがわかった。
本発明の概念（原子的平坦面）の模式図 本発明のプロセスの一例 ダイヤモンド(001)表面のAFM像 ダイヤモンド(111)表面のAFM像 ダイヤモンド(111)表面のAFM像 本発明の方法により得られるダイヤモンド基板を用いた半導体素子の一例 本発明の方法により得られるダイヤモンド基板を用いた半導体素子の一例
本発明で用いるダイヤモンド表面は、結晶構造が(110)又は(111)であり、実施例には示さなかったが結晶構造(110)表面においても、同様に実施できる。
また、本発明で用いるマスクは、金、白金等が代表的であるが、アルミナ等の金属酸化物やシリコン酸化物を代用することもできる。
また、リソグラフィは、業界周知の手段であり、周知のリソグラフィを採用することができる。その工程は、レジストの塗布、露光、現像から成る。リソグラフィの代表的には、露光の際、光を用いたフォトリソグラフィと電子を用いた電子リソグラフィがある。また、本発明で用いるレジストは、露光により硬化するものであれば、どのようなレジストでも用いることができる。代表的には、ZEP520Aなどがある。
また、本発明で用いるダイヤモンドのエッチングも、周知慣用のダイヤモンドエッチングを採用することができる。代表的には、ICP（誘導結合型プラズマ）を用いたドライエッチングがある。
本発明の段差（メサ構造）付きのダイヤモンド表面の代表例は、図２に示すような工程により得られるが、ダイヤモンド表面に段差（メサ構造）さえあれば、本発明の原子的平坦面の選択的形成を行うことができる。
また、本発明におけるステップフロー成長とは、ステップが優先的に成長する方法であり、用いるダイヤモンド表面の種類(110)又は(111)に応じて、炭素源ガスの濃度などの成長条件を制御する必要がある。
本発明で用いる炭素源ガスは、メタン、エタン等の炭化水素や、一酸化炭素、二酸化炭素及び水素の混合物を用いる。その際、酸素や希ガスが混合された状態でも可能である。
本発明のステップフロー成長の手段としては、ＣＶＤ（化学気相成長法）を用いることができる。
とくに、マイクロ波プラズマＣＶＤを用いることが望ましい。
本発明について実施例を用いてさらに詳しく説明するが、本発明はこれら実施例に限定されるものではない。
（参考例１）
図２のプロセスに基づいて、説明する。
ダイヤモンド基板(001)の表面に、レジスト膜を形成し、電子線露光により、レジストの所望箇所を除去し、次いで、金を蒸着することにより、ダイヤモンド基板(001)表面に、金の層を設けた。次いで、リフトオフすることにより、レジストが除去された部位のみ、金の層が形成された。次いで、ダイヤモンドエッチングすることによりダイヤモンド基板を加工し、さらに金層を除去することにより、段差（メサ構造）をつけ、その後、マイクロ波プラズマＣＶＤを用いてダイヤモンドのステップフロー成長が行われる成長条件（1200 W、50 Torr、水素濃度99.95%、メタン濃度0.05%）でダイヤモンドを成長させた。
これを模式図で示すと、図１に示すようになる。
すなわち、段差（メサ構造）をつけたダイヤモンド基板を作成し、ＣＶＤによりダイヤモンドをエピタキシャル成長させ、エピタキシャル成長機構で段差上の表面が原子的に平坦になることが確認できた。
図３にその結果を示す。
（実施例２）
ダイヤモンド(111)基板を用いた他は参考例１と同じ操作をした。但し、水素濃度は99.995%、メタン濃度は0.005%とした。
図４及び図５にその結果を示す。
より広いメサ上の表面（図５）においては、原子的に平坦な面と原子ステップを含む面、そして基板上の成長と同様な表面形態をしている部分を持つ。それは、原子的平坦面の形成が途中であることを示す。
（実施例３）
高温/高圧合成によるIbダイヤモンド (111)基板を、マイクロ波プラズマＣＶＤ装置の反応器に導入し、低抵抗率を有するp+ダイヤモンド膜の成長を行った。その膜中ホウ素濃度は1020 atoms/cm3であった。その後、反応器から取り出し、リソグラフィ技術を用いてそのダイヤモンド膜表面上に段差（メサ構造）をつけた。その後、マイクロ波プラズマＣＶＤ装置の反応器に導入し、ダイヤモンドのステップフロー成長が行われる成長条件でp型ダイヤモンド膜を成長させた。その膜中のホウ素濃度は1017 atoms/cm3であった。その後、ダイヤモンドの核形成を有するステップフロー成長によりn型ダイヤモンド膜を形成した。その膜中リン濃度は1017 atoms/cm3であった。メサ上のpn接合は原子的に平坦な界面を有した。メサ構造以外のダイヤモンド膜を最初に形成した低抵抗ダイヤモンド膜がでるまで選択的にエッチングを行い、その低抵抗ダイヤモンド膜とメサ構造上のn型ダイヤモンド表面上に接触抵抗の低い電極を形成し、pn接合半導体素子を形成した。その断面構造の模式図を図６に示す。
上記、pn接合界面に不純物の少ない高品質なi層を設けたpin接合半導体素子も作製できる。その断面構造の模式図を図７に示す。
上記半導体素子において、金属-n型ダイヤモンド膜界面に接触抵抗を下げるためn+層（膜中リン濃度1019〜1022 atoms/cm3）を設ける場合もある。
本発明は、ダイヤモンド表面上の原子的平坦面の選択的形成だけでなく、ステップ制御、デルタドーピングなどのナノレベルでのドーピング制御が期待できる。

Claims (5)

  1. 段差をつけた結晶構造(110)又は(111)のダイヤモンド表面上にＣＶＤ（化学気相成長法）を用いてダイヤモンドのステップフロー成長が行われる成長条件でダイヤモンドを成長させて該段差のメサ表面上にダイヤモンドの原子的平坦面を選択的に形成する方法。
  2. 前記段差をつけたダイヤモンド表面は、結晶構造(110)又は(111)のダイヤモンド基板またはＣＶＤでホモエピタキシャル成長したダイヤモンド膜の表面に金属等のマスクを設けそのマスクを目的の形状に加工し、前記ダイヤモンドをエッチングしメサ表面を有する段差を形成し、さらに前記マスクを除去することにより得られることを特徴とする請求項１に記載したダイヤモンドの原子的平坦面を選択的に形成する方法。
  3. ＣＶＤが、マイクロ波プラズマＣＶＤである請求項１に記載したダイヤモンドの原子的平坦面を選択的に形成する方法。
  4. ステップフロー成長において、炭素源ガスの供給量を0.001％〜0.2%とする請求項１ないし請求項３のいずれかひとつに記載したダイヤモンドの原子的平坦面を選択的に形成する方法。
  5. 段差を有するダイヤモンド基板であって、(110)又は(111)結晶面に対して所定のオフ角を有する前記段差のメサ表面上にダイヤモンドを選択成長してなる原子的平坦面を備えるダイヤモンド基板。
JP2008515473A 2006-05-11 2007-04-23 ダイヤモンド表面上の原子的平坦面の選択的形成方法、そのダイヤモンド基板及びこれを用いた半導体素子 Expired - Fee Related JP4446065B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006132145 2006-05-11
JP2006132145 2006-05-11
PCT/JP2007/058754 WO2007132644A1 (ja) 2006-05-11 2007-04-23 ダイヤモンド表面上の原子的平坦面の選択的形成方法、そのダイヤモンド基板及びこれを用いた半導体素子

Publications (2)

Publication Number Publication Date
JPWO2007132644A1 JPWO2007132644A1 (ja) 2009-09-24
JP4446065B2 true JP4446065B2 (ja) 2010-04-07

Family

ID=38693743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008515473A Expired - Fee Related JP4446065B2 (ja) 2006-05-11 2007-04-23 ダイヤモンド表面上の原子的平坦面の選択的形成方法、そのダイヤモンド基板及びこれを用いた半導体素子

Country Status (4)

Country Link
US (1) US7989260B2 (ja)
EP (1) EP2023381A4 (ja)
JP (1) JP4446065B2 (ja)
WO (1) WO2007132644A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5028879B2 (ja) * 2006-06-27 2012-09-19 住友電気工業株式会社 薄膜付きダイヤモンド単結晶の製造方法、及び薄膜付きダイヤモンド単結晶
JP5071815B2 (ja) * 2008-08-29 2012-11-14 独立行政法人産業技術総合研究所 ナノメートルスケールの計測標準試料およびナノメートルスケールの計測標準試料を用いた走査型顕微鏡の校正方法
JP5454867B2 (ja) * 2009-04-17 2014-03-26 独立行政法人産業技術総合研究所 単結晶ダイヤモンド基板
US9469918B2 (en) * 2014-01-24 2016-10-18 Ii-Vi Incorporated Substrate including a diamond layer and a composite layer of diamond and silicon carbide, and, optionally, silicon
US9922823B1 (en) * 2016-09-07 2018-03-20 Euclid Techlabs, Llc CVD reactor and method for nanometric delta doping of diamond

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2763172B2 (ja) * 1990-03-19 1998-06-11 株式会社神戸製鋼所 ダイヤモンド薄膜のエッチング方法
WO2003106743A1 (ja) * 2002-06-01 2003-12-24 住友電気工業株式会社 ｎ型半導体ダイヤモンド製造方法及び半導体ダイヤモンド

Also Published As

Publication number Publication date
US7989260B2 (en) 2011-08-02
US20090127566A1 (en) 2009-05-21
WO2007132644A1 (ja) 2007-11-22
EP2023381A4 (en) 2011-11-09
JPWO2007132644A1 (ja) 2009-09-24
EP2023381A1 (en) 2009-02-11

Similar Documents

Publication Publication Date Title
US8828849B2 (en) Production of single-crystal semiconductor material using a nanostructure template
TWI459589B (zh) 外延結構體的製備方法
JP5520056B2 (ja) 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法
TWI477666B (zh) 具有微構造的外延結構體的製備方法
TW201344946A (zh) 外延結構體
JP4446065B2 (ja) ダイヤモンド表面上の原子的平坦面の選択的形成方法、そのダイヤモンド基板及びこれを用いた半導体素子
TWI458672B (zh) 具有微構造的外延結構體
TWI477665B (zh) 外延結構體的製備方法
CN107210195B (zh) 包括单晶iiia族氮化物层的半导体晶圆
CN108767055A (zh) 一种p型AlGaN外延薄膜及其制备方法和应用
TWI478858B (zh) 外延結構體
JP6248532B2 (ja) ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置
RU2683103C1 (ru) Способ получения пластины монокристалла нитрида галлия
CN107075729B (zh) 氮化物半导体模板的制造方法
CN107078033B (zh) 氮化物半导体模板的制造方法
WO2012029216A1 (ja) 化合物半導体の製造方法
JP2013035731A (ja) 単結晶炭化シリコン膜の製造方法及び単結晶炭化シリコン膜付き基板の製造方法
JP5887742B2 (ja) ダイヤモンド基板
WO2021034213A1 (ru) Способ получения пластины монокристалла нитрида галлия
US20050028726A1 (en) Method to manufacture Indium Nitride quantum dots
Ahn et al. Deterministically-grown GaN microrods on a mask-free plateau patterned substrate
JP5267271B2 (ja) 半導体基板の製造方法及び半導体基板
Fuendling et al. GaN and ZnO nanostructures
JPH07130981A (ja) 半導体電子放出素子およびその形成方法
CN117727781A (zh) 半导体外延结构及其制备方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4446065

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140129

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140129

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees