JP5299921B2 - ダイヤモンド半導体装置及びその製造方法 - Google Patents

ダイヤモンド半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5299921B2
JP5299921B2 JP2010508147A JP2010508147A JP5299921B2 JP 5299921 B2 JP5299921 B2 JP 5299921B2 JP 2010508147 A JP2010508147 A JP 2010508147A JP 2010508147 A JP2010508147 A JP 2010508147A JP 5299921 B2 JP5299921 B2 JP 5299921B2
Authority
JP
Japan
Prior art keywords
diamond
plane
phosphorus
substrate
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010508147A
Other languages
English (en)
Other versions
JPWO2009128301A1 (ja
Inventor
宙光 加藤
俊晴 牧野
政彦 小倉
秀世 大串
聡 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2010508147A priority Critical patent/JP5299921B2/ja
Publication of JPWO2009128301A1 publication Critical patent/JPWO2009128301A1/ja
Application granted granted Critical
Publication of JP5299921B2 publication Critical patent/JP5299921B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/04—Diamond
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/042—Changing their shape, e.g. forming recesses

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、ダイヤモンド半導体装置及びその製造方法に関するものである。
ダイヤモンドは、ワイドバンドギャップであり、熱伝導度が物質の中で最高、化学的安定性も高く、半導体装置への応用研究が遂行されている。ダイヤモンドを用いた半導体デバイスは、高温環境下、宇宙環境下でも安定に動作し、高速、高出力な動作にも耐え得るため、その必要性は高い。また、ダイヤモンドの特異な特徴を生かした深紫外線発光素子、電子放出源など、他の材料で成し得ない高性能な電子デバイスの作製が可能となる。
ダイヤモンドを半導体装置の材料として利用するには、ｐ型又はｎ型の電気伝導制御が必要となる。ｐ型ダイヤモンド半導体は天然にも存在し、人工合成が比較的容易である。例えば、ダイヤモンドの化学気相成長（ＣＶＤ）の際に、チャンバー内にホウ素を含む化合物を不純物源として導入するとｐ型ダイヤモンド半導体が得られる。
一方で、ｎ型ダイヤモンド半導体は、天然に存在せず、これまで人工合成が不可能であると考えられてきた。１９９７年に、｛１１１｝面ダイヤモンド単結晶基板にｎ型不純物としてリンをドープしながらダイヤモンドをエピタキシャル成長させることで得られるようになった（特許文献１）。しかしながら、当時、｛１００｝面ダイヤモンド単結晶基板上へ特許文献１のような合成条件でｎ型不純物をドープしながらダイヤモンドをエピタキシャル成長させると、ドーピング効率が非常に低く、ｎ型不純物がほとんど取り込まれず導電性が得られないという問題点があった。
｛１１１｝面ダイヤモンド単結晶基板は、高温高圧法や化学気相成長法において大面積で良質なものが得られず、低コスト化が望めないという問題点があった。一方で、｛１００｝面ダイヤモンド単結晶基板は、大面積化が比較的容易であり、高品質なものが得られている。このため、電子デバイスの開発において、｛１００｝面でのｎ型ダイヤモンド半導体を成長する技術は必須となっていた。
近年、｛１００｝面ダイヤモンド単結晶基板へｎ型ダイヤモンド半導体を成長させる技術は大きく２つ提案されている。
（１）｛１００｝面を加工し、ダイヤモンド成長時のαパラメータ制御により｛１１１｝面を成長させ、｛１００｝面上に形成した｛１１１｝面へｎ型ダイヤモンド半導体を成長させる手法（特許文献２）。
（２） 特許文献１とは異なる合成条件で｛１００｝面ダイヤモンド単結晶基板上へ直接ｎ型不純物をドープしながらダイヤモンドをエピタキシャル成長させる手法（特許文献３）。
これらの手法により基本的には、基板の面方位の制約無くｐ型、及びｎ型ダイヤモンド半導体を成長させることが可能となっている。現在これらの技術を基に、ｐｎ接合型、ｐｉｎ接合型などの半導体装置に関する研究開発が進展してきている。
一般の半導体合成技術において、特定の場所に半導体を埋め込む技術や選択成長技術は非常に重要となる。シリコンを代表とする他の半導体材料は、イオン注入法によるｐ型、ｎ型半導体の合成が可能であり、イオン注入法により、選択的に埋め込み半導体領域の形成が可能となっている。一方で、ダイヤモンド半導体においては、イオン注入した際に発生する欠陥を熱処理により回復させることが困難なこと、注入した不純物が置換位置に取り込まれないことなどから、上記のような埋め込み半導体領域の作製は、事実上、不可能とされてきた。
特開平１０−８１５８７号公報 国際公開第２００３／１０６７４３号 特開２００６−２４０９８３号公報
本発明は、上記問題を解決するためになされたものであり、選択された領域に不純物ドープダイヤモンド半導体を埋め込んだダイヤモンド半導体装置及びその製造方法を提供することを課題とする。
上記課題は次のような手段により解決される。
（１）主表面が｛１００｝面であるダイヤモンド基板に選択的に形成した側面が｛１１０｝面であり、底面が｛１００｝面である凹所内に＜１１１＞方向のエピタキシャル成長により埋設されたリンドープダイヤモンド領域を有するダイヤモンド半導体装置。
（２）前記ダイヤモンド基板は、不純物ドープダイヤモンド基板であることを特徴とする（１）に記載のダイヤモンド半導体装置。
（３）前記ダイヤモンド基板は、基板上にダイヤモンド膜が形成されたダイヤモンド基板であることを特徴とする（１）に記載のダイヤモンド半導体装置。
（４）｛１００｝面ダイヤモンド半導体基板に、底面が｛１００｝面、側面が｛１１０｝面で囲まれた凹所を選択的に形成する工程と、リンをドープしながらダイヤモンドを＜１１１＞方向へエピタキシャル成長させ該凹所を埋めることによりリンドープダイヤモンド領域を形成する工程とを含むダイヤモンド半導体装置の製造方法。
埋め込み半導体領域の形成技術及び選択成長技術は、半導体装置を作製する際に必須であり、その有無によって、半導体装置応用の幅が大きく異なってくる。
本発明のダイヤモンド半導体装置及びその製造方法によれば、選択された領域に不純物ドープダイヤモンド半導体を埋め込むことができる。
例えば、デバイス開発において、金属と半導体を接合させた際の接触抵抗は、デバイスの性能に直接影響を及ぼすため、その低抵抗化が要求されている。
特に、｛１００｝面でのｎ型ダイヤモンド半導体において、従来技術では高濃度ドーピング（リン濃度１０２０ｃｍ−３以上）が行えないため、接触抵抗の低減が不可能であったが、本発明のダイヤモンド半導体装置及びその製造方法はこれを可能にする。
本発明の説明図 本発明の凹所 実施例１の工程説明図 実施例１の工程説明図 実施例１の工程説明図 実施例１の工程説明図 実施例２の工程説明図 実施例２の工程説明図 実施例２の工程説明図 実施例２の工程説明図 実施例３の工程説明図 実施例３の工程説明図 実施例３の工程説明図 実施例３の工程説明図 実施例４の工程説明図 実施例４の工程説明図 実施例４の工程説明図 実施例４の工程説明図 実施例５の工程説明図 実施例５の工程説明図 実施例５の工程説明図 実施例５の工程説明図 実施例５の工程説明図 実施例６の工程説明図 実施例６の工程説明図 実施例６の工程説明図 実施例６の工程説明図 実施例６の工程説明図
本発明の説明図を図１に示す。
本発明は、ダイヤモンド基板（１０）に選択的に形成した凹所内に埋設された不純物ドープダイヤモンド領域（２０）を有するダイヤモンド半導体装置及びその製造方法である。
本発明の好ましい実施例では、ダイヤモンド｛１００｝面単結晶基板（１０）を加工し、加工した凹所の底角からダイヤモンド半導体を＜１１１＞方向へ成長させ、かつ不純物ドーピングを同時に行うことで、埋め込み不純物ドープダイヤモンド領域（２０）を形成する。
ダイヤモンド基板（１０）は、ノンドープ、ボロンドープ、リンドープ、窒素ドープ、ｐ型、ｎ型のいずれかの｛１００｝面基板、又は｛１００｝面成長膜である。埋め込み不純物ドープダイヤモンド領域（２０）は、リンを代表とするＶ族元素、及びその他ｎ型ダイヤモンド半導体ができる不純物元素、又はボロンを代表とするIII属元素、及びその他ｐ型ダイヤモンド半導体ができる不純物元素を有する。
本発明のダイヤモンド半導体装置製造方法は、｛１００｝面ダイヤモンド半導体上の埋め込み領域を形成したい領域に、底面が｛１００｝面、側面が｛１１０｝面で囲まれた凹所を形成する工程と、不純物をドープしながらダイヤモンドを＜１１１＞方向へエピタキシャル成長させ、加工した凹所を埋めることにより不純物ドープダイヤモンド領域を形成する工程を有する。ここで、｛１００｝面基板上で＜１１１＞方向へ成長させる際に、｛１００｝面と｛１１０｝面で交わる角が成長の起点となる。
ドープ不純物として、ここではリン元素を例に挙げるが、この取り込み効率は、基板の面方位に強く依存する。｛１１１｝面基板を用いた｛１１１｝面成長の際（＜１１１＞方向への成長）、リンの取り込み効率は０．０２％程度であるのに対して、｛１００｝面基板を用いた｛１００｝面成長の際は（＜１００＞方向への成長）、リンの取り込み効率は０．００００１％未満となる。この成長方向に対する取り込み効率の圧倒的な差を利用することで、選択的に｛１００｝面上に埋め込みｎ型半導体領域を形成可能にした。
なおリンの取り込み効率は、次の数式により算出される。
リンの取り込み効率＝ダイヤモンド中の炭素原子に対するリン原子濃度（［Ｐ］／［Ｃ］）／気相中のメタンに対するホスフィン濃度（［ＰＨ３］／［ＣＨ４］）
本発明の好ましい実施例では、｛１００｝面ダイヤモンド単結晶基板を加工することにより、側面が｛１１０｝底面が｛１００｝の凹所を形成する。凹所の深さＤ、幅Ｗ、長さＬの関係は０．７Ｗ＜Ｄ＜１．４Ｗ、Ｗ＜Ｌ＜∞（基板の大きさ）が好ましい（図２参照）。底面の｛１００｝面、側面の｛１１０｝面は、理想面から０〜１０°程度のズレであればよく、周期的に凹所を作る必要性はない。また、周期的な矩形隆起構造による凹所でもよい。これらの凹所は、埋め込みｎ型ダイヤモンド領域が必要な領域にのみ形成することが好ましい。
なお、凹所を全て埋める必要がなければ、上記の条件から外れてもよい。
本発明の不純物ドープダイヤモンド半導体は、｛１００｝面ダイヤモンド単結晶基板上に形成された凹所にのみ、選択的に埋め込まれることを特徴とする。リンドーピングの場合、＜１１１＞方向へエピタキシャル成長させているため、リンの取り込み効率が比較的高く、リン濃度を１０１６ｃｍ−３〜１０２０ｃｍ−３レベルの広い範囲で制御可能となる。また、デバイス開発で必須とされている｛１００｝面方位基板での埋め込み不純物ドープダイヤモンド半導体基板であるため、実用性が高い。
加工する｛１００｝面ダイヤモンド単結晶基板は、高温高圧法により形成された｛１００｝面基板、化学気相成長（ＣＶＤ）法で形成された基板及び成長膜のいずれでもよく、また不純物がドープされた導電性基板上の成長膜でもよい。
なお、上記の埋め込み不純物ドープダイヤモンド領域の識別は、適当な領域を劈開し、ＳＩＭＳ測定又はカソードルミネセンス測定などを用いた面内分布測定により容易に確認することができる。形成時の凹所構造が特徴となるため、その識別は容易である。
以下図３乃至図２８を引用して、本発明の実施例１乃至６を詳細に説明する。
図３乃至図２８において、それぞれ左図はダイヤモンド半導体装置の平面図、右図はその断面図である。
＜実施例１＞
図３に示すような表面が｛１００｝面を有するダイヤモンド単結晶基板（１０）を用意する。図４に示すように、フォトリソグラフィ法によって、｛１００｝面ダイヤモンド単結晶基板の表面の一部に＜１１０＞方向に線幅１μｍ、間隔１μｍのライン＆スペースのＡｕ／Ｔｉ薄膜マスク（Ａｕ３００ｎｍ／Ｔｉ１０ｎｍ）（１１）を形成した。
図４に示すＡｕ／Ｔｉ薄膜マスクをパターニングした｛１００｝面ダイヤモンド単結晶基板を誘導結合プラズマエッチング装置によりエッチングした。エッチングガスの条件は、Ｏ２：９５ｓｃｃｍ、ＣＦ４：２ｓｃｃｍ、ＲＦパワー：３００Ｗ、バイアス：５０Ｗ、圧力：２Ｐａであり、エッチング深さは１μｍである。この時の｛１００｝面ダイヤモンド単結晶基板とＡｕのエッチングの選択比は１：８程度である。その後、熱王水処理（ＨＮＯ３：ＨＣｌ＝１：３、８０℃）、硫酸加水（Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２０＝３：１：１、１２０℃）、熱混酸（ＨＮＯ３：Ｈ２ＳＯ４＝１：３、２４０℃）処理を施し、Ａｕ／Ｔｉマスクを除去した。これにより図５の断面図に示すように、｛１００｝面ダイヤモンド単結晶基板の表層に断面が矩形状で一方向に延びる溝である凹所（１２）が形成された。凹所（１２）の側面は｛１１０｝、底面は｛１００｝面で覆われている。
マイクロ波プラズマＣＶＤ装置を使用して、Ｈ２：３９８ｓｃｃｍ、ＣＨ４：０．２ｓｃｃｍ、ＰＨ３：０．１ｓｃｃｍ、圧力：９．７５×１０３Ｐａ、マイクロ波パワー：７５０Ｗ、基板ヒータ温度：８００℃、成長時間２時間の条件で、リンドープダイヤモンドの合成を行った。これにより、凹所（１２）に埋設される形で、リンドープダイヤモンド領域（２０）が形成された。この時、リンドープダイヤモンドは凹所の底端（｛１１０｝面と｛１００｝面の交わる角）を起点に＜１１１＞方向へ成長している。
図６に示す選択的に埋め込まれた領域（２０）を含む｛１００｝面ダイヤモンド単結晶基板において、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いてリン濃度を調べた。その結果、凹所領域にのみ選択的にリン原子が取り込まれており、そのリン原子濃度は１×１０２０ｃｍ−３であった。
この凹所に埋め込まれたｎ型ダイヤモンド領域（２０）の電気伝導特性を測るために、Ｔｉ（３０ｎｍ）／Ｐｔ（３０ｎｍ）／（Ａｕ１００ｎｍ）の電極を１０μｍの間隔で蒸着した。その２電極間の電流―電圧特性から明瞭な電気伝導性が得られ、その比抵抗値は２×１０３Ωｃｍ程度であった。
＜実施例２＞
図７に示すような表面が｛１００｝面を有するダイヤモンド単結晶基板（１０）を用意する。図８に示すように、フォトリソグラフィ法によって、｛１００｝面ダイヤモンド単結晶基板の表面の一部に＜１１０＞方向に線幅１μｍ、間隔１μｍのライン＆スペースのＡｕ／Ｔｉ薄膜マスク（Ａｕ３００ｎｍ／Ｔｉ１０ｎｍ）（１１）を形成した。
図８に示すＡｕ／Ｔｉ薄膜マスクをパターニングした｛１００｝面ダイヤモンド単結晶基板を誘導結合プラズマエッチング装置によりエッチングした。エッチングガスの条件は、Ｏ２：９５ｓｃｃｍ、ＣＦ４：２ｓｃｃｍ、ＲＦパワー：３００Ｗ、バイアス：５０Ｗ、圧力：２Ｐａであり、エッチング深さは１μｍである。この時の｛１００｝面ダイヤモンド単結晶基板とＡｕのエッチングの選択比は１：８程度である。その後、熱王水処理（ＨＮＯ３：ＨＣｌ＝１：３、８０℃）、硫酸加水（Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２０＝３：１：１、１２０℃）、熱混酸（ＨＮＯ３：Ｈ２ＳＯ４＝１：３、２４０℃）処理を施し、Ａｕ／Ｔｉマスクを除去した。これにより図９の断面図に示すように、｛１００｝面ダイヤモンド単結晶基板の表層に断面が矩形状で一方向に延びる矩形隆起に挟まれた凹所（１２）が形成された。凹所（１２）の側面は｛１１０｝、底面は｛１００｝面で覆われている。
マイクロ波プラズマＣＶＤ装置を使用して、Ｈ２：３９８ｓｃｃｍ、ＣＨ４：０．２ｓｃｃｍ、ＰＨ３：０．１ｓｃｃｍ、圧力：９．７５×１０３Ｐａ、マイクロ波パワー：７５０Ｗ、基板ヒータ温度：８００℃、成長時間２時間の条件で、リンドープダイヤモンドの合成を行った。これにより、凹所（１２）に埋設される形で、リンドープダイヤモンド領域（２０）が形成された。この時、リンドープダイヤモンドは凹所（１２）の底端（｛１１０｝面と｛１００｝面の交わる角）を起点に＜１１１＞方向へ成長している。
図１０に示す選択的に埋め込まれた領域（２０）を含む｛１００｝面ダイヤモンド単結晶基板において、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いてリン濃度を調べた。その結果、凹所領域にのみ選択的にリン原子が取り込まれており、そのリン原子濃度は１×１０２０ｃｍ−３であった。
この凹所に埋め込まれたｎ型ダイヤモンド領域（２０）の電気伝導特性を測るために、Ｔｉ（３０ｎｍ）／Ｐｔ（３０ｎｍ）／（Ａｕ１００ｎｍ）の電極を１０μｍの間隔で蒸着した。その２電極間の電流―電圧特性から明瞭な電気伝導性が得られ、その比抵抗値は２×１０３Ωｃｍ程度であった。
＜実施例３＞
図１１に示すような表面が｛１００｝面を有するダイヤモンド単結晶基板（１０）を用意する。図１２に示すように、フォトリソグラフィ法によって、｛１００｝面ダイヤモンド単結晶基板の表面の一部に＜１００＞方向に線幅１μｍ、間隔１μｍのライン＆スペースのＡｕ／Ｔｉ薄膜マスク（Ａｕ３００ｎｍ／Ｔｉ１０ｎｍ）（１１）を形成した。
図１２に示すＡｕ／Ｔｉ薄膜マスクをパターニングした｛１００｝面ダイヤモンド単結晶基板を誘導結合プラズマエッチング装置によりエッチングした。エッチングガスの条件は、Ｏ２：９５ｓｃｃｍ、ＣＦ４：２ｓｃｃｍ、ＲＦパワー：３００Ｗ、バイアス：５０Ｗ、圧力：２Ｐａであり、エッチング深さは１μｍである。この時の｛１００｝面ダイヤモンド単結晶基板とＡｕのエッチングの選択比は１：８程度である。その後、熱王水処理（ＨＮＯ３：ＨＣｌ＝１：３、８０℃）、硫酸加水（Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２０＝３：１：１、１２０℃）、熱混酸（ＨＮＯ３：Ｈ２ＳＯ４＝１：３、２４０℃）処理を施し、Ａｕ／Ｔｉマスクを除去した。これにより図１３の断面図に示すように、｛１００｝面ダイヤモンド単結晶基板の表層に断面が矩形状で一方向に延びる溝である凹所（１２）が形成された。凹所（１２）の側面は｛１００｝、底面も｛１００｝面で覆われている。
マイクロ波プラズマＣＶＤ装置を使用して、Ｈ２：３９８ｓｃｃｍ、ＣＨ４：０．２ｓｃｃｍ、ＰＨ３：０．１ｓｃｃｍ、圧力：９．７５×１０３Ｐａ、マイクロ波パワー：７５０Ｗ、基板ヒータ温度：８００℃、成長時間２時間の条件で、リンドープダイヤモンドの合成を行った。これにより、凹所（１２）に埋設される形で、リンドープダイヤモンド領域（３０）が形成された。この時、リンドープダイヤモンドは凹所（１２）の底端（｛１００｝面と｛１００｝面の交わる角）を起点に＜１１０＞方向へ成長している。
図１４に示す選択的に埋め込まれた領域（３０）を含む｛１００｝面ダイヤモンド単結晶基板において、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いてリン濃度を調べた。その結果、凹所（１２）の領域にのみ選択的にリン原子が取り込まれており、そのリン原子濃度は５×１０１７ｃｍ−３程度であった。
＜実施例４＞
図１５に示すような表面が｛１００｝面を有するダイヤモンド単結晶基板（１０）を用意する。図１６に示すように、フォトリソグラフィ法によって、｛１００｝面ダイヤモンド単結晶基板の表面の一部に＜１００＞方向に線幅１μｍ、間隔１μｍのライン＆スペースのＡｕ／Ｔｉ薄膜マスク（Ａｕ３００ｎｍ／Ｔｉ１０ｎｍ）（１１）を形成した。
図１６に示すＡｕ／Ｔｉ薄膜マスクをパターニングした｛１００｝面ダイヤモンド単結晶基板を誘導結合プラズマエッチング装置によりエッチングした。エッチングガスの条件は、Ｏ２：９５ｓｃｃｍ、ＣＦ４：２ｓｃｃｍ、ＲＦパワー：３００Ｗ、バイアス：５０Ｗ、圧力：２Ｐａであり、エッチング深さは１μｍである。この時の｛１００｝面ダイヤモンド単結晶基板とＡｕのエッチングの選択比は１：８程度である。その後、熱王水処理（ＨＮＯ３：ＨＣｌ＝１：３、８０℃）、硫酸加水（Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２０＝３：１：１、１２０℃）、熱混酸（ＨＮＯ３：Ｈ２ＳＯ４＝１：３、２４０℃）処理を施し、Ａｕ／Ｔｉマスクを除去した。これにより図１７の断面図に示すように、｛１００｝面ダイヤモンド単結晶基板の表層に断面が矩形状で一方向に延びる矩形隆起に挟まれた凹所（１２）が形成された。凹所（１２）の側面は｛１００｝、底面も｛１００｝面で覆われている。
マイクロ波プラズマＣＶＤ装置を使用して、Ｈ２：３９８ｓｃｃｍ、ＣＨ４：０．２ｓｃｃｍ、ＰＨ３：０．１ｓｃｃｍ、圧力：９．７５×１０３Ｐａ、マイクロ波パワー：７５０Ｗ、基板ヒータ温度：８００℃、成長時間２時間の条件で、リンドープダイヤモンドの合成を行った。これにより、凹所（１２）に埋設される形で、リンドープダイヤモンド領域（３０）が形成された。この時、リンドープダイヤモンドは凹所（１２）の底端（｛１００｝面と｛１００｝面の交わる角）を起点に＜１１０＞方向へ成長している。
図１８に示す選択的に埋め込まれた領域（３０）を含む｛１００｝面ダイヤモンド単結晶基板において、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いてリン濃度を調べた。その結果、凹所の領域にのみ選択的にリン原子が取り込まれており、そのリン原子濃度は５×１０１７ｃｍ−３程度であった。
＜実施例５＞
図１９に示すような表面が｛１００｝面を有するダイヤモンド単結晶基板（１０）を用意する。マイクロ波プラズマＣＶＤ装置を使用して、Ｈ２：３９７ｓｃｃｍ、ＣＨ４：１．６ｓｃｃｍ、ＰＨ３：０．１６ｓｃｃｍ、圧力：３．２５×１０３Ｐａ、マイクロ波パワー：７５０Ｗ、基板ヒータ温度：９００℃、成長時間６時間の条件で、リンドープダイヤモンドの合成を行った。
図２０のように、約２μｍ程度の膜厚のリンドープｎ型ダイヤモンド半導体（１３）を形成した。ホール効果測定から、室温から７００℃付近まで安定してｎ型判定が得られ、温度依存性の傾きからリンドナーの５７０ｍｅＶの活性化エネルギーが見積もられ、｛１００｝面ダイヤモンド単結晶基板上にリンドープｎ型ダイヤモンド半導体が形成されたことを確認した。
図２１に示すように、フォトリソグラフィ法によって、｛１００｝面ダイヤモンド単結晶基板状に形成したリンドープｎ型ダイヤモンド半導体膜（１３）の表面の一部に＜１００＞方向に線幅１μｍ、間隔１μｍのライン＆スペースのＡｕ／Ｔｉ薄膜マスク（Ａｕ３００ｎｍ／Ｔｉ１０ｎｍ）（１１）を形成した。
図２１に示すＡｕ／Ｔｉ薄膜マスクをパターニングしたリンドープｎ型ダイヤモンド半導体膜を誘導結合プラズマエッチング装置によりエッチングした。エッチングガスの条件は、Ｏ２：９５ｓｃｃｍ、ＣＦ４：２ｓｃｃｍ、ＲＦパワー：３００Ｗ、バイアス：５０Ｗ、圧力：２Ｐａであり、エッチング深さは１μｍである。この時の｛１００｝面リンドープｎ型ダイヤモンド半導体膜とＡｕのエッチングの選択比は１：８程度である。その後、熱王水処理（ＨＮＯ３：ＨＣｌ＝１：３、８０℃）、硫酸加水（Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２０＝３：１：１、１２０℃）、熱混酸（ＨＮＯ３：Ｈ２ＳＯ４＝１：３、２４０℃）処理を施し、Ａｕ／Ｔｉマスクを除去した。これにより図２２の断面図に示すように、｛１００｝面リンドープｎ型ダイヤモンド半導体膜の表層に断面が矩形状で一方向に延びる溝である凹所（１２）が形成された。凹所（１２）の側面は｛１１０｝、底面は｛１００｝面で覆われている。
マイクロ波プラズマＣＶＤ装置を使用して、Ｈ２：３９８ｓｃｃｍ、ＣＨ４：０．２ｓｃｃｍ、ＰＨ３：０．１ｓｃｃｍ、圧力：９．７５×１０３Ｐａ、マイクロ波パワー：７５０Ｗ、基板ヒータ温度：８００℃、成長時間２時間の条件で、リンドープダイヤモンドの合成を行った。これにより、凹所（１２）に埋設される形で、リンドープダイヤモンド領域（２０）が形成された。この時、リンドープダイヤモンドは凹所（１２）の底端（｛１１０｝面と｛１００｝面の交わる角）を起点に＜１１１＞方向へ成長している。
図２３に示す選択的に埋め込まれた領域（２０）を含む｛１００｝面リンドープｎ型ダイヤモンド半導体膜において、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いてリン濃度を調べた。その結果、矩形溝の領域にのみ選択的にリン原子が取り込まれており、そのリン原子濃度は７×１０１９ｃｍ−３であった。凹所より深い領域のリン濃度は２×１０１８ｃｍ−３であった。
この矩形溝に埋め込まれたｎ型ダイヤモンド領域（２０）の電気伝導特性を測るために、Ｔｉ（３０ｎｍ）／Ｐｔ（３０ｎｍ）／（Ａｕ１００ｎｍ）の電極を１０μｍの間隔で蒸着した。その２電極間の電流―電圧特性から明瞭な電気伝導性が得られ、その比抵抗値は２×１０３Ωｃｍ程度であった。因みに、埋め込みｎ型ダイヤモンド半導体領域が無い場合、すなわち｛１００｝面リンドープｎ型ダイヤモンド半導体膜単体（１３）の場合の比抵抗値は、〜１０６Ωｃｍ程度であった。｛１００｝面リンドープｎ型ダイヤモンド半導体膜の表層に低抵抗な埋め込み高濃度リンドープダイヤモンド領域（２０）が得られた。
また、線形ＴＬＭ（Transfer Length Method）法を用いて、矩形溝に埋め込まれたｎ型ダイヤモンド領域（２０）の接触抵抗を評価したところ、Ｔｉを蒸着した時の接触抵抗が１×１０−２Ωｃｍ２が得られた。因みに、埋め込みｎ型ダイヤモンド半導体領域が無い場合、すなわち｛１００｝面リンドープｎ型ダイヤモンド半導体膜単体（１３）の場合の接触抵抗は、１０５Ωｃｍ２以上となり、｛１００｝面リンドープｎ型ダイヤモンド半導体膜の接触抵抗低減に極めて有効であることが確認できた。
＜実施例６＞
図２４に示すような表面が｛１００｝面を有するダイヤモンド単結晶基板（１０）を用意する。マイクロ波プラズマＣＶＤ装置を使用して、Ｈ２：３９７ｓｃｃｍ、ＣＨ４：１．２ｓｃｃｍ、Ｂ２Ｈ６／Ｈ２ガス＝１００ｐｐｍ：０．６ｓｃｃｍ、圧力：３．２５×１０３Ｐａ、マイクロ波パワー：７５０Ｗ、基板ヒータ温度：８００℃、成長時間６時間の条件で、ボロンドープダイヤモンドの合成を行った。図２５のように、約２μｍ程度の膜厚のボロンドープｐ型ダイヤモンド半導体（１４）を形成した。ホール効果測定から、室温から７００℃付近まで安定してｐ型判定が得られ、温度依存性の傾きからボロンアクセプターの３７０ｍｅＶの活性化エネルギーが見積もられ、｛１００｝面ダイヤモンド単結晶基板上にボロンドープｐ型ダイヤモンド半導体が形成されたことを確認した。
図２６に示すように、フォトリソグラフィ法によって、｛１００｝面ダイヤモンド単結晶基板状に形成したボロンドープｐ型ダイヤモンド半導体膜（１４）の表面の一部に＜１００＞方向に線幅１μｍ、間隔１μｍのライン＆スペースのＡｕ／Ｔｉ薄膜マスク（Ａｕ３００ｎｍ／Ｔｉ１０ｎｍ）（１１）を形成した。
Ａｕ／Ｔｉ薄膜マスクをパターニングしたボロンドープｐ型ダイヤモンド半導体膜を誘導結合プラズマエッチング装置によりエッチングした。エッチングガスの条件は、Ｏ２：９５ｓｃｃｍ、ＣＦ４：２ｓｃｃｍ、ＲＦパワー：３００Ｗ、バイアス：５０Ｗ、圧力：２Ｐａであり、エッチング深さは１μｍである。この時の｛１００｝面ボロンドープｐ型ダイヤモンド半導体膜とＡｕのエッチングの選択比は１：８程度である。その後、熱王水処理（ＨＮＯ３：ＨＣｌ＝１：３、８０℃）、硫酸加水（Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２０＝３：１：１、１２０℃）、熱混酸（ＨＮＯ３：Ｈ２ＳＯ４＝１：３、２４０℃）処理を施し、Ａｕ／Ｔｉマスクを除去した。これにより図２７の断面図に示すように、｛１００｝面ボロンドープｐ型ダイヤモンド半導体膜の表層に断面が矩形状で一方向に延びる矩形隆起に挟まれた凹所（１２）が形成された。凹所（１２）の側面は｛１１０｝、底面は｛１００｝面で覆われている。
マイクロ波プラズマＣＶＤ装置を使用して、Ｈ２：３９８ｓｃｃｍ、ＣＨ４：０．２ｓｃｃｍ、ＰＨ３：０．１ｓｃｃｍ、圧力：９．７５×１０３Ｐａ、マイクロ波パワー：７５０Ｗ、基板ヒータ温度：８００℃、成長時間２時間の条件で、リンドープダイヤモンドの合成を行った。これにより、凹所（１２）に埋設される形で、リンドープダイヤモンド領域（２０）が形成された。この時、リンドープダイヤモンドは凹所（１２）の底端（｛１１０｝面と｛１００｝面の交わる角）を起点に＜１１１＞方向へ成長している。
図２８に示す選択的に埋め込まれた領域（２０）を含む｛１００｝面リンドープｎ型ダイヤモンド半導体膜において、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いてリン濃度を調べた。その結果、矩形溝の領域にのみ選択的にリン原子が取り込まれており、そのリン原子濃度は７×１０１９ｃｍ−３であった。｛１００｝面ボロンドープｐ型ダイヤモンド半導体膜の表層に低抵抗な埋め込み高濃度リンドープダイヤモンド領域（２０）が得られた。
以上好ましい実施例を説明したが、本発明はこれに限定されないことはいうまでもない。
例えば本発明に係るダイヤモンド半導体基板には、セラミック等の基板上、あるいはダイヤモンド基板上にダイヤモンド膜が形成された基板も含まれる。
また例えば｛１００｝面等の面方位には、近傍のオフ面もこれに含まれる。
本発明のダイヤモンド半導体装置は、パワー半導体素子、高周波半導体素子などの半導体装置のみならず、紫外発光デバイス、電子放出源、Ｘ線・粒子線センサー、Ｘ線・粒子位置センサーなど、各種電子デバイスに応用することができる。

Claims (4)

  1. 主表面が｛１００｝面であるダイヤモンド基板に選択的に形成した側面が｛１１０｝面であり、底面が｛１００｝面である凹所内に＜１１１＞方向のエピタキシャル成長により埋設されたリンドープダイヤモンド領域を有するダイヤモンド半導体装置。
  2. 前記ダイヤモンド基板は、不純物ドープダイヤモンド基板であることを特徴とする請求項１に記載のダイヤモンド半導体装置。
  3. 前記ダイヤモンド基板は、基板上にダイヤモンド膜が形成されたダイヤモンド基板であることを特徴とする請求項１に記載のダイヤモンド半導体装置。
  4. ｛１００｝面ダイヤモンド半導体基板に、底面が｛１００｝面、側面が｛１１０｝面で囲まれた凹所を選択的に形成する工程と、リンをドープしながらダイヤモンドを＜１１１＞方向へエピタキシャル成長させ該凹所を埋めることによりリンドープダイヤモンド領域を形成する工程とを含むダイヤモンド半導体装置の製造方法。
JP2010508147A 2008-04-17 2009-03-06 ダイヤモンド半導体装置及びその製造方法 Expired - Fee Related JP5299921B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010508147A JP5299921B2 (ja) 2008-04-17 2009-03-06 ダイヤモンド半導体装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008108365 2008-04-17
JP2008108365 2008-04-17
JP2010508147A JP5299921B2 (ja) 2008-04-17 2009-03-06 ダイヤモンド半導体装置及びその製造方法
PCT/JP2009/054264 WO2009128301A1 (ja) 2008-04-17 2009-03-06 ダイヤモンド半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009128301A1 JPWO2009128301A1 (ja) 2011-08-04
JP5299921B2 true JP5299921B2 (ja) 2013-09-25

Family

ID=41199001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010508147A Expired - Fee Related JP5299921B2 (ja) 2008-04-17 2009-03-06 ダイヤモンド半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US8624263B2 (ja)
JP (1) JP5299921B2 (ja)
WO (1) WO2009128301A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201342423A (zh) * 2012-04-13 2013-10-16 Nation Chiao Tung University 散熱基板與其製作方法
JP5967572B2 (ja) * 2012-08-17 2016-08-10 国立研究開発法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法
CN105047537A (zh) * 2015-07-22 2015-11-11 芜湖德豪润达光电科技有限公司 一种不连续外延层的制备方法
JP6124373B2 (ja) * 2015-12-25 2017-05-10 国立研究開発法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法
JP6699015B2 (ja) * 2016-02-29 2020-05-27 信越化学工業株式会社 ダイヤモンド基板の製造方法
JP6679022B2 (ja) * 2016-02-29 2020-04-15 信越化学工業株式会社 ダイヤモンド基板の製造方法
JP6817917B2 (ja) 2017-09-07 2021-01-20 株式会社東芝 ダイヤモンド半導体素子

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003106743A1 (ja) * 2002-06-01 2003-12-24 住友電気工業株式会社 ｎ型半導体ダイヤモンド製造方法及び半導体ダイヤモンド

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08180067A (ja) * 1994-12-26 1996-07-12 Nec Corp データベースレコード圧縮システム
JP3051912B2 (ja) 1996-09-03 2000-06-12 科学技術庁無機材質研究所長 リンドープダイヤモンドの合成法
JP4769428B2 (ja) 2004-05-25 2011-09-07 厚仁 澤邊 ダイヤモンド膜成長基板の形成方法
US20080193366A1 (en) * 2005-02-03 2008-08-14 National Institue Of Advanced Industrial Science And Technology Film of N Type (100) Oriented Single Crystal Diamond Semiconductor Doped with Phosphorous Atoms, and a Method of Producing the Same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003106743A1 (ja) * 2002-06-01 2003-12-24 住友電気工業株式会社 ｎ型半導体ダイヤモンド製造方法及び半導体ダイヤモンド

Also Published As

Publication number Publication date
US8624263B2 (en) 2014-01-07
JPWO2009128301A1 (ja) 2011-08-04
US20110037076A1 (en) 2011-02-17
WO2009128301A1 (ja) 2009-10-22

Similar Documents

Publication Publication Date Title
JP5299921B2 (ja) ダイヤモンド半導体装置及びその製造方法
JP4218639B2 (ja) ｎ型半導体ダイヤモンド製造方法及び半導体ダイヤモンド
JP3650727B2 (ja) 炭化珪素製造方法
JP5967572B2 (ja) ダイヤモンド半導体装置及びその製造方法
KR101643758B1 (ko) 분자빔 에피탁시 방법을 이용한 카본 절연층 제조방법 및 이를 이용한 전계효과 트랜지스터 제조방법
CN109727846B (zh) 大面积制备金属相与半导体相接触的二维碲化钼面内异质结的方法及应用
EP2413348B1 (en) Semiconductor substrate, semiconductor device, and method of producing semiconductor substrate
CN105789029B (zh) 晶体管、晶体管制造方法以及衬底
JP5846458B2 (ja) ダイヤモンド半導体装置及びその製造方法
EP2226413B1 (en) Method for manufacturing diamond monocrystal having a thin film, and diamond monocrystal having a thin film.
JP2012501545A (ja) ３次元マルチゲートｍｏｓｆｅｔの製造に有用であるバルクシリコンウェハー製品
JP5742712B2 (ja) 炭化珪素半導体装置の製造方法
JP2008004726A (ja) 半導体素子およびその製造方法
US20140308782A1 (en) Self-limiting selective epitaxy process for preventing merger of semiconductor fins
WO2004061167A1 (ja) 低抵抗ｎ型半導体ダイヤモンドおよびその製造方法
JP2004189541A (ja) ＺｎＯ系ｐ型半導体結晶、それを用いた半導体複合体、それを用いた発光素子およびその製造方法
JP2004343133A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
KR20130113308A (ko) 실리콘 에피택셜 웨이퍼 및 그 제조방법
JP2011023502A (ja) 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法
JP6124373B2 (ja) ダイヤモンド半導体装置及びその製造方法
US10312133B2 (en) Method of manufacturing silicon on insulator substrate
JP5028879B2 (ja) 薄膜付きダイヤモンド単結晶の製造方法、及び薄膜付きダイヤモンド単結晶
JP2004331446A (ja) 低抵抗ｎ型半導体ダイヤモンド
JP2009081155A (ja) 炭化珪素半導体素子の製造方法
JP2008130725A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130611

R150 Certificate of patent or registration of utility model

Ref document number: 5299921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees