JP4002955B2 - ダイヤモンド半導体デバイスの製造方法 - Google Patents

ダイヤモンド半導体デバイスの製造方法 Download PDF

Info

Publication number
JP4002955B2
JP4002955B2 JP17472299A JP17472299A JP4002955B2 JP 4002955 B2 JP4002955 B2 JP 4002955B2 JP 17472299 A JP17472299 A JP 17472299A JP 17472299 A JP17472299 A JP 17472299A JP 4002955 B2 JP4002955 B2 JP 4002955B2
Authority
JP
Japan
Prior art keywords
diamond semiconductor
diamond
semiconductor device
junction
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17472299A
Other languages
English (en)
Other versions
JP2001007348A (ja
Inventor
寿浩 安藤
美香 蒲生
勲 坂口
洋一郎 佐藤
栄治 野洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
National Institute for Materials Science
National Institute of Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
National Institute for Materials Science
National Institute of Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, National Institute for Materials Science, National Institute of Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to JP17472299A priority Critical patent/JP4002955B2/ja
Priority to TW89112165A priority patent/TW466777B/zh
Priority to PCT/JP2000/004064 priority patent/WO2000079603A1/ja
Publication of JP2001007348A publication Critical patent/JP2001007348A/ja
Application granted granted Critical
Publication of JP4002955B2 publication Critical patent/JP4002955B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02376Carbon, e.g. diamond-like carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/02444Carbon, e.g. diamond-like carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02527Carbon, e.g. diamond-like carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041Making n- or p-doped regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602Diamond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66015Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は高温や放射線下で動作する半導体デバイスに利用し、特に高温で整流作用するpn接合を形成したダイヤモンド半導体デバイスの製造方法に関する。
【0002】
【従来の技術】
ダイヤモンド半導体は5.5eVという広いバンドギャップを持つ極めて特殊な半導体結晶であり、このバンドギャップが広いことから、シリコンデバイスにみられるような熱による半導体特性の変化が少ないため、かなりの高温で動作するデバイス作製が可能である。
【0003】
従来、適当なドナー原子が見いだされていないことから良質のn型のダイヤモンド半導体を得るのが困難であり、したがって、その応用に限界があり、とくにpn接合を用いた実用デバイスは作製できなかった。
p型ダイヤモンド半導体に関しては非常に高品質なダイヤモンド半導体薄膜が得られている。その代表的な特性である正孔移動度は1500cm2 -1-1程度のものが再現性よく得られており、高速、大電流デバイスの作製に十分なものである。
【0004】
最近、このダイヤモンド半導体の応用に関する最大の解決課題となっていたn型ダイヤモンド半導体の合成が本発明者らにより提案されている(特願平11−124682号)。
この提案では、マイクロ波プラズマCVDにおいてイオウ化合物、代表的には硫化水素を添加することによってダイヤモンド半導体結晶中にイオウ原子をドナーとして導入し、これにより良質なn型ダイヤモンド半導体が得られている。
その代表的な特性である電子移動度は約600cm2 -1-1であり、活性化エネルギー(不純物レベル)は0.38eV程度である。現在のところp型ダイヤモンド半導体のものには及ばないが十分にデバイスに適応することができる。
【0005】
【発明が解決しようとする課題】
しかしながら、未だ良好なpn接合を形成したダイヤモンド半導体デバイスは得られていない。
そこで、この発明は高温であっても整流可能なpn接合を形成したダイヤモンド半導体デバイスの製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明のダイヤモンド半導体デバイスの製造方法は、揮発性炭化水素とドーパントガスと水素とからなる混合ガスのドーパントガスとしてイオウ化合物を用い、イオウ化合物の濃度を1〜2000ppmの範囲、混合ガス中の揮発性炭化水素の濃度を0.1〜5%の範囲、マイクロ波プラズマCVD中の基板温度を700〜1100℃の温度範囲として、絶縁体ダイヤモンド(100)面基板上に形成したホウ素ドープによるp型ダイヤモンド半導体層上に、イオウドープによるn型ダイヤモンド半導体層を形成することを特徴とする。
【0009】
上記の構成により、この発明のダイヤモンド半導体デバイスの製造方法では、ドナー原子となるイオウをドープした良質のn型ダイヤモンド半導体を元にpn接合を形成しているので、良質かつ急峻なpn接合デバイスが製造できる。
【0010】
【発明の実施の形態】
以下、図1〜図7に基づき、この発明による好適な実施の形態を説明する。
図1(a)〜(c)は本発明法によるpn接合を形成したダイヤモンド半導体デバイスの概略断面図である。
図1(a)を参照すると、この発明により製造したダイヤモンド半導体デバイス10は、ホウ素ドープした高圧合成ダイヤモンド又は天然のIIb型ダイヤモンドから形成されたp型ダイヤモンド半導体結晶2上に、例えばプラズマCVD法によってドナー原子となるイオウをドープしたn型ダイヤモンド半導体結晶層4を成長させてpn接合6を形成したものである。
【0011】
ホウ素ドープした高圧合成ダイヤモンドは、例えば50kbar、1500℃以上の超高圧高温法により作製可能であり、また天然に産出するIIb型と呼ばれるダイヤモンド結晶はホウ素を含み、p型のダイヤモンド半導体である。
【0012】
図1(b)に示すダイヤモンド半導体デバイス20は、通常の合成ダイヤモンド又は天然ダイヤモンドから形成した絶縁体ダイヤモンド基板3上に、例えばプラズマCVD法で形成されたホウ素ドープしたp型ダイヤモンド半導体結晶層5と、この上に例えばプラズマCVD法によってイオウドープしたn型ダイヤモンド半導体結晶層7を成長させてpn接合8を形成したものである。
図1(c)に示すダイヤモンド半導体デバイス30は、図1(b)に示したダイヤモンド半導体デバイス20の導電型を逆にして形成されたものである。
【0013】
p型ダイヤモンド半導体結晶層5は厚さが1μm程度であるが、1nm程度以上であればよい。またドープされたホウ素濃度は1013cm-3以上であればよく、上限は1021cm-3程度である。
ホウ素ドープした高圧合成ダイヤモンド又は天然のIIb型ダイヤモンドで形成されたp型ダイヤモンド半導体結晶では厚さが500μm程度であるが、形成可能な厚さでもよい。またホウ素濃度はp型ダイヤモンド半導体を呈すればよく、1013cm-3以上であればよい。
【0014】
また、n型ダイヤモンド半導体結晶層4,7は厚さが1μm程度であるが、1nm程度以上であればよい。またドナーとしてドープされたイオウ濃度は1013cm-3以上であり、上限は1021cm-3程度である。
【0015】
図1(a)〜(c)中、11,13,21,23,31,33は電極を示す。これらの電極はダイヤモンド上にチタン(Ti)を蒸着し、そのチタンの酸化防止のため、さらにその上に金(Au)を蒸着して電極としたものである。
なお、図1(b)、(c)の電極23,33は絶縁体ダイヤモンド基板の裏面側(露出側)に形成されていてもよい。
【0016】
次に、この発明のダイヤモンド半導体デバイスの特性について説明する。
図2は図1(b)で示したダイヤモンド半導体デバイスにおける不純物の深さ方向の分析結果を示す図である。
ダイヤモンド半導体デバイス20を二次イオン質量分析法(以下、「SIMS」と記す。)で分析し、その深さ方向プロファイルは第一層の表面からイオウドープしたn型ダイヤモンド半導体結晶層7と、第二層のホウ素ドープしたp型ダイヤモンド半導体結晶層5と、図中矢印で示した範囲の絶縁体ダイヤモンド基板3とが図2に示されている。なお、図2中、a、bで示したプロファイルはバックグラウンドである。
【0017】
ダイヤモンドの場合、その結晶中を異種原子、例えばホウ素(B)、イオウ(S)などが極めて拡散しにくいという特徴を有しており、これがpn接合の形成には有利に働き、図2に示すように、界面の不純物濃度の変化が極めて急峻である。すなわち、p型ダイヤモンド半導体結晶層とn型ダイヤモンド半導体結晶層とが原子オーダーで切り替わってpn接合が形成されている。
したがって、本発明のダイヤモンド半導体デバイスで形成されたpn接合は、非常に良質かつ原子オーダーで急峻である。
【0018】
図3はこの発明に係るpn接合のダイオード特性を示す図である。
図3を参照すると、この発明のダイヤモンド半導体デバイスは順方向には電流が流れるが、逆方向には電流が流れない良好な整流特性を有している。また400℃、500℃という高温においても良好な整流特性を有する。
【0019】
図4は図3のデータを対数プロットした図である。図4に示すように、室温においては6桁程度の整流特性が得られ、500℃においても3桁程度の整流特性が得られている。
したがって、この発明に係るホウ素ドープによるp型ダイヤモンド半導体とイオウドープによるn型ダイヤモンド半導体とのpn接合を備えるダイオードは、高温においても整流作用を有する。
【0020】
なお、図1に示した実施形態ではpn接合の例を示したが、これに限らず、例えばpnp接合、npn接合も可能であり、またダイヤモンド絶縁体層を挟んだ接合にしてもよい。
【0021】
次に、この発明のダイヤモンド半導体デバイス製造方法について説明する。この発明のダイヤモンド半導体デバイスは気相合成法により製造可能である。気相合成法としては、原料ガスを活性化する方法に応じ、電気、熱及び光エネルギーの少なくともいずれを利用すればよいが、本実施形態では電気エネルギー及び熱エネルギーを利用したマイクロ波プラズマCVD法による例を示す。
【0022】
図5は上記実施形態で使用したマイクロ波プラズマCVD装置の概略構成図である。図5に示すように、マイクロ波プラズマCVD装置40は、例えば2.45GHzのマイクロ波発生装置41とアイソレータ及びパワーモニター43とチューナー45とを有し、マイクロ波が照射される反応管47と、この反応管47を真空排気する真空ポンプ(図示しない)と、反応管47に原料ガスである混合ガス又はパージ用ガスを切り換えて供給するガス供給ライン49と、複数の光学窓51,51と、反応管内に設けられた基板ホルダー53と、この基板ホルダー53上に設置された絶縁体ダイヤモンド基板55を加熱又は冷却する温度制御システム57とを備え、基板上にガスが供給されてマイクロ波プラズマ59が発生するようになっている。なお、基板温度は光高温計でモニターしている。
【0023】
次に、n型ダイヤモンド半導体結晶の成長条件の一例を図6に示す。
図6を参照して、本実施形態ではアルカン、アルケン等の揮発性炭化水素/イオウ化合物/水素の混合ガスを原料ガスとして使用する。
炭化水素はダイヤモンドの構成元素である炭素のソースとして、イオウ化合物はドナー原子のソースとして、また水素はキャリアガスとして使用している。
【0024】
イオウ化合物としては、例えば硫化水素(H2 S)、二硫化炭素(CS2 )等の無機イオウ化合物、低級アルキルメルカプタン等の有機イオウ化合物が挙げられるが、硫化水素が最も好ましい。したがって、混合ガスとしてはメタン/硫化水素/水素を使用するのが好ましい。
【0025】
混合ガス中の揮発性炭化水素の濃度は0.1%〜5%、好ましくは0.5%〜3.0%で使用するのがよい。
混合ガス中のイオウ化合物の濃度は1ppm〜2000ppm、好ましくは5ppm〜200ppmで使用するのがよい。
【0026】
本実施形態ではメタン濃度1%、硫化水素10〜100ppmである。硫化水素の濃度が増加するとキャリア濃度が増加するが、この範囲では移動度は硫化水素の添加量が50ppmで最大となるところから50ppmが最も好ましい。
【0027】
全ガス流量は、装置の規模、例えば反応管部の体積、供給ガス流量及び排気量等によるが、本実施形態では200ml/minである。
ガス流量は各ガス種に対応したマスフローコントローラで制御するが、硫化水素の添加量は、例えば100ppm硫化水素/水素の混合ガスボンベを用い、キャリア水素で希釈してマスフローコントローラで流量制御して所定の添加量の割合に制御している。
【0028】
本実施形態では100ppm硫化水素/水素の混合ガスボンベを使用する。硫化水素濃度を50ppmに設定しているので、全流量が200ml/minの場合、キャリア水素ガスを100ml/minとして100ppm硫化水素/水素の混合ガスボンベから100ml/minを流すと、全体で硫化水素濃度が50ppmに設定できる。
【0029】
マイクロ波プラズマCVDでは気圧がだいたい30〜60Torr内であり、本実施形態では40Torrとした。マイクロ波放電では比較的高い圧力でグロー放電を維持する。
ダイヤモンドを析出する基板の温度は700℃〜1100℃とするが、本実施形態では830℃である。
また絶縁体ダイヤモンド基板の(100)面にダイヤモンド半導体層をホモエピタキシャル成長させるが、(100)面に限らず、例えば(111)面や(110)面でもよい。
【0030】
次に、p型ダイヤモンド半導体結晶の成長条件の一例を図7に示す。
図7に示すように、本実施形態では混合ガスとしてCH4 /B2 6 /H2 を使用するのが好ましい。ホウ素化合物のジボラン(B2 6 )はアクセプター原子のソースとして使用している。
混合ガス中のCH4 は1.0%、B2 6 は0.1〜100ppm、B/C比は20〜20000ppmである。
【0031】
本実施形態では100ppmジボラン(B2 6 )/水素の混合ガスボンベを使用し、反応管に導入するジボラン濃度を50ppmに設定する。
全ガス流量は200〜500ml/minであるが、本実施形態ではn型ダイヤモンド半導体のプロセスと連続させるため全ガス流量を200ml/minにしている。
【0032】
成長圧力は40〜50Torrであるが、n型ダイヤモンド半導体のプロセスと連続させるため同じ圧力の40Torrに設定する。
基板温度は700℃〜950℃であるが、n型ダイヤモンド半導体のプロセスと連続させるため同じ温度の830℃である。
【0033】
次に、図1(b)に示した構造のダイヤモンド半導体デバイスの製造方法について説明する。
先ず、基板ホルダーに表面を洗浄処理した(100)絶縁体ダイヤモンド基板を設置して、ガス供給ラインから水素パージを数回繰り返し真空容器内の窒素や酸素を除去後、基板ホルダーを加熱しつつ基板表面温度が830℃となるように制御するとともに、40Torrに圧力制御する。なお、基板表面温度は例えば光高温計で測定する。
【0034】
次に、40Torrの圧力制御の下にマイクロ波放電させるとともに、ガス供給ラインでパージ用水素ガスと混合ガスとを切り換えて反応管に、メタン1%/ジボラン50ppm/水素の混合ガス200ml/minを導入すると、基板上方にプラズマが発生し、このプラズマ流が絶縁体ダイヤモンド基板に供給され、p型ダイヤモンド半導体結晶層がエピタキシャル成長する。
【0035】
所定の膜厚になったら、ガス供給ラインを切り換えて反応管にメタン1%/硫化水素50ppm/水素の混合ガス200ml/minを導入し、発生したプラズマ流が、成長したp型ダイヤモンド半導体層上に供給され、n型ダイヤモンド半導体層がエピタキシャル成長する。
【0036】
所定膜厚になったらガス供給ラインを水素パージに切り換えるとともにマイクロ波放電を停止し、基板加熱を停止又は冷却する。
最後に、室温に戻ったら、常圧復帰した反応管の基板ホルダーから、絶縁体ダイヤモンド基板上にp型ダイヤモンド半導体結晶層とn型ダイヤモンド半導体結晶層とが積層したダイヤモンド半導体デバイスを取り出し、電極を蒸着する。
【0037】
このようにして製造したダイヤモンド半導体デバイスでは、高品質のp型ダイヤモンド半導体と最適なドナーとなるイオウをドープしたn型ダイヤモンド半導体とでpn接合を形成しているので、良質なpn接合デバイスができる。
したがって非常に良好な整流特性を有するpn接合ダイオードができる。
なおpn接合の製造方法について説明したが、これに限らず、形成するダイヤモンド半導体の導電型を代えることにより、pnp接合、npn接合も製造可能であり、ダイヤモンド絶縁体層を挟んだ接合も製造可能である。
【0038】
【発明の効果】
以上説明したように、この発明により製造したダイヤモンド半導体デバイスでは、良質かつ急峻なpn接合を有し非常に良好な整流作用を示すという効果を有する。
また、この発明のダイヤモンド半導体デバイス製造方法では、ドナー原子となるイオウをドープした良質のn型ダイヤモンド半導体を元にpn接合を形成しているので、良質かつ急峻なpn接合デバイスを製造することができるという効果を有する。
したがって、高温下でも動作可能なpn接合デバイスの製作が可能になる。
【図面の簡単な説明】
【図1】この発明に係るpn接合を形成したダイヤモンド半導体デバイスの概略断面図であり、(a)はp型ダイヤモンド半導体結晶上にn型ダイヤモンド半導体結晶層を成長させて形成したダイヤモンド半導体デバイス、(b)は絶縁体ダイヤモンド基板上にp型ダイヤモンド半導体結晶層とn型ダイヤモンド半導体結晶層とを積層させて形成したダイヤモンド半導体デバイス、(c)は(b)と逆導電型に形成したダイヤモンド半導体デバイスを示す図である。
【図2】図1(b)で示したダイヤモンド半導体デバイスにおける不純物の深さ方向分析結果を示す図である。
【図3】この発明に係るpn接合のダイオード特性を示す図である。
【図4】図3のデータを対数プロットした図である。
【図5】本実施形態で使用したマイクロ波プラズマCVD装置の概略構成図である。
【図6】本発明に係るn型ダイヤモンド半導体結晶の成長条件の一例を示す図である。
【図7】本発明に係るp型ダイヤモンド半導体結晶の成長条件の一例を示す図である。
【符号の説明】
2 p型ダイヤモンド半導体結晶
4,7 n型ダイヤモンド半導体結晶層
6,8,12 pn接合
5 p型ダイヤモンド半導体結晶層
10,20,30 ダイヤモンド半導体デバイス
11,13,21,23,31,33 電極
40 マイクロ波プラズマCVD装置
41 マイクロ波発生装置
45 チューナー
47 反応管
49 ガス供給ライン
51 光学窓
53 基板ホルダー
55 絶縁体ダイヤモンド基板
57 温度制御システム
59 マイクロ波プラズマ

Claims (1)

  1. 揮発性炭化水素とドーパントガスと水素とからなる混合ガスのドーパントガスとしてイオウ化合物を用い、イオウ化合物の濃度を1〜2000ppmの範囲、混合ガス中の揮発性炭化水素の濃度を0.1〜5%の範囲、マイクロ波プラズマCVD中の基板温度を700〜1100℃の温度範囲として、絶縁体ダイヤモンド(100)面基板上に形成したホウ素ドープによるp型ダイヤモンド半導体層上に、イオウドープによるn型ダイヤモンド半導体層を形成することを特徴とする、ダイヤモンド半導体デバイスの製造方法。
JP17472299A 1999-06-21 1999-06-21 ダイヤモンド半導体デバイスの製造方法 Expired - Lifetime JP4002955B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP17472299A JP4002955B2 (ja) 1999-06-21 1999-06-21 ダイヤモンド半導体デバイスの製造方法
TW89112165A TW466777B (en) 1999-06-21 2000-06-21 Diamond semiconductor device and manufacture of the same
PCT/JP2000/004064 WO2000079603A1 (fr) 1999-06-21 2000-06-21 Dispositif a semi-conducteur en diamant et son procede de production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17472299A JP4002955B2 (ja) 1999-06-21 1999-06-21 ダイヤモンド半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2001007348A JP2001007348A (ja) 2001-01-12
JP4002955B2 true JP4002955B2 (ja) 2007-11-07

Family

ID=15983519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17472299A Expired - Lifetime JP4002955B2 (ja) 1999-06-21 1999-06-21 ダイヤモンド半導体デバイスの製造方法

Country Status (3)

Country Link
JP (1) JP4002955B2 (ja)
TW (1) TW466777B (ja)
WO (1) WO2000079603A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003242456A1 (en) 2002-06-18 2003-12-31 Sumitomo Electric Industries, Ltd. N-type semiconductor diamond producing method and semiconductor diamond
CZ301473B6 (cs) * 2006-04-03 2010-03-17 Polovodice, A. S. Polovodicová soucástka pro usmernení strídavého proudu velkého výkonu
JP5119553B2 (ja) * 2008-07-24 2013-01-16 独立行政法人産業技術総合研究所 ダイヤモンド半導体素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3818719C2 (de) * 1987-06-02 2000-03-23 Sumitomo Electric Industries Halbleitender Diamant vom n-Typ und Verfahren zu dessen Herstellung
JP4071833B2 (ja) * 1993-09-10 2008-04-02 住友電気工業株式会社 ダイヤモンド半導体デバイス

Also Published As

Publication number Publication date
JP2001007348A (ja) 2001-01-12
TW466777B (en) 2001-12-01
WO2000079603A1 (fr) 2000-12-28

Similar Documents

Publication Publication Date Title
JP5081373B2 (ja) 低不純物炭化ケイ素ウェーハの作製方法
Gildenblat et al. The electrical properties and device applications of homoepitaxial and polycrystalline diamond films
CA1327935C (en) Growth of beta-sic thin films and semiconductor devices fabricated thereon
Grot et al. The effect of surface treatment on the electrical properties of metal contacts to boron-doped homoepitaxial diamond film
CN102592976B (zh) P型重掺杂碳化硅薄膜外延制备方法
CN109920857A (zh) 一种肖特基二极管及其制备方法
JP4224253B2 (ja) 半導体装置及びその製造方法
Green et al. High‐quality homoepitaxial silicon films deposited by rapid thermal chemical vapor deposition
US5895938A (en) Semiconductor device using semiconductor BCN compounds
CN110565066B (zh) 一种共掺杂金刚石及制备方法与半导体材料、装置
JP3590883B2 (ja) 紫外線発光デバイス及びその製造方法
US20220336589A1 (en) Contact structures for n-type diamond
JP3769642B2 (ja) n型半導体ダイヤモンド及びその製造方法
US5099296A (en) Thin film transistor
JP4002955B2 (ja) ダイヤモンド半導体デバイスの製造方法
TWI302342B (ja)
US3765960A (en) Method for minimizing autodoping in epitaxial deposition
JPH0513342A (ja) 半導体ダイヤモンド
Pande et al. Low temperature plasma‐enhanced epitaxy of GaAs
JPH05299355A (ja) ホウ素ドープダイヤモンド膜の製造方法
Green et al. High gain Si Ge heterojunction bipolar transistors grown by rapid thermal chemical vapor deposition
KR102474331B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
Rodrigues Analysis of the current-transport mechanism across a CVD diamond/silicon interface
JP4789035B2 (ja) n型ダイヤモンドを用いた半導体デバイス
Tavares et al. {111}-oriented diamond films and p/n junctions grown on B-doped type Ib substrates

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20031210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070720

R150 Certificate of patent or registration of utility model

Ref document number: 4002955

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term