CN101350333A - GaN衬底、带外延层的衬底、半导体器件及GaN衬底制造方法 - Google Patents
GaN衬底、带外延层的衬底、半导体器件及GaN衬底制造方法 Download PDFInfo
- Publication number
- CN101350333A CN101350333A CNA2008101302342A CN200810130234A CN101350333A CN 101350333 A CN101350333 A CN 101350333A CN A2008101302342 A CNA2008101302342 A CN A2008101302342A CN 200810130234 A CN200810130234 A CN 200810130234A CN 101350333 A CN101350333 A CN 101350333A
- Authority
- CN
- China
- Prior art keywords
- substrate
- gan
- gan substrate
- angle
- base substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
GaN衬底、带外延层的衬底、半导体器件及GaN衬底制造方法。提供一种具有两英寸或更大的大直径的GaN衬底、具有在GaN衬底上形成的外延层的衬底、半导体器件以及制造该GaN衬底的方法,通过该GaN衬底,可以在工业上以低成本得到半导体器件,如具有改进性能如发光效率、工作寿命等的发光元件。GaN衬底具有主表面,并包括低缺陷晶体区和邻近于低缺陷晶体区的缺陷集中区。低缺陷晶体区和缺陷集中区从主表面延伸到位于主表面的反向侧的后表面。面方向[0001]相对于该主表面的法线矢量在偏斜角方向上倾斜。
Description
技术领域
本发明涉及一种GaN衬底、具有外延层的衬底、半导体器件以及制造GaN衬底的方法,更具体地说,涉及一种GaN衬底、具有外延层的衬底、半导体器件以及制造能够利用半极性面的GaN衬底的方法。
背景技术
通常,基于GaN的激光二极管(LD)和基于GaN的发光二极管(LED)是公知的。基于GaN的LD和LED通过在蓝宝石衬底、SiC衬底或GaN衬底的(0001)面上沉积外延层来形成。由于上述GaN衬底的(0001)面例如是极性面,因此存在这样的问题,即在具有500nm或更高的发光波长的长波区中,LED的发光效率降低。
为了解决以上问题,据报道,通过在GaN晶体中的半极性晶面如(11-22)面而不是常规(0001)面上形成量子阱结构,提高了上述长波区中的发光效率(参考“News Release:Succeeded in LED development onsemipolar-plane bulk GaN substrate”),[online],June 30,2006,KyotoUniversity [retrieved June,1,2007],Internet(http://www.kyoto-u.ac.jp/notice/05_news/documents/060630_1.htm)(非专利文献1))。此外,还提出一种制造GaN衬底的方法,其中这种半极性晶面暴露于主表面(参考日本专利特开(Laying-Open)号2005-298319(专利文献1)。
此外,为了提高发光元件如基于GaN的LED的工作寿命和性能,提出在GaN晶体中形成聚集诸如位错的缺陷的缺陷集中区,以减小缺陷集中区周围的区域的缺陷密度(参考日本专利特开号2003-183100(专利文献2))。
根据上述非专利文献1公开的LED,使用自然形成为微晶面(microfacet)的半极性晶面,并且该晶面被固定到(11-20)面且其尺寸小。但是,考虑到LED和LD的有效制造,优选利用具有2英寸或更大直径的GaN衬底制造LED等,在该GaN衬底中,半极性晶面暴露于主表面(即,预定平面方向(例如,[0001]方向)以预定角度在预定方向上倾斜,即,相对于主表面的法线矢量,具有偏斜角(off angle))。此外,当该平面方向相对于主表面的法线矢量的倾斜角的值被调整时(即,当暴露于衬底的主表面的晶面改变时),认为可以提高LED和LD的性能。因此,当使用其中形成上述缺陷集中区及其它区域的缺陷密度减小的GaN衬底,以及如上所述调整平面方向相对于主表面的法线矢量的倾斜角的值时,认为可以提高LED和LD的性能。
发明内容
本发明的目的是提供一种具有2英寸或更大的大直径的GaN衬底,以在工业上以低成本提供半导体器件如具有提高的性能如发光效率、工作寿命等的发光元件,在GaN衬底的主表面上形成有外延层的衬底,半导体器件,以及制造该GaN衬底的方法。
本发明人基于上述专利文献1和专利文献2所示的GaN衬底的制造方法,制造出具有各种偏斜角的GaN衬底,在该GaN衬底中形成了缺陷集中区并且在除缺陷集中区以外的区域中缺陷密度减小,并且通过在GaN衬底的主表面上形成外延层制成原型LED,并检查其性能。结果,当面方向[0001]相对于主表面的法线矢量,在一个面方向(一个偏斜角方向(off-angle direction))上倾斜时,暴露于GaN衬底表面的晶面可以是半极性面。此外,当面方向[0001]在另一面方向(另一偏斜角方向)上进一步倾斜时,发现GaN衬底的主表面中的波长分布的变化可以得到控制(减小)。即,根据本发明的GaN衬底具有主表面并包括低缺陷晶体区和邻近于该低缺陷晶体区的缺陷集中区。该低缺陷晶体区和缺陷集中区从主表面延伸到位于主表面的反向侧的后表面。面方向[0001]相对于主表面的法线矢量,在偏斜角方向上倾斜。
因此,当面方向(密勒指数)[0001]在第一偏斜角方向上倾斜时,具有低缺陷晶体区的GaN衬底的主表面变为半极性面,并且在该主表面上可以形成外延层。因此,与通过在GaN衬底的(0001)面的极性面上形成外延层来制造诸如LED的发光元件的情况相比较,诸如工作寿命的性能可以得到提高,具有包含于500nm或更大长波区的发光波长的发光元件的发光效率得到提高,并且由于施加电流量变化而引起的波长偏移量可以减小。结果,当利用上述GaN衬底时,可以稳定地制造具有优异性能的半导体器件如发光元件。
根据本发明的具有外延层的衬底具有上述GaN衬底和在该GaN衬底的主表面上形成的外延生长层。利用该结构,由于在GaN衬底的半极性面上形成外延生长层,因此可以提供一种具有外延层的衬底,其允许稳定地制造诸如发光元件的半导体器件,在该发光元件中,发光波长包含在具有500nm或更大的发光波长的长波区中,诸如工作寿命的性能得到提高,并且发光效率得到提高。
根据本发明的半导体器件使用具有外延层的衬底。在此情况下,可以提供诸如发光元件的半导体器件,在该发光元件中,发光波长包含在500nm或更大的长波区中,诸如工作寿命的性能得到提高、发光效率得到提高,并且由于施加电流量而引起的波长偏移量减小。
根据本发明的制造GaN衬底的方法包括以下步骤。即,制备基底衬底,在该基底衬底中,基准面方向相对于主表面的法线矢量,在该基底衬底的倾斜方向上倾斜。在该基底衬底的主表面上形成具有图案的掩模层。在其上形成掩模层的基底衬底的主表面上生长GaN晶体层。通过从该GaN晶体层上去除该基底衬底,提供包含GaN晶体层的GaN衬底。该GaN衬底具有主表面,并且其面方向[0001]相对于主表面的法线矢量在偏斜角方向上倾斜。当基底衬底中的基底衬底的倾斜方向上的基准面方向的倾斜角变化时,该GaN衬底中的偏斜角方向上的面方向[0001]的倾斜角可以被调整。因此,可以容易地提供根据本发明的GaN衬底,在该GaN衬底中,在掩模层上形成缺陷集中区并在缺陷集中区之间形成具有低缺陷密度的低缺陷晶体区。此外,可以容易地制造GaN衬底,在该GaN衬底中,通过在基底衬底的倾斜方向上改变基底衬底的基准面方向的倾斜角,可以任选地改变该GaN衬底的偏斜角方向上的倾斜角。
本发明提供一种GaN衬底、具有外延层的衬底、半导体器件以及制造该GaN衬底的方法,利用该GaN衬底可以稳定地制造半导体器件如具有提高的性能如工作寿命和在具有500nm或更大的发光波长的长波区中的提高的发光效率的发光元件。
从下面结合附图的本发明的详细说明,本发明的上述及其他目的、特点、方面和优点将变得更明显。
附图说明
图1是示出了根据本发明的GaN衬底的透视示意图。
图2是用于描述图1所示的GaN衬底的结构的放大示意图。
图3是用于描述图1所示的GaN衬底的结构的另一实施例的放大示意图。
图4是用于描述图1所示的GaN衬底的晶体结构的示意图。
图5是用于描述图4所示的GaN衬底的晶体结构的面方向和晶面的示意图。
图6是用于描述根据图1所示的本发明的GaN衬底的偏斜角方向上的倾斜角的示意图。
图7是用于描述图1所示的GaN衬底的制造方法的流程图。
图8是用于描述图7所示的流程图中的制备步骤的内容的流程图。
图9是示出了在基底衬底的主表面上形成的掩模层的掩模图案的俯视示意图。
图10是示出了在基底衬底的主表面上形成的掩模层的掩模图案的俯视示意图。
图11是示出了薄膜形成步骤(S20)中使用的薄膜形成设备的示意图。
图12是示出了使用根据图1所示的本发明GaN衬底的具有外延层的衬底的透视示意图。
图13是示出了使用根据本发明的GaN衬底的发光元件的剖面示意图。
图14是示出了待测量的GaN衬底的示意图。
图15是示出了实施例4中形成的激光二极管(LD)的结构的剖面示意图。
具体实施方式
下面将参考附图详细描述本发明的实施方案。在下面的附图中,相同的附图标记被分配给相同的或相应的部件,其描述将不再重复。
参考图1至6,将描述根据本发明的GaN衬底。
参考图1至6,在根据本发明的GaN衬底1中,特定的面方向(在此,面方向[0001]),相对于其主表面的法线矢量2(参考图1),在两个不同的方向(偏斜角方向)上倾斜。即,GaN衬底1具有其中面方向[0001]在一个面方向或两个不同的方向上倾斜的偏斜角。此外,如图2所示,根据本发明的GaN衬底1由缺陷集中区51和低缺陷晶体区52构成。在GaN衬底1中,形成相隔一定距离互相平行线性延伸的多个缺陷集中区51。在缺陷集中区51之间多个低缺陷晶体区52形成为在与缺陷集中区51的延伸方向相同的方向上延伸。形成为在厚度方向贯穿GaN衬底1的缺陷集中区51相对于GaN衬底1的主表面的交叉角θ3小于90°。这是因为形成GaN衬底1,使得缺陷集中区51的生长方向(在GaN衬底1的厚度方向上的缺陷集中区51的延伸方向)与GaN衬底1的面方向[0001]保持预定关系。
交叉角θ3是垂直于缺陷集中区51的延伸方向(由图2中的箭头53所示)的线和GaN衬底1的厚度方向上的缺陷集中区51的延伸方向之间形成的角度。
此外,GaN衬底1中的缺陷集中区51和低缺陷晶体区52的构造不局限于图2所示的构造,例如,它们可以是图3所示的构造。根据图3所示的GaN衬底1,多个缺陷集中区51以岛状分散在主表面上,并且低缺陷晶体区52形成在缺陷集中区51之间。为了不同地安置它,缺陷集中区51以分散的方式布置在低缺陷晶体区52中。因此,缺陷集中区51形成为从GaN衬底1的主表面延伸到后表面(在其厚度方向上贯穿GaN衬底1)。还在图3所示的GaN衬底1中,缺陷集中区51的延伸方向相对于GaN衬底1的主表面的交叉角θ4小于90°。交叉角θ4是在平行于GaN衬底1的厚度方向上的缺陷集中区51的延伸方向的线和GaN衬底1的主表面之间形成的角度当中的最小角。
如图4所示,GaN的晶体结构具有所谓的六边形晶体结构。在图4中,用多个晶胞示出GaN晶体结构,以便于理解GaN的六边形晶体结构的对称特性。参考图4,大的白球表示氮原子(N原子),小球表示镓原子(Ga原子)。在图4所示的晶体结构的底面中,Ga原子存在于中心,并且在该Ga原子周围其他Ga原子位于正六边形的顶点。将位于底面中心的Ga原子连接到其他周围的六个Ga原子的方向逆时针方向是[2-1-10]、[11-20]、[-12-10]、[-2110]、[-1-120]以及[1-210]。这些方向是GaN的Ga-Ga键的方向。因此,其中当从底面中的中心Ga原子观看时不存在Ga原子的方向是[1-100]等。在图4和5所示的晶体结构中,可以被认为是规则六角棱柱体的六边形晶体的上平面被称为c-面,规则六角棱柱体的侧壁平面被称为m-面。
在根据图1所示的本发明的GaN衬底1中,相对于法线矢量2,面方向[0001]倾斜到面方向[1-100]和面方向[11-20],该两个方向是两个不同的偏斜角方向(参考图1)。参考图6,将更详细地描述面方向[0001]相对于GaN衬底1的主表面的法线矢量2的倾斜状态。
首先,参考图6,假定由矢量AB所示的方向对应于GaN衬底的主表面的法线矢量2(参考图1)。然后,使GaN晶体由其中矢量AB与GaN衬底的面方向[0001]一致的条件倾斜,以便面方向[0001]朝向对应于面方向[1-100]的方向的矢量AE倾斜θ1的倾斜角。结果,GaN的面方向[0001]的方向变为由矢量AC所示的方向。然后,由矢量AC所示的方向上倾斜的GaN晶体结构进一步在对应于面方向[11-20]的矢量AF的方向上倾斜θ2的倾斜角。结果,该GaN晶体的面方向[0001]处于由图6中的矢量AD所示的方向。
因此,在根据本发明的GaN衬底1中,该晶体的面方向[0001]的方向,相对于由矢量AB所示的主表面的法线矢量2(参考图1),在由图6中的矢量AD所示的方向上倾斜(面方向[0001]相对于主表面的法线矢量2,在面方向[1-100]和面方向[11-20]上倾斜θ1和θ2的倾斜角)。
此外,在根据本发明的GaN衬底1中,晶体的面方向[0001]相对于由矢量AB所示的主表面的法线矢量2(参考图1),可以在图6中的矢量AC所示的方向上倾斜(面方向[0001]相对于主表面的法线矢量2,可以仅仅在面方向[1-100]上倾斜)。
因此,在根据本发明的GaN衬底1中,主表面是半极性面。当在这种GaN衬底1的主表面上外延生长GaN或InGaN层,并且形成发光元件作为半导体器件时,与通过在GaN的c-面上形成外延层来制造发光元件的情况相比较,防止在有源层中产生内部电场。结果,可以减少由于内部电场的产生而引起的提供给有源层的电子和正电的空穴之间的复合率降低由此导致低发光效率和由于施加电流的变化而引起的发光波长波动的问题。因此,该发光元件可以具有高发光效率和恒定的发光波长。
此外,在根据本发明的GaN衬底1中,优选由图2中的箭头53所示的缺陷集中区51的延伸方向和晶面方向[0001]的倾斜方向是这样的,即缺陷集中区51的延伸方向对应于[1-100]方向,以及晶面方向[0001]的倾斜方向对应于[11-20]方向。在此情况下,当在制造LD的时候在(1-100)面上提供解理(cleavage)时,相对的解理面互相平行,这在制造激光共振面时是优选的。
参考图7和8,将描述根据本发明的制造GaN衬底的方法。
参考图7和8,首先执行准备步骤(S10)。在准备步骤(S10)中,制备用作基底的基底衬底,以形成将成为GaN衬底的GaN外延层。更具体地说,如图8所示,在准备步骤(S10)中(参考图7),首先执行基底衬底制造步骤(S11)。在该基底衬底制造步骤(S11)中,制备其上可以外延生长GaN并且其中相对于其上将外延地生长GaN的主表面的法线矢量,特定面方向在两个不同的方向上倾斜(基底衬底的倾斜方向)的衬底。注意,该特定面方向相对于主表面的法线矢量的倾斜方向可以是一个方向。
该基底衬底可以由任意材料形成,只要可以在其表面上生长GaN。该基底衬底包括砷化镓(GaAs)衬底、蓝宝石衬底、氧化锌(ZnO)衬底、碳化硅(SiC)衬底以及GaN衬底。该基底衬底具有偏斜角,以便在之后将描述的薄膜形成步骤中,在将要形成的GaN外延层的面方向[0001]相对于其上形成GaN外延层的基底衬底主表面的法线矢量,在预定方向(两个偏斜角方向或一个偏斜角方向)上倾斜的同时,可以生长GaN外延层。更具体地说,在该基底衬底中,预定基准面方向相对于其上将要形成外延层的主表面的法线矢量,在预定方向上倾斜。通过制备其主表面是特定晶面(如在六边形晶体的情况下的c-面)的衬底,并且以相对于衬底的主表面在预定方向上倾斜的角度研磨该衬底的主表面,或以预定切割角从其中晶体的面方向相对于该主表面是已知的大块衬底上切割该基底衬底,可以提供这种衬底。
然后,如图8所示,执行掩模图案形成步骤(S12)。在该掩模图案形成步骤(S12)中,形成将用来在该基底衬底的主表面上形成缺陷集中区的掩模图案,在基底衬底的主表面上,将形成GaN外延层。更具体地说,形成具有图9或10所示图案的掩模层10。
首先,将描述图9所示的掩模图案。如图9所示,将形成在基底衬底的主表面上的掩模层10可以这样形成,即其每个具有W1的宽度的线图案以P的间距(pitch)彼此平行延伸。此时,例如,间距P可以是600μm,该线图案的宽度W1是50μm,并且该线图案之间的间隔W2(该线图案之间形成的沟槽-状开口11的宽度)可以是550μm。此外,该线图案的厚度例如可以是0.1μm。
此外,如图10所示,作为另一掩模图案实例,在该基底衬底的主表面上以岛状分散和布置掩模层10,其每个具有例如圆形平面构造。更具体地说,岛状的掩模层10的直径W可以是例如50μm,并且相邻掩模层10的中心之间的距离L可以是例如600μm。多个岛状的掩模层10以所谓的犬牙格形状布置,并且掩模层10可以这样布置,即相邻掩模层10的中心点之间的距离L形成正三角形的一个侧边。作为选择,多个岛状的掩模层10可以这样布置,即相邻掩模层10的中心点之间的距离L形成规则矩形的一个侧边。此外,掩模层10的平面图不局限于圆形,而是可以采取任意形状。
如图5所示,在其上形成有掩模层10的基底衬底上执行薄膜形成步骤(S20)。更具体地说,通过气相生长方法,在其上形成掩模层的基底衬底的主表面上形成GaN薄膜。该GaN薄膜的气相生长方法包括HVPE方法(氢化物气相处延)、升华方法、MOC方法(金属有机氯化物)以及MOCVD(金属有机物化学气相沉积)。在该薄膜形成步骤(S20)中,例如可以使用HVPE方法。参考图11,将描述使用HVPE方法的薄膜形成设备。
如图11所示,薄膜形成设备20包括反应管22、设置在反应管22中的Ga舟23、用于支撑反应管22中的基底衬底的基座24以及用于加热反应管22的内部的加热器26。在Ga舟23中布置Ga金属。布置用于提供用氢气、氮气或氩气稀释的氯化氢(HCl)气体到Ga舟23的导管27。此外,在基座24上面布置用于提供用氢气、氮气或氩气稀释的氨(NH3)气的导管28。在与反应管22的外圆周相对的位置布置用于加热反应管22的加热器26。在基座24上设置基底衬底5。如下所述,在基底衬底5上形成GaN晶体层3。
接下来,将描述通过图11所示的薄膜形成设备20制造GaN晶体层3的方法。首先,在图11所示的薄膜形成设备20的反应管22中的基座24上设置基底衬底5。然后,在基座24上面布置用作内部具有Ga金属的容器的Ga舟23。然后,在通过加热器26加热整个设备的同时,通过导管27将用氢气、氮气或氩气稀释的HCl气体提供给Ga舟23。结果,发生这样的反应,即2Ga+2HCl→2GaCl+H2。由该反应产生的GaCl气体被提供给基底衬底5。
同时,通过导管28在基座24附近提供用氢气、氮气或氩气稀释的NH3气体。然后,在基底衬底5附近发生这样的反应,即2GaCl+2NH3→2GaN+3H2。由该反应形成的GaN作为GaN晶体沉积在加热的基底衬底5的平面上。因此,在基底衬底5的平面上形成GaN晶体层3。此时,在基底衬底的平面上,在图9或10所示的掩模层10上形成GaN晶体层。结果,GaN晶体层3的位错集中在位于掩模层10上的部分,并且形成条纹-状缺陷集中区51(参考图2)。其间,由于缺陷集中在缺陷集中区51中,所以位于缺陷集中区51之间的低缺陷晶体区52的缺陷密度(位错密度)减小。
此外,由于基底衬底5具有所谓的偏斜角,所以形成的GaN晶体层3的预定面方向也相对于与基底衬底5的主表面相对的平面的法线矢量倾斜。此外,基于基底衬底的基准面方向的倾斜方向和倾斜角,可以改变该预定面方向相对于GaN晶体层3的法线矢量的倾斜方向和倾斜角。
如下所述,GaN晶体层3形成得足够厚以便它可以独自竖立,并且在去除基底衬底5之后处理。GaN晶体层3的厚度例如可以是10mm。
接下来,如图7所示,执行基底衬底去除步骤(S30)。在该基底衬底去除步骤(S30)中,从所形成的GaN晶体层3中去除基底衬底5。基底衬底5的去除方法包括诸如切割的机械方法、诸如蚀刻的化学方法以及诸如电解质蚀刻的电化学方法。结果,可以提供具有GaN晶体层3的GaN衬底。此外,在所提供的GaN衬底1(参考图1)中,面方向[0001]相对于其表面,在两个不同的偏斜角方向上倾斜,因为基底衬底的基准面方向在两个方向上倾斜。
然后,执行后处理步骤(S40)。在后处理步骤(S40)中,可以执行用于衬底平面的抛光步骤、用于将GaN衬底1切割为预定厚度的切割步骤等。
如图12所示,在如上所述制造的GaN衬底1的平面上形成GaN的外延层40,由此提供具有外延层的衬底(外延衬底41)。此外,利用外延衬底41,可以形成发光元件,如图13所示。参考图13,将描述使用根据本发明的GaN衬底的发光元件。
如图13所示,在作为半导体器件的发光元件30中,在GaN衬底1上形成n-型AlGaN中间层31。在n-型AlGaN中间层31上形成n-型GaN缓冲层32。在n-型GaN缓冲层32上形成发光层33。发光层33例如是InGaN/InGaN-MQW层(多量子阱层)。在发光层33上形成p-型AlGaN层34。在p-型AlGaN层34上形成p-型GaN缓冲层35。在GaN衬底1的后表面(其上形成n-型AlGaN中间层31的平面的相反面)上形成n-电极36。在p-型GaN缓冲层35上形成p-电极37。
因此,当利用根据本发明的GaN衬底1形成发光元件时,由于发光层33形成在GaN衬底1的所谓半极性面上,所以发光层33中的压电场减小。因此,与其中在GaN衬底的极性面上形成发光层的常规发光元件相比较,发光层中的发光效率得到提高,并且由施加的电流量变化而引起的发光波长的偏移量可以减小。
尽管有与以上描述部分重叠的部分,但是仍将继续描述本发明的实施方案。
如图2和3所示,根据本发明的GaN衬底1(参考图1)具有主表面,并包含低缺陷晶体区52和邻近于低缺陷晶体区52的缺陷集中区51。低缺陷晶体区52和缺陷集中区51从主表面延伸到主表面的反向侧上的后表面。面方向[0001]相对于主表面的法线矢量2,在偏斜角方向上倾斜。缺陷集中区51由在与低缺陷晶体区52几乎相同的方向上设置的单晶形成并在与所接触的低缺陷晶体区52的边界具有面缺陷,或者缺陷集中区51由多晶体形成并在与所接触的低缺陷晶体区52的边界具有晶粒边界,或者缺陷集中区51由多晶体形成并由其中c-轴相对于接触的低缺陷晶体区52被反转的晶体形成。此外,当通过垂直于缺陷集中区51的延伸方向53的平面切割晶体和观察晶体的剖面时可以看到,缺陷集中区51在与基底衬底的偏斜角几乎相同的方向上生长并延伸。
因此,当面方向[0001]在第一偏斜角方向上倾斜时,可以在半极性面上形成外延层40,该半极性面是具有低缺陷晶体区的GaN衬底1的主表面。因此,与通过在诸如GaN衬底的(0001)面的极性面上形成外延层来制造诸如LED的发光元件的情况相比较,可以提高诸如工作寿命的性能,可以提高具有包含于500nm或更大的长波区内的发光波长的发光元件的发光效率,并且可以减小由施加的电流量变化引起的发光波长的偏移量。结果,通过使用该GaN衬底,可以稳定地制造具有良好性能的半导体器件如发光元件。
在GaN衬底1中,其中面方向[0001]相对于主表面的法线矢量2倾斜的偏斜角方向可以是[1-100]方向或[11-20]方向。在此情况下,由于具有低缺陷晶体区的GaN衬底1的主表面是半极性面,因此在该发光元件(半导体器件)中,可以提高诸如工作寿命的性能,并且可以提高长波区中的发光效率。
在GaN衬底1中,[1-100]方向或[11-20]方向上的面方向相对于主表面的法线矢量2的倾斜角可以是2°至40°。此外,该倾斜角可以是5°至40°,更优选18°至40°,还更优选25°至40°。在此情况下,由于GaN衬底1的主表面是半极性面,所以在该发光元件(半导体器件)中,可以确定地提高长波区中的发光效率。
在GaN衬底1中,面方向[0001]可以相对于主表面的法线矢量2,在两个不同的偏斜角方向上倾斜。在此情况下,当面方向[0001]向第一偏斜角方向(例如,由图6中的矢量AE所示的方向6)倾斜时,在半极性面上,即,在具有低缺陷晶体区52的GaN衬底1的主表面上可以形成外延层40(参考图2和3)。因此,与通过在极性面如GaN衬底1的(0001)面上形成外延层40来制造发光元件如LED的情况相比较,可以提高诸如工作寿命的性能,在具有包含于500nm或更大的长波区的发光波长的发光元件中,可以提高发光效率,并且可以减小由于施加的电流量的变化而引起的发光波长偏移量。此外,当面方向[0001]进一步在第二偏斜角方向(例如,由图6中的矢量AF所示的方向)倾斜时,GaN衬底1的主表面上的偏斜角分布和面内波长分布的变化可以得到控制。此外,GaN衬底的后表面具有与主表面几乎相同的偏斜角。结果,主表面和后表面上形成的电极的接触性能得到提高,并且从工作开始的工作电压的增加量可以减小。结果,利用GaN衬底1,可以稳定地制造具有良好性能的半导体器件如发光元件。
如图6所示,其中面方向[0001]相对于GaN衬底1的主表面的法线矢量2倾斜的两个偏斜角方向可以是[1-100]方向和[11-20]方向。在此情况下,因为GaN衬底1的主表面是半极性面,所以在该发光元件(半导体器件)中,长波区中的发光效率得到提高,并且当在GaN衬底1的主表面上形成外延层40时产生的面内波长分布的变化可以确定地得到控制。
相对于GaN衬底1的主表面的法线矢量2,[1-100]方向上的倾斜角θ1和[11-20]方向上的倾斜角θ2之一(参考图6)可以是10°至40°,另一个倾斜角可以是0.02°至40°。此外,两个倾斜角之一可以是10°至40°,另一个倾斜角可以是0.02°至10°。在此情况下,因为GaN衬底1的主表面是半极性面时,所以在该发光元件(半导体器件)中,长波区中的发光效率得到提高,并且当在GaN衬底1的主表面上形成外延层40时产生的面内波长分布的变化可以确定地减小。
如图2所示,在GaN衬底1中,主表面上的缺陷集中区51可以互相平行线性地延伸,并且在缺陷集中区51之间可以形成低缺陷晶体区52。在此情况下,由于缺陷集中区51和低缺陷晶体区52交替地布置,所以低缺陷晶体区52的缺陷可以确定地集中在缺陷集中区51中。因此,低缺陷晶体区52的缺陷密度可以充分地减小。
如图3所示,在GaN衬底1中,可以相隔一定距离,以岛状分散和布置主表面的缺陷集中区51,并且可以形成低缺陷晶体区52围绕缺陷集中区51。在此情况下,由于缺陷集中区51被分散和布置在低缺陷晶体区52中,所以低缺陷晶体区52的缺陷可以确定地集中在缺陷集中区51中。因此,低缺陷晶体区52的缺陷密度可以充分地减小。
根据本发明具有外延层的衬底(外延衬底41)(参考图12)具有GaN衬底1,以及作为在GaN衬底1的主表面上形成的外延生长层的外延层40。因此,由于外延层40形成在GaN衬底1的半极性面上,所以可以提供这样的外延衬底,其允许稳定地制造半导体器件如具有包含于500nm或更大的长波区的发光波长以及具有改进的性能如工作寿命和改进的发光效率的发光元件。
根据本发明的半导体器件(发光元件)是利用外延衬底41制造的。在此情况下,可以提高半导体器件如具有包含于500nm或更大的长波区的发光波长的发光元件的性能如工作寿命,同时,提高发光效率,并且可以减小由于施加的电流量而引起的波长偏移量。
根据本发明的制造GaN衬底的方法包括以下步骤。即,执行制备基底衬底的步骤,其中基准面方向相对于主表面的法线矢量在基底衬底的倾斜方向上倾斜(基底衬底制造步骤(S11))。执行形成掩模层10的步骤,该掩模层10在基底衬底5的主表面上具有图案(掩模图案形成步骤(S12))。执行在其上形成掩模层10的基底衬底5的主表面上生长GaN晶体层3的步骤(薄膜形成步骤(S20))。通过从GaN晶体层3中去除基底衬底5,执行制造包含GaN晶体层3的GaN衬底1的步骤(基底衬底去除步骤(S30))。GaN衬底1具有主表面,并且其面方向[0001]相对于主表面的法线矢量2在偏斜角方向上倾斜。当在该基底衬底的倾斜方向上,基底衬底5的基准面方向的倾斜角改变时,可以调整偏斜角方向上的GaN衬底的面方向[0001]的倾斜角。因此,可以容易地提供根据本发明的GaN衬底1,其中在掩模层10上形成缺陷集中区51和在缺陷集中区51当中形成缺陷密度低的低缺陷晶体区52。此外,通过改变该基底衬底的倾斜方向上的基底衬底5的基准面方向的倾斜角,可以容易地制造GaN衬底1,在该GaN衬底1中可以任选地改变GaN衬底1的偏斜角方向上的倾斜角。
根据该GaN衬底的制造方法,基底衬底5可以是GaAs衬底并且基准面方向可以是[111]。基底衬底的倾斜方向可以是<1-10>方向或<11-2>方向。GaN衬底1的偏斜角方向可以是[11-20]方向或[1-100]方向。在此情况下,由于可以使用较容易得到的GaAs衬底作为基底衬底来制造根据本发明的GaN衬底1,因此可以减小GaN衬底的制造成本。
根据该GaN衬底的制造方法,基底衬底5可以是蓝宝石衬底,并且基准面方向可以是[0001]。该基底衬底的倾斜方向可以是[11-20]方向或[1-100]方向。GaN衬底1的偏斜角方向可以是[1-100]方向或[11-20]方向。在此情况下,由于可以使用较容易得到的蓝宝石衬底作为基底衬底5来制造根据本发明的GaN衬底1,因此可以减小GaN衬底1的制造成本。
根据该GaN衬底的制造方法,基底衬底5可以是ZnO衬底,并且基准面方向可以是[0001]。该基底衬底的倾斜方向可以是[1-100]方向或[11-20]方向。GaN衬底1的偏斜角方向可以是[1-100]方向或[11-20]方向。在此情况下,由于可以使用较容易得到的ZnO衬底作为基底衬底5来制造根据本发明的GaN衬底1,因此可以减小GaN衬底1的制造成本。
根据该GaN衬底的制造方法,基底衬底5可以是SiC衬底,并且基准面方向可以是[0001]。该基底衬底的倾斜方向可以是[1-100]方向或[11-20]方向。GaN衬底1的偏斜角方向可以是[1-100]方向或[11-20]方向。在此情况下,由于可以使用较容易得到的SiC衬底作为基底衬底5来制造根据本发明的GaN衬底1,因此可以减小GaN衬底1的制造成本。
根据该GaN衬底的制造方法,基底衬底5可以是基于GaN的衬底,并且基准面方向可以是[0001]。该基底衬底的倾斜方向可以是[1-100]方向或[11-20]方向。GaN衬底1的偏斜角方向可以是[1-100]方向或[11-20]方向。在此情况下,作为其上形成将是GaN衬底1的GaN晶体层3的基底衬底5,该衬底由GaN的相同材料形成,GaN晶体层3的膜质量可以得到提高,并且GaN衬底1的膜质量是良好的。
根据该GaN衬底的制造方法,在该基底衬底的倾斜方向上,基底衬底5的倾斜角可以是2°至40°。在此情况下,偏斜角方向上待形成的GaN衬底1的倾斜角可以调整为2°至40°。
根据该GaN衬底的制造方法,在制备基底衬底5的步骤(基底衬底制造步骤(S11))中,基准面方向可以相对于主表面的法线矢量,在基底衬底的两个不同的倾斜方向上倾斜。在GaN衬底1中,面方向[0001]可以相对于主表面的法线矢量2,在两个不同的偏斜角方向上倾斜。基底衬底5朝向该基底衬底的两个方向可以互相垂直。此外,GaN衬底1的两个偏斜角方向可以互相垂直。在此情况下,可以容易地提供根据本发明的GaN衬底1,其中面方向[0001]相对于主表面的法线矢量2,在两个不同的偏斜角方向上倾斜。
根据该GaN衬底的制造方法,基底衬底5可以是GaAs衬底,并且基准面方向可以是[111]。该基底衬底的两个倾斜方向可以是<1-10>方向和<11-2>方向。GaN衬底1的两个偏斜角方向可以是[11-20]方向和[1-100]方向。在此情况下,由于可以使用较容易得到的GaAs衬底作为基底衬底5来制造根据本发明的GaN衬底1,因此可以减小GaN衬底1的制造成本。
根据该GaN衬底的制造方法,基底衬底5可以是蓝宝石衬底,并且基准面方向可以是[0001]。该基底衬底的两个倾斜方向可以是[11-20]方向和[1-100]方向。GaN衬底1的两个偏斜角方向可以是[1-100]方向和[11-20]方向。在此情况下,由于可以使用较容易得到的蓝宝石衬底作为基底衬底5来制造根据本发明的GaN衬底1,因此可以减小GaN衬底1的制造成本。
根据该GaN衬底的制造方法,基底衬底5可以是ZnO衬底,并且基准面方向可以是[0001]。该基底衬底的两个倾斜方向可以是[1-100]方向和[11-20]方向。GaN衬底1的两个偏斜角方向可以是[1-100]方向和[11-20]方向。在此情况下,由于可以使用较容易得到的ZnO衬底作为基底衬底5来制造根据本发明的GaN衬底1,因此可以减小GaN衬底1的制造成本。
根据该GaN衬底的制造方法,基底衬底5可以是SiC衬底,并且基准面方向可以是[0001]。该基底衬底的两个倾斜方向可以是[1-100]方向和[11-20]方向。GaN衬底1的两个偏斜角方向可以是[1-100]方向和[11-20]方向。在此情况下,由于可以使用较容易得到的SiC衬底作为基底衬底5来制造根据本发明的GaN衬底1,因此可以减小GaN衬底1的制造成本。
根据该GaN衬底的制造方法,基底衬底5可以是基于GaN的衬底,并且基准面方向可以是[0001]。该基底衬底的两个倾斜方向可以是[1-100]方向和[11-20]方向。GaN衬底1的两个偏斜角方向可以是[1-100]方向和[11-20]方向。在此情况下,由于作为其上形成将是GaN衬底1的GaN晶体层的基底衬底,该衬底由GaN的相同的材料形成,因此可以提高GaN晶体层3的膜质量,并且GaN衬底1的膜质量是良好的。
根据该GaN衬底的制造方法,在该基底衬底的倾斜方向上,基底衬底5的两个倾斜角之一可以是10°至40°,并且另一个倾斜角可以是0.02°至40°。在此情况下,偏斜角方向上待形成的GaN衬底1的两个倾斜角可以调整为10°至40°和0.02°至40°。
如图9所示,根据该GaN衬底的制造方法,掩模层10的图案可以是互相间隔一定距离平行延伸的多个线性图案。在此情况下,由于诸如GaN晶体层3的位错的缺陷集中在掩模层10的线性部分中并且形成了缺陷集中区51,因此可以容易地提供其中形成主表面上的缺陷集中区51以便互相线性地平行(以所谓的条纹形状)延伸的GaN衬底。此外,考虑到掩模层10的图案中的线性部分的延伸方向和基底衬底的倾斜方向,优选形成这样的图案,使得在基底衬底上生长的GaN衬底的缺陷集中区51的延伸方向是[1-100]方向,并且GaN晶体的面方向[0001]的倾斜方向是[11-20]方向。在此情况下,当在制造LD的时候在(1-100)面上提供解理时,相对的解理面互相平行,这在制造激光共振面时是优选的。
如图10所示,根据该GaN衬底的制造方法,掩模层10的图案可以是相隔一定距离分散的多个岛状部分。在此情况下,由于诸如GaN晶体层3的位错的缺陷集中在掩模层10中分散的岛状部分中并且形成了缺陷集中区51,因此可以容易地提供根据本发明的GaN衬底1,其中在主表面上的缺陷集中区51分散在低缺陷晶体区52。
[实施例1]
为了证实本发明的效果,执行以下实验。即,制造根据本发明的GaN衬底,并且利用该GaN衬底制造发光元件。然后,如之后描述,测量GaN衬底和发光元件的每个中的发射光的波长和所提供的电流量之间的关系。此外,为了比较,制备其中主表面是c-面的GaN衬底和其中主表面是m-面的GaN衬底,并且同样为了比较,利用该GaN衬底形成发光元件。因此,类似地测量作为对比例的发光元件的性能。下面将具体地描述该实验的内容。
(1)GaN衬底的制备
(1-1)根据本发明的GaN衬底的制备
基底衬底:
使用2英寸GaAs衬底作为基底衬底。即,在该GaAs衬底中,晶向[111]相对于基底衬底的表面的法线矢量,在<1-10>方向上倾斜18°,并且它进一步在<11-2>方向上倾斜0.03°。因此,在该基底衬底的平面上形成图9所示的具有条纹状图案的掩模层。该掩模层由氧化硅(SiO2)形成。在掩模层10中,线性图案的宽度W1是50μm,开口的宽度W2是550μm,并且线性图案的条纹间距P是600μm。此外,掩模层10的厚度是0.1μm。此外,掩模层10的延伸方向是<1-10>方向。
薄膜形成条件:
在以下条件下,在上述基底衬底的表面上形成GaN晶体层。即,通过HVPE方法,使用图11所示的薄膜形成装置20,在基底衬底的平面上形成GaN晶体层。在基底衬底的平面上GaN晶体的生长步骤中,首先在较低的温度下生长薄缓冲层。然后,在较高温度下,在缓冲层上生长厚的GaN外延层。缓冲层的薄膜形成条件是这样的,即薄膜形成温度是500℃,HCl的分压是1×10-3atm(100Pa),NH3的分压是0.1atm(1000Pa),薄膜形成时间是60分钟,并且形成的缓冲层的厚度是60nm。此外,GaN外延层的薄膜形成条件是这样的,即薄膜形成温度是1030℃,HCl的分压是3×10-2atm(3000Pa),NH3的分压是0.2atm(20000Pa),薄膜形成时间是100小时,同时Si被掺杂为n-型掺杂剂,并且形成的外延层的厚度是10mm。
然后,使用机械研磨机,从形成的GaN膜除去GaAs衬底。因此,提供具有10mm厚度的独自站立的GaN衬底。接着,利用钢丝锯把GaN衬底切割成400μm厚度,并且其面被抛光,由此提供十个2英寸GaN衬底。
(1-2)作为对比例的GaN衬底的制备
具有c-面的主表面的GaN衬底
尽管基本上通过与如上所述的根据本发明的GaN衬底相同的制造方法来制造GaN衬底,但是它与上述GaN衬底的不同点在于,其中作为基底衬底的GaAs衬底的晶向[111]平行于其主表面的法线矢量。在利用这种基底衬底制造的自站立的GaN衬底中,主表面的法线矢量平行于晶向[0001],并且主表面平行于(0001)面(c-面)。
具有m-面的主表面的GaN衬底
通过在与其主表面垂直的方向上切割具有c-面的主表面的GaN衬底,制备具有m-面的主表面的GaN衬底,以提供400μm衬底。
(2)发光元件的形成
根据本发明的实施例以及根据对比例,在GaN衬底的平面上沉积外延层并形成电极,并按照每个元件分开,由此提供如图13所示的发光元件。该发光元件的n-型AlGaN中间层31的厚度是50nm,n-型GaN缓冲层32的厚度是2m,发光层33的厚度是50nm,p-型AlGaN层34的厚度是20nm,并且p-型GaN接触层35的厚度是50nm。此外,作为n-电极36,使用Al/Ti,并且其厚度是这样的,即Al:500nm、Ti:50nm。此外,作为p-电极37,使用Pt/Ti作为材料,并且其厚度是这样的,即Pt:500nm、Ti:50nm。作为另一种n-电极,可以使用Au/Ge/Ni(各个厚度是500nm/100nm/50nm)、Pt/Ti(各个厚度是500nm/50nm)以及Au/Ti(各个厚度是500nm/50nm),并且作为另一种p-电极,可以使用Pt(厚度500nm)和Ni(厚度500nm)。由于这种发光元件包含InGaN作为发光层33,所以它在其波长长于蓝区的绿区中发光。
(3)测量内容
测量如上所述提供的GaN衬底的偏斜角(面方向[0001]相对于GaN衬底的主表面的法线矢量的倾斜方向和倾斜角)。此外,还测量该偏斜角的值的面内分布。此外,还测量GaN衬底的位错密度。此外,测量形成的发光元件的发光波长和电流量之间的关系。
(3-1)测量方法
GaN衬底的偏斜角和偏斜角值分布的测量:
通过具有200μm的狭缝尺寸的双晶XRD(X射线衍射)系统,垂直地和水平地测量GaN衬底的偏斜角。至于GaN衬底的偏斜角值的分布,利用上述XRD系统测量GaN衬底的主表面中的五个点,即中心点和<1-100>方向和<11-20>方向上的远离该中心点20nm的四个点处的偏斜角。远离中心点20nm的四个点的值和中心点的值之间的差值的绝对值的最大值设为偏斜角的分布值。此外,XRD的测量精度是±0.01°。
GaN衬底的位错密度的测量
通过使用带有SEM的CL(阴极发光),计算□100μm中的暗点,通过上述XRD,测量GaN衬底中的相同的五个点。
发光元件的发光波长和提供的电流量的测量
在改变提供的电流值的同时,测量从形成的发光元件发出的光的波长。更具体地说,通过施加脉冲电流到发光元件,在室温下测量发光光谱。
(4)测量结果
GaN衬底的偏斜角
根据该GaN衬底的偏斜角,面方向[0001]相对于表面的法线矢量,在[11-20]方向上倾斜约18°。此外,该偏斜角在[1-100]方向上倾斜约0.05°。此外,根据[11-20]方向中的偏斜角的面内分布,衬底的平面中的偏斜角的分布在±0.5(-17.5°至18.5°)的范围内。此外,根据[1-100]方向上的偏斜角的面内分布,该衬底的平面中的偏斜角的分布在±0.3°的范围内。
此外,GaN衬底的主表面中的缺陷集中区的宽度是45μm,低缺陷晶体区的宽度是455μm。此外,该缺陷集中区的延伸方向是[1-100]方向。此外,由荧光显微镜和XRD系统测量缺陷集中区等的延伸方向和宽度。
GaN衬底的位错密度:
根据GaN衬底的位错密度的测量,在所有样品中,位错密度是1×107(/cm2)或更低。
由发光元件发出的光的波长和提供的电流量之间的关系:
根据本发明的实施例中的发光元件的波长和电流量之间的关系,尽管因为提供给发光元件的电流量增加,所以发射光的波长朝着短波长的方向偏移,但是偏移量为约7nm。与利用常规GaN衬底,即其GaN的衬底面和c-面几乎互相平行的c-面衬底制造的根据对比例的发光元件中的20nm波长的偏移量相比较,该值小。在利用m-面衬底制造的根据对比例的发光元件的情况下,没有波长偏移。认为这是因为m-面是非极性面,在发光层中不产生内部电场。
[实施例2]
为了证实本发明的效果,执行以下实验。如下所述,制造GaN衬底作为根据实施例的样品ID 1至66,以及根据对比例的样品ID 1至5,并且测量该GaN衬底样品的偏斜角方向、偏斜角、偏斜角的面内分布以及位错密度。此外,利用每个GaN衬底形成发光元件,并在改变施加到发光元件的电流值的同时,测量发光波长的变化量(蓝移:Δλ)、1000小时之后工作电压的增加量(ΔVop)以及该GaN衬底的平面中的发光波长分布(σ)。下面将更详细地描述该实验的内容。
(1)GaN衬底的制备
对于所有样品(实施例中的样品ID 1至66和对比例中的样品ID 1至5),通过与根据上述实施例1的GaN衬底基本上相同的制造方法提供GaN衬底。
基底衬底:
尽管使用GaAs衬底作为用于形成实施例的样品ID 1至60和对比例的样品ID 1至5的GaN衬底的基底衬底,但是使用由不同于GaAs的材料形成的衬底作为实施例的样品ID 61至66的基底衬底。更具体地说,使用蓝宝石衬底作为实施例的样品ID 61、62和66的基底衬底,而ZnO衬底、SiC衬底和GaN衬底分别用于实施例的样品ID 63至65。就每个基底衬底而言,适当地设定相对于用于形成GaN晶体膜的主表面的法线方向在一个或两个方向上倾斜的面方向[0001]的倾斜角(偏斜角),使得将形成的GaN衬底在一个或两个偏斜角方向上倾斜。
更具体地说,相对于GaAs衬底的主表面的法线矢量,GaAs衬底的面方向[0001]在<1-10>方向和<11-2>方向上倾斜,使得相对于将形成的GaN晶体膜的表面,GaN的面方向[0001]在[11-20]方向和[1-100]方向上倾斜。就每个样品而言,改变方向(偏斜角方向)中的倾斜角(<1-10>方向的偏斜角θ1和<11-2>方向的偏斜角θ2)。
此外,相对于蓝宝石衬底的主表面的法线矢量,该蓝宝石衬底的面方向[0001]在<11-20>方向和<1-100>方向上倾斜,使得该GaN的面方向[0001]相对于将形成的GaN晶体膜的表面,在[1-100]方向和[11-20]方向上倾斜。这样设定方向(偏斜角方向)上的倾斜角([11-20]方向的偏斜角θ1和[1-100]方向的偏斜角θ2),即对于样品ID 61,θ1=θ2=26°;对于样品ID 62,θ1=θ2=40°。
此外,相对于ZnO衬底的主表面的法线矢量,该ZnO衬底的面方向[0001]在[1-100]方向和[11-20]方向上倾斜。这样设定方向(偏斜角方向)上的倾斜角([1-100]方向的偏斜角θ1和[11-20]方向的偏斜角θ2),即θ1=θ2=26°。
此外,相对于SiC衬底的主表面的法线矢量,该SiC衬底的面方向[0001]在[1-100]方向和[11-20]方向上倾斜。这样设定方向(偏斜角方向)上的倾斜角([1-100]方向的偏斜角θ1和[11-20]方向的偏斜角θ2),即θ1=θ2=26°。
此外,相对于GaN衬底的主表面的法线矢量,该GaN衬底的面方向[0001]在[1-100]方向和[11-20]方向上倾斜,该GaN衬底是实施例的样品ID 65的基底衬底。这样设定方向(偏斜角方向)上的倾斜角([1-100]方向的偏斜角θ1和[11-20]方向的偏斜角θ2),即θ1=θ2=26°。此外,使用样品ID 57的GaN衬底作为该GaN衬底。
此外,类似于实施例1的情况,在实施例的样品ID 1至65和对比例的样品ID 1至5的基底衬底的主表面上形成图9所示的具有条纹图案的掩模层。该掩模层的厚度和该线性图案的尺寸与实施例1相同。此外,在实施例的样品ID 66的基底衬底的主表面上形成图10所示的具有点图案的掩模层。在该掩模层中,岛状掩模层的平面形状(点状掩模层)是圆形的且其直径是50μm,并且该掩模层的点之间的距离(掩模层的点的中心之间的距离)是600μm。
薄膜形成条件:
如下所述,在表1至16所示的条件下,在上述基底衬底的平面上形成GaN晶体层。即,通过HVPE方法,用图11所示的薄膜形成装置20,在基底衬底的平面上形成GaN晶体层。在基底衬底的平面上生长GaN晶体步骤中,首先在较低温度下生长薄缓冲层。然后,在较高温度下,在缓冲层上生长厚GaN外延层。如下所述,缓冲层的薄膜形成条件示于表1至16中。此外,考虑到具有由GaN形成的衬底作为基底衬底的样品ID 65,不生长缓冲层,而在基底衬底上直接生长GaN外延层。
然后,通过研磨,从形成的GaN膜去除基底衬底如GaAs衬底。因此,提供具有10mm厚度的自站立的GaN衬底。接着,利用钢丝锯将该GaN衬底切割成400m厚度,并且抛光该平面,由此提供十个2英寸GaN衬底。
(2)发光元件的形成
在实施例的样品ID 1至66和对比例的样品ID 1至5的GaN衬底的每个平面上沉积外延层,并且进一步形成电极并按照每个元件分开,由此形成如图13所示的发光元件。此外,该发光元件的各层的成分和厚度与实施例1中的发光元件相同。
(3)测量
测量如上所述提供的GaN衬底的偏斜角(相对于该GaN衬底的表面的法线矢量,面方向[0001]在[1-100]方向上的倾斜角(偏斜角(θa)和[11-20]方向上的倾斜角(偏斜角(θb)。此外,还测量了该偏斜角值的面内分布。此外,还测量了GaN衬底的位错密度。此外,测量了形成的发光元件的发光波长和电流量之间的关系。每个数据的测量方法如下。
GaN衬底的偏斜角和偏斜角值分布的测量:
按照与实施例1中的偏斜角的测量方法相似的方式,由XRD(X射线衍射)系统测量GaN衬底的偏斜角。通过与实施例1相同的测量方法,测量GaN衬底的表面中的偏斜角的分布。
GaN衬底的位错密度的测量
通过与实施例1相同的测量方法,使用连接到SEM的CL,测量GaN衬底的位错密度。
发光元件的发光波长的变化量(蓝移:Δλ)的测量:
在改变提供的电流值的同时,测量从发光元件发出的光的波长。具体测量方法与实施例1相同。当提供给发光元件的电流值足够大(具体地为200mA)时的发光波长和当电流是10mA时的发光波长之间的差值测量为蓝移(Δλ(单位:nm))。
1000小时之后发光元件的工作电压的增加量的测量:
通过测量开始工作时的工作电压和操作1000小时之后的工作电压并比较它们发现,在80℃的温度下,流过发光元件100mA的电流需要的电压,并且该增加量认为是ΔVop(单位:V)。
GaN衬底的平面中的发光波长分布(σ)的测量:
为了形成发光元件,测量在其平面上具有外延层的GaN衬底的平面中的波长分布。根据特定的测量方法,在GaN衬底的后表面上形成n-电极,并且在外延层上形成p-电极,然后,在五个点即在衬底的中心点及在<1-100>方向和<11-20>方向上均远离中心点20mm的四个点的每个点,由□500μm(具有500μm×500μm的平面形状的矩形)分别重新得到十个发光元件。在室温下,将脉冲电流施加到因此提供的五十个发光元件的每一个,测量发射光谱和计算就每个点而言的发光波长的平均值。因此,中心点和其他四个点的发光波长(五段数据)的均值之间差值的绝对值当中的最大值设定为波长分布(单位:nm)。
(4)测量结果
下面示出了测量结果。
表1
表2
在每个样品ID 1至19中,基准面方向[111]相对于基底衬底的主表面的法线矢量,仅仅在一个方向(<1-10>方向或<11-2>方向)上倾斜。因此,相对于形成的GaN衬底的主表面的法线矢量,面方向[0001]主要在[11-20]方向或[1-100]方向上倾斜。
如由表1和2可以看到,当基底衬底的偏斜角θ1或θ2是2°至40°(即,GaN衬底的偏斜角θa或θb是2°至40°)时,更优选当基底衬底的偏斜角θ1或θ2是5°至40°(即,GaN衬底的偏斜角θa或θb是5°至40°)时,蓝移值小。
表3
表4
表3和4示出了当基底衬底的偏斜角θ1和θ2之一固定为10°,并且另一偏斜角是0.02°至10°(即,GaN衬底的偏斜角θa和θb之一固定为约10°,并且另一偏斜角是0.02°至10°)时的测量结果。根据表3和4所示的实施例的样品,GaN衬底的偏斜角面内分布Δθa和Δθb、工作电压Vop的增加量(ΔVop)以及面内波长分布(σ)小于表1和2所示的对比例以及实施例的样品。尽管原因不清楚,但是认为,当利用两个方向上有偏斜角的基底衬底(GaAs衬底)生长GaN晶体层时,防止部分成分从基底衬底释放到外面(例如在GaAs衬底的情况下,As被释放),结果,防止形成的GaN晶体层的晶体扭曲。结果,认为GaN衬底的偏斜角面内分布Δθa和Δθb以及面内波长分布(σ)小。
表5
表6
表5和6示出了当基底衬底的偏斜角θ1和θ2之一固定为18°,并且另一偏斜角是0.02°至18°(即,GaN衬底的偏斜角θa和θb之一固定为约18°,并且另一偏斜角是0.02°至10°)时的测量结果。
表7
表8
表7和8示出了基底衬底的偏斜角θ1和θ2之一固定为25°,并且另一偏斜角是0.02°至25°(即,GaN衬底的偏斜角θa和θb之一固定为约25°,并且另一偏斜角是0.02°至10°)时的测量结果。
表9
表10
表9和10示出了当基底衬底的偏斜角θ1和θ2之一固定为28°,并且另一偏斜角是0.02°至10°(即,GaN衬底的偏斜角θa和θb之一固定为约28°,并且另一偏斜角是0.02°至10°)时的测量结果。
表11
表12
表11和12示出了当基底衬底的偏斜角1和2之一固定为40°,并且另一偏斜角是0.02°至10°(即,GaN衬底的偏斜角θa和θb之一固定为约40°,并且另一偏斜角是0.02°至10°)时的测量结果。
表13
表14
表13和14示出了当基底衬底的偏斜角θ1和θ2在26°至45°的范围内变化(具体地,26°、40°和45°)(即,GaN衬底的偏斜角θa和θb在26°至45°的范围内变化)时的测量结果。由表14可以看到,当基底衬底的偏斜角θ1或θ2之一设为40°或更大(具体地,45°)时,不形成GaN晶体层。同时,当基底衬底的偏斜角θ1和θ2设为40°或更低时(即,当GaN晶体层的偏斜角θa和θb设为40°或更低时),GaN衬底的偏斜角面内分布Δθa和Δθb、工作电压的增加量(Δvop)以及面内波长分布(σ)小于表1和2所示的对比例和实施例的样品。
根据表3至14所示的实施例的样品(更具体地说,其中GaN衬底的偏斜角θa和θb之一是10°至40°,另一偏斜角是0.02°至40°的样品),GaN衬底的偏斜角面内分布Δθa和Δθb、工作电压的增加量(ΔVop)以及面内波长分布(σ)小于表1和2所示的对比例和实施例的样品。
表15
表16
表15和16示出了使用由除GaAs以外的材料形成的衬底作为基底衬底的GaN的薄膜形成条件和样品的测量结果。如由样品ID 61至66的测量结果可以看到,即使当除GaAs衬底以外的衬底(蓝宝石衬底、ZnO衬底、SiC衬底或GaN衬底)被用作基底衬底时,也可以类似于GaAs衬底被用作基底衬底的情况制造出其中面方向[0001]在两个偏斜角方向上倾斜的GaN衬底。提供的GaN衬底和利用该GaN衬底制造的发光元件展示出与利用GaAs衬底作为基底衬底制造的GaN衬底和利用该GaN衬底制造的发光元件相同的性能。尽管在表中未示出,但是应当注意,使用具有与GaAs相同的偏斜角的蓝宝石衬底、ZnO衬底、SiC衬底或GaN衬底制造的GaN衬底,及利用该GaN衬底制造的发光元件展示出与表1至14所示相同的性能。
此外,在实施例的样品ID 66中,由于在基底衬底的主表面上形成的掩模层为点状,所以在形成的GaN衬底上的点状掩模层上形成如图3所示的缺陷集中区,并且围绕该缺陷集中区形成低缺陷晶体区。就如上所述的每个样品而言,均形成利用低缺陷晶体区的发光元件。
[实施例3]
在根据本发明的GaN衬底上进行以下测量。
(1)GaN衬底的制备
制备实施例的样品ID 25和ID 41的GaN衬底。GaN衬底的制造方法与实施例2所示的制造方法相同。此外,在样品ID 25的GaN衬底中,基底衬底(GaAs衬底)的[11-20]方向上的偏斜角θ1是18°(参考表5)。此外,在样品ID 41的GaN衬底中,基底衬底(GaAs衬底)的[11-20]方向上的偏斜角θ1是28°(参考表9)。
(2)测量
通过CL(阴极发光)法,测量样品ID 25和41的GaN衬底的位错密度。根据该测量方法,通过使用安装在SEM(扫描电子显微镜)上的CL,测量被观察为GaN衬底的表面中的暗点的缺陷的数目。如图14所示,测量位置设定在GaN衬底的平面上的相邻缺陷集中区51之间的GaN偏斜方向侧面上的区域62(其中GaN的面方向[0001]在相邻缺陷集中区51之间倾斜(下游侧)的侧面上的区域)和GaN偏斜方向的反向侧面上的区域61(其中GaN的面方向[0001]在相邻缺陷集中区51之间倾斜的侧面的反向侧面上的区域),并且测量50μm×50μm面积中的观察为暗点的缺陷的数目。图14是示出了如上所述测量的GaN衬底的示意图,其中图14(a)是示出GaN衬底的平面示意图,图14(b)是相应的剖面示意图。如图14所示,在GaN衬底的平面上布置线性延伸的缺陷集中区51。这些缺陷集中区互相平行延伸。此外,如图14(b)所示,缺陷集中区51延伸以便相对于GaN衬底的主表面,在GaN衬底的厚度方向上倾斜。
此外,在相邻的缺陷集中区51之间布置C-面生长部分60。C-面生长部分60是在保持C-面的同时生长的区域,并且当用荧光显微镜观察时,可以被观察为明亮部分。C-面生长部分60形成以便沿缺陷集中区51延伸。
(3)测量结果
作为测量结果,当把GaN偏斜方向侧面上的区域62的缺陷密度与GaN偏斜方向的反向侧面上的区域61的缺陷密度进行比较时,发现GaN偏斜方向侧面上的区域62的缺陷密度小于GaN偏斜方向的反向侧面上的区域61的缺陷密度。更具体地说,就样品ID 25的GaN衬底而言,尽管偏斜方向侧面上的区域62的缺陷密度的测量数据(远离缺陷集中区51100μm的区域的缺陷密度数据)是1.6×105/cm2,偏斜方向的反向侧面上的区域61的缺陷密度的测量数据(远离缺陷集中区51100μm的区域的缺陷密度数据)是4.2×105/cm2。
此外,就样品ID 41的GaN衬底而言,尽管偏斜方向侧面上的区域62的缺陷密度的测量数据(远离缺陷集中区51100μm的区域的缺陷密度数据)是1.1×105/cm2,但是偏斜方向的反向侧面上的区域61的缺陷密度的测量数据(远离缺陷集中区51100μm的区域的缺陷密度数据)是6.2×105/cm2。
[实施例4]
如下所述,利用作为实施例3中的测量目标的样品ID 25和ID 41的GaN衬底,形成激光二极管(LD)并在LD上执行工作寿命测试。
(1)样品
利用样品ID 25和ID 41的GaN衬底形成如图15所示的LD。测量方法如下。图15是示出了实施例4中形成的激光二极管(LD)的结构的剖面示意图。
通过MOCVD方法,在具有400μm厚度的GaN衬底1(样品ID 25和样品ID 41的GaN衬底)的平面上外延生长III-族氮化物半导体层(参考图15)。更具体地说,至于III-族氮化物半导体层,首先在GaN衬底的平面上形成掺杂有Si并具有0.05μm厚度的n-型GaN缓冲层71(参考图15)。在该n-型GaN缓冲层上形成掺杂有Si并具有1.0μm厚度的n-型Al0.08Ga0.92N覆盖层72(参考图15)。在n-型AlGaN覆盖层72上形成掺杂有Si并具有0.1μm厚度的n-型GaN光波导层73(参考图15)。在n-型GaN光波导层73上形成具有多量子阱结构的有源层74(参考图15),在该多量子阱结构中,具有3nm厚度的未掺杂的In0.15Ga0.85N层和具有6nm厚度的In0.03Ga0.97N层重复五次。在有源层74上形成具有0.01μm厚度的未掺杂的Al0.2Ga0.8N防退化层75(参考图15)。在AlGaN防退化层75上形成掺杂有镁(Mg)并具有10nm厚度的p-型Al0.2Ga0.8N盖层76(参考图15)。在p-型AlGaN盖层76上形成掺杂有Mg并具有0.1μm厚度的p-型GaN光波导层77(参考图15)。在p-型GaN光波导层77上形成掺杂有Mg并具有0.3μm厚度的p-型Al0.08Ga0.92N覆盖层78。在p-型AlGaN覆盖层78上形成掺杂有Mg的p-型GaN接触层79。
因此,在按顺序外延生长III-族氮化物半导体层之后,从MOCVD设备中取出GaN衬底。然后,通过CVD方法,在p-型GaN接触层79的整个上平面上形成具有0.1μm厚度的SiO2膜作为绝缘膜。然后,通过光刻法,在该SiO2膜上形成对应于脊部分的图案。
如图14所示,构图该脊部分,以便它可以形成在交叉用荧光显微镜观察的明亮部分(C-面生长部分60)的GaN偏斜方向侧面上的区域62和GaN偏斜方向的反向侧面上的区域61的每一个上。
然后,通过RIE方法,经过SiO2膜的掩模,在厚度方向蚀刻p-型AlGaN覆盖层78至预定深度,由此形成在<1-100>方向上延伸的脊。该脊的宽度是2μm。在RIE方法中,使用氯气作为蚀刻气体。
然后,通过蚀刻去除用作用于形成脊的蚀刻掩模的SiO2膜,接着通过CVD方法在整个衬底平面上形成具有0.3μm厚度的SiO2膜80(参考图15)作为绝缘膜。然后,通过光刻法形成覆盖除p-电极形成区之外的SiO2膜80的平面的抗蚀剂图案。经过该抗蚀剂图案的掩模蚀刻SiO2膜80,由此在SiO2膜80中形成p-电极开口,其中将形成p-电极。
然后,利用照原样留下抗蚀剂图案,通过真空沉积方法在整个衬底上形成将变为p-电极的金属膜,接着,连同抗蚀剂图案一起去除(剥离)抗蚀剂图案上形成的金属膜。结果,在p-型GaN接触层79上仅形成p-电极37(参考图15)。
此外,为了更容易将激光二极管分为芯片,将p-型GaN接触层79的侧面上的衬底平面连接到抛光夹持器,并利用包含具有30μm的平均粒径的SiC磨粒的浆料抛光GaN衬底的后表面(其上形成III-族氮化物半导体层的主表面的反向侧面上的平面)。在该抛光步骤中,对GaN衬底进行抛光,直到厚度从400μm减小到100μm。
然后,在GaN衬底的后表面上形成n-电极36(参考图15)。接着,沿跟随元件区的轮廓的解理对具有如上所述形成的激光结构的GaN衬底划线,并加工为条状。结果,在条状芯片集合体(芯片阵列)中形成一对共振器端面。然后,涂布共振器端面,再次沿解理对芯片阵列(激光棒)划线,并将该激光二极管分为单个芯片(加工成芯片)。因此,提供图15所示的激光二极管。
把所提供的激光二极管分组为在交叉C-面生长部分60的GaN偏斜方向侧面上的区域62中形成脊部分的激光二极管(样品组A),和在交叉C-面生长部分60的GaN偏斜方向的反向侧面上的区域61中形成脊部分的激光二极管(样品组B)。
(2)测量
在所提供的激光二极管上执行工作寿命试验。更具体地说,在环境温度是90℃和光输出是10mW(低输出LD测试)以及光输出是100mW(高输出LD测试)的条件下振荡激光,并且测量在恒定光输出的驱动时电流值变为1.2倍的所需的时间。因此,当时间是三千小时或更长时,LD通过测试。
(3)测量结果
根据在光输出是10mW(低输出LD测试)的条件下的激光振荡的结果,其中在GaN偏斜方向侧面上的区域62中形成脊(参考图14)的激光二极管(LD)芯片(样品组A)和其中在GaN偏斜方向的反向侧面上的区域61中形成脊(参考图14)的LD芯片(样品组B)的通过率是85%或更大。
然后,根据光输出是100mW(高输出LD测试)的条件下的激光振荡的结果,尽管其中在GaN偏斜方向侧面上的区域62中形成脊(参考图14)的LD芯片(样品组A)的通过率是82%,但是其中在GaN偏斜方向的反向侧面上的区域61中形成脊(参考图14)的LD芯片(样品组B)的通过率是61%。
此外,本发明人还利用根据其它实施例的样品的GaN衬底制成在偏斜方向侧面上的区域和该偏斜方向的反向侧面上的区域中的LD,并执行测试,发现在偏斜方向侧面上制成的LD芯片的通过率始终高。因此,当在缺陷集中区51之间形成多个LD芯片时,在偏斜方向侧面上的区域62中会形成高输出LD,并且在偏斜方向的反向侧面上的区域61中会形成低输出LD。当在缺陷集中区51之间形成一个LD芯片时,如果在偏斜方向侧面上的区域62中形成LD的脊时,则LD展示出良好的性能。
注意,偏斜方向侧面上的区域是指当GaN衬底的面方向[0001]在GaN衬底中的相邻缺陷集中区51之间倾斜时偏斜角方向侧面上的区域,即,例如,相邻缺陷集中区51之间的相对于偏斜角方向中的中心部分的偏斜角方向侧面(面方向[0001]的倾斜侧面)上的区域。此外,偏斜方向的反向侧面上的区域是指其中GaN衬底的面方向[0001]在GaN衬底中的相邻缺陷集中区51之间倾斜的偏斜角方向的反向侧面上的区域,即,例如,缺陷集中区51之间相对于偏斜角方向上的中心部分的偏斜角方向的反向侧面(面方向[0001]的倾斜侧面的反向侧面)上的区域。此外,偏斜方向的反向侧面上的区域可以被认为是相邻缺陷集中区51之间的偏斜方向侧面上的区域的反向侧面上的区域。此外,更优选地,相对于相邻缺陷集中区51之间的C-面生长部分60的偏斜角方向侧面上的区域(参考图14)用作其中形成脊的区域。同时,相邻缺陷集中区域51之间的相对于C-面生长部分60的偏斜角方向的反向侧面上的区域(参考图14)可以用于低输出LD。
本发明可以有利地应用于发射具有较长波长(500nm或更长的波长区)的光的发光元件中使用的GaN衬底,具有其中外延层形成在GaN衬底的平面上的外延层的衬底,以及使用该GaN衬底的半导体器件。
尽管已经详细描述和图示了本发明,但是应当清楚地理解,这些描述和图示仅仅是图例和实施例,而不是为了限制,本发明的范围仅由所附的权利要求书的措词解释。
Claims (26)
1.一种具有主表面的GaN衬底,包括:
低缺陷晶体区;以及
邻近于所述低缺陷晶体区的缺陷集中区;其中
所述低缺陷晶体区和所述缺陷集中区从所述主表面延伸到位于所述主表面的反向侧的后表面,以及
面方向[0001]相对于所述主表面的法线矢量,在偏斜角方向上倾斜。
2.根据权利要求1的GaN衬底,其中
所述面方向[0001]相对于所述主表面的法线矢量倾斜的所述偏斜角方向是[1-100]方向和[11-20]方向之一。
3.根据权利要求2的GaN衬底,其中
所述面方向[0001]相对于所述主表面的法线矢量在所述[1-100]方向和[11-20]方向之一上的倾斜角是2°至40°。
4.根据权利要求1的GaN衬底,其中
所述面方向[0001]相对于所述主表面的法线矢量在两个不同的偏斜角方向上倾斜。
5.根据权利要求4的GaN衬底,其中
所述面方向[0001]相对于所述主表面的法线矢量倾斜的所述两个偏斜角方向是[1-100]方向和[11-20]方向。
6.根据权利要求5的GaN衬底,其中
所述面方向[0001]相对于所述主表面的法线矢量,在所述[1-100]方向和所述[11-20]方向上的倾斜角之一是10°至40°,以及另一倾斜角是0.02°至40°。
7.根据权利要求1的GaN衬底,其中
所述主表面上的所述缺陷集中区是线性的并且互相平行延伸,以及
所述低缺陷晶体区形成在所述缺陷集中区之间。
8.根据权利要求1的GaN衬底,其中
所述主表面上的所述缺陷集中区形成为以互相间隔一定距离的岛状分散,以及
所述低缺陷晶体区形成在所述缺陷集中区之间。
9.一种具有外延层的衬底,包括:
权利要求1的GaN衬底;以及
在所述GaN衬底的所述主表面上形成的外延生长层。
10.一种使用权利要求9的具有外延层的衬底的半导体器件。
11.一种制造GaN衬底的方法,包括以下步骤:
制备基底衬底,该基底衬底具有相对于主表面的法线矢量在所述基底衬底的倾斜方向上倾斜的基准面方向;
在所述基底衬底的所述主表面上形成具有图案的掩模层;
在其上形成有所述掩模层的所述基底衬底的所述主表面上生长GaN晶体层;以及
通过从所述GaN晶体层去除所述基底衬底,提供包含该GaN晶体层的GaN衬底,其中
所述GaN衬底具有主表面,并且其面方向[0001]相对于所述主表面的法线矢量,在偏斜角方向上倾斜,以及
通过改变所述基底衬底中的所述基底衬底的倾斜方向上的所述基准面方向的倾斜角,来调整所述GaN衬底中的所述面方向[0001]的所述偏斜角方向上的倾斜角。
12.根据权利要求11的制造GaN衬底的方法,其中
所述基底衬底是GaAs衬底,
所述基准面方向是[111],
所述基底衬底的所述倾斜方向是<1-10>方向和<11-2>方向之一,以及
所述GaN衬底的所述偏斜角方向是[11-20]方向和[1-100]方向之一。
13.根据权利要求11的制造GaN衬底的方法,其中
所述基底衬底是蓝宝石衬底,
所述基准面方向是[0001],
所述基底衬底的所述倾斜方向是[11-20]方向和[1-100]方向之一,以及
所述GaN衬底的所述偏斜角方向是[1-100]方向和[11-20]方向之一。
14.根据权利要求11的制造GaN衬底的方法,其中
所述基底衬底是ZnO衬底,
所述基准面方向是[0001],
所述基底衬底的所述倾斜方向是[1-100]方向和[11-20]方向之一,以及
所述GaN衬底的所述偏斜角方向是[1-100]方向和[11-20]方向之一。
15.根据权利要求11的制造GaN衬底的方法,其中
所述基底衬底是SiC衬底,
所述基准面方向是[0001],
所述基底衬底的所述倾斜方向是[1-100]方向和[11-20]方向之一,以及
所述GaN衬底的所述偏斜角方向是[1-100]方向和[11-20]方向之一。
16.根据权利要求11的制造GaN衬底的方法,其中
所述基底衬底是基于GaN的衬底,
所述基准面方向是[0001],
所述基底衬底的所述倾斜方向是[1-100]方向和[11-20]方向之一,以及
所述GaN衬底的所述偏斜角方向是[1-100]方向和[11-20]方向之一。
17.根据权利要求11的制造GaN衬底的方法,其中
所述基底衬底中的所述基底衬底的所述倾斜方向上的倾斜角是2°至40°。
18.根据权利要求11的制造GaN衬底的方法,其中
在制备所述基底衬底的步骤中,所述基准面方向相对于所述主表面的法线矢量,在所述基底衬底的所述两个不同的倾斜方向上倾斜,以及
在所述GaN衬底中,所述面方向[0001]相对于所述主表面的法线矢量,在所述两个不同的偏斜角方向上倾斜。
19.根据权利要求18的制造GaN衬底的方法,其中
所述基底衬底是GaAs衬底,
所述基准面方向是[111],
所述基底衬底的所述两个倾斜方向是<1-10>方向和<11-2>方向,以及
所述GaN衬底的所述两个偏斜角方向是[11-20]方向和[1-100]方向。
20.根据权利要求18的制造GaN衬底的方法,其中
所述基底衬底是蓝宝石衬底,
所述基准面方向是[0001],
所述基底衬底的所述两个倾斜方向是[11-20]方向和[1-100]方向,以及
所述GaN衬底的所述两个偏斜角方向是[1-100]方向和[11-20]方向。
21.根据权利要求18的制造GaN衬底的方法,其中
所述基底衬底是ZnO衬底,
所述基准面方向是[0001],
所述基底衬底的所述两个倾斜方向是[1-100]方向和[11-20]方向,以及
所述GaN衬底的所述两个偏斜角方向是[1-100]方向和[11-20]方向。
22.根据权利要求18的制造GaN衬底的方法,其中
所述基底衬底是SiC衬底,
所述基准面方向是[0001],
所述基底衬底的所述两个倾斜方向是[1-100]方向和[11-20]方向,以及
所述GaN衬底的所述两个偏斜角方向是[1-100]方向和[11-20]方向。
23.根据权利要求18的制造GaN衬底的方法,其中
所述基底衬底是基于GaN的衬底,
所述基准面方向是[0001],
所述基底衬底的所述两个倾斜方向是[1-100]方向和[11-20]方向,以及
所述GaN衬底的所述两个偏斜角方向是[1-100]方向和[11-20]方向。
24.根据权利要求18的制造GaN衬底的方法,其中
所述基底衬底中的所述基底衬底的所述两个倾斜方向中的倾斜角之一是10°至40°,以及另一偏斜角是0.02°至40°。
25.根据权利要求11的制造GaN衬底的方法,其中
所述掩模层的所述图案包括互相间隔一定距离平行延伸的多个线性部分。
26.根据权利要求11的制造GaN衬底的方法,其中
所述掩模层的所述图案包括互相间隔一定距离分散和布置的多个岛状部分。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007157784 | 2007-06-14 | ||
JP2007157784 | 2007-06-14 | ||
JP2007310760 | 2007-11-30 | ||
JP2007340635 | 2007-12-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101350333A true CN101350333A (zh) | 2009-01-21 |
Family
ID=40269045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008101302342A Pending CN101350333A (zh) | 2007-06-14 | 2008-06-16 | GaN衬底、带外延层的衬底、半导体器件及GaN衬底制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101350333A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102208497A (zh) * | 2011-04-22 | 2011-10-05 | 中山大学 | 一种硅衬底上半极性、非极性GaN复合衬底的制备方法 |
CN102484181A (zh) * | 2009-09-07 | 2012-05-30 | 住友电气工业株式会社 | Iii族氮化物晶体衬底、包含外延层的iii族氮化物晶体衬底、半导体器件及其制造方法 |
US8771552B2 (en) | 2005-06-23 | 2014-07-08 | Sumitomo Electric Industries, Ltd. | Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same |
US8828140B2 (en) | 2005-06-23 | 2014-09-09 | Sumitomo Electric Industries, Ltd. | Nitride crystal, nitride crystal substrate, epilayer-containing nitride crystal substrate, semiconductor device and method of manufacturing the same |
CN104502351A (zh) * | 2014-10-16 | 2015-04-08 | 广东德豪润达电气股份有限公司 | 一种GaN基外延材料位错缺陷的测定方法 |
US9708735B2 (en) | 2005-06-23 | 2017-07-18 | Sumitomo Electric Industries, Ltd. | Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same |
-
2008
- 2008-06-16 CN CNA2008101302342A patent/CN101350333A/zh active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8771552B2 (en) | 2005-06-23 | 2014-07-08 | Sumitomo Electric Industries, Ltd. | Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same |
US8828140B2 (en) | 2005-06-23 | 2014-09-09 | Sumitomo Electric Industries, Ltd. | Nitride crystal, nitride crystal substrate, epilayer-containing nitride crystal substrate, semiconductor device and method of manufacturing the same |
US9499925B2 (en) | 2005-06-23 | 2016-11-22 | Sumitomo Electric Industries, Ltd. | Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same |
US9570540B2 (en) | 2005-06-23 | 2017-02-14 | Sumitomo Electric Industries, Ltd. | Nitride crystal, nitride crystal substrate, epilayer-containing nitride crystal substrate, semiconductor device and method of manufacturing the same |
US9708735B2 (en) | 2005-06-23 | 2017-07-18 | Sumitomo Electric Industries, Ltd. | Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same |
US10078059B2 (en) | 2005-06-23 | 2018-09-18 | Sumitomo Electric Industries, Ltd. | Nitride crystal, nitride crystal substrate, epilayer-containing nitride crystal substrate, semiconductor device and method of manufacturing the same |
CN102484181A (zh) * | 2009-09-07 | 2012-05-30 | 住友电气工业株式会社 | Iii族氮化物晶体衬底、包含外延层的iii族氮化物晶体衬底、半导体器件及其制造方法 |
CN102208497A (zh) * | 2011-04-22 | 2011-10-05 | 中山大学 | 一种硅衬底上半极性、非极性GaN复合衬底的制备方法 |
CN104502351A (zh) * | 2014-10-16 | 2015-04-08 | 广东德豪润达电气股份有限公司 | 一种GaN基外延材料位错缺陷的测定方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7816238B2 (en) | GaN substrate, substrate with epitaxial layer, semiconductor device, and method of manufacturing GaN substrate | |
Tchernycheva et al. | Growth of GaN free-standing nanowires by plasma-assisted molecular beam epitaxy: structural and optical characterization | |
US8242498B2 (en) | Compound semiconductor substrate, semiconductor device, and processes for producing them | |
CN101345221A (zh) | GaN衬底、带外延层的衬底、半导体器件及GaN衬底制造方法 | |
CN100440556C (zh) | 半导体光发射装置以及一种装置 | |
US20080308815A1 (en) | GaN Substrate, Substrate with an Epitaxial Layer, Semiconductor Device, and GaN Substrate Manufacturing Method | |
WO2012127801A1 (ja) | 多波長発光素子及びその製造方法 | |
KR20010031642A (ko) | GaN단결정기판 및 그 제조방법 | |
CN101441998A (zh) | GaN衬底制造方法、GaN衬底和半导体器件 | |
JP2002373864A (ja) | 窒化ガリウム結晶への酸素ドーピング方法と酸素ドープされたn型窒化ガリウム単結晶基板 | |
CN101949058A (zh) | Iii族氮化物半导体自立基板及其制造方法、iii族氮化物半导体装置及其制造方法 | |
CN101350333A (zh) | GaN衬底、带外延层的衬底、半导体器件及GaN衬底制造方法 | |
US9324913B2 (en) | Nitride semiconductor structure, multilayer structure, and nitride semiconductor light-emitting element | |
US8097528B2 (en) | Manufacturing method of nitride substrate, nitride substrate, and nitride-based semiconductor device | |
US8111350B2 (en) | Semiconductor light-emitting device and fabrication method thereof | |
JP2012216603A (ja) | 窒化物半導体発光素子およびその製造方法 | |
JP2009152511A (ja) | GaN基板、エピタキシャル層付き基板、半導体装置、およびGaN基板の製造方法 | |
Reuters et al. | Semi-polar {1 0 1} blue and green InGaN/GaN light-emitting diodes on micro-stripe patterned Si (1 0 0) | |
JP3772816B2 (ja) | 窒化ガリウム結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード | |
WO2014136393A1 (ja) | 加工基板及びそれを用いた半導体装置 | |
JP2011051863A (ja) | GaN単結晶基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法 | |
CN110473943B (zh) | 发光二极管元件、以及发光二极管元件的制造方法 | |
JP2012253123A (ja) | Iii族窒化物半導体発光素子 | |
US7915635B2 (en) | Semiconductor light-emitting element and substrate used in formation of the same | |
JP2014156388A (ja) | 窒化物半導体積層構造およびそれを製造する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20090121 |