JP2009152511A - GaN基板、エピタキシャル層付き基板、半導体装置、およびGaN基板の製造方法 - Google Patents
GaN基板、エピタキシャル層付き基板、半導体装置、およびGaN基板の製造方法 Download PDFInfo
- Publication number
- JP2009152511A JP2009152511A JP2007340635A JP2007340635A JP2009152511A JP 2009152511 A JP2009152511 A JP 2009152511A JP 2007340635 A JP2007340635 A JP 2007340635A JP 2007340635 A JP2007340635 A JP 2007340635A JP 2009152511 A JP2009152511 A JP 2009152511A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gan
- gan substrate
- main surface
- angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Semiconductor Lasers (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Led Devices (AREA)
Abstract
【課題】発光効率や寿命などの特性を向上させた発光素子などの半導体装置を工業的に安価に得ることが可能な2インチ以上の大口径GaN基板、当該GaN基板の主表面上にエピタキシャル層を形成したエピタキシャル層付き基板、半導体装置およびGaN基板の製造方法を提供する。
【解決手段】主表面を有するGaN基板1であって、低欠陥結晶領域52と、当該低欠陥結晶領域52に隣接する欠陥集合領域51とを備える。低欠陥結晶領域52と欠陥集合領域51とは主表面から当該主表面と反対側に位置する裏面にまで延在する。主表面の法線ベクトルに対し、面方位[0001]がオフ角方向に傾斜している。
【選択図】図2
【解決手段】主表面を有するGaN基板1であって、低欠陥結晶領域52と、当該低欠陥結晶領域52に隣接する欠陥集合領域51とを備える。低欠陥結晶領域52と欠陥集合領域51とは主表面から当該主表面と反対側に位置する裏面にまで延在する。主表面の法線ベクトルに対し、面方位[0001]がオフ角方向に傾斜している。
【選択図】図2
Description
この発明は、GaN基板、エピタキシャル層付き基板、半導体装置、およびGaN基板の製造方法に関し、より特定的には、半極性面を利用可能なGaN基板、エピタキシャル層付き基板、半導体装置、およびGaN基板の製造方法に関する。
従来、GaNを用いたレーザダイオード(LD)や発光ダイオード(LED)が知られている。このようなGaNを用いたLDやLEDは、これまでサファイア基板やSiC基板、あるいはGaN基板の(0001)面上にエピタキシャル層を積層することにより形成されていた。ここで、上述したGaN基板などの(0001)面は極性面であることから、発光波長が500nmより長波長の領域について、LEDの発光効率が低下するという問題があった。
このような問題に対して、GaNの結晶において従来の(0001)面ではなく(11−22)面という半極性の結晶面上に量子井戸構造を形成することで、上述した長波長の領域についての発光効率を向上させることが報告されている(非特許文献1参照)。また、このような半極性の結晶面が主表面に露出したGaN基板の製造方法も提案されている(たとえば、特許文献1参照)。
また、GaNを用いたLEDなどの発光素子の寿命や性能などを改善するため、GaNの結晶において転位などの欠陥を集中させた欠陥集合領域を形成することにより、当該欠陥集合領域の周囲の領域の欠陥密度を低減することも提案されている(たとえば、特許文献2参照)。
特開2005−298319号公報
特開2003−183100号公報
"ニュースリリース:半極性面バルクGaN基板上へのLED開発に成功"、[online]、平成18年6月30日、京都大学、[平成19年6月1日検索]、インターネット(http://www.kyoto-u.ac.jp/notice/05_news/documents/060630_1.htm)
上記非特許文献1に開示されたLEDは、マイクロファセットとして自然形成された半極性の結晶面を利用しており、その結晶面は(11−22)面と固定され、サイズも小さいものであった。しかし、LEDやLDなどの効率的な製造を考えれば、半極性の結晶面が主表面に露出した(つまり、主表面の法線ベクトルに対し、所定の面方位(たとえば、[0001]方向)が所定の方向に所定角度だけ傾斜している、いわゆるオフ角を有する)2インチ以上の大口径GaN基板を用いてLEDなどを製造することが好ましい。また、主表面の法線ベクトルに対する面方位の傾斜角度の値を調整することで(つまり基板の主表面に露出する結晶面を変更することで)、LEDやLDの特性を改善できる可能性も考えられる。そして、上述した欠陥集合領域を形成することによりその他の領域の欠陥密度を低減したGaN基板において、上述のように主表面の法線ベクトルに対する面方位の傾斜角度の値を調整することで、LEDやLDの特性をより改善できる可能性も考えられる。
この発明は、上記のような課題を解決するために成されたものであり、発光効率や寿命などの特性を向上させた発光素子などの半導体装置を工業的に安価に得ることが可能な2インチ以上の大口径GaN基板、当該GaN基板の主表面上にエピタキシャル層を形成したエピタキシャル層付き基板、半導体装置およびGaN基板の製造方法を提供することである。
発明者は、上述した特許文献1および特許文献2に示したGaN基板の製造方法を利用して、欠陥集合領域を形成することによりその他の領域の欠陥密度を低減するとともにさまざまなオフ角を有するGaN基板を作成し、当該GaN基板の主表面上にエピタキシャル層を形成してLEDを試作し、その特性を調査した。その結果、主表面の法線ベクトルに対して、面方位[0001]が1つの面方位(1つのオフ角方向)に傾斜することでGaN基板の表面に露出する結晶面を半極性面にすることができた。また、当該面方位[0001]を他の面方位(他のオフ角方向)にさらに傾斜させることで、GaN基板の主表面内の波長分布のばらつきを制御できる(小さくすることが可能である)ことを発見した。すなわち、この発明に従ったGaN基板は、主表面を有するGaN基板であって、低欠陥結晶領域と、当該低欠陥結晶領域に隣接する欠陥集合領域とを備える。低欠陥結晶領域と欠陥集合領域とは主表面から当該主表面と反対側に位置する裏面にまで延在する。主表面の法線ベクトルに対し、面方位[0001]がオフ角方向に傾斜している。
このようにすれば、面方位[0001]を1つめのオフ角方向に傾斜させることで、低欠陥結晶領域を有するGaN基板の主表面を半極性面とした状態で、当該主表面上にエピタキシャル層を形成できる。このため、GaN基板の(0001)面などの極性面上にエピタキシャル層を形成してLEDなどの発光素子を製造する場合より、寿命などの特性を改善するとともに、発光波長が500nm以上の長波長領域に含まれる発光素子において発光効率を向上させたり、印加する電流量の変化による波長シフト量を小さくすることができる。この結果、当該GaN基板を用いることで優れた特性を有する発光素子などの半導体装置を安定して製造することができる。
この発明に従ったエピタキシャル層付き基板は、上記GaN基板と、GaN基板の主表面上に形成されたエピタキシャル成長層とを備える。このようにすれば、当該エピタキシャル成長層はGaN基板の半極性面上に形成されるので、発光波長が500nm以上の長波長領域に含まれるとともに、寿命などの特性が改善すると同時に発光効率の向上した発光素子などの半導体装置を安定して製造可能なエピタキシャル層付き基板を提供することができる。
この発明に従った半導体装置は、上記エピタキシャル層付き基板を用いている。この場合、発光波長が500nm以上の長波長領域に含まれるとともに、寿命などの特性が改善すると同時に発光効率が向上したり、印加する電流量による波長シフト量が小さい発光素子などの半導体装置を得ることができる。
この発明に従ったGaN基板の製造方法は、以下の工程を備える。すなわち、主表面の法線ベクトルに対し、基準面方位が下地基板側傾斜方向に傾斜している下地基板を準備する工程を実施する。下地基板の主表面上にパターンを有するマスク層を形成する工程を実施する。下地基板のマスク層が形成された主表面上にGaN結晶層を成長させる工程を実施する。GaN結晶層から下地基板を除去することにより、GaN結晶層からなるGaN基板を得る工程を実施する。GaN基板は、主表面を有し、主表面の法線ベクトルに対して、面方位[0001]がオフ角方向に傾斜している。下地基板における基準面方位の下地基板側傾斜方向での傾斜角度を変更することにより、GaN基板における面方位[0001]のオフ角方向での傾斜角度が調整される。このようにすれば、マスク層上に欠陥集合領域を形成するとともに、欠陥集合領域の間には欠陥密度の低い低欠陥結晶領域が形成された、本発明に従ったGaN基板を容易に得ることができる。また、下地基板の基準面方位の下地基板側傾斜方向での傾斜角度を変更することにより、GaN基板のオフ角方向での傾斜角度を任意に変更したGaN基板を容易に製造することができる。
本発明によれば、寿命などの特性を改善するとともに、発光波長が500nmより長波長側の波長領域において発光効率を向上させた発光素子などの半導体装置を安定して製造可能なGaN基板、エピタキシャル層付き基板、半導体装置およびGaN基板の製造方法を得ることができる。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
図1は、本発明によるGaN基板を示す斜視模式図である。図2は、図1に示したGaN基板の構造を説明するための拡大模式図である。図3は、図1に示したGaN基板の構造の他の例を説明するための拡大模式図である。図4は、図1に示したGaN基板の結晶構造を説明するための模式図である。図5は、図4に示したGaN基板の結晶構造における面方位および結晶面を説明するための模式図である。図6は、図1に示した本発明によるGaN基板のオフ角方向における傾斜角度を説明するための模式図である。図1〜図6を参照して、本発明によるGaN基板を説明する。
図1〜図6を参照して、本発明によるGaN基板1は、その主表面の法線ベクトル2(図1参照)に対して、特定の面方位(ここでは面方位[0001])が互いに異なる2つの方向(オフ角方向)に傾斜している。すなわち、GaN基板1は、面方位[0001]が1つの面方位あるいは互いに異なる2方向に傾斜しているオフ角度を有する基板である。また、本発明によるGaN基板1は、図2に示すように欠陥集合領域51と低欠陥結晶領域52とからなる。GaN基板1では、直線状に延びる複数の欠陥集合領域51が互いに間隔を隔てて平行に形成されている。複数の低欠陥結晶領域52は、欠陥集合領域51の間において、欠陥集合領域51の延在方向と同じ方向に延びるように形成されている。GaN基板1の主表面に対して、GaN基板1を厚み方向で貫通するように形成された欠陥集合領域51の交差角度θ3は90°より小さくなっている。これは、欠陥集合領域51の成長方向(GaN基板1の厚み方向における欠陥集合領域51の延びる方向)が、GaN基板1の面方位[0001]と所定の関係を維持するようにGaN基板1が形成されているためである。
ここで、交差角度θ3は、欠陥集合領域51の延在方向(図2の矢印53で示される方向)と直交する直線と、GaN基板1の厚み方向における欠陥集合領域51の延びる方向とのなす角度である。
なお、GaN基板1における欠陥集合領域51および低欠陥結晶領域52の形状は、図2に示したものに限られず、たとえば図3に示すような形状であってもよい。図3に示したGaN基板1では、主表面において複数の欠陥集合領域51が島状に分散配置され、当該欠陥集合領域51の間に低欠陥結晶領域52が形成された状態になっている。異なる観点から言えば、低欠陥結晶領域52中に島状の欠陥集合領域51が分散配置されている。そして、欠陥集合領域51はGaN基板1の主表面から裏面にまで延在する(GaN基板1を厚み方向において貫通する)ように形成されている。図3に示したGaN基板1においても、GaN基板1の主表面に対して、欠陥集合領域51の延在方向の交差角度θ4は90°より小さくなっている。ここで、交差角度θ4は、GaN基板1の厚み方向における欠陥集合領域51の延びる方向と平行な直線とGaN基板1の主表面との成す角度のうち最小のものである。
図4に示すように、GaNの結晶構造は、いわゆる六方晶の結晶構造を有している。図4では、GaNの六方晶の結晶構造の対称性をよりわかりやすく示すため、複数のセルを含んだ状態でGaNの結晶構造が例示されている。図4において、大きい白丸が窒素原子(N原子)を示し、小さい丸がガリウム原子(Ga原子)を示す。図4の結晶構造の底面においては、中心にGa原子が存在し、そのGa原子を中心とする正六角形の頂点にもGa原子が位置している。底面の中心に位置するGa原子から上述した周辺の6個のGa原子を結ぶ方向が、それぞれ反時計回りに[2−1−10]、[11−20]、[−12−10]、[−2110]、[−1−120]、[1−210]となっている。これらの方向が、GaNにおけるGa−Ga結合の方向になる。そして、底面の中心Ga原子から見てGa原子の存在しない方向が[1−100]などになる。なお、図4および図5に示した結晶構造において、正六角柱とみなせる六方晶の上面をc面と呼び、正六角柱の側壁面をm面と呼ぶ。
図1に示した本発明によるGaN基板1では、面方位[0001]が、互いに異なる2つのオフ角方向である面方位[1−100]および面方位[11−20]方向に、法線ベクトル2(図1参照)に対して傾斜している。このGaN基板1における主表面の法線ベクトル2に対する面方位[0001]の傾斜の状態を、図6を参照してより詳しく説明する。
まず、図6において、ベクトルABで示す方向がGaN基板の主表面の法線ベクトル2(図1参照)に対応すると考える。そして、このベクトルABにGaN基板の面方位[0001]を一致させた状態から、面方位[1−100]の方向に対応するベクトルAEの方向に面方位[0001]が傾斜角度θ1だけ傾斜するように、GaNの結晶を傾ける。この結果、GaNの面方位[0001]の方向は、ベクトルACで示す方向になる。そして、このベクトルACで示される方向に傾斜したGaNの結晶構造を、さらに面方位[11−20]の方向に対応するベクトルAFの方向に傾斜角度θ2だけ傾斜させる。この結果、GaNの結晶における面方位[0001]は、図6のベクトルADに示す方向になる。
このように、本発明によるGaN基板1では、ベクトルABで示される主表面の法線ベクトル2(図1参照)に対して、結晶の面方位[0001]の方向が図6のベクトルADに示す方向に傾いた状態(主表面の法線ベクトル2に対して、面方位[0001]が面方位[1−100]方向および面方位[11−20]方向にそれぞれ傾斜角度θ1、θ2だけ傾斜した状態)になっている。
また、本発明によるGaN基板1では、ベクトルABで示される主表面の法線ベクトル2(図1参照)に対して、結晶の面方位[0001]の方向が図6のベクトルACに示す方向に傾いた状態(主表面の法線ベクトル2に対して、面方位[0001]が面方位[1−100]方向のみに傾斜角θ1だけ傾斜した状態)になっていてもよい。
このようにすれば、本発明によるGaN基板1では、その主表面がいわゆる半極性面となる。このようなGaN基板1の主表面上にGaNやInGaNなどの層をエピタキシャル成長させて、半導体装置としての発光素子を形成した場合には、GaNのc面上にエピタキシャル層を形成することで発光素子を製造する場合に比べて、活性層における内部電界の発生を抑制することができる。この結果、内部電界の発生に起因して、活性層に注入した電子と正孔との再結合確率が減少し、結果的に発光効率が低くなったり、印加する電流の変化によって発光波長が変化したりするといった問題の影響を低減できる。したがって、発光効率を高め、一定の発光波長を有した発光素子を得ることができる。
また、本発明によるGaN基板1では、図2の矢印53で示される欠陥集合領域51の延在方向と、結晶の面方位[0001]の傾く方向とは、欠陥集合領域51の延在方向が[1−100]方向、結晶の面方位[0001]の傾く方向が[11−20]という関係になっていることが好ましい。このようにすれば、LDを作製する際、(1−100)面でへき開したときに、相対するへき開面同士が平行になりレーザ共振面を作製する上で好ましい。
図7は、図1に示したGaN基板の製造方法を説明するためのフローチャートである。図8は、図7に示したフローチャートにおける準備工程の内容を説明するためのフローチャートである。図7および図8を参照して、本発明によるGaN基板の製造方法を説明する。
図7および図8を参照して、まず準備工程(S10)を実施する。この準備工程(S10)においては、GaN基板となるGaNエピタキシャル層を形成する下地となる、下地基板を準備する。具体的には、準備工程(S10)(図7参照)では、図8に示すように下地基板作製工程(S11)をまず実施する。この下地基板作製工程(S11)においては、その表面上にGaNをエピタキシャル成長可能な基板であって、GaNをエピタキシャル成長させる主表面の法線ベクトルに対して、特定の面方位がそれぞれ異なる2方向(下地基板側傾斜方向)に傾斜している基板を準備する。なお、特定の面方位が主表面の法線ベクトルに対して傾斜する方向は1つの方向であってもよい。
ここで、下地基板としては、その表面にGaNを成膜することができれば、任意の材料を用いることができる。下地基板としては、たとえばガリウム砒素(GaAs)基板、サファイア基板、酸化亜鉛(ZnO)基板、炭化ケイ素(SiC)基板あるいはGaN基板を用いることができる。そして、後述する成膜工程において、形成されるGaNエピタキシャル層の面方位[0001]が、下地基板のGaNエピタキシャル層が形成される主表面の法線ベクトルに対して所定の方向(たとえば2つのオフ角方向あるいは1つのオフ角方向)に傾斜した状態で、GaNエピタキシャル層が成長できるように、下地基板はいわゆるオフ角を有する基板とされている。具体的には、下地基板においては、エピタキシャル層が形成される主表面の法線ベクトルに対して、所定の基準面方位が所定の方向に傾斜した状態となっている。このような基板は、たとえば主表面が特定の結晶面(たとえば六方晶であればc面など)になっている基板を準備し、当該基板の主表面に対して所定の方向に傾斜した傾斜角度で当該基板の主表面を研削する、あるいは主表面に対する結晶の面方位が分かっているバルク基板から所定の切出し角度で下地基板を切出すといった方法で下地基板を準備することができる。
次に、図8に示すように、マスクパターン形成工程(S12)を実施する。このマスクパターン形成工程(S12)においては、下地基板のGaNエピタキシャル層を形成する主表面上に欠陥集合領域を形成するために用いられるマスクパターンを形成する。具体的には、図9または図10に示すようなパターンを有するマスク層10を形成する。図9および図10は、下地基板の主表面上に形成されるマスク層のマスクパターンを示す平面模式図である。
まず、図9に示すマスクパターンについて説明する。図9に示すように、下地基板の主表面に形成するマスク層10として、幅W1のライン状のパターンをピッチPで複数平行に延びるように形成してもよい。このとき、ピッチPをたとえば600μmとし、線状パターンの幅W1を50μm、線状パターンの間の間隔W2(線状パターンの間に形成された溝状の開口部11の幅)をたとえば550μmとすることができる。また、線状パターンの厚みをたとえば0.1μmとすることができる。
また、他のマスクパターンの例としては、図10に示すように、平面形状がたとえば円形状のマスク層10が下地基板の主表面上において島状に分散配置されたものを用いてもよい。具体的には、島状のマスク層10の直径Wをたとえば50μmとし、隣接する島状のマスク層10の中心間の距離Lをたとえば600μmとすることができる。複数の島状のマスク層10はいわゆる千鳥格子状に配置されており、隣り合うマスク層10の中心点を結ぶと1辺が距離Lの正三角形となるようにマスク層10は配置されていてもよい。あるいは複数の島状のマスク層10は、隣り合うマスク層10の中心点を結ぶと1辺が距離Lの四角形となるようにマスク層10は配置されていてもよい。また、マスク層10の平面形状は円形状に限らず、任意の形状とすることができる。
このようなマスク層10が形成された下地基板に対して、図5に示すように成膜工程(S20)を実施する。具体的には、下地基板のマスク層が形成された主表面上に、気相成長法を用いてGaN薄膜を形成する。GaN薄膜の気相成長法としては、HVPE法(Hydride Vapor Phase Epitaxy)、昇華法、MOC法(Metallorganic Chloride)、MOCVD法(Metal-organic Chemical Vapor Deposition)などを用いることができる。この成膜工程(S20)においては、たとえばHVPE法を用いることができる。図11は、成膜工程(S20)において用いる成膜装置を示す模式図である。図11を参照して、HVPE法を用いた成膜装置を説明する。
図11に示すように、成膜装置20は、反応管22と、反応管22の内部に設置されたGaボート23と、反応管22の内部において下地基板を保持するためのサセプタ24と、反応管22の内部を加熱するためのヒータ26とを備える。Gaボート23の内部には、Ga金属を配置する。そして、このGaボート23に向けて、水素、窒素あるいはアルゴンで希釈した塩化水素(HCl)ガスを供給するための配管27が配置されている。また、サセプタ24の上部に、水素、窒素あるいはアルゴンで希釈したアンモニア(NH3)ガスを供給するための配管28が設置されている。反応管22の外周に対向する位置に、反応管22を加熱するためのヒータ26が設置されている。サセプタ24上には、下地基板5が設置される。この下地基板5上に、後述するようにGaN結晶層3が形成される。
次に、図11に示した成膜装置20を用いたGaN結晶層3の製造方法を説明する。まず、図11に示した成膜装置20において、反応管22の内部のサセプタ24上に下地基板5を配置する。そして、サセプタ24の上方に、その内部にGa金属を入れた容器であるGaボート23を配置する。次に、装置全体をヒータ26によって加熱した状態で、配管27を介してGaボート23に水素、窒素あるいはアルゴンによって希釈されたHClガスを吹込む。この結果、2Ga+2HCl→2GaCl+H2という反応が起きる。この反応により生成された気体状のGaClを下地基板5に供給する。
同時に、配管28を介してサセプタ24近傍に水素、窒素あるいはアルゴンで希釈したNH3ガスを供給する。すると、下地基板5の近傍において、2GaCl+2NH3→2GaN+3H2という反応が起こる。このような反応によって形成されたGaNを、加熱された下地基板5の表面にGaN結晶として積層する。このようにして、下地基板5の表面にGaN結晶層3が形成される。このとき、下地基板の表面には図9または図10に示すようなマスク層10上にGaN結晶層3が形成される。この結果、マスク層10上に位置する部分にはGaN結晶層3の転位が集まることでストライプ状の欠陥集合領域51(図2参照)が形成される。一方、この欠陥集合領域51に欠陥が集まったことで、欠陥集合領域51の間の領域である低欠陥結晶領域52の欠陥密度(転位密度)は低減される。
また、下地基板5がいわゆるオフ角を有する基板となっているため、形成されるGaN結晶層3も、下地基板5の主表面と対向する表面の法線ベクトルに対して、所定の面方位が傾斜した状態になっている。また、GaN結晶層3における上記法線ベクトルに対する所定の面方位の傾斜方向および傾斜角度は、下地基板における基準面方位の傾斜方向および傾斜角度に応じて変更可能である。
なお、GaN結晶層3は、後述するように下地基板5が除去された後にも自立して取扱いが可能なように十分厚く形成する。GaN結晶層3の厚みはたとえば10mm程度とすることができる。
次に、図7に示したように下地基板除去工程(S30)を実施する。この下地基板除去工程(S30)においては、形成されたGaN結晶層3から下地基板5を除去する。下地基板5の除去方法としては、スライスなどの機械的な方法、エッチングなどの化学的な方法、電解エッチなどの電気化学的な方法など任意の方法を用いることができる。この結果、GaN結晶層3よりなるGaN基板を得ることができる。また、得られたGaN基板1(図1参照)においては、下地基板において基準面方位が2方向において傾斜していることに応じて、その表面に対して面方位[0001]が異なる2つのオフ角方向に傾斜した状態となっている。
この後、後処理工程(S40)を実施する。後処理工程(S40)としては、たとえば基板表面の研磨工程や、GaN基板1を所定の厚みにスライスするスライス工程などを実施することができる。
このようにして得られたGaN基板1の表面に、図12に示すようにGaNなどのエピタキシャル層40を形成することにより、エピタキシャル層付き基板(エピ基板41)を得ることができる。図12は、図1に示した本発明によるGaN基板を用いたエピタキシャル層付きの基板を示す斜視模式図である。また、このようなエピ基板41を用いて、図13に示すように発光素子を形成することができる。図13は、本発明によるGaN基板を用いた発光素子を示す断面模式図である。図13を参照して、本発明によるGaN基板を用いた発光素子を説明する。
図13に示すように、半導体装置としての発光素子30は、GaN基板1上にn型のAlGaN中間層31が形成されている。n型のAlGaN中間層31上にはn型のGaNバッファ層32が形成されている。nGaNバッファ層32上に発光層33が形成されている。この発光層33は、たとえばInGaN/InGaN−MQW層(多重量子井戸層)である。この発光層33上にp型のAlGaN層34を形成する。p型のAlGaN層34上にp型のGaNバッファ層35が形成されている。そして、GaN基板1の裏面側(n型AlGaN中間層31が形成された表面側と反対側の表面)にはn電極36が形成されている。そして、p型のGaNバッファ層35上にはp電極37が形成されている。
このように、本発明によるGaN基板1を用いて発光素子を形成した場合に、発光層33がGaN基板1のいわゆる半極性面上に形成されているため、発光層33でのピエゾ電界が低減される。このため、従来のGaN基板の極性面上に発光層が形成されていた発光素子よりも、発光層での発光効率を向上させたり、印加する電流量変化による発光波長のシフト量を小さくすることができる。
上述した実施の形態と一部重複する部分もあるが、この発明の実施の形態を羅列的に挙げて説明する。
この発明に従ったGaN基板1(図1参照)は、主表面を有するGaN基板1であって、図2および図3に示すように低欠陥結晶領域52と、当該低欠陥結晶領域52に隣接する欠陥集合領域51とを備える。低欠陥結晶領域52と欠陥集合領域51とは主表面から当該主表面と反対側に位置する裏面にまで延在する。主表面の法線ベクトル2に対し、面方位[0001]がオフ角方向に傾斜している。欠陥集合領域51の形態は、低欠陥結晶領域52とほぼ同一方向の単結晶からなり、接する低欠陥結晶領域52との境界に面状欠陥を有する、あるいは、欠陥集合領域51は多結晶からなり、接する低欠陥結晶領域52との境界に結晶粒界を有する、あるいは欠陥集合領域51は多結晶からなり、接する低欠陥結晶領域52に対しc軸が反転している結晶からなる。さらには、欠陥集合領域51が伸びている方向53に対して垂直な面で結晶を切り取り、結晶の断面を観察したとき、下地基板のオフ角とほぼ同じ方向に欠陥集合領域51が成長とともに延びている。
このようにすれば、面方位[0001]を1つめのオフ角方向に傾斜させることで、低欠陥結晶領域を有するGaN基板1の主表面を半極性面とした状態で、当該主表面上にエピタキシャル層40を形成できる。このため、GaN基板の(0001)面などの極性面上にエピタキシャル層を形成してLEDなどの発光素子を製造する場合より、寿命などの特性を改善するとともに、発光波長が500nm以上の長波長領域に含まれる発光素子において発光効率を向上させたり、印加する電流量の変化による波長シフト量を小さくすることができる。この結果、当該GaN基板を用いることで優れた特性を有する発光素子などの半導体装置を安定して製造することができる。
上記GaN基板1において、主表面の法線ベクトル2に対し面方位[0001]が傾斜するオフ角方向は、[1−100]方向または[11−20]方向であってもよい。この場合、低欠陥結晶領域を有するGaN基板1の主表面を半極性面にすることで、寿命などの特性が改善するとともに長波長領域での発光効率が向上した発光素子(半導体装置)を得ることができる。
上記GaN基板1において、主表面の法線ベクトル2に対する面方位[0001]の、[1−100]方向または[11−20]方向における傾斜角度が2°以上40°以下であってもよい。また、上記傾斜角度は5°以上40°以下、より好ましくは18°以上40°以下、さらに好ましくは25°以上40°以下であってもよい。この場合、GaN基板1の主表面を半極性面にすることで、長波長領域での発光効率が向上した発光素子(半導体装置)を確実に得ることができる。
上記GaN基板1において、主表面の法線ベクトル2に対し、面方位[0001]は互いに異なる2つのオフ角方向に傾斜していてもよい。このようにすれば、面方位[0001]を1つめのオフ角方向(たとえば図6のベクトルAEに示す方向)に傾斜させることで、低欠陥結晶領域52(図2および図3参照)を有するGaN基板1の主表面を半極性面とした状態で、当該主表面上にエピタキシャル層40を形成できる。このため、GaN基板1の(0001)面などの極性面上にエピタキシャル層40を形成してLEDなどの発光素子を製造する場合より、寿命などの特性を改善するとともに、発光波長が500nm以上の長波長領域に含まれる発光素子において発光効率を向上させたり、印加する電流量変化による発光波長のシフト量を小さくすることができる。さらに、面方位[0001]を2つ目のオフ角方向(たとえば図6のベクトルAFに示す方向)にさらに傾斜させることにより、GaN基板1の主表面におけるオフ角分布や面内波長分布のばらつきを制御することができる。さらにGaN基板の裏面も表面とほぼ同じオフ角を有する。その結果、表面ならびに裏面に形成した電極のコンタクト性が向上し、動作開始当初からの動作電圧の増加量を小さくすることができる。この結果、当該GaN基板1を用いることで優れた特性を有する発光素子などの半導体装置を安定して製造することができる。
上記GaN基板1において、主表面の法線ベクトル2に対し面方位[0001]が傾斜する2つのオフ角方向は、図6に示すように[1−100]方向および[11−20]方向であってもよい。この場合、GaN基板1の主表面を半極性面にすることで、長波長領域での発光効率が向上した発光素子(半導体装置)を得るとともに、GaN基板1の主表面上にエピタキシャル層40を形成したときにおける面内波長分布のばらつきを確実に制御することができる。
上記GaN基板1において、主表面の法線ベクトル2に対する面方位[0001]の、[1−100]方向における傾斜角度および[11−20]方向における傾斜角度θ1、θ2(図6参照)のうちのいずれか一方は10°以上40°以下であってもよく、他方は0.02°以上40°以下であってもよい。また、上記2つの傾斜角度のうちいずれか一方を10°以上40°以下として、他方を0.02°以上10°以下としてもよい。この場合、GaN基板1の主表面を半極性面にすることで、長波長領域での発光効率が向上した発光素子(半導体装置)を得るとともに、GaN基板の主表面上にエピタキシャル層40を形成したときにおける面内波長分布のばらつきを確実に小さくすることができる。
上記GaN基板1では、主表面における欠陥集合領域51が、図2に示すように直線状であって互いに平行に延びるように形成されていてもよく、低欠陥結晶領域52は欠陥集合領域51の間に形成されていてもよい。この場合、欠陥集合領域51と低欠陥結晶領域52とが交互に配置されることになるので、低欠陥結晶領域52の欠陥を確実に欠陥集合領域51に集めることができる。このため、低欠陥結晶領域52の欠陥密度を十分低減することができる。
上記GaN基板1では、主表面における欠陥集合領域51が、図3に示すように互いに間隔を隔てて複数個の島状に分散配置するように形成されていてもよく、低欠陥結晶領域52は欠陥集合領域51の間に形成されていてもよい。この場合、欠陥集合領域51が低欠陥結晶領域52に分散配置された状態になるので、低欠陥結晶領域52の欠陥を確実に欠陥集合領域51に集めることができる。このため、低欠陥結晶領域52の欠陥密度を十分低減することができる。
この発明に従ったエピタキシャル層付き基板(エピ基板41)(図12参照)は、上記GaN基板1と、GaN基板1の主表面上に形成されたエピタキシャル成長層としてのエピタキシャル層40とを備える。このようにすれば、当該エピタキシャル層40はGaN基板1の半極性面上に形成されるので、発光波長が500nm以上の長波長領域に含まれるとともに、寿命などの特性が改善すると同時に発光効率の向上した発光素子などの半導体装置を安定して製造可能なエピ基板41を提供することができる。
この発明に従った半導体装置(発光素子)は、上記エピ基板41を用いて製造される。この場合、発光波長が500nm以上の長波長領域に含まれるとともに、寿命などの特性が改善すると同時に発光効率が向上し、印加する電流量による波長シフト量が小さい発光素子などの半導体装置を得ることができる。
この発明に従ったGaN基板の製造方法は、以下の工程を備える。すなわち、主表面の法線ベクトルに対し、基準面方位が下地基板側傾斜方向に傾斜している下地基板を準備する工程(下地基板作成工程(S11))を実施する。下地基板5の主表面上にパターンを有するマスク層10を形成する工程(マスクパターン形成工程(S12))を実施する。下地基板5のマスク層10が形成された主表面上にGaN結晶層3を成長させる工程(成膜工程(S20))を実施する。GaN結晶層3から下地基板5を除去することにより、GaN結晶層3からなるGaN基板1を得る工程(下地基板除去工程(S30))を実施する。GaN基板1は、主表面を有し、主表面の法線ベクトル2に対して、面方位[0001]がオフ角方向に傾斜している。下地基板5における基準面方位の下地基板側傾斜方向での傾斜角度を変更することにより、GaN基板1における面方位[0001]のオフ角方向での傾斜角度が調整される。このようにすれば、マスク層10上に欠陥集合領域51を形成するとともに、欠陥集合領域51の間には欠陥密度の低い低欠陥結晶領域52が形成された、本発明に従ったGaN基板1を容易に得ることができる。また、下地基板5の基準面方位の下地基板側傾斜方向での傾斜角度を変更することにより、GaN基板1のオフ角方向での傾斜角度を任意に変更したGaN基板1を容易に製造することができる。
上記GaN基板の製造方法において、下地基板5はGaAs基板であってもよく、基準面方位は[111]であってもよい。下地基板側傾斜方向は<1−10>方向または<11−2>方向であってもよい。GaN基板1のオフ角方向は[11−20]方向または[1−100]方向であってもよい。この場合、下地基板として比較的入手が容易なGaAs基板を用いることで、本発明によるGaN基板1を製造することができるので、GaN基板の製造コストの低減を図ることができる。
上記GaN基板の製造方法において、下地基板5はサファイア基板であってもよく、基準面方位は[0001]であってもよい。下地基板側傾斜方向は[11−20]方向または[1−100]方向であってもよい。GaN基板1のオフ角方向は[1−100]方向または[11−20]方向であってもよい。この場合、下地基板5として比較的入手が容易なサファイア基板を用いることで、本発明によるGaN基板1を製造することができるので、GaN基板1の製造コストの低減を図ることができる。
上記GaN基板の製造方法において、下地基板5はZnO基板であってもよく、基準面方位は[0001]であってもよい。下地基板側傾斜方向は[1−100]方向または[11−20]方向であってもよい。GaN基板1のオフ角方向は[1−100]方向または[11−20]方向であってもよい。この場合、下地基板5として比較的入手が容易なZnO基板を用いることで、本発明によるGaN基板1を製造することができるので、GaN基板1の製造コストの低減を図ることができる。
上記GaN基板の製造方法において、下地基板5はSiC基板であってもよく、基準面方位は[0001]であってもよい。下地基板側傾斜方向は[1−100]方向または[11−20]方向であってもよい。GaN基板1のオフ角方向は[1−100]方向または[11−20]方向であってもよい。この場合、下地基板5として比較的入手が容易なSiC基板を用いることで、本発明によるGaN基板1を製造することができるので、GaN基板1の製造コストの低減を図ることができる。
上記GaN基板の製造方法において、下地基板5はGaNからなる基板であってもよく、基準面方位は[0001]であってもよい。下地基板側傾斜方向は[1−100]方向または[11−20]方向であってもよい。GaN基板1のオフ角方向は[1−100]方向または[11−20]方向であってもよい。この場合、GaN基板1となるべきGaN結晶層3を形成する下地基板5として同じ材質からなるGaNからなる基板を用いることで、GaN結晶層3の膜質を向上させることができ、優れた膜質のGaN基板1を得ることができる。
上記GaN基板の製造方法では、下地基板5での下地基板側傾斜方向における傾斜角度が2°以上40°以下であってもよい。この場合、形成されるGaN基板1のオフ角方向における傾斜角度を2°以上40°以下に調整することができる。
上記GaN基板の製造方法において、下地基板5を準備する工程(下地基板作成工程(S11))では、主表面の法線ベクトルに対し、基準面方位が互いに異なる2つの下地基板側傾斜方向に傾斜していてもよい。GaN基板1では、主表面の法線ベクトル2に対して、面方位[0001]が互いに異なる2つのオフ角方向に傾斜していてもよい。下地基板5における上記2つの下地基板側傾斜方向は互いに直交していてもよい。また、GaN基板1における上記2つのオフ角方向は互いに直交していてもよい。このようにすれば、主表面の法線ベクトル2に対して、面方位[0001]が互いに異なる2つのオフ角方向に傾斜した本発明に従ったGaN基板1を容易に得ることができる。
上記GaN基板の製造方法において、下地基板5はGaAs基板であってもよく、基準面方位は[111]であってもよい。2つの下地基板側傾斜方向は<1−10>方向および<11−2>方向であってもよい。GaN基板1の2つのオフ角方向は[11−20]方向および[1−100]方向であってもよい。この場合、下地基板5として比較的入手が容易なGaAs基板を用いることで、本発明によるGaN基板1を製造することができるので、GaN基板1の製造コストの低減を図ることができる。
上記GaN基板の製造方法において、下地基板5はサファイア基板であってもよく、基準面方位は[0001]であってもよい。2つの下地基板側傾斜方向は[11−20]方向および[1−100]方向であってもよい。GaN基板1の2つのオフ角方向は[1−100]方向および[11−20]方向であってもよい。この場合、下地基板5として比較的入手が容易なサファイア基板を用いることで、本発明によるGaN基板1を製造することができるので、GaN基板1の製造コストの低減を図ることができる。
前記GaN基板の製造方法では、下地基板5はZnO基板であってもよく、基準面方位は[0001]であってもよい。2つの下地基板側傾斜方向は[1−100]方向および[11−20]方向であってもよい。GaN基板1の2つのオフ角方向は[1−100]方向および[11−20]方向であってもよい。この場合、下地基板5として比較的入手が容易なZnO基板を用いることで、本発明によるGaN基板1を製造することができるので、GaN基板1の製造コストの低減を図ることができる。
前記GaN基板の製造方法では、下地基板5はSiC基板であってもよく、基準面方位は[0001]であってもよい。2つの下地基板側傾斜方向は[1−100]方向および[11−20]方向であってもよい。GaN基板1の2つのオフ角方向は[1−100]方向および[11−20]方向であってもよい。この場合、下地基板5として比較的入手が容易なSiC基板を用いることで、本発明によるGaN基板1を製造することができるので、GaN基板1の製造コストの低減を図ることができる。
前記GaN基板の製造方法であって、下地基板5はGaNからなる基板であってもよく、基準面方位は[0001]であってもよい。2つの下地基板側傾斜方向は[1−100]方向および[11−20]方向であってもよい。GaN基板1の2つのオフ角方向は[1−100]方向および[11−20]方向であってもよい。この場合、GaN基板1となるべきGaN結晶層を形成する下地基板5として同じ材質からなるGaNからなる基板を用いることで、GaN結晶層3の膜質を向上させることができ、優れた膜質のGaN基板1を得ることができる。
前記GaN基板の製造方法では、下地基板5での2つの下地基板側傾斜方向における傾斜角度の一方が10°以上40°以下であり、他方が0.02°以上40°以下であってもよい。この場合、形成されるGaN基板1の2つのオフ角方向における傾斜角度を10°以上40°以下および0.02°以上40°以下に調整することができる。
前記GaN基板の製造方法では、マスク層10のパターンは、図9に示すような互いに間隔を隔てて平行に延びる複数の直線状部からなるパターンであってもよい。この場合、マスク層10の直線状部上にGaN結晶層3の転位などの欠陥が集まることにより欠陥集合領域51が形成されるので、主表面における欠陥集合領域51が、直線状であって互いに平行に延びるように(いわゆるストライプ状に)形成された本発明によるGaN基板1を容易に得ることができる。また、マスク層10のパターンにおける直線状部の延在方向と、下地基板側傾斜方向とは、下地基板上に成長するGaN基板の欠陥集合領域51の延在方向が[1−100]方向、GaN結晶の面方位[0001]の傾く方向が[11−20]となるようにパターンを形成することが好ましい。このようにすれば、LDを作製する際、(1−100)面でへき開したときに、相対するへき開面同士が平行になりレーザ共振面を作製する上で好ましい。
前記GaN基板の製造方法では、マスク層10のパターンは、図10に示すように互いに間隔を隔てて分散配置された複数個の島状部からなるパターンであってもよい。この場合、マスク層10の分散配置された島状部上にGaN結晶層3の転位などの欠陥が集まることにより欠陥集合領域51が形成されるので、主表面における欠陥集合領域51が低欠陥結晶領域52に分散配置された本発明によるGaN基板1を容易に得ることができる。
次に、本発明の効果を確認するため、以下のような実験を行なった。すなわち、本発明に従ったGaN基板を作製し、当該GaN基板を用いて発光素子を作製した。そして、GaN基板および当該発光素子について後述するように発光光の波長と供給される電流量との関係などを測定した。また、比較のため、主表面がc面となっているGaN基板、および主表面がm面となっているGaN基板を準備し、同様にこれらのGaN基板を用いて比較例としての発光素子を形成した。そして、これらの比較例の発光素子についても、同様の特性について測定を行なった。以下、実験の内容を具体的に説明する。
(1) GaN基板の準備
(1−1) 本発明のGaN基板の準備
下地基板:
GaAs基板を下地基板として用いた。ただし、当該下地基板の表面の法線ベクトルに対し、結晶方位[111]が<1−10>方向に18°傾斜し、さらに<11−2>方向に0.03°傾斜している2インチのGaAs基板を用いた。そして、この下地基板の表面には、図9に示したストライプ状のパターンを有するマスク層を形成した。このマスク層は酸化シリコン(SiO2)からなる。マスク層10では、線状パターンの幅W1を50μm、開口部の幅W2を550μmとし、線状パターンのストライプピッチPを600μmとした。また、マスク層10の厚みは0.1μmとした。また、マスク層10の延在方向は、<1−10>方向とした。
(1−1) 本発明のGaN基板の準備
下地基板:
GaAs基板を下地基板として用いた。ただし、当該下地基板の表面の法線ベクトルに対し、結晶方位[111]が<1−10>方向に18°傾斜し、さらに<11−2>方向に0.03°傾斜している2インチのGaAs基板を用いた。そして、この下地基板の表面には、図9に示したストライプ状のパターンを有するマスク層を形成した。このマスク層は酸化シリコン(SiO2)からなる。マスク層10では、線状パターンの幅W1を50μm、開口部の幅W2を550μmとし、線状パターンのストライプピッチPを600μmとした。また、マスク層10の厚みは0.1μmとした。また、マスク層10の延在方向は、<1−10>方向とした。
成膜条件:
上述した下地基板の表面上に、以下のような条件でGaN結晶層を形成した。すなわち、図11に示した成膜装置20を用いて、HVPE法により下地基板の表面上にGaN結晶層を形成した。下地基板の表面上のGaN結晶の成長工程では、初め比較的低温で薄いバッファ層を成長させる。その後、バッファ層上に比較的高温で、厚いGaNエピタキシャル層を成長させる。バッファ層の成膜条件は、成膜温度を500℃、HClの分圧を1×10-3atm(100Pa)、NH3の分圧を0.1atm(10000Pa)、成膜時間を60分、成膜したバッファ層の厚みを60nmとした。また、バッファ層上に形成したGaNエピタキシャル層の成膜条件は、成膜温度を1030℃、HClの分圧を3×10-2atm(3000Pa)、NH3の分圧を0.2atm(20000Pa)、n型ドーパントとしてSiをドーピングしながら成膜時間を100時間、成膜したエピタキシャル層の厚みを10mmとした。
上述した下地基板の表面上に、以下のような条件でGaN結晶層を形成した。すなわち、図11に示した成膜装置20を用いて、HVPE法により下地基板の表面上にGaN結晶層を形成した。下地基板の表面上のGaN結晶の成長工程では、初め比較的低温で薄いバッファ層を成長させる。その後、バッファ層上に比較的高温で、厚いGaNエピタキシャル層を成長させる。バッファ層の成膜条件は、成膜温度を500℃、HClの分圧を1×10-3atm(100Pa)、NH3の分圧を0.1atm(10000Pa)、成膜時間を60分、成膜したバッファ層の厚みを60nmとした。また、バッファ層上に形成したGaNエピタキシャル層の成膜条件は、成膜温度を1030℃、HClの分圧を3×10-2atm(3000Pa)、NH3の分圧を0.2atm(20000Pa)、n型ドーパントとしてSiをドーピングしながら成膜時間を100時間、成膜したエピタキシャル層の厚みを10mmとした。
その後、機械研削機を用いて成膜したGaN膜からGaAs基板を除去した。このようにして、10mmの厚みの自立GaN基板を得た。そして、このGaN基板を、ワイヤーソウを用いて厚み400μmにスライスし、さらに表面を研磨することにより10枚の2インチGaN基板を得た。
(1−2) 比較例のGaN基板の準備
主表面がc面となっているGaN基板:
基本的に、上述した本発明によるGaN基板と同様の製造方法により製造したが、用いた下地基板としてのGaAs基板が、その主表面の法線ベクトルに対して結晶方位[111]が平行になっている点が異なる。このような下地基板を用いることにより、得られた自立GaN基板では主表面の法線ベクトルと結晶方位[0001]とが平行になっており、当該主表面は(0001)面(c面)と平行になっている。
主表面がc面となっているGaN基板:
基本的に、上述した本発明によるGaN基板と同様の製造方法により製造したが、用いた下地基板としてのGaAs基板が、その主表面の法線ベクトルに対して結晶方位[111]が平行になっている点が異なる。このような下地基板を用いることにより、得られた自立GaN基板では主表面の法線ベクトルと結晶方位[0001]とが平行になっており、当該主表面は(0001)面(c面)と平行になっている。
主表面がm面となっているGaN基板:
上記した主表面がc面となっているGaN基板から、その主表面に対して垂直方向に厚さ400μmの基板を切出すことにより、主表面がm面となっているGaN基板を準備した。
上記した主表面がc面となっているGaN基板から、その主表面に対して垂直方向に厚さ400μmの基板を切出すことにより、主表面がm面となっているGaN基板を準備した。
(2) 発光素子の形成
得られた本発明の実施例および比較例のGaN基板の表面上に、エピタキシャル層を堆積し、さらに電極を形成、素子ごとに分割することによって、図13に示すような発光素子を形成した。なお、発光素子のn型AlGaN中間層31の厚みは50nm、n型GaNバッファ層32の厚みは2μm、発光層33の厚みは50nm、p型AlGaN層34の厚みは20nm、p型GaNコンタクト層35の厚みは50nm、とした。また、n電極36としてはAl/Tiを用い、その厚みはそれぞれAl:500nm、Ti:50nmとした。また、p電極37については、材料をPt/Tiとし、厚みをPt:500nm、Ti:50nmとした。n電極としては他に、Au/Ge/Ni(各厚み500nm/100nm/50nm)、Pt/Ti(各厚み500nm/50nm)、Au/Ti(各厚み500nm/50nm)、p電極としては他にPt(厚み500nm)、Ni(厚み500nm)としてもよい。このような発光素子は、発光層33としてInGaNを含んでいるため、青色領域よりも波長の長い緑色領域の光を出射する。
得られた本発明の実施例および比較例のGaN基板の表面上に、エピタキシャル層を堆積し、さらに電極を形成、素子ごとに分割することによって、図13に示すような発光素子を形成した。なお、発光素子のn型AlGaN中間層31の厚みは50nm、n型GaNバッファ層32の厚みは2μm、発光層33の厚みは50nm、p型AlGaN層34の厚みは20nm、p型GaNコンタクト層35の厚みは50nm、とした。また、n電極36としてはAl/Tiを用い、その厚みはそれぞれAl:500nm、Ti:50nmとした。また、p電極37については、材料をPt/Tiとし、厚みをPt:500nm、Ti:50nmとした。n電極としては他に、Au/Ge/Ni(各厚み500nm/100nm/50nm)、Pt/Ti(各厚み500nm/50nm)、Au/Ti(各厚み500nm/50nm)、p電極としては他にPt(厚み500nm)、Ni(厚み500nm)としてもよい。このような発光素子は、発光層33としてInGaNを含んでいるため、青色領域よりも波長の長い緑色領域の光を出射する。
(3) 測定内容
上述のようにして得られたGaN基板について、当該基板のオフ角(GaN基板の表面の法線ベクトルに対する、面方位[0001]の傾斜方向および傾斜角度)を測定した。また、当該オフ角の値の面内分布も測定した。また、GaN基板について転位密度も測定した。さらに、形成した発光素子について、発光波長と電流量との関係を測定した。
上述のようにして得られたGaN基板について、当該基板のオフ角(GaN基板の表面の法線ベクトルに対する、面方位[0001]の傾斜方向および傾斜角度)を測定した。また、当該オフ角の値の面内分布も測定した。また、GaN基板について転位密度も測定した。さらに、形成した発光素子について、発光波長と電流量との関係を測定した。
(3−1) 測定方法
GaN基板のオフ角およびオフ角の値の分布の測定:
GaN基板のオフ角は、2結晶XRD(X-ray diffraction)装置を用いて、スリットサイズ縦横ともに200μmで測定した。また、GaN基板内のオフ角の値の分布は、GaN基板の主表面について、基板の中心と、当該中心から<1−100>方向ならびに<11−20>方向に各20mm離れた4点の合計5点において上記XRD装置を用いてオフ角の測定を行なった。中心から20mm離れた4点の値と中心の値の差の絶対値の最大値をオフ角の分布の値とした。また、XRDでの測定精度は±0.01°である。
GaN基板のオフ角およびオフ角の値の分布の測定:
GaN基板のオフ角は、2結晶XRD(X-ray diffraction)装置を用いて、スリットサイズ縦横ともに200μmで測定した。また、GaN基板内のオフ角の値の分布は、GaN基板の主表面について、基板の中心と、当該中心から<1−100>方向ならびに<11−20>方向に各20mm離れた4点の合計5点において上記XRD装置を用いてオフ角の測定を行なった。中心から20mm離れた4点の値と中心の値の差の絶対値の最大値をオフ角の分布の値とした。また、XRDでの測定精度は±0.01°である。
GaN基板の転位密度の測定:
GaN基板について、SEMを用いたCL(カソードルミネッセンス)を用いて、上記XRDと同じ5点について□100μm内部の暗い点を数えて測定を行なった。
GaN基板について、SEMを用いたCL(カソードルミネッセンス)を用いて、上記XRDと同じ5点について□100μm内部の暗い点を数えて測定を行なった。
発光素子の発光光の波長と供給される電流量との測定:
作成した発光素子について、供給する電流の値を変更しながら、同時に発光素子から出射される光の波長を測定した。具体的には、室温で発光素子にパルス電流を印加して発光スペクトルを測定した。
作成した発光素子について、供給する電流の値を変更しながら、同時に発光素子から出射される光の波長を測定した。具体的には、室温で発光素子にパルス電流を印加して発光スペクトルを測定した。
(4) 測定結果
GaN基板のオフ角:
GaN基板のオフ角は、表面の法線ベクトルに対して面方位[0001]が、[11−20]方向にほぼ18°傾斜したオフ角を示した。また、[1−100]方向にほぼ0.05°傾斜したオフ角を示した。また、この[11−20]方向におけるオフ角の面内分布は、当該基板の面内においてオフ角の分布が±0.5°(−17.5〜18.5°)の範囲に入っていた。また、[1−100]方向におけるオフ角の面内分布は、当該基板の面内においてオフ角の分布が±0.3°の範囲に入っていた。
GaN基板のオフ角:
GaN基板のオフ角は、表面の法線ベクトルに対して面方位[0001]が、[11−20]方向にほぼ18°傾斜したオフ角を示した。また、[1−100]方向にほぼ0.05°傾斜したオフ角を示した。また、この[11−20]方向におけるオフ角の面内分布は、当該基板の面内においてオフ角の分布が±0.5°(−17.5〜18.5°)の範囲に入っていた。また、[1−100]方向におけるオフ角の面内分布は、当該基板の面内においてオフ角の分布が±0.3°の範囲に入っていた。
また、GaN基板の主表面における欠陥集合領域の幅は45μmであり、低欠陥結晶領域の幅は455μmであった。また、欠陥集合領域の延在方向は、[1−100]方向であった。なお、上記欠陥集合領域などの延在方向や幅については、蛍光顕微鏡やXRDを用いて測定を行なった。
GaN基板の転位密度:
GaN基板の転位密度を測定したところ、当該転位密度はどの試料についても1×107(/cm2)以下であった。
GaN基板の転位密度を測定したところ、当該転位密度はどの試料についても1×107(/cm2)以下であった。
発光素子の発光光の波長と供給される電流量との関係:
本発明の実施例の発光素子の波長と電流量との関係は、発光素子に供給される電流量が大きくなるに従って出射される光の波長が短波長側にシフトしているものの、そのシフト量はほぼ7nm程度であった。これは、従来のGaN基板、すなわち基板表面とGaNのc面とがほぼ平行になっているc面基板を用いて製造した比較例の発光素子における波長のシフト量が20nm程度であるのに比べて小さくなっている。なお、m面基板を用いて製造した比較例の発光素子の場合は、ほとんど波長のシフトが起きなかった。これはm面が無極性面であるため、発光層において内部電界の発生が無いと考えられるためである。
本発明の実施例の発光素子の波長と電流量との関係は、発光素子に供給される電流量が大きくなるに従って出射される光の波長が短波長側にシフトしているものの、そのシフト量はほぼ7nm程度であった。これは、従来のGaN基板、すなわち基板表面とGaNのc面とがほぼ平行になっているc面基板を用いて製造した比較例の発光素子における波長のシフト量が20nm程度であるのに比べて小さくなっている。なお、m面基板を用いて製造した比較例の発光素子の場合は、ほとんど波長のシフトが起きなかった。これはm面が無極性面であるため、発光層において内部電界の発生が無いと考えられるためである。
本発明の効果を確認するため、以下のような実験を行なった。すなわち、後述する実施例の試料ID1〜66および比較例の試料ID1〜5のGaN基板を作成し、これらのGaN基板の試料についてオフ角方向およびオフ角、さらにオフ角の面内分布、転位密度を測定した。さらに、各GaN基板を用いて発光素子を形成し、当該発光素子について投入電流値を変更することによる発光波長の変化量(ブルーシフト(Blue shift):Δλ)、1000時間経過時点での動作電圧の増加量(ΔVop)、GaN基板の面内における発光波長分布(σ)を測定した。以下、実験の内容を具体的に説明する。
(1) GaN基板の準備
全試料(実施例の試料ID1〜66および比較例の試料ID1〜5)について、上述した実施例1におけるGaN基板の製造方法と基本的に同様の製造方法を用いてGaN基板を得た。
全試料(実施例の試料ID1〜66および比較例の試料ID1〜5)について、上述した実施例1におけるGaN基板の製造方法と基本的に同様の製造方法を用いてGaN基板を得た。
下地基板:
実施例の試料ID1〜60および比較例の試料ID1〜5については、GaN基板を形成するための下地基板としてGaAs基板を用いた一方、実施例の試料ID61〜66については、下地基板としてGaAsとは異なる材料の基板を用いた。具体的には、実施例の試料ID61、62および66について、下地基板としてサファイア基板を用い、実施例の試料ID63〜65のそれぞれについて、ZnO基板、SiC基板およびGaN基板を用いた。各下地基板については、形成されるGaN基板のオフ角方向が1方向または2方向になるように、GaN結晶膜が形成される主表面の法線方向に対して、面方位[0001]が1方向または2方向に傾斜する傾斜角(オフ角)が適宜設定されている。
実施例の試料ID1〜60および比較例の試料ID1〜5については、GaN基板を形成するための下地基板としてGaAs基板を用いた一方、実施例の試料ID61〜66については、下地基板としてGaAsとは異なる材料の基板を用いた。具体的には、実施例の試料ID61、62および66について、下地基板としてサファイア基板を用い、実施例の試料ID63〜65のそれぞれについて、ZnO基板、SiC基板およびGaN基板を用いた。各下地基板については、形成されるGaN基板のオフ角方向が1方向または2方向になるように、GaN結晶膜が形成される主表面の法線方向に対して、面方位[0001]が1方向または2方向に傾斜する傾斜角(オフ角)が適宜設定されている。
具体的には、GaAs基板については、形成されるGaN結晶膜の表面に対してGaNの面方位[0001]が[11−20]方向および[1−100]方向にそれぞれ傾斜するように、GaAs基板の主表面の法線ベクトルに対して面方位[111]が<1−10>方向および<11−2>方向に傾斜している。各方向(オフ角方向)での傾斜角度(<1−10>方向のオフ角θ1および<11−2>方向のオフ角θ2)は、それぞれ各試料ごとに変更されている。
また、サファイア基板については、形成されるGaN結晶膜の表面に対してGaNの面方位[0001]が[1−100]方向および[11−20]方向にそれぞれ傾斜するように、サファイア基板の主表面の法線ベクトルに対して面方位[0001]が[11−20]方向および[1−100]方向に傾斜している。各方向(オフ角方向)での傾斜角度([11−20]方向でのオフ角θ1および[1−100]方向でのオフ角θ2)は、試料ID61についてはθ1=θ2=26°、試料ID62についてはθ1=θ2=40°に設定した。
また、ZnO基板については、ZnO基板の主表面の法線ベクトルに対して面方位[0001]が[1−100]方向および[11−20]方向に傾斜している。各方向(オフ角方向)での傾斜角度([1−100]方向でのオフ角θ1および[11−20]方向でのオフ角θ2)は、θ1=θ2=26°に設定した。
また、SiC基板については、SiC基板の主表面の法線ベクトルに対して面方位[0001]が[1−100]方向および[11−20]方向に傾斜している。各方向(オフ角方向)での傾斜角度([1−100]方向でのオフ角θ1および[11−20]方向でのオフ角θ2)は、θ1=θ2=26°に設定した。
また、実施例の試料ID65の下地基板であるGaN基板については、GaN基板の主表面の法線ベクトルに対して面方位[0001]が[1−100]方向および[11−20]方向に傾斜している。各方向(オフ角方向)での傾斜角度([1−100]方向でのオフ角θ1および[11−20]方向でのオフ角θ2)は、θ1=θ2=26°に設定した。なお、このGaN基板は試料ID57において得られたGaN基板を用いた。
また、実施例の試料ID1〜65および比較例の試料ID1〜5について、下地基板の主表面上には実施例1の場合と同様に図9に示したストライプ状のパターンを有するマスク層を形成した。マスク層の厚みや線状パターンのサイズなどは、実施例1におけるマスク層と同様である。また、実施例の試料ID66については、下地基板の主表面上には図10に示したドット状のパターンを有するマスク層を形成した。当該マスク層について、島状のマスク層(ドット状のマスク層)の平面形状は円形状であり、その直径は50μmとし、ドット状のマスク層の間の距離(ドット状のマスク層の中心間の距離)は600μmとした。
成膜条件:
上述した下地基板の表面上に、後述する表1〜表16に示すような条件でGaN結晶層を形成した。すなわち、図11に示した成膜装置20を用いて、HVPE法により下地基板の表面上にGaN結晶層を形成した。下地基板の表面上のGaN結晶の成長工程では、初め比較的低温で薄いバッファ層を成長させる。その後、バッファ層上に比較的高温で、厚いGaNエピタキシャル層を成長させる。バッファ層の成膜条件は、後述する表1〜表16に示すとおりとした。なお、下地基板としてGaNからなる基板を用いた試料ID65については、バッファ層の成長は行なわず、下地基板上に直接GaNエピタキシャル層を成長させた。
上述した下地基板の表面上に、後述する表1〜表16に示すような条件でGaN結晶層を形成した。すなわち、図11に示した成膜装置20を用いて、HVPE法により下地基板の表面上にGaN結晶層を形成した。下地基板の表面上のGaN結晶の成長工程では、初め比較的低温で薄いバッファ層を成長させる。その後、バッファ層上に比較的高温で、厚いGaNエピタキシャル層を成長させる。バッファ層の成膜条件は、後述する表1〜表16に示すとおりとした。なお、下地基板としてGaNからなる基板を用いた試料ID65については、バッファ層の成長は行なわず、下地基板上に直接GaNエピタキシャル層を成長させた。
その後、研削により成膜したGaN膜からGaAs基板などの下地基板を除去した。このようにして、10mmの厚みの自立GaN基板を得た。そして、このGaN基板を、ワイヤーソウを用いて厚み400μmにスライスし、さらに表面を研磨することにより10枚の2インチGaN基板を得た。
(2) 発光素子の形成
得られた実施例の試料ID1〜66および比較例の試料ID1〜5のGaN基板の表面上に、エピタキシャル層を堆積し、さらに電極を形成し、素子ごとに分割することによって、図13に示すような発光素子を形成した。なお、発光素子の各層の組成や厚みなどは、実施例1における発光素子と同様とした。
得られた実施例の試料ID1〜66および比較例の試料ID1〜5のGaN基板の表面上に、エピタキシャル層を堆積し、さらに電極を形成し、素子ごとに分割することによって、図13に示すような発光素子を形成した。なお、発光素子の各層の組成や厚みなどは、実施例1における発光素子と同様とした。
(3) 測定
上述のようにして得られたGaN基板について、当該基板のオフ角(GaN基板の表面の法線ベクトルに対する、面方位[0001]の[1−100]方向での傾斜角度(オフ角度θa)および[11−20]方向での傾斜角度(オフ角度θb))を測定した。また、当該オフ角の値の面内分布も測定した。また、GaN基板について転位密度も測定した。さらに、形成した発光素子について、発光波長と電流量との関係を測定した。各データの測定方法は以下のとおりである。
上述のようにして得られたGaN基板について、当該基板のオフ角(GaN基板の表面の法線ベクトルに対する、面方位[0001]の[1−100]方向での傾斜角度(オフ角度θa)および[11−20]方向での傾斜角度(オフ角度θb))を測定した。また、当該オフ角の値の面内分布も測定した。また、GaN基板について転位密度も測定した。さらに、形成した発光素子について、発光波長と電流量との関係を測定した。各データの測定方法は以下のとおりである。
GaN基板のオフ角およびオフ角の値の分布の測定:
GaN基板のオフ角は、XRD(X-ray diffraction)装置を用いて、実施例1におけるオフ角の測定方法と同様の方法により測定した。また、GaN基板の面内でのオフ角の分布についても、実施例1における測定方法と同様の測定方法を用いて測定した。
GaN基板のオフ角は、XRD(X-ray diffraction)装置を用いて、実施例1におけるオフ角の測定方法と同様の方法により測定した。また、GaN基板の面内でのオフ角の分布についても、実施例1における測定方法と同様の測定方法を用いて測定した。
GaN基板の転位密度の測定:
GaN基板について、SEMに取り付けたCLを用いて、実施例1における測定方法と同様の測定方法を用いて転位密度を測定した。
GaN基板について、SEMに取り付けたCLを用いて、実施例1における測定方法と同様の測定方法を用いて転位密度を測定した。
発光素子の発光波長の変化量(ブルーシフト:Δλ)の測定:
作成した発光素子について、供給する電流の値を変更しながら、同時に発光素子から出射される光の波長を測定した。具体的な測定方法は実施例1における測定方法と同様である。そして、発光素子に供給する電流の値が十分大きな値(具体的には200mA)になったときの発光波長と、電流が10mAのときの発光波長との差異をブルーシフト(Blue shift:Δλ(単位:nm))とした。
作成した発光素子について、供給する電流の値を変更しながら、同時に発光素子から出射される光の波長を測定した。具体的な測定方法は実施例1における測定方法と同様である。そして、発光素子に供給する電流の値が十分大きな値(具体的には200mA)になったときの発光波長と、電流が10mAのときの発光波長との差異をブルーシフト(Blue shift:Δλ(単位:nm))とした。
発光素子の1000時間経過時点での動作電圧の増加量(ΔVop)の測定:
作成した発光素子について、温度80℃で、発光素子に100mAの電流を通電させるために必要な電圧を、動作開始当初での動作電圧と、1000時間動作させた後の動作電圧として測定し、その増加分をΔVop(単位:V)とした。
作成した発光素子について、温度80℃で、発光素子に100mAの電流を通電させるために必要な電圧を、動作開始当初での動作電圧と、1000時間動作させた後の動作電圧として測定し、その増加分をΔVop(単位:V)とした。
GaN基板の面内における発光波長分布(σ)の測定:
発光素子を形成するため、表面にエピタキシャル層を形成したGaN基板について、面内の波長分布を測定した。具体的な測定方法としては、GaN基板の裏面にn電極を形成し、エピタキシャル層上にp電極を形成した後、基板の中心と、当該中心から<1−100>方向および<11−20>方向に各20mm離れた4点の合計5点から、□500μmの発光素子を各点につき10個づつ取出した。この結果得られた合計50個の発光素子について、室温でパルス電流を印加して発光スペクトルを測定し、各点ごとに発光波長の平均値を算出した。そして、中心と他の4点とのそれぞれについての上記発光波長の平均値(5つのデータ)において、データの差の絶対値のうちもっとも大きい値を波長分布とした(単位はnm)。
発光素子を形成するため、表面にエピタキシャル層を形成したGaN基板について、面内の波長分布を測定した。具体的な測定方法としては、GaN基板の裏面にn電極を形成し、エピタキシャル層上にp電極を形成した後、基板の中心と、当該中心から<1−100>方向および<11−20>方向に各20mm離れた4点の合計5点から、□500μmの発光素子を各点につき10個づつ取出した。この結果得られた合計50個の発光素子について、室温でパルス電流を印加して発光スペクトルを測定し、各点ごとに発光波長の平均値を算出した。そして、中心と他の4点とのそれぞれについての上記発光波長の平均値(5つのデータ)において、データの差の絶対値のうちもっとも大きい値を波長分布とした(単位はnm)。
(4) 測定結果
以下、測定結果を示す。
以下、測定結果を示す。
試料ID1〜19は、それぞれ下地基板について、主表面の法線ベクトルに対して基準面方位[111]を1つの方向(<1−10>方向または<11−2>方向)のみに傾斜させている。このため、形成されるGaN基板においても、基本的に主表面の法線ベクトルに対して面方位[0001]は[11−20]方向または[1−100]方向に大きく傾斜している。
表1および表2から分かるように、下地基板のオフ角θ1またはθ2を2°以上40°以下にした場合(つまりGaN基板のオフ角θaまたはθbを2°以上40°以下にした場合)、より好ましくは下地基板のオフ角θ1またはθ2を5°以上40°以下にした場合(つまりGaN基板のオフ角θaまたはθbを5°以上40°以下にした場合)ブルーシフトの値が小さくなっていることが分かる。
表3および表4は、下地基板のオフ角θ1およびθ2の一方を10°に固定し、他方を0.02°以上10°以下にした場合(つまり、GaN基板のオフ角θaおよびθbの一方を10°前後に固定し、他方を0.02°以上10°以下にした場合)の測定結果を示している。表3および表4に示した実施例の試料では、表1および表2に示した比較例や実施例の試料に比べて、GaN基板のオフ角面内分布Δθa、Δθbや、動作電圧の増加量(ΔVop)、さらに面内波長分布(σ)が小さくなっていることがわかる。この原因は明確ではないが、2つの方向についてオフ角を有する下地基板(GaAs基板)を用いてGaN結晶層を成長させると、下地基板からの構成成分の一部の外部への放出(たとえばGaAs基板の場合であればAsの放出)が抑制され、結果的に形成されるGaN結晶層の結晶に歪が入ることが抑制されるためであるとも思われる。この結果、得られたGaN基板のオフ角面内分布Δθa、Δθbや、面内波長分布(σ)が小さくなっていると思われる。
表5および表6は、下地基板のオフ角θ1およびθ2の一方を18°に固定し、他方を0.02°以上10°以下にした場合(つまり、GaN基板のオフ角θaおよびθbの一方を18°前後に固定し、他方を0.02°以上10°以下にした場合)の測定結果を示している。
表7および表8は、下地基板のオフ角θ1およびθ2の一方を25°に固定し、他方を0.02°以上10°以下にした場合(つまり、GaN基板のオフ角θaおよびθbの一方を25°前後に固定し、他方を0.02°以上10°以下にした場合)の測定結果を示している。
表9および表10は、下地基板のオフ角θ1およびθ2の一方を28°に固定し、他方を0.02°以上10°以下にした場合(つまり、GaN基板のオフ角θaおよびθbの一方を28°前後に固定し、他方を0.02°以上10°以下にした場合)の測定結果を示している。
表11および表12は、下地基板のオフ角θ1およびθ2の一方を40°に固定し、他方を0.02°以上10°以下にした場合(つまり、GaN基板のオフ角θaおよびθbの一方を40°前後に固定し、他方を0.02°以上10°以下にした場合)の測定結果を示している。
表13および表14では、下地基板のオフ角θ1およびθ2を26°以上45°以下(具体的には26°、40°、45°)の範囲で変更した場合(つまり、GaN基板のオフ角θaおよびθbを26°以上45°以下の範囲で変更した場合)を示している。表14から分かるように、下地基板のオフ角θ1およびθ2のいずれか一方を40°以上(具体的には45°)にした場合、GaN結晶層を形成することができなかった。一方、下地基板のオフ角θ1およびθ2を40°以下とした場合(つまり、GaN基板のオフ角θaおよびθbを40°以下とした場合)、いずれも表1および表2に示した比較例や参考例に比べて、GaN基板のオフ角面内分布Δθa、Δθbや、動作電圧の増加量(ΔVop)、さらに面内波長分布(σ)が小さくなっている。
上記の表3〜表14に示した実施例の試料(具体的には、GaN基板のオフ角θaおよびθbの一方を10°以上40°以下、他方を0.02°以上40°以下とした試料)は、表1および表2に示した比較例や実施例の試料に比べて、GaN基板のオフ角面内分布Δθa、Δθbや、動作電圧の増加量(ΔVop)、さらに面内波長分布(σ)が小さくなっている。
表15および表16は、下地基板としてGaAs以外の材料からなる基板を用いた場合の試料について、GaNの成膜条件や測定結果を示している。これらの試料ID61〜66の測定結果から分かるように、これらのGaAs基板以外の基板(サファイア基板、ZnO基板、SiC基板およびGaN基板)を下地基板として用いても、GaAs基板を下地基板として用いた場合と同様に2つのオフ角方向に面方位[0001]が傾斜したGaN基板を製造することができる。そして、得られたGaN基板および当該GaN基板を用いて製造された発光素子は、GaAs基板を下地基板として用いて製造されたGaN基板および当該GaN基板を用いて製造された発光素子と同様の特性を示している。なお、表には記載していない、GaAsと同様のオフ角を有するサファイア基板、ZnO基板、SiC基板、GaN基板を用いて作製したGaN基板および当該GaN基板を用いて製造された発光素子も、表1から表14に示した特性と同様の特性を示した。
また、実施例の試料ID66では、下地基板の主表面に形成されたマスク層がドット状であったため、形成されたGaN基板では当該ドット状のマスク層上に図3に示すような欠陥集中領域が形成され、その欠陥集中領域の周囲に低欠陥結晶領域が形成されていた。上述した各試料では、低欠陥結晶領域を利用して発光素子を形成した。
本発明によるGaN基板について、以下のような測定を行なった。
(1) GaN基板の準備
実施例の試料ID25、ID41のGaN基板を準備した。当該GaN基板の製造方法は、実施例2で示した方法と同様である。なお、試料ID25のGaN基板は、下地基板(GaAs基板)の[11−20]方向におけるオフ角θ1が18°である(表5参照)。また、試料ID41のGaN基板は、下地基板(GaAs基板)の[11−20]方向におけるオフ角θ1が28°である(表9参照)。
(1) GaN基板の準備
実施例の試料ID25、ID41のGaN基板を準備した。当該GaN基板の製造方法は、実施例2で示した方法と同様である。なお、試料ID25のGaN基板は、下地基板(GaAs基板)の[11−20]方向におけるオフ角θ1が18°である(表5参照)。また、試料ID41のGaN基板は、下地基板(GaAs基板)の[11−20]方向におけるオフ角θ1が28°である(表9参照)。
(2) 測定
上記試料ID25、41のGaN基板について、CL(カソードルミネッセンス)法を用いて転位密度を測定した。測定方法としては、SEM(走査型電子顕微鏡:Scanning Electron Microscope)に装着したCLを用いて、GaN基板の表面において暗点として観察される欠陥の数を測定した。測定位置は、図14に示すように、GaN基板の表面における欠陥集合領域51から隣の欠陥集合領域51まで、GaNオフ方向側の領域62(隣接する欠陥集合領域51の間の領域において、GaNの面方位[0001]が傾斜する方向側(下流側)の領域)と、GaNオフ方向反対側の領域61(隣接する欠陥集合領域51の間の領域において、GaNの面方位[0001]が傾斜する方向側と反対側(上流側)の領域)とのそれぞれにおいて、50μm×50μmの領域での暗点として観察される欠陥の数を測定した。ここで、図14は、上述した測定対象のGaN基板を示す模式図であり、図14(a)はGaN基板の平面模式図を、また、図14(b)は対応する断面模式図を示している。図14に示すように、GaN基板の表面には複数の線状にのびる欠陥集合領域51が配置されている。これらの欠陥集合領域は互いに平行に延びている。また、GaN基板の厚み方向においては、図14(b)に示すようにGaN基板の主表面に対して傾斜するように欠陥集合領域51は延在している。
上記試料ID25、41のGaN基板について、CL(カソードルミネッセンス)法を用いて転位密度を測定した。測定方法としては、SEM(走査型電子顕微鏡:Scanning Electron Microscope)に装着したCLを用いて、GaN基板の表面において暗点として観察される欠陥の数を測定した。測定位置は、図14に示すように、GaN基板の表面における欠陥集合領域51から隣の欠陥集合領域51まで、GaNオフ方向側の領域62(隣接する欠陥集合領域51の間の領域において、GaNの面方位[0001]が傾斜する方向側(下流側)の領域)と、GaNオフ方向反対側の領域61(隣接する欠陥集合領域51の間の領域において、GaNの面方位[0001]が傾斜する方向側と反対側(上流側)の領域)とのそれぞれにおいて、50μm×50μmの領域での暗点として観察される欠陥の数を測定した。ここで、図14は、上述した測定対象のGaN基板を示す模式図であり、図14(a)はGaN基板の平面模式図を、また、図14(b)は対応する断面模式図を示している。図14に示すように、GaN基板の表面には複数の線状にのびる欠陥集合領域51が配置されている。これらの欠陥集合領域は互いに平行に延びている。また、GaN基板の厚み方向においては、図14(b)に示すようにGaN基板の主表面に対して傾斜するように欠陥集合領域51は延在している。
また、隣接する欠陥集合領域51の間には、C面成長部60が配置されている。C面成長部60は、C面を保持しながら成長した領域であって、蛍光顕微鏡で観察した場合に明部として検出することができる。C面成長部60は、欠陥集合領域51に沿って延在するように形成されている。
(3) 測定結果
測定の結果、GaNオフ方向側の領域62とGaNオフ方向反対側の領域61とで欠陥密度を比較すると、GaNオフ方向側の領域62における欠陥密度の方が、GaNオフ方向反対側の領域61における欠陥密度より小さいことがわかった。具体的には、試料ID25のGaN基板について、オフ方向側の領域62における測定データ(欠陥集合領域51から100μm離れた領域での欠陥密度データ)で欠陥密度は1.6×105/cm2であったのに対し、オフ方向反対側の領域61における測定データ(欠陥集合領域51から100μm離れた領域での欠陥密度データ)で欠陥密度は4.2×105/cm2であった。
測定の結果、GaNオフ方向側の領域62とGaNオフ方向反対側の領域61とで欠陥密度を比較すると、GaNオフ方向側の領域62における欠陥密度の方が、GaNオフ方向反対側の領域61における欠陥密度より小さいことがわかった。具体的には、試料ID25のGaN基板について、オフ方向側の領域62における測定データ(欠陥集合領域51から100μm離れた領域での欠陥密度データ)で欠陥密度は1.6×105/cm2であったのに対し、オフ方向反対側の領域61における測定データ(欠陥集合領域51から100μm離れた領域での欠陥密度データ)で欠陥密度は4.2×105/cm2であった。
また、試料ID41のGaN基板について、オフ方向側の領域62における測定データ(欠陥集合領域51から100μm離れた領域での欠陥密度データ)で欠陥密度は1.1×105/cm2であったのに対し、オフ方向反対側の領域61における測定データ(欠陥集合領域51から100μm離れた領域での欠陥密度データ)で欠陥密度は6.2×105/cm2であった。
上記実施例3において測定対象とした試料ID25、試料ID41のGaN基板を用いて、以下のようにレーザダイオード(LD)を作成し、当該LDについて寿命試験を行なった。
(1) 試料
上記試料ID25、試料ID41のGaN基板を用いて、図15に示すようなLDを作成した。作成方法は以下のとおりである。なお、図15は、実施例4において形成したレーザダイオード(LD)の構成を示す断面模式図である。
上記試料ID25、試料ID41のGaN基板を用いて、図15に示すようなLDを作成した。作成方法は以下のとおりである。なお、図15は、実施例4において形成したレーザダイオード(LD)の構成を示す断面模式図である。
厚さ400μmのGaN基板1(図15参照)(試料ID25、試料ID41のGaN基板)の表面にMOCVD法により、III族窒化物半導体層をエピタキシャル成長させた。III族窒化物半導体層としては、具体的には、Siをドープした、厚さが0.05μmのn型GaNバッファ層71(図15参照)をまずGaN基板の表面上に形成した。当該n型GaNバッファ層上に、Siをドープした、厚さが1.0μmのn型Al0.08Ga0.92Nクラッド層72(図15参照)を形成した。当該n型AlGaNクラッド層72上に、Siをドープした、厚さが0.1μmのn型GaN光導波層73(図15参照)を形成した。n型GaN光導波層73上に、アンドープの厚さ3nmのIn0.15Ga0.85N層と、厚さが6nmのIn0.03Ga0.97N層とを5回繰り返した多重量子井戸構造の活性層74(図15参照)を形成した。当該活性層74上に、アンドープの、厚さが0.01μmのAl0.2Ga0.8N劣化防止層75(図15参照)を形成した。このAlGaN劣化防止層75上に、マグネシウム(Mg)をドープした、厚さが10nmのp型Al0.2Ga0.8Nキャップ層76(図15参照)を形成した。このp型AlGaNキャップ層76上に、Mgをドープした、厚さが0.1μmのp型GaN光導波層77(図15参照)を形成した。このp型GaN光導波層77上に、Mgをドープした、厚さが0.3μmのp型Al0.08Ga0.92Nクラッド層78を形成した。当該p型AlGaNクラッド層78上に、Mgをドープした、p型GaNコンタクト層79を形成した。
このようにIII族窒化物半導体層を順次エピタキシャル成長させた後、当該GaN基板をMOCVD装置から取り出した。続いて、p型GaNコンタクト層79の上部表面全面に、絶縁膜として厚さが0.1μmのSiO2膜をCVD法で形成した。この後、SiO2膜上にリソグラフィによりリッジ部の形状に対応したパターンを形成した。
リッジ部は、図14に示すように蛍光顕微鏡で観察して明部(C面成長部60)に対して、GaNオフ方向側の領域62とGaNオフ方向反対側の領域61にそれぞれ形成できるようにパターニングを行った。
次に、このSiO2膜をマスクとしてRIE法によりp型AlGaNクラッド層78の厚さ方向の所定の深さまでエッチングを行うことにより、<1−100>方向に延在するリッジを形成した。このリッジの幅は2μmである。このRIEのエッチングガスとしては塩素系ガスを用いた。
次に、このSiO2膜をマスクとしてRIE法によりp型AlGaNクラッド層78の厚さ方向の所定の深さまでエッチングを行うことにより、<1−100>方向に延在するリッジを形成した。このリッジの幅は2μmである。このRIEのエッチングガスとしては塩素系ガスを用いた。
次に、リッジを形成するためのエッチングマスクとして用いたSiO2膜をエッチングにより除去した後、基板全面にCVD法を用いて、絶縁膜として厚さが0.3μmのSiO2膜80(図15参照)を成膜した。続いて、リソグラフィによりp電極形成領域を除いた領域のSiO2膜80の表面を覆うレジストパターンを形成した。このレジストパターンをマスクとしてSiO2膜80をエッチングすることにより、SiO2膜80においてp電極が形成されるべき領域であるp電極用開口部を形成した。
次に、レジストパターンを残したままの状態で、基板全面に真空蒸着法によりp電極となるべき金属膜を形成したのち、レジストパターン上に形成した当該金属膜をレジストパターンとともに除去した(リフトオフ)。この結果、p型GaNコンタクト層79上のみにp電極37(図15参照)が形成された。
さらに、レーザダイオードをチップに分離しやすくするため、p型GaNコンタクト層79側の基板面を研磨用のホルダにはり付けた後、平均粒径30μmのSiC砥粒を含むスラリーを使用してGaN基板の裏面(III族窒化物半導体層が形成された主表面と反対側の面)を研磨した。この研磨工程では、GaN基板は厚さが400μmから100μmになるまで研磨を行なった。
次に、GaN基板の裏面にn電極36(図15参照)を形成した。その後、素子領域の輪郭線に沿って、上述のようにしてレーザ構造が形成されたGaN基板のスクライビングを劈開により行なってバー状に加工した。この結果、バー状に加工されたチップの集合体(チップアレイ)では、一対の共振器端面が形成された。次に、これらの共振器端面に端面コーティングを施した後、再びこのチップアレイ(レーザバー)のスクライビングを劈開などにより行なって個々のチップにレーザダイオードを分離した(チップ化した)。このようにして、図15に示したレーザダイオードが得られた。
なお、得られたレーザダイオードは、リッジ部がC面成長部60に対してGaNオフ方向側の領域62に形成されたレーザダイオード(試料グループA)と、リッジ部がC面成長部60に対してGaNオフ方向反対側の領域61に形成されたレーザダイオード(試料グループB)とに分けられる。
(2) 測定
得られたレーザダイオードについて、寿命試験を行なった。具体的には、雰囲気温度90℃、光出力10mW(低出力LD用試験)ならびに光出力100mW(高出力LD用試験)という条件でレーザ発振を行ない、定光出力駆動時の電流値が1.2倍になるまでの時間を測定した。そして、当該時間が3千時間以上であれば合格と判定した。
得られたレーザダイオードについて、寿命試験を行なった。具体的には、雰囲気温度90℃、光出力10mW(低出力LD用試験)ならびに光出力100mW(高出力LD用試験)という条件でレーザ発振を行ない、定光出力駆動時の電流値が1.2倍になるまでの時間を測定した。そして、当該時間が3千時間以上であれば合格と判定した。
(3) 測定結果
光出力10mWの条件でレーザ発振を行なった(低出力LD用試験の)結果は、GaNオフ方向側の領域62(図14参照)にリッジを作成したレーザダイオード(LD)チップ(試料グループA)、ならびにGaNオフ方向反対側の領域61(図14参照)にリッジを作成したLDチップ(試料グループB)の合格率はともに85%以上であった。
光出力10mWの条件でレーザ発振を行なった(低出力LD用試験の)結果は、GaNオフ方向側の領域62(図14参照)にリッジを作成したレーザダイオード(LD)チップ(試料グループA)、ならびにGaNオフ方向反対側の領域61(図14参照)にリッジを作成したLDチップ(試料グループB)の合格率はともに85%以上であった。
次に、光出力100mWの条件でレーザ発振を行なった(高出力LD用試験の)結果は、GaNオフ方向側の領域62(図14参照)にリッジを作成したLDチップ(試料グループA)の合格率は82%となり、GaNオフ方向反対側の領域61(図14参照)にリッジを作成したLDチップ(試料グループB)の合格率は61%であった。
また、発明者は他の実施例の試料であるGaN基板についても、オフ方向側の領域、およびオフ方向反対側の領域にLDを作製したが、いずれもオフ方向側に作製したLDチップの方の合格率が高かった。したがって、欠陥集合領域51の間に複数のLDチップを作成する場合には、オフ方向側の領域62に高出力LDを、オフ方向反対側の領域61に低出力LDを作製すればよい。あるいは欠陥集合領域51の間に1つのLDチップを作成する場合には、オフ方向側の領域62にLDのリッジを設ければ、優れた特性のLDを得ることができる。
なお、ここでオフ方向側の領域とは、GaN基板において隣接する欠陥集合領域51の間の領域における、当該GaN基板の面方位[0001]が傾斜しているオフ角方向側の領域を意味し、たとえば隣接する欠陥集合領域51の間の領域のオフ角方向における中央部よりオフ角方向側(面方位[0001]の傾斜している側)の領域を言う。また、オフ方向反対側の領域とは、GaN基板において隣接する欠陥集合領域51の間の領域における、当該GaN基板の面方位[0001]が傾斜しているオフ角方向側と反対側の領域を意味し、たとえば欠陥集合領域51の間の領域のオフ角方向における中央部よりオフ角方向側と反対側(面方位[0001]の傾斜している側と反対側)の領域を言う。また、オフ方向反対側の領域は、隣り合う欠陥集合領域51の間の領域において、上記オフ方向側の領域が位置する側と反対側の領域ということもできる。また、より好ましくは、リッジが形成される領域としては、隣接する欠陥集合領域51の間の領域において、C面成長部60(図14参照)よりオフ角方向側の領域を用いることが好ましい。なお、低出力LDについては、隣接する欠陥集合領域51の間の領域において、C面成長部60(図14参照)よりオフ角方向側とは反対側の領域を用いてもよい(※記載の妥当性をご確認下さい)。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態および実施例ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明は、比較的長波長(500nm以上の波長領域)の光を出射する発光素子などに用いられるGaN基板、および当該GaN基板の表面上にエピタキシャル層が形成されたエピタキシャル層付き基板、さらに当該GaN基板などを用いた半導体装置に有利に適用される。
1 GaN基板、2 法線ベクトル、3 GaN結晶層、5 下地基板、10 マスク層、11,12 開口部、20 成膜装置、22 反応管、23 Gaボート、24 サセプタ、26 ヒータ、27,28 配管、30 発光素子、31 n型のAlGaN中間層、32 nGaNバッファ層、33 発光層、34 p型のAlGaN層、35 p型のGaNバッファ層、36 n電極、37 p電極、40 エピタキシャル層、41 エピ基板、51 欠陥集合領域、52 低欠陥結晶領域、53 矢印、60 C面成長部、61 GaNオフ方向反対側の領域、62 GaNオフ方向側の領域、71 n型GaNバッファ層、72 n型AlGaNクラッド層、73 n型GaN光導波層、74 活性層、75 AlGaN劣化防止層、76 p型AlGaNキャップ層、77 p型GaN光導波層、78 p型AlGaNクラッド層、79 p型GaNコンタクト層、80 SiO2膜。
Claims (26)
- 主表面を有するGaN基板であって、
低欠陥結晶領域と、
前記低欠陥結晶領域に隣接する欠陥集合領域とを備え、
前記低欠陥結晶領域と前記欠陥集合領域とは前記主表面から前記主表面と反対側に位置する裏面にまで延在し、
前記主表面の法線ベクトルに対し、面方位[0001]がオフ角方向に傾斜している、GaN基板。 - 前記主表面の法線ベクトルに対し前記面方位[0001]が傾斜する前記オフ角方向は、[1−100]方向または[11−20]方向である、請求項1に記載のGaN基板。
- 前記主表面の法線ベクトルに対する前記面方位[0001]の、前記[1−100]方向または前記[11−20]方向における傾斜角度は2°以上40°以下である、請求項2に記載のGaN基板。
- 前記主表面の法線ベクトルに対し、前記面方位[0001]は互いに異なる2つのオフ角方向に傾斜している、請求項1に記載のGaN基板。
- 前記主表面の法線ベクトルに対し前記面方位[0001]が傾斜する2つの前記オフ角方向は、[1−100]方向および[11−20]方向である、請求項4に記載のGaN基板。
- 前記主表面の法線ベクトルに対する前記面方位[0001]の、前記[1−100]方向における傾斜角度および前記[11−20]方向における傾斜角度のうちのいずれか一方は10°以上40°以下であり、他方は0.02°以上40°以下である、請求項5に記載のGaN基板。
- 前記主表面における前記欠陥集合領域は、直線状であって互いに平行に延びるように形成されており、
前記低欠陥結晶領域は前記欠陥集合領域の間に形成されている、請求項1〜6のいずれか1項に記載のGaN基板。 - 前記主表面における前記欠陥集合領域は、互いに間隔を隔てて複数個の島状に分散配置するように形成されており、
前記低欠陥結晶領域は前記欠陥集合領域の間に形成されている、請求項1〜6のいずれか1項に記載のGaN基板。 - 請求項1〜8のいずれか1項に記載のGaN基板と、
前記GaN基板の前記主表面上に形成されたエピタキシャル成長層とを備える、エピタキシャル層付き基板。 - 請求項4に記載のエピタキシャル層付き基板を用いた半導体装置。
- 主表面の法線ベクトルに対し、基準面方位が下地基板側傾斜方向に傾斜している下地基板を準備する工程と、
前記下地基板の前記主表面上にパターンを有するマスク層を形成する工程と、
前記下地基板の前記マスク層が形成された前記主表面上にGaN結晶層を成長させる工程と、
前記GaN結晶層から前記下地基板を除去することにより、GaN結晶層からなるGaN基板を得る工程とを備え、
前記GaN基板は、主表面を有し、前記主表面の法線ベクトルに対して、面方位[0001]がオフ角方向に傾斜し、
前記下地基板における前記基準面方位の前記下地基板側傾斜方向での傾斜角度を変更することにより、前記GaN基板における前記面方位[0001]の前記オフ角方向での傾斜角度が調整される、GaN基板の製造方法。 - 前記下地基板はGaAs基板であり、
前記基準面方位は[111]であり、
前記下地基板側傾斜方向は<1−10>方向または<11−2>方向であり、
前記GaN基板の前記オフ角方向は[11−20]方向または[1−100]方向である、請求項11に記載のGaN基板の製造方法。 - 前記下地基板はサファイア基板であり、
前記基準面方位は[0001]であり、
前記下地基板側傾斜方向は[11−20]方向または[1−100]方向であり、
前記GaN基板の前記オフ角方向は[1−100]方向または[11−20]方向である、請求項11に記載のGaN基板の製造方法。 - 前記下地基板はZnO基板であり、
前記基準面方位は[0001]であり、
前記下地基板側傾斜方向は[1−100]方向または[11−20]方向であり、
前記GaN基板の前記オフ角方向は[1−100]方向または[11−20]方向である、請求項11に記載のGaN基板の製造方法。 - 前記下地基板はSiC基板であり、
前記基準面方位は[0001]であり、
前記下地基板側傾斜方向は[1−100]方向または[11−20]方向であり、
前記GaN基板の前記オフ角方向は[1−100]方向または[11−20]方向である、請求項11に記載のGaN基板の製造方法。 - 前記下地基板はGaNからなる基板であり、
前記基準面方位は[0001]であり、
前記下地基板側傾斜方向は[1−100]方向または[11−20]方向であり、
前記GaN基板の前記オフ角方向は[1−100]方向または[11−20]方向である、請求項11に記載のGaN基板の製造方法。 - 前記下地基板での前記下地基板側傾斜方向における傾斜角度が2°以上40°以下である、請求項11〜16のいずれか1項に記載のGaN基板の製造方法。
- 前記下地基板を準備する工程では、前記主表面の法線ベクトルに対し、前記基準面方位が互いに異なる2つの前記下地基板側傾斜方向に傾斜し、
前記GaN基板では、前記主表面の法線ベクトルに対して、前記面方位[0001]が互いに異なる2つの前記オフ角方向に傾斜している、請求項11に記載のGaN基板の製造方法。 - 記下地基板はGaAs基板であり、
前記基準面方位は[111]であり、
前記2つの下地基板側傾斜方向は<1−10>方向および<11−2>方向であり、
前記GaN基板の前記2つのオフ角方向は[11−20]方向および[1−100]方向である、請求項18に記載のGaN基板の製造方法。 - 前記下地基板はサファイア基板であり、
前記基準面方位は[0001]であり、
前記2つの下地基板側傾斜方向は[11−20]方向および[1−100]方向であり、
前記GaN基板の前記2つのオフ角方向は[1−100]方向および[11−20]方向である、請求項18に記載のGaN基板の製造方法。 - 前記下地基板はZnO基板であり、
前記基準面方位は[0001]であり、
前記2つの下地基板側傾斜方向は[1−100]方向および[11−20]方向であり、
前記GaN基板の前記2つのオフ角方向は[1−100]方向および[11−20]方向である、請求項18に記載のGaN基板の製造方法。 - 前記下地基板はSiC基板であり、
前記基準面方位は[0001]であり、
前記2つの下地基板側傾斜方向は[1−100]方向および[11−20]方向であり、
前記GaN基板の前記2つのオフ角方向は[1−100]方向および[11−20]方向である、請求項18に記載のGaN基板の製造方法。 - 前記下地基板はGaNからなる基板であり、
前記基準面方位は[0001]であり、
前記2つの下地基板側傾斜方向は[1−100]方向および[11−20]方向であり、
前記GaN基板の前記2つのオフ角方向は[1−100]方向および[11−20]方向である、請求項18に記載のGaN基板の製造方法。 - 前記下地基板での前記2つの下地基板側傾斜方向における傾斜角度の一方が10°以上40°以下であり、他方が0.02°以上40°以下である、請求項18〜23のいずれか1項に記載のGaN基板の製造方法。
- 前記マスク層の前記パターンは、互いに間隔を隔てて平行に延びる複数の直線状部からなるパターンである、請求項11〜24のいずれか1項に記載のGaN基板の製造方法。
- 前記マスク層の前記パターンは、互いに間隔を隔てて分散配置された複数個の島状部からなるパターンである、請求項11〜24のいずれか1項に記載のGaN基板の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007340635A JP2009152511A (ja) | 2007-06-14 | 2007-12-28 | GaN基板、エピタキシャル層付き基板、半導体装置、およびGaN基板の製造方法 |
TW97118560A TW200901524A (en) | 2007-06-14 | 2008-05-20 | Gan substrate, substrate with epitaxial layer, semiconductor device, and method of manufacturing gam substrate |
EP08010208A EP2003696B1 (en) | 2007-06-14 | 2008-06-04 | GaN substrate, substrate with epitaxial layer, semiconductor device and method of manufacturing GaN substrate |
KR1020080054671A KR20080110499A (ko) | 2007-06-14 | 2008-06-11 | GaN 기판, 에피택셜층을 가지는 기판, 반도체 장치 및GaN 기판의 제조 방법 |
US12/137,038 US7816238B2 (en) | 2007-06-14 | 2008-06-11 | GaN substrate, substrate with epitaxial layer, semiconductor device, and method of manufacturing GaN substrate |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007157784 | 2007-06-14 | ||
JP2007310760 | 2007-11-30 | ||
JP2007340635A JP2009152511A (ja) | 2007-06-14 | 2007-12-28 | GaN基板、エピタキシャル層付き基板、半導体装置、およびGaN基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009152511A true JP2009152511A (ja) | 2009-07-09 |
Family
ID=40921280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007340635A Withdrawn JP2009152511A (ja) | 2007-06-14 | 2007-12-28 | GaN基板、エピタキシャル層付き基板、半導体装置、およびGaN基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2009152511A (ja) |
TW (1) | TW200901524A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009032709A (ja) * | 2007-07-24 | 2009-02-12 | Sanyo Electric Co Ltd | 半導体レーザ素子 |
JP2009038327A (ja) * | 2007-08-06 | 2009-02-19 | Sanyo Electric Co Ltd | 半導体素子の製造方法および半導体素子 |
JP2010232517A (ja) * | 2009-03-27 | 2010-10-14 | Sharp Corp | 窒化物半導体発光素子及びその製造方法、並びに、半導体光学装置 |
US8344413B2 (en) | 2009-05-29 | 2013-01-01 | Sharp Kabushiki Kaisha | Nitride semiconductor wafer, nitride semiconductor chip, and method of manufacture of nitride semiconductor chip |
JP2015159327A (ja) * | 2009-07-31 | 2015-09-03 | 日亜化学工業株式会社 | 窒化物半導体レーザダイオード |
WO2017010166A1 (ja) * | 2015-07-14 | 2017-01-19 | 三菱化学株式会社 | 非極性または半極性GaNウエハ |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106098886A (zh) * | 2012-08-29 | 2016-11-09 | 大连美明外延片科技有限公司 | 一种氮化镓基外延片及生长方法 |
-
2007
- 2007-12-28 JP JP2007340635A patent/JP2009152511A/ja not_active Withdrawn
-
2008
- 2008-05-20 TW TW97118560A patent/TW200901524A/zh unknown
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009032709A (ja) * | 2007-07-24 | 2009-02-12 | Sanyo Electric Co Ltd | 半導体レーザ素子 |
JP2009038327A (ja) * | 2007-08-06 | 2009-02-19 | Sanyo Electric Co Ltd | 半導体素子の製造方法および半導体素子 |
US8134171B2 (en) | 2007-08-06 | 2012-03-13 | Sanyo Electric Co., Ltd. | Method of manufacturing semiconductor device and semiconductor device |
US8445303B2 (en) | 2007-08-06 | 2013-05-21 | Future Light, Llc | Method of manufacturing semiconductor device and semiconductor device |
JP2010232517A (ja) * | 2009-03-27 | 2010-10-14 | Sharp Corp | 窒化物半導体発光素子及びその製造方法、並びに、半導体光学装置 |
US8664688B2 (en) | 2009-03-27 | 2014-03-04 | Sharp Kabushiki Kaisha | Nitride semiconductor light-emitting chip, method of manufacture thereof, and semiconductor optical device |
US8344413B2 (en) | 2009-05-29 | 2013-01-01 | Sharp Kabushiki Kaisha | Nitride semiconductor wafer, nitride semiconductor chip, and method of manufacture of nitride semiconductor chip |
JP2015159327A (ja) * | 2009-07-31 | 2015-09-03 | 日亜化学工業株式会社 | 窒化物半導体レーザダイオード |
WO2017010166A1 (ja) * | 2015-07-14 | 2017-01-19 | 三菱化学株式会社 | 非極性または半極性GaNウエハ |
JPWO2017010166A1 (ja) * | 2015-07-14 | 2018-04-19 | 三菱ケミカル株式会社 | 非極性または半極性GaNウエハ |
US11236439B2 (en) | 2015-07-14 | 2022-02-01 | Mitsubishi Chemical Corporation | Non-polar or semi-polar GaN wafer |
Also Published As
Publication number | Publication date |
---|---|
TW200901524A (en) | 2009-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7816238B2 (en) | GaN substrate, substrate with epitaxial layer, semiconductor device, and method of manufacturing GaN substrate | |
JP4952547B2 (ja) | GaN基板、エピタキシャル層付き基板、半導体装置、およびGaN基板の製造方法 | |
JP5024722B2 (ja) | 窒化物半導体基板とその製造方法 | |
US20080308815A1 (en) | GaN Substrate, Substrate with an Epitaxial Layer, Semiconductor Device, and GaN Substrate Manufacturing Method | |
TWI499082B (zh) | Group III nitride crystal substrate, group III nitride crystal substrate with epitaxial layer, and semiconductor device and method for manufacturing the same | |
WO2012127801A1 (ja) | 多波長発光素子及びその製造方法 | |
US10510927B2 (en) | Method for producing nitride semiconductor device | |
JP2011243730A (ja) | 半導体発光チップおよび基板の加工方法 | |
JP2009152511A (ja) | GaN基板、エピタキシャル層付き基板、半導体装置、およびGaN基板の製造方法 | |
US6888867B2 (en) | Semiconductor laser device and fabrication method thereof | |
US9324913B2 (en) | Nitride semiconductor structure, multilayer structure, and nitride semiconductor light-emitting element | |
CN101350333A (zh) | GaN衬底、带外延层的衬底、半导体器件及GaN衬底制造方法 | |
JP2011051863A (ja) | GaN単結晶基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法 | |
JP4807375B2 (ja) | 窒化ガリウム系半導体レーザを作製する方法 | |
JP2012253123A (ja) | Iii族窒化物半導体発光素子 | |
JP4712241B2 (ja) | 半導体レーザ素子およびその製造方法 | |
JP5549158B2 (ja) | GaN単結晶基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法 | |
JP5375392B2 (ja) | 窒化ガリウム系半導体光素子、及び窒化ガリウム系半導体光素子を作製する方法 | |
JP2009253047A (ja) | Iii族窒化物発光素子及びエピタキシャルウエハ | |
JP2014001137A (ja) | GaN単結晶基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法 | |
JP2011254113A (ja) | 窒化ガリウム系半導体レーザを作製する方法 | |
JP2011228753A (ja) | 窒化ガリウム系半導体レーザを作製する方法 | |
JP2014001138A (ja) | GaN単結晶基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法 | |
JP2008300540A (ja) | 半導体発光素子の製造方法 | |
JP2012017257A (ja) | Iii族窒化物結晶基板、エピ層付iii族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100624 |
|
A761 | Written withdrawal of application |
Effective date: 20110927 Free format text: JAPANESE INTERMEDIATE CODE: A761 |