CN102330151A - 发光器件制造方法 - Google Patents

发光器件制造方法 Download PDF

Info

Publication number
CN102330151A
CN102330151A CN2011102513817A CN201110251381A CN102330151A CN 102330151 A CN102330151 A CN 102330151A CN 2011102513817 A CN2011102513817 A CN 2011102513817A CN 201110251381 A CN201110251381 A CN 201110251381A CN 102330151 A CN102330151 A CN 102330151A
Authority
CN
China
Prior art keywords
iii nitride
iii
dislocation
group
iii group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102513817A
Other languages
English (en)
Inventor
藤原伸介
吉田浩章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102330151A publication Critical patent/CN102330151A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种发光器件制造方法，其特征在于，在III族氮化物晶体衬底上形成至少单层的III族氮化物层，所述III族氮化物晶体衬底具有表面积不小于10cm2的主面，其中，在主面的除了从其外周到距离该外周5mm范围内的外周边缘区域之外的主要区域中，总位错密度是1×104cm-2至3×106cm-2，并且螺旋位错密度对所述总位错密度的比率是0.5以上。优选地，所述螺旋位错密度对所述总位错密度的比率是0.9以上。所制得的发光器件具有高发光强度。

Description

发光器件制造方法
本发明专利申请是基于2008年12月1日提交的发明名称为“第III族氮化物晶体衬底、发光器件及其制造方法”的中国专利申请200810178828.0号的分案申请。
技术领域
本发明涉及适用于发光器件中的III族氮化物晶体衬底、发光器件和它们的制造方法。
背景技术
发现III族氮化物晶体衬底具有作为多种半导体器件的衬底的极大用途，所述半导体器件包括光电器件元件和电子器件。对于多种使用III族氮化物晶体衬底的半导体器件的特性的改善，要求所述衬底具有低位错密度和有利的结晶度。而且，从III族氮化物晶体衬底的利用效率的观点来看，衬底主面的表面积为10cm2以上，优选20cm2以上，被认为是必要的。
因此，已经提出了大批制造低位错密度的III族氮化物晶体衬底的多种技术。(例如，参见日本未审专利申请2007-161536号公报。)
其中，日本未审专利申请2007-161536号公报公开了如下电子器件具有均一的高击穿电压，所述电子器件包括AlxGayIn1-x-yN(0≤x，0≤y，x+y≤1)晶体衬底和在该衬底上形成的至少单层半导体层，在所述晶体衬底中，总位错密度是1×102cm-2至1×106cm-2。该文献还公开了，从提高器件击穿电压的观点来看，用于电子器件的衬底中的螺旋位错密度优选是1×104cm-2以下。
然而，对于衬底位错密度和除电子器件以外的半导体器件(例如发光器件)的特性之间的相互关系，专利申请2007-161536号公报没有清楚说明。
发明内容
因此，本发明的目的是，阐明III族氮化物晶体衬底的位错密度和发光器件特性之间的相互关系，由此制造适用于发光器件中的有用的III族氮化物晶体衬底，并制造包括所述衬底的发光器件，以及提供制造所述发光器件的方法。
在一个方面，本发明涉及具有主面表面积为10cm2以上的III族氮化物晶体衬底，其中，在主面的除了从其外周到距离该外周5mm范围内的周围边缘区域之外的主要区域中，总位错密度是1×104cm-2至3×106cm-2，并且螺旋位错密度对总位错密度的比率是0.5以上。在本发明的III族氮化物晶体衬底中，螺旋位错密度对总位错密度的比率可以是0.9以上。
在另一个方面，本发明涉及包括上述III族氮化物晶体衬底和在所述III族氮化物晶体衬底上形成的至少单层III族氮化物层的发光器件。
在还另一个方面，本发明涉及发光器件制造方法，其包括：制备上述III族氮化物晶体衬底的步骤；和将至少单层III族氮化物层沉积到III族氮化物晶体衬底上的步骤。
本发明提供了适用于发光器件中的III族氮化物晶体衬底、包括所述衬底的发光器件以及制造发光器件的方法。
对于本领域技术人员来说，从下面的详细说明并结合附图，本发明的上述及其它的目的、特征、方面和优点将变得显而易见。
附图说明
图1是表示在其主面上已经形成蚀坑的III族氮化物晶体衬底的概略平面图。
图2是沿着图1中的线II-II截取并以箭头方向看到的概略剖视图。
图3是表示III族氮化物晶体衬底制造方法的一个实例的概略剖视图，其中图3A表示制备下衬底(undersubstrate)的步骤，图3B表示通过液相技术生长III族氮化物晶体的步骤，图3C表示通过气相技术另外生长III族氮化物晶体的步骤。
图4是表示III族氮化物晶体衬底制造方法的另一个实例的概略剖视图，其中图4A表示在通过液相技术生长的III族氮化物晶体上形成主面的步骤，图4B表示通过液相技术另外生长III族氮化物晶体的步骤，图4C表示通过气相技术另外生长III族氮化物晶体的步骤。
图5是发光器件的一个实例的概略剖视图。
图6表示，在发光器件中，III族氮化物晶体衬底的衬底总位错密度以及螺旋位错密度对总位错密度的比率与器件发光强度之间的关系。
具体实施方式
实施方式1
本发明的III族氮化物晶体衬底具有表面积为10cm2以上的主面，在主面的除了从其外周到距离该外周5mm范围内的外周边缘区域之外的主要区域中，总位错密度是1×104cm-2至3×106cm-2，并且螺旋位错密度对总位错密度的比率是0.5以上。
在本实施方式中，III族氮化物晶体衬底具有表面积为10cm2以上的主面，这能够制造大型发光器件以及大量生产发光器件。
在本实施方式的III族氮化物晶体衬底中，在主面的除了从其外周到距离该外周5mm范围内的外周边缘区域之外的主要区域中，总位错密度是1×104cm-2至3×106cm-2，螺旋位错密度对总位错密度的比率是0.5以上。参照图6，如后面将要详述的，下面的第一发光器件比第二发光器件具有更高的发光强度，在所述第一发光器件中，在III族氮化物晶体衬底上形成至少单层III族氮化物层，在所述III族氮化物晶体衬底中，总位错密度是1×104cm-2至3×106cm-2，并且螺旋位错密度对总位错密度的比率是0.5以上；在所述第二发光器件中，在III族氮化物晶体衬底上形成至少单层III族氮化物层，在所述III族氮化物晶体衬底中，总位错密度是1×104cm-2至3×106cm-2，并且螺旋位错密度对总位错密度的比率小于0.5。
在本实施方式的另一个方面的III族氮化物晶体衬底中，在主面的除了从其外周到距离该外周5mm范围内的外周边缘区域之外的主要区域中，总位错密度是1×104cm-2至3×106cm-2，螺旋位错密度对总位错密度的比率是0.9以上。再次参照图6，下面的第三发光器件比第四发光器件具有还更高的发光强度，在所述第三发光器件中，在III族氮化物晶体衬底上形成至少单层III族氮化物层，在所述III族氮化物晶体衬底中，总位错密度是1×104cm-2至3×106cm-2，且螺旋位错密度对总位错密度的比率是0.9以上；在所述第四发光器件中，在III族氮化物晶体衬底上形成至少单层III族氮化物层，在所述III族氮化物晶体衬底中，总位错密度是1×104cm-2至3×106cm-2，且螺旋位错密度对总位错密度的比率是0.5至0.7。
在这里，在主面的除了从其外周到距离该外周5mm范围内的外周边缘区域之外的主要区域中进行总位错密度以及螺旋位错密度对总位错密度的比率的评价的原因在于，会发生如下情况：被清除到外周的位错在外周边缘区域内聚集，增大了位错密度。
本发明的发明人已发现，采用其中总位错密度是1×102cm-2至1×106cm-2的III族氮化物晶体衬底而形成的半导体器件，相对于以与上述半导体器件相同的结构形成的、但采用其中总位错密度小于1×102cm-2的III族氮化物晶体衬底的半导体器件，具有先进的特性(参见日本未审专利申请2007-161536号公报)。通过进一步的发现，本发明人完成了本发明，所述进一步的发现是，在总位错密度是1×104cm-2至3×106cm-2的情况下，相比于采用其中螺旋位错密度对总位错密度的比率小于0.5的III族氮化物晶体衬底而形成的发光器件，采用其中螺旋位错密度对总位错密度的比率是0.5以上的III族氮化物晶体衬底而形成的发光器件显示更高的发光强度。
能呈现在III族氮化物晶体衬底的主面上的位错包括螺旋位错、刃型位错(edge dislocations)、以及其中螺旋位错和刃型位错混合在一起的混合位错。而且，通过蚀刻衬底的主面，呈现在基底主面上的位错能以所产生的凹坑(在下文中是“蚀坑”)形式而被确认。
对蚀刻III族氮化物晶体衬底主面的方法没有特别限制；可以采取液相蚀刻或气相蚀刻。在液相蚀刻中，优选使用的蚀刻溶液包括：在大约300℃至500℃的溶液温度下的钾水合物和钠水合物的低共熔混合物(KOH-NaOH低共熔混合物)，或在约200℃至300℃的温度下的磷酸和硫酸的溶液混合物(H3PO4-H2SO4溶液混合物)。在气相蚀刻中，优选采用含卤素气体或卤素化合物气体的蚀刻气体。对于蚀刻气体中包含的卤素气体，可以列举C12气体或F2气体为优选例子，对于蚀刻气体中包含的卤素化合物气体，可以列举HCl气体、BCl3气体或CF4气体作为优选例子。在这里，从能够一次蚀刻大量晶体和有利于蚀刻后的清洁操作的观点来看，气相蚀刻是更优选的。
参照图1和2，如果对III族氮化物晶体衬底100的主面100m进行蚀刻，则形成了呈现在主面100m上的对应于位错110的蚀坑110p。蚀坑110p为六角棱锥状，其相对的底边近似相互平行，并且在大多数场合下，蚀坑110p为正六角棱锥状。在这里，作为蚀坑110p的六角棱锥的相对底角之间的平均距离定义为蚀坑的直径。
位错110的类型可以按照蚀坑110p直径的尺寸来区分。具有较大直径D1的蚀坑111p(在下文中称为大蚀坑111p)是基于螺旋位错111，而具有较小直径D2的蚀坑112p(在下文中称为小蚀坑112p)是基于刃型位错112。具体而言，将位错分为三种类型：螺旋位错，刃型位错，以及其中螺旋位错和刃型位错混合在一起的混合位错。应理解，本发明中的“螺旋位错”是指含有螺旋位错的位错，包括螺旋位错和混合位错。
每个蚀坑的直径的绝对值根据蚀刻衬底主面的条件而变化，但是大蚀坑的直径和小蚀坑的直径之间的相对比率，不依赖于蚀刻条件，是近似恒定的。而且，大蚀坑111p的直径D1和小蚀坑112p的直径D2都发生变化，使得比率D1∶D2大约是5～10∶1～2。
在本申请中，“位错”表示上述螺旋位错(即螺旋位错和混合位错包括在详细定义中)或刃型位错，而“总位错”表示全部位错，包括上述螺旋位错和刃型位错。因此，“总位错密度”是每个单位面积的总位错的密度，是通过计数每个单位面积的大蚀坑和小蚀坑的总数而计算的。而且，“螺旋位错密度”是每个单位面积的螺旋位错的密度，是通过计数每个单位面积的大蚀坑的数目而计算的。
对本实施方式中制造III族氮化物晶体衬底的方法没有特别限制；例如，所述衬底可以通过下列方法制造。首先，参照图3A，制备下衬底10，其包括具有主面10m的III族氮化物晶体层10a，相对于III族氮化物晶体层10a的{0001}面10c，所述主面10m具有0.5°至10°的倾角θ1(制备下衬底的步骤)。
接着，参照图3B，通过液相技术在下衬底10的主面10m上生长III族氮化物晶体20(生长III族氮化物晶体的步骤)。在这里，对液相技术没有特别限制，但是从有效外延生长低位错密度晶体的观点来看，优选如下方法：其中布置下衬底，使得它的主面与含有III族元素金属的熔化物接触，将含氮气体(如氮气)供应给所述熔化物，以在下衬底的主面上生长III族氮化物晶体。对所述熔化物没有特别限制，只要它含有例如III族元素金属；例如，使用熔化的III族金属(溶液或自熔技术)，或III族元素金属和用作III族元素金属的溶剂的金属(如Na、Li及其它碱金属，Ca及其它碱土金属，和Cu、Ti、Fe、Mn、Cr及其它过渡金属)的熔化物。
在下衬底10的主面10m上，形成多个微台阶(未示出)，所述微台阶由多个平行于{0001}面10c的平台面(terraced face)(未示出)和多个相对于{0001}面具有给定角度的阶梯面(stepped face)(未示出)组成。
通过液相技术在主面10m上生长III族氮化物晶体20，这导致在平行于平台面的方向上和在垂直于平台面的方向上的晶体生长。而且，在平行于平台面方向上的晶体生长速率相比于垂直于平台面的方向上的晶体生长速率是更高的。在这里，刃型位错平行于晶体生长方向传播。因此，刃型位错基本上平行于平台面而传播。即，由刃型位错传播线20de和{0001}面10c和20c形成的位错传播角φE较小，为约0°至5°。相比之下，螺旋位错在相对于晶体生长方向具有30°至45°倾角的方向上传播。即，由螺旋位错传播线20ds和{0001}面10c和20c形成的位错传播角φS较大，为约45°至60°。
因此，采用前述下衬底10的结果是，与螺旋位错相比，刃型位错被更有效地清除到晶体的外周，减少了总位错密度，并提高了螺旋位错密度对总位错密度的比率。
在这里，可以用光散射X线断层摄影术来观察晶体中的位错是如何传播的(位错传播线20de和20ds)。而且，晶体中的{hklm}面和<hklm>方向可以用X-射线衍射确定。应理解，{hklm}面(这里h、k、1和m是密勒(Miller)指数，下文中也同样)是总称，包括(hklm)面和在结晶几何学上等效于(hklm)面的面。同样，<hklm>方向是总称，包括[hklm]方向和在结晶几何学上等效于[hklm]方向的方向。
这里，从晶体对称性的观点来看，下衬底10的主面10m的倾斜方向10h优选相对于<0001>方向以<1-100>方向或以<11-20>方向倾斜。
而且，参照图3B，以上述方式通过液相技术生长的III族氮化物晶体20的表面20s通过研磨或抛光而被平面化，以形成平行{0001}面10c和20c的主面20n。
接着，参照图3C，可以通过气相技术在III族氮化物晶体20的主面20n上另外生长III族氮化物晶体40。对所述气相技术没有特别限制，但是从有效外延生长低位错密度晶体的观点来看，优选的技术包括氢化物气相外延生长(HVPE)，有机金属化学气相沉积(MOCVD)，和分子束外延生长(MBE)。在这些技术中，特别是从高的晶体生长速率的观点来看，HVPE是优选的。也就是，通过HVPE在III族氮化物晶体20的主面20n上另外生长III族氮化物晶体40，随着该III族氮化物晶体40的生长，能够使其中的总位错密度和螺旋位错密度减少。在这里，在III族氮化物晶体40的生长中，刃型位错密度和螺旋位错密度之间的比率仅稍微变化，这是因为随着生长，位错减少的程度小。换言之，螺旋位错密度对总位错密度的比率也仅稍微变化。
在这里，如图3C中所示，以平行于{0001}面10c和20c的多个平面40q和40r来切割III族氮化物晶体40，通过研磨或抛光将切开的表面平面化，以产生大量的III族氮化物晶体衬底40p，其中已经减少了位错密度。
此外，参考图4A，将通过液相技术生长的III族氮化物晶体20的表面进行研磨或抛光，以形成主面20m，其相对于{0001}面10c和20c具有0.5°至10°的倾角θ2。
接着，参照图4B，可以通过液相技术在III族氮化物晶体20的主面20m上另外生长III族氮化物晶体30。对液相技术没有特别限制，但是从有效外延生长低位错密度晶体的观点来看，优选如下方法：其中布置下衬底，使得它的主面与含有III族元素金属的熔化物接触，并且将含氮气体(如氮气)供应给所述熔化物，以在下衬底的主面上生长III族氮化物晶体；所述方法为例如溶液或熔化技术。在这里，如同在下衬底10的主面10m上，在III族氮化物晶体20的主面20m上，由于相对于{0001}面10c和20c的倾角θ2而形成了多个微台阶(未示出)，其由平行于{0001}面10c和20c的多个平台面(未示出)和多个相对于{0001}面具有给定角度的阶梯面(未示出)组成。
通过液相技术在主面20m上生长III族氮化物晶体30，这导致在平行于平台面的方向上和在垂直于平台面的方向上的晶体生长。而且，在平行于平台面方向上的晶体生长速率相对于垂直于平台面的方向上的晶体生长速率是更高的。在这里，刃型位错平行于晶体生长方向传播。因此，刃型位错基本上平行于平台面而传播。即，由刃型位错传播线20de和{0001}面10c和20c形成的位错传播角φE较小，为约0°至5°。相比之下，螺旋位错在相对于晶体生长方向具有30°至45°倾角的方向上传播。即，由螺旋位错传播线20ds和{0001}面10c和20c形成的位错传播角φS较大，为约45°至60°。
因此，通过液相技术在III族氮化物晶体20的主面20m上另外生长III族氮化物晶体30，这导致如下结果：与螺旋位错相比，刃型位错被更有效地清除到晶体的外周。因此，与III族氮化物晶体20中相比，在III族氮化物晶体30中，总位错密度进一步减少，并且使螺旋位错密度对总位错密度的比率更大。
这里，从晶体对称性的观点来看，III族氮化物晶体20的主面20m的倾斜方向20h优选相对于<0001>方向在<1-100>方向或在<11-20>方向倾斜。而且，从进一步减少总位错密度和使螺旋位错密度对总位错密度的比率更大的观点来看，III族氮化物晶体20的主面20m的倾斜方向20h更优选与下衬底10的主面10m的倾斜方向10h在取向上不同。
如刚刚描述的，重复地在生长的III族氮化物晶体上形成相对于{0001}面具有0.5°至10°倾角的主面、并通过液相技术在主面上生长III族氮化物晶体，这能够进一步减少总位错密度，并使螺旋位错密度对总位错密度的比率更大。
另外，参照图4B，以上述方式通过液相技术生长的III族氮化物晶体30的表面30s通过研磨或磨光而被平面化，以形成平行于{0001}面10c和20c的主面30n。
接着，参照图4C，可以通过气相技术在III族氮化物晶体30的主面30n上另外生长III族氮化物晶体50。对气相技术没有特别限制，但是从有效外延生长低位错密度晶体的观点来看，优选的技术包括HVPE、MOCVD和MBE。在这些技术中，从高的晶体生长速率的观点来看，HVPE是特别优选的。也就是，通过HVPE在III族氮化物晶体30的主面30n上另外生长III族氮化物晶体50，随着该III族氮化物晶体50的生长，能够使其中的总位错密度和螺旋位错密度减少。在这里，在III族氮化物晶体50的生长中，刃型位错密度和螺旋位错密度之间的比率仅稍微变化，这是因为随着生长，位错减少的程度小。换言之，螺旋位错密度对总位错密度的比率也仅稍微变化。
在这里，如图4C中所示，以平行于{0001}面10c、20c和30c的多个平面50q和50r来切割III族氮化物晶体50，并且通过研磨或磨光使切开的表面平面化，以产生许多III族氮化物晶体衬底50p，其中位错密度已降低。
因此，与下衬底或用作下衬底的III族氮化物晶体相比，上述晶体生长方法的适当组合降低了总位错密度，并且提高了螺旋位错密度对总位错密度的比率，产生如下III族氮化物晶体和III族氮化物晶体衬底，其中总位错密度在1×104cm-2和3×106cm-2之间，且螺旋位错密度对总位错密度的比率是0.5以上。
实施方式2
参照图5，本发明的发光器件包括：实施方式1中的III族氮化物晶体衬底100，和在该III族氮化物晶体衬底100上形成的至少单层的III族氮化物层130。本实施方式中的发光器件包括在III族氮化物晶体衬底上形成的至少单层的III族氮化物层，在所述晶体衬底中总位错密度在1×104cm-2和3×106cm-2之间，螺旋位错密度对总位错密度的比率是0.5以上。因此，所述器件具有高发光强度，如图6所示。
具体而言，参照图5，在本实施方式的发光器件中，作为至少单层的III族氮化物层130，在1mm×1mm×500μm厚的GaN衬底(III族氮化物晶体衬底100，其中总位错密度在1×104cm-2和3×106cm-2之间，螺旋位错密度对总位错密度的比率是0.5以上)的第一主面上顺序沉积下列层：2μm厚的用Si掺杂的n型GaN层131；具有多量子阱(well)结构的100nm厚的发光层132，所述多量子井结构由六对In0.01Ga0.99N阻挡层和In0.1Ga0.9N阱层构成；20nm厚的用Mg掺杂的p型A10.18Ga0.82N层133；和50nm厚的用Mg掺杂的p型GaN层134。此外，在p型GaN层134的一部分上形成0.2mm×0.2mm×0.5μm厚的Ni/Au电极，其用作p侧电极141。而且，在GaN衬底(III族氮化物晶体衬底100)的第二主面上形成1μm厚的Ti/Al电极，其用作n侧电极142。
实施方式3
参照图5，本发明的发光器件制造方法的一种实施方式包括：制备实施方式1中的III族氮化物晶体衬底100的步骤，和在该III族氮化物晶体衬底100上形成至少单层III族氮化物层130的步骤。根据本实施方式中的发光器件制造方法，在III族氮化物晶体衬底100(其中总位错密度在1×104cm-2和3×106cm-2之间，螺旋位错密度对总位错密度的比率是0.5以上)上形成至少单层III族氮化物层，这能够制造具有高发光强度的发光器件。
本实施方式中的发光器件制造方法具有制备实施方式1中的III族氮化物晶体衬底100的步骤。对制备III族氮化物晶体衬底的步骤没有特别限制，在所述III族氮化物晶体衬底中，总位错密度在1×104cm-2和3×106cm-2之间，螺旋位错密度对总位错密度的比率是0.5以上；但是从有效制造所述衬底的观点来看，所述制备优选通过实施方式1中描述的方法进行。
本实施方式中的发光器件制造方法另外具有：在III族氮化物晶体衬底100上形成至少单层III族氮化物层130的步骤。对形成III族氮化物层的方法没有特别限制，但是从生长低位错密度外延层的观点来看，优选使用的技术包括HVPE、MOCVD和MBE。从高生产力和高可靠性的观点来看，更优选使用MOCVD。
在III族氮化物晶体衬底100上形成至少单层III族氮化物层130的步骤中，在用作III族氮化物晶体衬底100的直径50.8mm(2英寸)×厚度500μm的GaN衬底的第一主面上，通过例如MOCVD顺序生长下列层：2μm厚的用Si掺杂的n型GaN层131；具有多量子阱结构的100nm厚的发光层132，所述多量子阱结构由六对In0.01Ga0.99N阻挡层和In0.1Ga0.9N阱层构成；20nm厚的用Mg掺杂的p型Al0.18Ga0.82N层133；和50nm厚的用Mg掺杂的p型GaN层134。
而且，通过(真空)蒸发在p型GaN层134的一部分上形成0.5μm厚的Ni/Au电极，用作p侧电极141。同样地，通过蒸发在GaN衬底(III族氮化物晶体衬底100)的第二主面上形成1μm厚的Ti/Al电极，用作n侧电极142。
接着，将其中在III族氮化物晶体衬底100上形成至少单层III族氮化物层130的晶片分割成预定尺寸的小片，以制造预定尺寸的发光器件。
实施例
实施例1
1.III族氮化物晶体衬底的制备
通过组合实施方式1中描述的溶液技术(液相技术)和HVPE(气相技术)，使用50.8mm(2英寸)直径×500μm厚的GaN下衬底来生长多个GaN晶体，所述GaN下衬底的主面相对于(0001)平面的倾角为5°，且该GaN下衬底的总位错密度是1×107cm-2，并且螺旋位错密度对总位错密度的比率是0.1；所述GaN晶体具有在总位错密度为5×10cm-2至5×106cm-2这一条件下的螺旋位错密度对总位错密度的比率；由这些GaN晶体制造各自是50.8mm(2英寸)直径×500μm厚的GaN衬底。在这里，关于熔化方法中的GaN晶体生长条件，使熔化的Ga的温度达到1000℃，并使N2气体压力达到10MPa。而且，在通过HVPE生长GaN晶体的条件下，使Ga氯化物气体的分压达到10kPa，NH3气体的分压达到100kPa，并使晶体生长温度为1100℃。
将制得的多个GaN衬底分为三个组：由多个其中螺旋位错密度对总位错密度的比率小于0.5的GaN衬底组成的组(在下文中称为“组R”)；由多个其中螺旋位错密度对总位错密度的比率在0.5和0.7之间的GaN衬底组成的组(在下文中称为“组A”)；和由多个其中螺旋位错密度对总位错密度的比率是0.9以上的GaN衬底组成的组(在下文中称为“组B”)。
2.发光器件的形成
接着，作为至少单层的III族氮化物层130，通过MOCVD在每个组中的多个50.8mm(2英寸)直径×500μm厚度的GaN衬底(III族氮化物晶体衬底1000)的第一主面上顺序生长下列层：2μm厚的用Si掺杂的n型GaN层131(载流子浓度：2×1018cm-3)；100nm厚的发光层132，其具有由六对In0.01Ga0.99N阻挡层和In0.1Ga0.9N阱层构成的多量子阱结构；20nm厚的用Mg掺杂的p型Al0.18Ga0.82N层133(载流子浓度：3×1017cm-3)；和50nm厚的用Mg掺杂的p型GaN层134(载流子浓度：1×1018cm-3)。
随后，作为p侧电极141，通过真空蒸发技术在p型GaN层134上在相互垂直的两个方向上以1mm的间距形成0.2mm×0.2mm×0.5um厚的Ni/Au电极。同样地，在GaN衬底(III族氮化物晶体衬底100)的第二主面上，通过(真空)蒸发形成1μm厚的Ti/Al电极，作为n侧电极142。
接着，将其中在GaN衬底上形成至少单层III族氮化物层130的晶片分割成多个1mm×1mm的小片(即，分割成发光器件)，使得每个p侧电极到达每一小片的中部。用这样的方式制造的发光器件是具有发光峰波长为405nm的发蓝紫光的二极管(LED)。
对于各个组的采用各自的GaN衬底制造的相应的发光器件，测量了在385nm至425nm的发光波长范围内积分的发光强度。对于多个发光器件的总位错密度和发光强度的测量记录在表中，而多个发光器件的总位错密度和发光强度之间的关系图示在图6中。在这里，表中的“-”表示“未测量的”。而且，在图6中：线R表示发光器件的总位错密度和发光强度之间的关系，在所述发光器件中，在组R的III族氮化物晶体衬底上形成至少单层的氮化物半导体层(称为组R发光器件)；线A表示发光器件中的总位错密度和发光强度之间的关系，在所述发光器件中在组A的氮化物晶体衬底上形成至少单层的氮化物半导体层(称为组A发光器件)；线B表示发光器件中总位错密度和发光强度之间的关系，在所述发光器件中在组B的III族氮化物晶体衬底上形成至少单层的氮化物半导体层(称为组B发光器件)。
表
Figure BSA00000566112200151
从上表和图6显而易见的是，在总位错密度在1×104cm-2至3×106cm-2的范围内的情况下，发光器件(组A中的器件)比发光器件(组R中的器件)具有更高的发光强度，所述组A的发光器件具有沉积到其中螺旋位错密度对总位错密度的比率是0.5以上的III族氮化物晶体衬底上的多个III族氮化物层；所述组R的发光器件具有沉积到其中螺旋位错密度对总位错密度小于0.5的III族氮化物晶体衬底上的多个III族氮化物层。
而且，在总位错密度在1×104cm-2至3×106cm-2的范围内的情况下，发光器件(组B中的器件)比发光器件(组A中的器件)具有更高的发光强度，所述组B的发光器件具有沉积到其中螺旋位错密度对总位错密度的比率是0.9以上的III族氮化物晶体衬底上的多个III族氮化物层；所述组A的发光器件具有沉积到其中螺旋位错密度对总位错密度是0.5以上的III族氮化物晶体衬底上的多个III族氮化物层。
在所有方面都应认为，本公开的实施方式和实施例是说明性的而非限制性的。本发明的范围不是通过上述说明而是通过权利要求书的范围而限定的，并且意欲包括相当于权利要求书范围和在所述范围之内的全部修改的含义。

Claims (2)

1.一种发光器件制造方法，其特征在于，在III族氮化物晶体衬底上形成至少单层的III族氮化物层，所述III族氮化物晶体衬底具有表面积不小于10cm2的主面，其中，在主面的除了从其外周到距离该外周5mm范围内的外周边缘区域之外的主要区域中，总位错密度是1×104cm-2至3×106cm-2，并且螺旋位错密度对所述总位错密度的比率是0.5以上。
2.如权利要求1所述的发光器件制造方法，其中所述螺旋位错密度对所述总位错密度的比率是0.9以上。
CN2011102513817A 2007-11-30 2008-12-01 发光器件制造方法 Pending CN102330151A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-310725 2007-11-30
JP2007310725A JP4525743B2 (ja) 2007-11-30 2007-11-30 発光デバイス用ｉｉｉ族窒化物結晶基板ならびに発光デバイスおよびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101788280A Division CN101447542A (zh) 2007-11-30 2008-12-01 第ⅲ族氮化物晶体衬底、发光器件及其制造方法

Publications (1)

Publication Number Publication Date
CN102330151A true CN102330151A (zh) 2012-01-25

Family

ID=40481804

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2008101788280A Pending CN101447542A (zh) 2007-11-30 2008-12-01 第ⅲ族氮化物晶体衬底、发光器件及其制造方法
CN2011102513817A Pending CN102330151A (zh) 2007-11-30 2008-12-01 发光器件制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2008101788280A Pending CN101447542A (zh) 2007-11-30 2008-12-01 第ⅲ族氮化物晶体衬底、发光器件及其制造方法

Country Status (6)

Country Link
US (2) US8546166B2 (zh)
EP (1) EP2067884B1 (zh)
JP (1) JP4525743B2 (zh)
KR (1) KR101519657B1 (zh)
CN (2) CN101447542A (zh)
TW (1) TWI431173B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1938457B (zh) * 2004-03-31 2011-11-30 日本碍子株式会社 氮化镓单晶的生长方法和氮化镓单晶
US9404197B2 (en) * 2008-07-07 2016-08-02 Soraa, Inc. Large area, low-defect gallium-containing nitride crystals, method of making, and method of use
US9589792B2 (en) 2012-11-26 2017-03-07 Soraa, Inc. High quality group-III metal nitride crystals, methods of making, and methods of use
JP5446622B2 (ja) * 2009-06-29 2014-03-19 住友電気工業株式会社 Ｉｉｉ族窒化物結晶およびその製造方法
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
KR101481593B1 (ko) * 2011-05-13 2015-01-12 엘지전자 주식회사 무분극 질화물계 발광 소자 및 그 제조방법
JP5885942B2 (ja) * 2011-05-30 2016-03-16 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP2013209273A (ja) * 2012-03-30 2013-10-10 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物半導体結晶
US9275912B1 (en) 2012-08-30 2016-03-01 Soraa, Inc. Method for quantification of extended defects in gallium-containing nitride crystals
US9299555B1 (en) 2012-09-28 2016-03-29 Soraa, Inc. Ultrapure mineralizers and methods for nitride crystal growth
JP6384851B2 (ja) 2014-03-03 2018-09-05 国立大学法人大阪大学 Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶、半導体装置およびｉｉｉ族窒化物結晶製造装置
JP6569727B2 (ja) * 2015-02-23 2019-09-04 三菱ケミカル株式会社 Ｃ面ＧａＮ基板
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
WO2021162727A1 (en) 2020-02-11 2021-08-19 SLT Technologies, Inc Improved group iii nitride substrate, method of making, and method of use
JP7483669B2 (ja) 2020-11-02 2024-05-15 エスエルティー テクノロジーズ インコーポレイテッド 窒化物結晶成長のための超高純度鉱化剤及び改良された方法
CN112397571B (zh) * 2021-01-18 2021-04-23 苏州纳维科技有限公司 一种氮化镓衬底及半导体复合衬底

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668395A (en) * 1994-11-22 1997-09-16 Northwestern University Composition for InSB and GaAs thin film on silicon substrate for use in photodetectors
JP2000188285A (ja) * 1998-10-13 2000-07-04 Sony Corp エッチング方法および結晶性評価方法並びに半導体装置の製造方法
CN1447448A (zh) * 2002-03-26 2003-10-08 日本电气株式会社 基于ⅲ族氮化物的半导体基片及其制造方法
WO2007069388A1 (ja) * 2005-12-14 2007-06-21 Sumitomo Electric Industries, Ltd. ＡｌxＧａyＩｎ1-x-yＮ結晶基板、半導体デバイスおよびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US161536A (en) * 1875-03-30 Improvement in sewing-machine attachments
JP2000349338A (ja) 1998-09-30 2000-12-15 Nec Corp ＧａＮ結晶膜、ＩＩＩ族元素窒化物半導体ウェーハ及びその製造方法
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US6936488B2 (en) * 2000-10-23 2005-08-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668395A (en) * 1994-11-22 1997-09-16 Northwestern University Composition for InSB and GaAs thin film on silicon substrate for use in photodetectors
JP2000188285A (ja) * 1998-10-13 2000-07-04 Sony Corp エッチング方法および結晶性評価方法並びに半導体装置の製造方法
CN1447448A (zh) * 2002-03-26 2003-10-08 日本电气株式会社 基于ⅲ族氮化物的半导体基片及其制造方法
WO2007069388A1 (ja) * 2005-12-14 2007-06-21 Sumitomo Electric Industries, Ltd. ＡｌxＧａyＩｎ1-x-yＮ結晶基板、半導体デバイスおよびその製造方法

Also Published As

Publication number Publication date
US20130341672A1 (en) 2013-12-26
JP4525743B2 (ja) 2010-08-18
US20090140287A1 (en) 2009-06-04
KR101519657B1 (ko) 2015-05-12
TW200928017A (en) 2009-07-01
CN101447542A (zh) 2009-06-03
US8963166B2 (en) 2015-02-24
EP2067884A1 (en) 2009-06-10
US8546166B2 (en) 2013-10-01
EP2067884B1 (en) 2012-06-27
JP2009132575A (ja) 2009-06-18
KR20090056829A (ko) 2009-06-03
TWI431173B (zh) 2014-03-21

Similar Documents

Publication Publication Date Title
CN102330151A (zh) 发光器件制造方法
JP5102357B2 (ja) 窒化ガリウムのエピタキシャル成長用基板
EP1304749B1 (en) Method of growing single crystal GaN, method of making single crystal GaN substrate and single crystal GaN substrate
KR100933847B1 (ko) ｎ형 반도체 다이아몬드 제조 방법 및 반도체 다이아몬드
TW201230395A (en) Group III nitride semiconductor light-emitting device
US20080296626A1 (en) Nitride substrates, thin films, heterostructures and devices for enhanced performance, and methods of making the same
JP2016164966A (ja) 窒化物半導体ウエハの製造方法、窒化物半導体ウエハおよび窒化物半導体チップ
US20050076830A1 (en) Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate
KR101064068B1 (ko) 발광소자의 제조방법
KR20130122727A (ko) 광학 소자의 제조 방법
US7928447B2 (en) GaN crystal substrate, fabricating method of GaN crystal substrate, and light-emitting device
CN101350333A (zh) GaN衬底、带外延层的衬底、半导体器件及GaN衬底制造方法
JP2004189541A (ja) ＺｎＯ系ｐ型半導体結晶、それを用いた半導体複合体、それを用いた発光素子およびその製造方法
CN103137801A (zh) 在钻石基板上形成的磊晶层结构及其制造方法
CN102280544A (zh) 半导体发光二极管及其制造方法
CN110473943B (zh) 发光二极管元件、以及发光二极管元件的制造方法
JP6898528B2 (ja) 発光デバイス用の波長変換材料
JP5446898B2 (ja) Ｉｉｉ族窒化物結晶基板ならびに発光デバイスおよびその製造方法
JP2014001138A (ja) ＧａＮ単結晶基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120125