TWI431173B - 發光元件用iii族氮化物結晶基板與發光元件及其製造方法 - Google Patents

發光元件用iii族氮化物結晶基板與發光元件及其製造方法 Download PDF

Info

Publication number
TWI431173B
TWI431173B TW097144552A TW97144552A TWI431173B TW I431173 B TWI431173 B TW I431173B TW 097144552 A TW097144552 A TW 097144552A TW 97144552 A TW97144552 A TW 97144552A TW I431173 B TWI431173 B TW I431173B
Authority
TW
Taiwan
Prior art keywords
iii nitride
group iii
nitride crystal
light
dislocation density
Prior art date
Application number
TW097144552A
Other languages
English (en)
Other versions
TW200928017A (en
Inventor
Shinsuke Fujiwara
Hiroaki Yoshida
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW200928017A publication Critical patent/TW200928017A/zh
Application granted granted Critical
Publication of TWI431173B publication Critical patent/TWI431173B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Description

發光元件用III族氮化物結晶基板與發光元件及其製造方法
本發明係關於一種適合用於發光元件中之發光元件用III族氮化物結晶基板與發光元件及其製造方法。
III族氮化物結晶基板作為發光元件、電子元件等的各種半導體元件之基板係非常有用者。此處，為提高各種半導體元件之特性，需要錯位密度低且結晶性好的III族氮化物結晶基板。又，自III族氮化物結晶基板之利用效率之觀點考慮，基板之主面之面積必須為10cm2 以上，較好的是20cm2 以上。
因此，為製作大型且錯位密度低的III族氮化物結晶基板，提出有各種方法(例如，參照日本專利特開2007-161536號公報)。
此處，於日本專利特開2007-161536號公報中揭示如下：一種電子元件，其具有均勻且較高之耐壓，該電子元件含有總錯位密度為1×102 cm-2 以上、1×106 cm-2 以下之Alx Gay In1-x-y N(0≦x，0≦y，x+y≦1)結晶基板、以及形成於該基板上之至少一層之半導體層。並且揭示有：自提高電子元件之耐壓之觀點考慮，較好的是基板之螺型錯位密度為1×104 cm-2 以下。
但是，於上述日本專利特開2007-161536號公報中，對 於基板之錯位密度與除電子元件以外之半導體元件(例如，發光元件)的特性之間的相關關係，卻未必明確。
因此，本發明之目的在於使III族氮化物結晶基板之錯位密度與發光元件的特性之間的相關關係明確，從而提供一種適合用於發光元件中之發光元件用III族氮化物結晶基板、與含有該基板之發光元件以及該發光元件之製造方法。
本發明係一種發光元件用III族氮化物結晶基板，其具有面積為10cm2 以上之主面，且在除自主面之外周算起之距離為5mm以下之外周區域以外的主區域上，總錯位密度為1×104 cm-2 以上、3×106 cm-2 以下，螺型錯位密度相對於總錯位密度之比為0.9以上。
又，本發明係含有上述發光元件用III族氮化物結晶基板、以及形成於該發光元件用III族氮化物結晶基板上之至少一層之III族氮化物層的發光元件。
又，本發明係一種發光元件之製造方法，其包含：準備上述發光元件用III族氮化物結晶基板之步驟、以及使至少一層之III族氮化物層積層於該發光元件用III族氮化物結晶基板上之步驟。
根據本發明，可提供一種適合用於發光元件中之III族氮化物結晶基板、與含有該基板之發光元件以及該發光元件之製造方法。
 (實施形態1)
本發明之III族氮化物結晶基板具有面積為10cm2 以上之主面，且在除自主面之外周算起之距離為5mm以下之外周區域以外的主區域上，總錯位密度為1×104 cm-2 以上、3×106 cm-2 以下，且螺型錯位密度相對於總錯位密度之比為0.5以上。
本實施形態之III族氮化物結晶基板具有面積為10cm2 以上之主面。因此，可進行大尺寸之發光元件的製造或者大量製造發光元件。
本實施形態之III族氮化物結晶基板係在除自主面之外周算起之距離為5mm以下之外周區域以外的主區域上，總錯位密度為1×104 cm-2 以上、3×106 cm-2 以下，且螺型錯位密度相對於總錯位密度之比為0.5以上。參照圖6，如下所述，對於在總錯位密度為1×104 cm-2 以上、3×106 cm-2 以下、且螺型錯位密度相對於總錯位密度之比為0.5以上的III族氮化物結晶基板上形成有至少一層之III族氮化物層的發光元件而言，與在總錯位密度為1×104 cm-2 以上、3×106 cm-2 以下0且螺型錯位密度相對於總錯位密度之比未滿0.5之III族氮化物結晶基板上形成有至少一層之III族氮化物層的發光元件相比0具有較高的發光強度。
又，本實施形態之III族氮化物結晶基板係在除自主面之外周算起之距離為5mm以下之外周區域以外的主區域上，總錯位密度為1×104 cm-2 以上、3×106 cm-2 以下，且螺型錯位密度相對於總錯位密度之比為0.9以上。參照圖6，對於在總錯位密度為1×104 cm-2 以上、3×106 cm-2 以下、且螺型錯位密度相對於總錯位密度之比為0.9以上之III族氮化物結晶基板上形成有至少一層之III族氮化物層的發光元件而言，與在總錯位密度為1×104 cm-2 以上、3×106 cm-2 以下、且螺型錯位密度相對於總錯位密度之比為0.5以上、0.7以下之III族氮化物結晶基板上形成有至少一層之III族氮化物層的發光元件相比，具有更高的發光強度。
此處，之所以在除自主面之外周算起之距離為5mm以下之外周區域以外的主區域上進行總錯位密度、以及螺型錯位密度相對於總錯位密度之比的評價，係因為有時會於上述外周區域上聚集有被釋放至外周之錯位，從而使得錯位密度變高。
本發明者已發現，使用總錯位密度為1×102 cm-2 以上、1×106 cm-2 以下之III族氮化物結晶基板所形成之半導體元件，與使用總錯位密度未滿1×102 cm-2 之III族氮化物結晶基板並以相同構造所形成之半導體元件相比，具有較高的特性(參照日本專利特開2007-161536號公報)。進而，本發明者發現，當總錯位密度為1×104 cm-2 以上、3×106 cm-2 以下時，使用螺型錯位密度相對於總錯位密度之比為0.5以上之III族氮化物結晶基板所形成的發光元件，與使用螺型錯位密度相對於總錯位密度之比未滿0.5之III族氮化物結晶基板所形成的發光元件相比，發光強度變高，從而完成了本案發明。
對於在III族氮化物結晶板之主面上可呈現的錯位，列舉有：螺型錯位、刃型錯位、以及螺型錯位與刃型錯位混合所成的混合錯位。又，對於在基板之主面上所呈現之錯位，可確認作為藉由對基板之主面進行蝕刻所產生之凹坑(以下，稱為蝕刻坑)。
關於對III族氮化物結晶基板之主面進行蝕刻之方法，並無特別限制，可為液相蝕刻法，亦可為氣相蝕刻法。於液相蝕刻法中，作為蝕刻液，較好的是使用液溫為300℃~500℃左右之氫氧化鉀與氫氧化鈉之混合熔融液(KOH-NaOH混合熔融液)、或者液溫為200℃~300℃左右之磷酸與硫酸之混合液(H3 PO4 -H2 SO4 混合液)等。於氣相蝕刻法中，較好的是使用含有鹵氣或鹵化物氣體之蝕刻氣體等。作為蝕刻氣體中所含之鹵氣，較好的列舉有Cl2 氣體、F2 氣體等，作為鹵化物氣體，較好的列舉有HCl氣體、BCl3 氣體、CF4 氣體等。此處，可一次進行大量的結晶之蝕刻，又，自容易實施蝕刻後之洗淨步驟之觀點考慮，氣相蝕刻法更佳。
參照圖1及圖2，對III族氮化物結晶基板100之主面100m進行蝕刻後，獲得與主面100m上所呈現之錯位110相對應之蝕刻坑110p。該蝕刻坑110p之形狀為相對之底邊相互大致平行之六角錐狀，多數情況下為正六角錐狀。此處，將作為蝕刻坑110p之六角錐之相對之底角間的距離之平均定義為蝕刻坑之直徑。
可根據上述蝕刻坑110p之直徑之大小來判別錯位110之種類。具有較大直徑D1 之蝕刻坑111p(以下，稱為大蝕刻坑111p)係基於螺型錯位111者，具有較小直徑D2 之蝕刻坑112p(以下，稱為小蝕刻坑112p)係基於刃型錯位112者。詳細而言，錯位被分為三種類，即，螺型錯位、刃型錯位、以及除此之外的將螺型錯位與刃型錯位混合所成的混合錯位。此處，本申請案發明中之所謂螺型錯位，係指含有螺型錯位之錯位，且包括螺型錯位及混合錯位。
各蝕刻坑之直徑之絕對值會根據基板之主面之蝕刻條件而有所變動，但大蝕刻坑與小蝕刻坑間的直徑之相對之比係大致固定，而並不依賴於蝕刻條件。又，大蝕刻坑111p之直徑D1 及小蝕刻坑112p之直徑D2 各自具有不均一性，故而該等之比D1 ：D2 大致為5～10：1～2。
於本申請案中，所謂錯位，係指上述螺型錯位(亦即，含有詳細定義中之螺型錯位及混合錯位)以及刃型錯位中之任一錯位，所謂總錯位，係指包括上述螺型錯位以及刃型錯位在內的所有錯位。因此，總錯位密度係每單位面積之總錯位之密度，其藉由數出每單位面積之大蝕刻坑及小蝕刻坑之總數來計算。又，螺型錯位密度係每單位面積之螺型錯位之密度，其藉由數出每單位面積之大蝕刻坑數之數量來計算。
對於本實施形態之III族氮化物結晶基板之製造方法，並無特別限制，例如可藉由以下之方法而製造。首先，參照圖3A，準備底層基板10(底層基板之準備步驟)，該底層基板10包括具有一主面10m之III族氮化物結晶層10a，主面10m相對於III族氮化物結晶層10a之{0001}面10c而具有0.5°以上、10°以下之傾斜角θ1。
其次，參照圖3B，利用液相法，使III族氮化物結晶20於底層基板10之主面10m上成長(III族氮化物結晶之成長步驟)。此處，對於液相法並無特別限制，但自使錯位密度較低之結晶高效地磊晶成長之觀點考慮，較好的是如下方法：以讓主面接觸到含有III族元素金屬之熔融液之方式而配置底層基板，並對該熔融液供給含氮之氣體(例如氮氣)，以於底層基板之主面上使III族氮化物結晶成長。只要係含有III族元素金屬之熔融液，則並無特別限制，可使用III族元素金屬之熔融液(溶液法或自熔法)、III族元素金屬與作為III族元素金屬之溶劑的金屬(Na、Li等的鹼金屬；Ca等的鹼土類金屬；Cu、Ti、Fe、Mn、Cr等的過渡金屬等)之熔融液(熔液法)等。
於上述底層基板10之主面10m上，形成有複數個微型階梯(microstep)(未圖示)，該複數個微型階梯係由平行於{0001}面10c之複數個階面(terrace surface)(未圖示)、以及相對於{0001}面而具有某角度之複數個梯面(step surface)(未圖示)所構成。
當利用液相法而使III族氮化物結晶20於上述主面10m上成長時，結晶會在相對於階面而平行的方向以及垂直的方向上成長。又，在平行於階面之方向上的結晶成長速度大於在垂直於階面之方向上的結晶成長速度。此處，刃型錯位係以相對於結晶之成長方向而平行地傳播。因此，刃型錯位實質上係平行於階面而傳播。亦即，刃型錯位之傳播線20de與{0001}面10c、20c所成之錯位傳播角ΦE 較小，為0°~5°左右。與此相對，螺型錯位係朝相對於結晶之成長方向而具有30°~45°之傾斜角之方向傳播。亦即，螺型錯位之傳播線20ds與{0001}面10c、20c所成之錯位傳播角ΦS 較大，為45°~60°左右。
因此，藉由使用上述底層基板10而將刃型錯位相較螺型錯位更有效地釋放至結晶之外周，從而降低總錯位密度，並且使螺型錯位密度相對於總錯位密度之比變高。
此處，結晶之錯位傳播之情況(錯位之傳播線20de、20ds)可藉由光散射斷層攝影法而觀察。又，結晶之{hklm}面以及<hklm>方向可藉由X射線繞射來特定。再者，所謂{hklm}面(此處，h、k、l及m係密勒指數。以下相同)，係包括(hklm)面以及與(hklm)面在結晶幾何學上等價之面在內的總稱。又，所謂<hklm>方向，係包括[hklm]方向以及與[hklm]方向在結晶幾何學上等價之方向在內的總稱。
再者，自結晶對稱性之觀點考慮，底層基板10之主面10m之傾斜方向10h較好的是，自<0001>方向朝<1-100>方向或者<11-20>方向而傾斜。
又，參照圖3B，藉由磨削或研磨而使如上所述利用液相法所成長之III族氮化物結晶20之表面20s鏡面化，以形成平行於{0001}面10c、20c之主面20n。
其次，參照圖3C，於III族氮化物結晶20之主面20n上，藉由氣相法而可使III族氮化物結晶40進一步成長。作為氣相法，並無特別限制，但自使錯位密度較低的結晶高效地磊晶成長之觀點考慮，較好的是HVPE(Hydride Vapor Phase Epitaxy，氫化物氣相磊晶)法、MOCVD(Metal Organic Chemical Vapor Deposition，有機金屬化學氣相沈積)法、MBE(Molecular Beam Epitaxy，分子束磊晶)法等。該等之方法中，自結晶之成長速度快的觀點考慮，特別好的是HVPE法。亦即，使用HVPE法而於III族氮化物結晶20之主面20n上使III族氮化物結晶40進一步成長，藉此可於III族氮化物結晶40之成長的同時，使該總錯位密度以及螺型錯位密度降低。此處，於III族氮化物結晶40之成長時，伴隨著成長而引起的錯位減少之程度較小，因此刃型錯位密度與螺型錯位密度之比不太變化，亦即，螺型錯位密度相對於總錯位密度之比亦不太變化。
此處，如圖3C所示，在平行於{0001}面10c、20c之複數個面40q、40r上對III族氮化物結晶40進行切片，並藉由磨削或研磨而使其鏡面化，藉此獲得錯位密度得以降低之大量的III族氮化物結晶基板40p。
又，參照圖4A，對利用液相法所成長之III族氮化物結晶20之表面進行磨削或研磨，以形成相對於{0001}面10c、20c而具有0.5°以上、10°以下之傾斜角θ2的主面20m。
其次，參照圖4B，於III族氮化物結晶20之主面20m上，利用液相法而可使III族氮化物結晶30進一步成長。作為液相法，並無特別限制，但自使錯位密度較低之結晶高效地磊晶成長之觀點考慮，較好的是如下方法：以讓主面接觸到含有III族元素金屬之熔融液之方式而配置底層基板，並對該熔融液供給含氮之氣體(例如氮氣)，以於底層基板之主面上使III族氮化物結晶成長，例如溶液法、熔液法。此處，對於III族氮化物結晶20之主面20m而言，由於相對於{0001}面10c、20c而具有傾斜角θ2，故而與底層基板10之主面10m同樣地形成有複數個微型階梯(未圖示)，該複數個微型階梯係由平行於{0001}面10c、20c之複數個階面(未圖示)、以及相對於{0001}面而具有某角度之複數個梯面(未圖示)所構成。
當利用液相法而使III族氮化物結晶30於上述主面20m上成長時，結晶會在相對於階面而平行的方向以及垂直的方向上成長。又，在平行於階面之方向上的結晶成長速度大於在垂直於階面之方向上的結晶成長速度。此處，刃型錯位係以相對於結晶之成長方向而平行地傳播。因此，刃型錯位實質上係平行於階面而傳播。亦即，刃型錯位之傳播線30de與{0001}面10c、20c所成之錯位傳播角較小，為0°~5°左右。與此相對，螺型錯位係朝相對於結晶之成長方向而具有30°~45°之傾斜角之方向傳播。亦即，螺型錯位之傳播線30ds與{0001}面10c、20c所成之錯位傳播角較大，為45°~60°左右。
因此，於上述III族氮化物結晶20之主面20m上，利用液相法而使III族氮化物結晶30進一步成長，藉以將刃型錯位相較螺型錯位更有效地釋放至結晶之外周。因此，於III族氮化物結晶30中，與III族氮化物結晶20相比，總錯位密度進一步降低，並且螺型錯位密度相對於總錯位密度之比進一步變大。
再者，自結晶對稱性之觀點考慮，III族氮化物結晶20之主面20m之傾斜方向20h較好的是，自<0001>方向朝<1-100>方向或者<11-20>方向而傾斜。又，自進一步降低總錯位密度且使螺型錯位密度相對於總錯位密度之比進一步變大的觀點考慮，更好的是，III族氮化物結晶20之主面20m之傾斜方向20h與底層基板10之主面10m之傾斜方向10h有所不同。
如上所述，於成長後之III族氮化物結晶上形成相對於{0001}面而具有0.5°以上、10°以下之傾斜角之主面，並利用液相法而使III族氮化物結晶於該主面上成長，重複上述操作，藉此可進一步降低總錯位密度，並且使螺型錯位密度相對於總錯位密度之比進一步變大。
又，參照圖4B，如上所述，藉由磨削或研磨而使利用液相法所成長之III族氮化物結晶30之表面30s鏡面化，以形成平行於{0001}面10c、20c之主面30n。
其次，參照圖4C，於III族氮化物結晶30之主面30n上，利用氣相法而可使III族氮化物結晶50進一步成長。作為氣相法，並無特別限制，但自使錯位密度較低之結晶高效地磊晶成長之觀點考慮，較好的是HVPE法、MOCVD法、MBE法等。於該等之方法中，自結晶之成長速度快的觀點考慮，特別好的是HVPE法。亦即，使用HVPE法而於III族氮化物結晶30之主面30n上使III族氮化物結晶50進一步成長，藉此可於III族氮化物結晶50之成長的同時，使該總錯位密度以及螺型錯位密度降低。此處，於III族氮化物結晶50之成長時，伴隨著成長而引起的錯位減少之程度較小，故而刃型錯位密度與螺型錯位密度之比不太變化，亦即，螺型錯位密度相對於總錯位密度之比亦不太變化。
此處，如圖4C所示，在平行於{0001}面10c、20c、30c之複數個面50q、50r上將III族氮化物結晶50進行切片，並藉由磨削或研磨而使其鏡面化，藉此獲得錯位密度得以降低之大量的III族氮化物結晶基板50p。
因此，藉由將上述結晶成長方法加以適當組合而獲得如下的III族氮化物結晶以及III族氮化物結晶基板：與底層基板或者作為底層之III族氮化物結晶相比，使總錯位密度降低且使螺型錯位密度相對於總錯位密度之比變大，總錯位密度為1×104 cm-2 以上、3×106 cm-2 以下，且螺型錯位密度相對於總錯位密度之比為0.5以上。
(實施形態2)
參照圖5，本發明之發光元件含有：實施形態1之III族氮化物結晶基板100、以及形成於III族氮化物結晶基板100上之至少一層之III族氮化物層130。本實施形態之發光元件中，由於含有形成於總錯位密度為1×104 cm-2 以上、3×106 cm-2 以下、並且螺型錯位密度相對於總錯位密度之比為0.5以上之III族氮化物結晶基板上的至少一層之III族氮化物層，故而如圖6所示，具有較高的發光強度。
具體而言，參照圖5，本實施形態之發光元件係於總錯位密度為1×104 cm-2 以上、3×106 cm-2 以下、並且螺型錯位密度相對於總錯位密度之比為0.5以上之1mm×1mm×厚度500μm的GaN基板(III族氮化物結晶基板100)之一方之主面上，作為至少一層之III族氮化物層130，依次積層有：摻雜有Si之厚度為2μm之n型GaN層131；具有由6對之In0.01 Ga0.99 N障壁層與In0.1 Ga0.9 N井層所構成之多重量子井構造的厚度為100nm之發光層132；摻雜有Mg之厚度為20nm之p型Al0.18 Ga0.82 N層133以及摻雜有Mg之厚度為50nm之p型GaN層134。又，於p型GaN層134上之一部分上，形成有作為p側電極141之0.2mm×0.2mm×厚度0.5μm之Ni/Au電極。又，於GaN基板(III族氮化物結晶基板100)之另一方之主面上，形成有作為n側電極142之厚度為1μm之Ti/Al電極。
(實施形態3)
參照圖5，本發明之發光元件之製造方法之一實施形態包含：準備實施形態1之III族氮化物結晶基板100之步驟、以及於該III族氮化物結晶基板100上形成至少一層之III族氮化物層130之步驟。根據本實施形態之發光元件之製造方法，在總錯位密度為1×104 cm-2 以上、3×106 cm-2 以下且螺型錯位密度相對於總錯位密度之比為0.5以上的III族氮化物結晶基板100上形成至少一層之III族氮化物層130，藉此獲得發光強度較高的發光元件。
本實施形態之發光元件之製造方法包含準備實施形態1之III族氮化物結晶基板100之步驟。在準備總錯位密度為1×104 cm-2 以上、3×106 cm-2 以下、且螺型錯位密度相對於總錯位密度之比為0.5以上之III族氮化物結晶基板之步驟中，並無特別限制，但自高效地進行該基板之製造之觀點考慮，較好的是藉由實施形態1中記載之方法而進行。
又，本實施形態之發光元件之製造方法包含在上述III族氮化物結晶基板100上形成至少一層之III族氮化物層130之步驟。對於III族氮化物層之形成方法並無特別限制，但自使錯位密度較低之磊晶層成長之觀點考慮，較好的是使用HVPE法、MOCVD法、MBE法等。自生產性及可靠性高的觀點考慮，較好的是使用MOCVD法。
對於在III族氮化物結晶基板100上形成至少一層之III族氮化物層130之步驟而言，例如，藉由MOCVD法，於作為III族氮化物結晶基板100之直徑50.8mm(2in)×厚度500μm之GaN基板之一主面上，依次使如下之層成長：摻雜有Si之厚度為2μm之n型GaN層131；具有由6對之In0.01 Ga0.99 N障壁層與In0.01 Ga0.99 N井層所構成的多重量子井構造的厚度為100nm之發光層132、摻雜有Mg之厚度為20nm之p型Al0.18 Ga0.82 N層133以及摻雜有Mg之厚度為50nm之p型GaN層134。
進而，於p型GaN層134上之一部分上，藉由真空蒸鍍法而形成作為p側電極141的厚度為0.5μm之Ni/Au電極。又，於GaN基板(III族氮化物結晶基板100)之另一方之主面上，藉由真空蒸鍍法而形成作為n側電極142的厚度為1μm之Ti/Al電極。
其次，將在III族氮化物結晶基板100上形成有至少一層之III族氮化物層130的晶圓分割成既定大小的晶片，藉以獲得既定大小之發光元件。
[實施例] (實施例1)
1.III族氮化物結晶基板之準備
使用具有相對於(0001)面而呈5°之傾斜角之主面的總錯位密度為1×104 cm-2 以上、3×106 cm-2 以下、螺型錯位密度相對於總錯位密度之比為0.1之直徑50.8mm(2in)×厚度500μm之GaN底層基板，並且將實施形態1中記載之溶液法(液相法)及HVPE法(氣相法)組合起來，藉此使得在總錯位密度為5×10cm-2 ～5×106 cm-2 之範圍內相對於總錯位密度而具有螺型錯位密度之比的複數個GaN結晶成長，並由該等GaN結晶而分別製作直徑50.8mm(2in)×厚度500μm之GaN基板。此處，溶液法中之GaN結晶之成長條件為，使Ga熔融液之溫度為1000℃，且使N2 氣體之壓力為10MPa。又，HVPE法中之GaN結晶之成長條件為，使Ga氯化物氣體之分壓為10kPa，NH3 氣體之分壓為100kPa，且使結晶成長溫度為1100℃。
將所獲得之複數個GaN基板分成三個群，即，由螺型錯位密度相對於總錯位密度之比未滿0.5之複數個GaN基板所組成之群(以下稱為R群)；由螺型錯位密度相對於總錯位密度之比為0.5以上、0.7以下之複數個GaN基板所組成之群(以下稱為A群)；以及由螺型錯位密度相對於總錯位密度之比為0.9以上之複數個GaN基板所組成之群(以下稱為B群)。
2.發光元件之形成
其次，利用MOCVD法，於各群之複數個直徑50.8mm(2in)×厚度500μm之GaN基板(III族氮化物結晶基板100)之一方之主面上，作為至少一層之III族氮化物層130，依次使如下之層成長：摻雜有Si之厚度為2μm之n型GaN層131(載體濃度：2×1018 cm-3 )、具有由6對之In0.01 Ga0.99 N障壁層與In0.1 Ga0.9 N井層所構成之多重量子井構造的厚度為100nm之發光層132、摻雜有Mg之厚度為20nm之p型Al0.18 Ga0.82 N層133(載體濃度：3×1017 cm-3 )以及摻雜有Mg之厚度為50nm之p型GaN層134(載體濃度：1×1018 cm-3 )。
其次，利用真空蒸鍍法，於p型GaN層134上之相互正交之兩個方向上以1mm之間距，形成0.2mm×0.2mm×厚度0.5μm之Ni/Au電極以作為p側電極141。又，利用真空蒸鍍法，於GaN基板(III族氮化物結晶基板100)之另一方之主面上，形成厚度為1μm之Ti/Al電極以作為n側電極142。
其次，以讓各p側電極位於各晶片之中心部之方式，將於GaN基板上形成有上述至少一層之III族氮化物層130的晶圓分割成1mm×1mm之複數個晶片、即發光元件。如此所獲得之發光元件係發光峰值波長為405nm之藍紫色LED(Light Emitting Diode，發光二極體)。
對使用各群之GaN基板所製作的對應之各群之發光元件，測定發光波長在385nm至425nm之範圍內所積分之發光強度。表中顯示複數個發光元件之總錯位密度與發光強度之測定值，圖6中顯示複數個發光元件之總錯位密度與發光強度之關係。此處，表中之「-」表示未測定。又，圖6中，線R表示關於在R群之III族氮化物結晶基板上形成有至少一層之氮化物半導體層的發光元件(稱為R群之發光元件)的總錯位密度與發光強度之關係，線A表示關於在A群之III族氮化物結晶基板上形成有至少一層之氮化物半導體層之發光元件(稱為A群之發光元件)的總錯位密度與發光強度之關係，線B表示關於在B群之III族氮化物結晶基板上形成有至少一層之氮化物半導體層之發光元件(稱為B群之發光元件)的總錯位密度與發光強度之關係。
由上述表及圖6而明確瞭解，於總錯位密度為1×104 cm-2 以上、3×106 cm-2 以下之範圍內，對於在螺型錯位密度相對於總錯位密度之比為0.5以上之III族氮化物結晶基板上積層有複數個III族氮化物層之發光元件(A群之發光元件)而言，與在螺型錯位密度相對於總錯位密度之比未滿0.5之III族氮化物結晶基板上積層有複數個III族氮化物層之發光元件(R群之元件)相比，具有較高的發光強度。
又，於總錯位密度為1×104 cm-2 以上、3×106 cm-2 以下之範圍內，對於在螺型錯位密度相對於總錯位密度之比為0.9以上之III族氮化物結晶基板上積層有複數個III族氮化物層之發光元件(B群之元件)而言，與在螺型錯位密度相對於總錯位密度之比為0.5以上之III族氮化物結晶基板上積層有複數個III族氮化物層之發光元件(A群之元件)相比，具有更高的發光強度。
應當認為，此次所揭示之實施形態及實施例在所有方面均為例示，而並限制性者。本發明之範圍係由申請專利範圍來表示而非上述說明，其設法包含與申請專利範圍均等之含意及範圍內之所有變更。
10．．．底層基板
10a．．．III族氮化物結晶層
10c、20c、30c．．．{0001}面
10h、20h．．．傾斜方向
10m、100m、20m、20n、30n．．．主面
20、30、40、50．．．III族氮化物結晶
20de、20ds、30de、30ds．．．傳播線
20s、30s、40s、50s．．．表面
40q、40r、50q、50r．．．面
40p、50p、100．．．III族氮化物結晶基板
110．．．錯位
110p．．．蝕刻坑
111．．．螺型錯位
111p．．．大蝕刻坑
112．．．刃型錯位
112p．．．小蝕刻坑
130．．．III族氮化物層
131．．．n型GaN層
132．．．發光層
133．．．p型Al0.18 Ga0.82 N層
134．．．p型GaN層
141．．．p側電極
142．．．n側電極
D1 、D2 ．．．直徑
θ1、θ2．．．傾斜角
ΦE 、ΦS ．．．錯位傳播角
圖1係表示主面上形成有蝕刻坑之III族氮化物結晶基板之概略平面圖。
圖2係圖1之II-II線上之概略剖面圖。
圖3係表示III族氮化物結晶基板之製造方法之一例的概略剖面圖。其中，A表示準備底層基板之步驟，B表示藉由液相法而使III族氮化物結晶成長之步驟，C表示藉由氣相法而使III族氮化物結晶進一步成長之步驟。
圖4係表示III族氮化物結晶基板之製造方法之其他例之概略剖面圖。其中，A表示在藉由液相法而成長之III族氮化物結晶上形成主面之步驟，B表示藉由液相法而使III族氮化物結晶進一步成長之步驟，C表示藉由氣相法而使III族氮化物結晶更進一步成長之步驟。
圖5係表示發光元件之一例之概略剖面圖。
圖6係表示於發光元件中，III族氮化物結晶基板之總錯位密度以及螺型錯位密度相對於總錯位密度之比、與發光強度之關係之圖表。
(無元件符號說明)

Claims (3)

  1. 一種發光元件用III族氮化物結晶基板，其具有面積為10cm2 以上之主面，且在除自上述主面之外周算起之距離為5mm以下之外周區域以外的主區域上，總錯位密度為1×104 cm-2 以上、3×106 cm-2 以下，螺型錯位密度相對於上述總錯位密度之比為0.9以上。
  2. 一種發光元件，其含有如請求項1之發光元件用III族氮化物結晶基板、以及形成於上述發光元件用III族氮化物結晶基板上之至少一層之III族氮化物層。
  3. 一種發光元件之製造方法，其包含：準備如請求項1之發光元件用III族氮化物結晶基板之步驟、以及於上述發光元件用III族氮化物結晶基板上形成至少一層之III族氮化物層之步驟。
TW097144552A 2007-11-30 2008-11-18 發光元件用iii族氮化物結晶基板與發光元件及其製造方法 TWI431173B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007310725A JP4525743B2 (ja) 2007-11-30 2007-11-30 発光デバイス用ｉｉｉ族窒化物結晶基板ならびに発光デバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
TW200928017A TW200928017A (en) 2009-07-01
TWI431173B true TWI431173B (zh) 2014-03-21

Family

ID=40481804

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097144552A TWI431173B (zh) 2007-11-30 2008-11-18 發光元件用iii族氮化物結晶基板與發光元件及其製造方法

Country Status (6)

Country Link
US (2) US8546166B2 (zh)
EP (1) EP2067884B1 (zh)
JP (1) JP4525743B2 (zh)
KR (1) KR101519657B1 (zh)
CN (2) CN101447542A (zh)
TW (1) TWI431173B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005095682A1 (ja) * 2004-03-31 2005-10-13 Ngk Insulators, Ltd. 窒化ガリウム単結晶の育成方法および窒化ガリウム単結晶
US9404197B2 (en) * 2008-07-07 2016-08-02 Soraa, Inc. Large area, low-defect gallium-containing nitride crystals, method of making, and method of use
US9589792B2 (en) 2012-11-26 2017-03-07 Soraa, Inc. High quality group-III metal nitride crystals, methods of making, and methods of use
JP5446622B2 (ja) * 2009-06-29 2014-03-19 住友電気工業株式会社 Ｉｉｉ族窒化物結晶およびその製造方法
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
KR101481593B1 (ko) * 2011-05-13 2015-01-12 엘지전자 주식회사 무분극 질화물계 발광 소자 및 그 제조방법
JP5885942B2 (ja) * 2011-05-30 2016-03-16 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP2013209273A (ja) * 2012-03-30 2013-10-10 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物半導体結晶
US9275912B1 (en) 2012-08-30 2016-03-01 Soraa, Inc. Method for quantification of extended defects in gallium-containing nitride crystals
US9299555B1 (en) 2012-09-28 2016-03-29 Soraa, Inc. Ultrapure mineralizers and methods for nitride crystal growth
JP6384851B2 (ja) * 2014-03-03 2018-09-05 国立大学法人大阪大学 Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶、半導体装置およびｉｉｉ族窒化物結晶製造装置
WO2016136547A1 (ja) * 2015-02-23 2016-09-01 三菱化学株式会社 Ｃ面ＧａＮ基板
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
US12091771B2 (en) 2020-02-11 2024-09-17 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
CN115104174A (zh) 2020-02-11 2022-09-23 Slt科技公司 改进的iii族氮化物衬底、制备方法和使用方法
JP7483669B2 (ja) 2020-11-02 2024-05-15 エスエルティー テクノロジーズ インコーポレイテッド 窒化物結晶成長のための超高純度鉱化剤及び改良された方法
CN112397571B (zh) 2021-01-18 2021-04-23 苏州纳维科技有限公司 一种氮化镓衬底及半导体复合衬底

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US161536A (en) * 1875-03-30 Improvement in sewing-machine attachments
US5668395A (en) * 1994-11-22 1997-09-16 Northwestern University Composition for InSB and GaAs thin film on silicon substrate for use in photodetectors
JP2000349338A (ja) 1998-09-30 2000-12-15 Nec Corp ＧａＮ結晶膜、ＩＩＩ族元素窒化物半導体ウェーハ及びその製造方法
JP2000188285A (ja) * 1998-10-13 2000-07-04 Sony Corp エッチング方法および結晶性評価方法並びに半導体装置の製造方法
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US6936488B2 (en) * 2000-10-23 2005-08-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
JP4932121B2 (ja) * 2002-03-26 2012-05-16 日本電気株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
JP2007161536A (ja) * 2005-12-14 2007-06-28 Sumitomo Electric Ind Ltd ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ結晶基板、半導体デバイスおよびその製造方法

Also Published As

Publication number Publication date
TW200928017A (en) 2009-07-01
CN101447542A (zh) 2009-06-03
US8963166B2 (en) 2015-02-24
CN102330151A (zh) 2012-01-25
KR101519657B1 (ko) 2015-05-12
US20090140287A1 (en) 2009-06-04
KR20090056829A (ko) 2009-06-03
US8546166B2 (en) 2013-10-01
JP4525743B2 (ja) 2010-08-18
EP2067884B1 (en) 2012-06-27
US20130341672A1 (en) 2013-12-26
EP2067884A1 (en) 2009-06-10
JP2009132575A (ja) 2009-06-18

Similar Documents

Publication Publication Date Title
TWI431173B (zh) 發光元件用iii族氮化物結晶基板與發光元件及其製造方法
KR100499658B1 (ko) Ｉｉｉ족 질화물계 화합물 반도체의 제조 방법 및ｉｉｉ족 질화물계 화합물 반도체 소자
JP2022160588A (ja) Ｉｉｉ族金属窒化物結晶およびその形成方法
JP4307113B2 (ja) 半導体発光素子およびその製造方法
TWI395341B (zh) Group III nitride semiconductor crystal and its manufacturing method, Group III nitride semiconductor device and manufacturing method thereof, and light emitting machine
JP3749498B2 (ja) 結晶成長用基板およびＺｎＯ系化合物半導体デバイス
JP5673581B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル
JP5117596B2 (ja) 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法
JP6704387B2 (ja) 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法
JP2006114829A (ja) 半導体装置およびその製造方法、ならびに半導体装置のための基板
US20080296626A1 (en) Nitride substrates, thin films, heterostructures and devices for enhanced performance, and methods of making the same
JP2012216603A (ja) 窒化物半導体発光素子およびその製造方法
JP2002299253A (ja) 半導体基板の製造方法及び半導体素子
JP3925341B2 (ja) 結晶成長基板及び半導体発光素子の製造方法
JP5549157B2 (ja) ＧａＮ単結晶基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
US20120068196A1 (en) Semiconductor light-emitting device and a method of manufacture thereof
JP5834952B2 (ja) 窒化物半導体基板の製造方法
WO2021085556A1 (ja) 半導体素子および半導体素子の製造方法
JP4786587B2 (ja) Ｉｉｉ族窒化物半導体およびその製造方法、ｉｉｉ族窒化物半導体製造用基板
JP5446898B2 (ja) Ｉｉｉ族窒化物結晶基板ならびに発光デバイスおよびその製造方法
CN110473943B (zh) 发光二极管元件、以及发光二极管元件的制造方法
JP2005330132A (ja) Ｉｉｉ族窒化物半導体結晶基板およびその製造方法ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2008273789A (ja) Ｉｉｉ族窒化物半導体およびその製造方法、基板の製造方法、ｉｉｉ族窒化物半導体製造用基板
JP2014001138A (ja) ＧａＮ単結晶基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法