KR20090027026A - 나노막대를 포함하는 나노디바이스 및 그 제조 방법 - Google Patents

나노막대를 포함하는 나노디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR20090027026A
KR20090027026A KR1020070092187A KR20070092187A KR20090027026A KR 20090027026 A KR20090027026 A KR 20090027026A KR 1020070092187 A KR1020070092187 A KR 1020070092187A KR 20070092187 A KR20070092187 A KR 20070092187A KR 20090027026 A KR20090027026 A KR 20090027026A
Authority
KR
South Korea
Prior art keywords
crystal
nanorods
substrate
crystals
nanodevice
Prior art date
Application number
KR1020070092187A
Other languages
English (en)
Other versions
KR100972842B1 (ko
Inventor
홍영준
이규철
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020070092187A priority Critical patent/KR100972842B1/ko
Priority to US12/105,772 priority patent/US8003192B2/en
Publication of KR20090027026A publication Critical patent/KR20090027026A/ko
Application granted granted Critical
Publication of KR100972842B1 publication Critical patent/KR100972842B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24174—Structurally defined web or sheet [e.g., overall dimension, etc.] including sheet or component perpendicular to plane of web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24174—Structurally defined web or sheet [e.g., overall dimension, etc.] including sheet or component perpendicular to plane of web or sheet
    • Y10T428/24182—Inward from edge of web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet

Abstract

나노막대를 포함하는 나노디바이스 및 그 제조 방법을 제공한다. 나노디바이스는, i) 기판, ii) 기판 위에 위치하며, 상호 각을 이루는 복수의 측면들을 포함하는 하나 이상의 결정, 및 iii) 결정 위에 위치하고, 기판의 판면에 실질적으로 수직인 방향으로 뻗은 하나 이상의 나노막대를 포함한다.
나노막대, 나노디바이스, 결정, 선택 성장

Description

나노막대를 포함하는 나노디바이스 및 그 제조 방법 {NANODEVICE COMPRSISING A NANOROD AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 나노디바이스 및 그 제조 방법에 관한 것이다. 더욱 상세하게는, 본 발명은 이방적 표면 에너지를 가진 결정의 패턴을 이용하여 원하는 위치에 제조된 나노막대를 포함하는 나노디바이스 및 그 제조 방법에 관한 것이다.
나노막대는 큰 종횡비를 가지므로 나노 입자나 양자점보다 용이하게 조작할 수 있다. 또한, 나노막대는 넓은 표면적을 가질 뿐만 아니라 결정성이 매우 우수하므로 반도체, 발광소자, 환경소재, 및 센서 등에 적용될 수 있는 소재로서 많은 주목을 받아 왔다.
일반적으로, 나노막대는 금속 촉매를 사용하여 제조하여 왔는데, 금속 촉매를 사용하는 경우 전구체가 금속 촉매에 녹아 석출되면서 나노막대가 형성된다. 금속 촉매를 사용하여 나노막대를 형성시키는 경우, 성장시키고자 하는 나노막대 물질의 반응전 전구체가 금속 촉매 액적에 녹아들어 석출되는 과정에 따라 나노막대가 형성되기 때문에 고순도, 고품위의 나노막대를 제조함에 있어 금속촉매가 오염원으로 작용할 수 있는 충분한 가능성이 있다. 이러한 오염에 의해 반도체 나노 막대의 전기전도도와 광학적 성질을 자유롭게 조절하기 어려워져 종래의 반도체 나노막대 제조기술은 반도체 나노막대의 다양한 응용에 한계를 가질 수 밖에 없다. 뿐만 아니라 나노막대의 직경과 길이 방향의 성장속도가 금속 촉매 액적의 크기에 의존하므로 금속촉매를 이용한 나노막대의 제조 방법으로는 균일한 직경과 길이의 우수한 형상을 지닌 나노막대를 형성시키기가 쉽지 않다.
균일한 크기를 가지고 원하는 위치에 선택 성장한 나노막대를 구비하는 나노디바이스를 제공하고자 한다.
또한, 전술한 나노디바이스의 제조 방법을 제공하고자 한다.
본 발명의 일 실시예에 따른 나노디바이스는, i) 기판, ii) 기판 위에 위치하며, 상호 각을 이루는 복수의 측면들을 포함하는 하나 이상의 결정, 및 iii) 결정 위에 위치하고, 기판의 판면에 실질적으로 수직인 방향으로 뻗은 하나 이상의 나노막대를 포함한다.
결정을 기판의 판면에 평행인 방향으로 자른 단면적은 나노막대측으로 갈수록 작아질 수 있다. 결정을 기판의 판면에 평행인 방향으로 자른 단면적의 평균치는 나노막대를 기판의 판면에 평행인 방향으로 자른 단면적 이상일 수 있다.
하나 이상의 결정은 복수의 결정들을 포함하고, 복수의 결정들은 상호 이격될 수 있다. 복수의 결정들은 일방향으로 배열되고, 복수의 결정들 중 일방향을 따라 상호 이웃하는 결정들간의 거리는 실질적으로 동일할 수 있다.
본 발명의 일 실시예에 따른 나노디바이스는 기판 및 결정 사이에 위치하는 씨드층을 더 포함하고, 씨드층 및 결정은 상호 동일한 소재를 포함할 수 있다. 결정은 씨드층으로부터 성장할 수 있다. 본 발명의 일 실시예에 따른 나노디바이스는 씨드층을 덮는 마스크층을 더 포함하고, 마스크층은 복수의 개구부들을 가지며, 결정은 개구부들을 덮어서 형성될 수 있다.
복수의 측면들 중 하나 이상의 측면은 경사면일 수 있다. 결정의 형태는 각뿔대 또는 각뿔일 수 있다. 경사면은 판면과 10° 내지 90°의 각도를 이룰 수 있다. 나노막대는 결정의 중심축을 따라 뻗을 수 있다.
복수의 측면들 중 상호 이웃하는 측면들이 만나서 이루는 각들은 실질적으로 동일할 수 있다. 복수의 측면들은 판면에 실질적으로 수직인 방향으로 뻗고, 결정은 복수의 측면들과 이웃하며 판면에 실질적으로 평행인 상면을 포함할 수 있다. 하나 이상의 나노막대들은 복수의 나노막대들을 포함하고, 복수의 나노막대들은 상면 위에 형성될 수 있다. 측면은 63개 내지 12개일 수 있다.
결정의 성장 방향과 나노막대의 성장 방향은 실질적으로 동일할 수 있다. 나노디바이스는 발광소자, 전자 방출 소자, 다이오드 또는 다이오드로서트랜지스터로서 사용될 수 있다.
나노막대는 산화아연(ZnO), 산화아연마그네슘(MgZnO), 산화아연마그네슘 카드뮴(CdZnO), 산화아연베릴륨(ZnBeO), 및 산화아연마그네슘베릴륨(ZnMgBeO)으로 이루어진 군에서 선택된 하나 이상의 원소를 포함할 수 있다. 결정은 실리콘, 산화 알루미늄, 비소화갈륨, 스피넬, 실리콘, 인화인듐, 인화갈륨, 인화알루미늄, 질화갈륨, 질화인듐, 질화알루미늄, 산화아연, 산화마그네슘, 실리콘카바이드, 및 산화티타늄으로부터 선택된 하나 이상의 원소를 포함할 수 있다.
본 발명의 일 실시예에 따른 나노디바이스의 제조 방법은, i) 기판을 제공하는 단계, ii) 기판 위에 상호 각을 이루는 복수의 측면들을 포함하는 하나 이상의 결정을 제공하는 단계, 및 iii) 결정 위에 기판의 판면에 실질적으로 수직인 방향으로 뻗은 하나 이상의 나노막대를 제공하는 단계를 포함한다.
본 발명의 일 실시예에 따른 나노디바이스의 제조 방법은, i) 기판 위에 씨드층을 제공하는 단계, ii) 씨드층 위에 마스크층을 제공하는 단계, 및 iii) 마스크층에 복수의 개구부들을 형성하는 단계를 더 포함할 수 있다. 하나 이상의 결정을 제공하는 단계에서, 결정은 개구부를 덮으면서 씨드층 위에 제공될 수 있다. 하나 이상의 결정을 제공하는 단계에서, 결정은 씨드층으로부터 개구부를 관통하여 성장할 수 있다.
나노막대를 제공하는 단계에서, 나노막대의 성장 방향은 결정의 성장 방향과 실질적으로 동일할 수 있다.
본 발명의 일 실시예에 따르면, 균일한 직경 및 길이를 가지는 나노막대를 원하는 위치에 선택 성장시킬 수 있다. 따라서 나노막대의 간격을 조절할 수 있어 나노막대의 집적도가 높아지고, 나노막대를 대량으로 생산할 수 있다. 또한, 금속촉매를 사용하지 않으므로 불순물이 적은 고순도 및 고품위의 나노막대를 제조할 수 있다. 또한 원하는 위치에 수직으로 배향된 나노막대를 대량으로 생산할 수 있기 때문에 다양한 나노디바이스를 대량으로 생산할 수 있다.
어느 부분이 다른 부분의 "위에" 있다고 언급하는 경우, 이는 바로 다른 부분의 위에 있을 수 있거나 그 사이에 다른 부분이 수반될 수 있다. 대조적으로 어 느 부분이 다른 부분의 "바로 위에" 있다고 언급하는 경우, 그 사이에 다른 부분이 개재되지 않는다.
제1, 제2 및 제3 등의 용어들은 다양한 부분, 성분, 영역, 층 및/또는 섹션들을 설명하기 위해 사용되나 이들에 한정되지 않는 것을 이해할 수 있다. 이들 용어들은 어느 부분, 성분, 영역, 층 또는 섹션을 다른 부분, 성분, 영역, 층 또는 섹션과 구별하기 위해서만 사용된다. 따라서, 이하에서 서술하는 제1 부분, 성분, 영역, 층 또는 섹션은 본 발명의 범위를 벗어나지 않는 범위 내에서 제2 부분, 성분, 영역, 층 또는 섹션으로 언급될 수 있다.
여기서 사용되는 전문용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다. 명세서에서 사용되는 "포함하는"의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분을 구체화하며, 다른 특정 특성, 영역, 정수, 단계, 동작, 요소, 성분 및/또는 군의 존재나 부가를 제외시키는 것은 아니다.
"아래", "위" 등의 상대적인 공간을 나타내는 용어는 도면에서 도시된 한 부분의 다른 부분에 대한 관계를 좀더 쉽게 설명하기 위해 사용될 수 있다. 이러한 용어들은 도면에서 의도한 의미와 함께 사용중인 장치의 다른 의미나 동작을 포함하도록 의도된다. 예를 들면, 도면중의 장치를 뒤집으면, 다른 부분들의 "아래"에 있는 것으로 설명된 어느 부분들은 다른 부분들의 "위"에 있는 것으로 설명된다. 따라서 "아래"라는 예시적인 용어는 위와 아래 방향을 전부 포함한다. 장치는 90 °회전 또는 다른 각도로 회전할 수 있고, 상대적인 공간을 나타내는 용어도 이에 따라서 해석된다.
다르게 정의하지는 않았지만, 여기에 사용되는 기술용어 및 과학용어를 포함하는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 의미와 동일한 의미를 가진다. 보통 사용되는 사전에 정의된 용어들은 관련기술문헌과 현재 개시된 내용에 부합하는 의미를 가지는 것으로 추가 해석되고, 정의되지 않는 한 이상적이거나 매우 공식적인 의미로 해석되지 않는다.
사시도 및 단면도를 참조하여 설명된 본 발명의 실시예는 본 발명의 이상적인 실시예를 구체적으로 나타낸다. 그 결과, 도해의 다양한 변형, 예를 들면 제조 방법 및/또는 사양의 변형이 예상된다. 따라서 실시예는 도시한 영역의 특정 형태에 국한되지 않으며, 예를 들면 제조에 의한 형태의 변형도 포함한다. 예를 들면, 편평하다고 도시되거나 설명된 영역은 일반적으로 거칠거나/거칠고 비선형인 특성을 가질 수 있다. 또한, 날카로운 각도를 가지는 것으로 도시된 부분은 라운드질 수 있다. 따라서 도면에 도시된 영역은 원래 대략적인 것에 불과하며, 이들의 형태는 영역의 정확한 형태를 도시하도록 의도된 것이 아니고, 본 발명의 범위를 좁히려고 의도된 것이 아니다.
이하에서는 도 1 내지 도 15를 참조하여 본 발명의 실시예를 설명한다. 이러한 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다.
도 1은 본 발명의 제1 실시예에 따른 나노디바이스(100)를 개략적으로 나타 낸다. 도 1에 도시한 나노디바이스(100)는 나노 크기를 가져서 실제로는 매우 작으므로, 도 1에는 이를 확대하여 나타낸다.
도 1에 도시한 바와 같이, 나노디바이스(100)는, 기판(10), 결정(20) 및 나노막대(30)를 포함한다. 이외에, 나노디바이스(100)는 씨드층(40) 및 마스크층(50)을 더 포함할 수 있다.
기판(10)의 소재로는 단결정 사파이어, 비소화갈륨, 스피넬, 실리콘, 실리콘카바이드, 인화인듐, 비정질 쿼츠, 또는 파이렉스를 사용할 수 있다. 단결정 실리콘으로 된 기판(10)을 사용하는 경우, 나노디바이스(100)의 제조 비용이 낮으므로 대면적을 가진 기판을 사용할 수 있고 전기전도도 조절이 용이하여 다양한 응용 디바이스를 만들 수 있다.
기판(10) 위에는 씨드층(40)이 위치한다. 도 1에는 나노디바이스(100)가 씨드층(40)을 포함하는 것으로 도시하였지만, 씨드층(40)을 생략할 수도 있다. 씨드층(40)은 결정(20)을 만들기 위한 기초 박막으로서 작용한다. 씨드층(40)의 소재로는 실리콘, 산화 알루미늄, 비소화 갈륨, 스피넬, 실리콘, 인화 인듐, 인화 갈륨, 인화 알루미늄, 질화 갈륨, 질화 인듐, 질화 알루미늄, 산화 아연, 산화 마그네슘, 실리콘 카바이드, 또는 산화 티타늄을 사용할 수 있다. 결정(20)이 씨드층(40)으로부터 성장하는 경우, 결정(20)의 소재는 씨드층(40)의 소재와 동일할 수 있다.
마스크층(50)은 씨드층(40) 위에 위치한다. 도 1에는 나노디바이스(100)가 마스크층(50)을 포함하는 것으로 도시하였지만, 마스크층(50)을 생략할 수도 있다. 마스크층(50)을 사용하지 않고 기판(10) 위의 원하는 위치에 결정(20)을 규칙적으로 형성할 수도 있다.
도 1에 도시한 바와 같이, 복수의 결정들(20)은 상호 이격되어 있다. 복수의 결정들(20)이 상호 이격되어 규칙적으로 형성되므로, 우수한 집적도를 가진 나노디바이스(100)를 제조할 수 있다. 결정들(20)은 마스크층(50)의 개구부(501)에서 성장되어 제조된다.
결정(20)은 상호 각을 이루는 복수의 측면들(201)을 포함한다. 결정(20)은 이러한 측면들(201)을 포함하는 육각뿔대 또는 육각뿔 형상을 가진다. 복수의 측면들(201)이 상호 이루는 각은 실질적으로 동일하다. 따라서 결정(20)은 정각뿔대 또는 정각뿔 형상을 가진다. 결정(20)이 정각뿔 형상을 가지는 경우, 정각뿔 상단에 나노막대(30)가 형성된다.
도 1에 도시한 바와 같이, 결정들(20)은 일방향, 즉, x축 방향 및 y축 방향을 따라 배열된다. 복수의 결정들은 x축 방향 및 y축 방향을 따라 규칙적으로 배열된다. 따라서 복수의 결정들 중에서 상호 이웃하는 결정들간의 거리는 실질적으로 동일하다. 그 결과, 복수의 결정들이 규칙적으로 형성되므로, 나노디바이스(100)를 배열하기가 매우 용이하다.
결정(20) 바로 위에는 나노막대(30)가 위치한다. 나노막대(30)는 결정(20)의 특정 각면에서만 제조된다. 나노막대(30)는 산화아연(ZnO), 산화아연 마그네슘(MgZnO), 산화아연마그네슘카드뮴(CdZnO), 산화아연베릴륨(ZnBeO), 또는 산화아연마그네슘베릴륨(ZnMgBeO)으로 제조할 수 있다. 나노막대(30)는 기판(10)의 판 면(101)에 실질적으로 수직인 방향, 즉 z축 방향으로 뻗어 있다. 복수의 나노막대들(30)이 z축 방향으로 나란히 뻗어 있으므로, 나노디바이스(100)를 제조하기 매우 용이하다.
도 2는 도 1의 II-II선을 따라 나노디바이스(100)를 자른 단면을 나타낸다. 도 2에 도시한 바와 같이, 마스크층(50)은 복수의 개구부들(501)을 가진다. 복수의 개구부들(501)이 상호 이격되어 일정한 패턴을 가지면서 형성되므로, 결정(20) 및 나노막대(30)를 기판(10) 위에 규칙적으로 배열할 수 있다.
도 2에 도시한 바와 같이, 결정(20)은 복수의 개구부들(501)을 관통하여 씨드층(40)으로부터 성장할 수 있다. 이 경우, 씨드층(40) 및 결정(20)은 상호 동일한 소재를 포함한다. 결정(20)은 마스크층(50) 위에서 성장하여 개구부(501)를 덮어서 형성된다. 결정(20)을 기판(10)의 판면(101)에 평행인 방향, 즉 xy 평면에 평행인 방향으로 자른 단면적(20S)은 나노막대(30)측으로 갈수록 작아진다. 나노막대(30)은 결정(20)의 특정 각면 내지는 꼭지점에서만 제조된다. 따라서 결정(20)은 나노막대(30)를 안정적으로 지지할 수 있다.
도 2에 도시한 바와 같이, 복수의 측면들(201)은 경사면으로 형성된다. 경사면은 기판(10)의 판면(101)과 각도(θ1)를 이룬다. 각도(θ1)는 10° 내지 90°이다. 각도(θ1)가 10°인 경우, 결정(20)의 높이가 너무 낮아서 결정(20)의 역할이 미미하다. 즉, 마스크층(50)이 나노막대(30)를 지지하는 것과 동일하다. 반대로, 각도(θ1)가 90°보다 크게 결정을 형성하는 것은 불가능하다.
나노막대(30)는 결정(20)과의 에피텍시 관계에 따라 결정(20)의 중심축(C)을 따라 뻗어 있으므로, 나노막대(30)는 결정(20)에 의해 견고하게 지지된다. 따라서 나노막대(30)를 안정적으로 제조할 수 있다.
한편, 결정(20)의 단면적(20S)은 나노막대(30)측으로 갈수록 작아진다. 더욱이, 결정(20)의 단면적(20S)의 평균치는 나노막대(30)의 단면적(30S)보다 크다. 따라서 나노막대(30)를 안정적으로 지지할 수 있다. 여기서, 단면적은 기판(10)의 판면(101)에 평행인 방향, 즉 xy 평면 방향으로 자른 면의 면적을 의미한다.
도 3은 본 발명의 제2 실시예에 따른 나노디바이스(200)를 개략적으로 나타낸다. 도 3에 도시한 나노디바이스(200)는 나노 크기를 가져서 실제로는 매우 작으므로, 도 3에는 이를 확대하여 나타낸다. 도 3의 나노디바이스(200)는 결정(22) 및 나노막대(32)를 제외하고는 도 1의 나노디바이스(100)와 동일하므로, 동일한 부분에는 동일한 도면 부호를 사용하며, 그 상세한 설명은 생략한다.
도 3에 도시한 바와 같이, 결정(22)은 육각기둥 형상을 가진다. 유기금속 화학증착법에 의해 마스크층(50) 위에 육각기둥 형상의 결정(22)을 형성한다. 결정(22) 위에는 복수의 나노막대들(32)이 다발 형태로 형성된다. 복수의 나노막대들(32)이 z축 방향으로 뻗어서 나란히 형성되므로, 나노디바이스(200)의 제조가 매우 용이하다.
결정(22)은 상면(223) 및 복수의 측면들(221)을 포함한다. 상면(223)은 기판(10)의 판면(101)에 실질적으로 평행하고, 복수의 측면들(221)과 이웃한다. 상면(223) 위에는 복수의 나노막대들이 형성된다. 복수의 측면들(221)은 기판(10)의 판면에 실질적으로 수직인 방향, 즉 z축 방향을 따라 뻗어 있다.
도 3에 도시한 바와 같이, 결정(22)은 6개의 측면들(221)을 포함한다. 도 3에는 도시하지 않았지만, 결정(22)의 측면들(211)을 3개 내지 12개로 할 수도 있다. 공정 조건에 따라 측면들(211)의 수를 다양하게 조절할 수 있다. 복수의 측면들(221) 중 상호 이웃하는 측면들이 만나서 이루는 각들(θ2)은 실질적으로 동일하다. 따라서 결정(22)을 xy 평면 방향으로 자른 단면은 실질적으로 정육각형이다.
이하에서는 도 4 내지 도 13을 참조하여 본 발명의 제1 실시예에 따른 나노디바이스(100)의 제조 방법을 설명한다. 여기서, 도 4는 나노디바이스(100)의 제조 방법의 순서도를 나타내고, 도 5 내지 도 13은 나노디바이스(100)의 제조 방법의 각 단계별 공정을 개략적으로 나타낸 도면이다.
도 4는 본 발명의 제1 실시예에 따른 나노디바이스(100)의 제조 방법을 개략적으로 나타낸 순서도이다.
도 4에 도시한 바와 같이, 먼저 단계(S10)에서는 기판(10) 위에 이방적 표면 에너지를 가지는 씨드층(40)을 제공한다. 씨드층(40)을 기판(10) 위에 증착할 수 있다. 기판(10)의 소재로는 단결정 실리콘을 사용할 수 있으며, 기판(10)은 (111) 방향의 결정면을 가진다. 씨드층(40)의 소재로는 질화갈륨을 이용할 수 있다. 씨드층(40)의 결정성을 조절하기 위하여 다양한 소재의 기판(10)을 사용할 수 있다. 기판(10)은 씨드층(40)과 동일한 단결정 형태로 제조할 수 있다. 화학기상증착 법(chemical vapor deposition, CVD), 유기금속 화학기상증착법(metal organic chemical vapor deposition, MOCVD), 스퍼터링(sputtering), 전자빔 진공증착법(electron beam evaporization), 가열식 진공증착법(thermal evaporization), 펄스 레이저 진공증착법(pulsed laser deposition), 분자빔 증착법(molecular beam epitaxy), 화학빔 진공증착법(chemical beam evaporization), 또는 수열합성법(hydrothermal synthesis)를 사용하여 씨드층(40)을 기판(10) 위에 증착할 수 있다.
도 5는 도 4의 단계(S10)를 개략적으로 나타낸다. 도 5에 도시한 바와 같이, 기판(10) 위에 질화갈륨으로 된 씨드층(40)을 형성한다. 결정이 기판(10) 위에 에피텍시로 잘 형성되는 경우, 씨드층(40)을 형성할 필요가 없다. 따라서 단계(S10)을 생략할 수도 있다.
도 4에 도시한 단계(S20)에서는 씨드층(40) 위에 결정을 선택 성장시키기 위하여 마스크층(50)을 제공한다. 산화실리콘을 씨드층(40) 위에 증착하여 마스크층(50)을 형성할 수 있다. 마스크층(50)의 두께는 수 nm 내지 수십 ㎛일 수 있다. 마스크층(50)은 결정에 대해 선택 성장 특성을 가지는 소재로 제조할 수 있다.
도 6은 도 4의 단계(S20)를 개략적으로 나타낸다. 도 6에 도시한 바와 같이, 산화실리콘을 증착하여 씨드층(40) 위에 마스크층(50)을 형성할 수 있다.
다음으로, 도 4에 도시한 단계(S30)에서는 마스크층(50) 위에 포토리지스트층(60)을 제공한다. 도 7은 마스크층(50) 위에 포토리지스트층(60)이 부착된 상태를 개략적으로 나타낸다. 마스크층(50)에 원하는 패턴을 형성하기 위하여 마스크 층(50) 위에 포토리지스트층(60)을 코팅한다. 포토리지스트층(60)으로는 감광 수지를 사용할 수 있다.
도 4에 도시한 단계(S40)에서는 포토리지스트층(S40)에 패턴을 형성한다. 도 8은 포토리지스트층(S40)에 패턴을 형성하기 위한 일부 공정을 나타낸다.
도 8에 도시한 바와 같이, 광이나 전자빔을 이용하여 포토리지스트층(60)을 식각한다. 다음으로, 포토리지스트층(60)을 현상하면 포토리지스트층(60)의 식각부가 박리되면서 마스크층(50)이 외부로 노출된다. 다시 마스크층(50)을 식각함으로써 외부 노출된 마스크층(50) 중 일부에 개구부(501)(도 9에 도시)를 형성한다. 이 경우, 플라스마를 사용한 물리적 식각 방법이나 화학 용액을 사용한 화학적 식각 방법으로 마스크층(50)을 식각할 수 있다.
도 4에 도시한 단계(S50)에서는 마스크층(50)에 개구부(501)를 형성한다. 도 9는 마스크층(50)에 개구부(501)가 형성된 상태를 나타낸다. 유기 용매를 사용하여 포토리지스트층(60)을 녹이면, 개구부(501)가 형성된 마스크층(50)이 외부로 노출된다. 다시 상기 언급한 바와 같이, 마스크층(50)을 식각함으로써 외부 노출된 마스크층(50) 중 일부에 개구부(501)(도 9에 도시)를 형성한다.
다음으로, 도 4에 도시한 단계(S60)에서는 반응 전구체를 반응기에 주입한다. 도 10은 반응 전구체에 의해 개구부(501)를 통하여 외부 노출된 씨드층(40)에 이방적 표면 에너지를 가지는 결정을 생성시키는 상태를 나타낸다. 마스크층(50)으로 인해 결정은 개구부(501) 위에서만 성장한다. 반응 전구체로는 TMGa(trimethyl gallium) 및 암모니아(NH3)를 이용한다. 한쪽에서는 TMGa를 수송 기체로 실어 보내고, 다른 쪽에서는 암모니아(NH3)를 불어 넣는다. 그러면, 개구부(501) 위에서 TMGa의 Ga와 암모니아(NH3)의 N이 반응하여 GaN으로 된 결정을 성장시킨다. 결정을 성장시키면서 결정의 크기 및 면을 조절한다.
다음으로, 도 4에 도시한 단계(S70)에서는 마스크층(50) 위에 결정(20)을 성장시킨다. 도 11은 마스크층(50) 위에 결정(20)이 성장한 상태를 나타낸다. 도 11에 도시한 바와 같이, 육각뿔 형태를 가지고 GaN으로 이루어진 결정(20)이 개구부(501)(도 10에 도시) 위에 성장한다. 결정 구조는 반응 조건에 따라서 육각 기둥 또는 육각뿔로 변경될 수 있다. 반응기 내부의 온도, 압력, 또는 반응 전구체의 유량을 조절하여 결정 구조를 변경시킬 수 있다.
도 4에 도시한 단계(S80)에서는 결정(20) 위에 나노막대를 생성시킨다. 도 12는 결정(20) 위에 나노막대를 생성시키는 과정을 나타낸다. 반응 전구체로서 디메틸아연(DEZn) 및 O2를 반응기에 주입한다. 디메틸아연은 아연 소스로 작용하므로, 아연 및 O2가 화합하여 산화 아연으로 된 나노막대가 결정(20) 위에 생성된다. 나노막대(30)는 선택 성장 특성을 나타내면서 결정(20)의 특정 면에서만 성장한다. 결정(20)의 면에 따른 이방적 표면 에너지를 이용하여 결정(20)의 특정 면에서만 나노막대(30)를 성장시킬 수 있다. 나노막대(30)의 성장 방향과 결정(20)의 성장 방향은 실질적으로 동일하다. 나노막대(30)가 선택적으로 수직 성장하는 결정(20) 의 면을 조절한다. 따라서 나노막대(30)는 기판(10)의 판면(101)에 수직인 방향으로 성장한다.
질화 갈륨 및 산화 아연의 결정 구조는 상호 동일하고, 산화 아연의
Figure 112007065902553-PAT00001
표면 에너지는
Figure 112007065902553-PAT00002
또는 {0001}의 표면 에너지보다 낮다. 따라서 산화 아연으로 된 나노막대의 비촉매 성장 방법은 섬유아연석(wurtzite) 결정 구조의 표면 에너지의 이방성이 큰 것에 기인한다. 이러한 표면 에너지의 이방성은 산화 아연으로 된 나노막대를 [0001] 방향으로 성장하게 할 뿐만 아니라 질화 갈륨으로 된 결정의 각 면에서 동일한 결정학적 방향으로 성장하도록 한다. 따라서 나노막대의 (0001)면의 격자 구조와 일치하는 (0001)면으로 된 결정의 육각기둥의 상면 또는 육각뿔의 상단에서만 나노막대가 자발적으로 일방향으로 잘 형성된다.
전술한 바와 같이, 질화 갈륨으로 된 결정과 산화 아연으로 된 나노막대를 구비한 나노디바이스를 제조할 수 있지만, 이는 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다. 따라서 다른 소재를 이용하여 결정 및 나노막대를 각각 제조할 수도 있다.
마지막으로, 도 5에 도시한 단계(S90)에서는 나노디바이스의 제조를 완료할 수 있다. 도 13은 결정(20) 위에 성장된 나노막대(30)를 구비한 나노디바이스(100)를 나타낸다. 도 13에 도시한 바와 같이, 육각뿔대 형태의 결정(20) 위에 기판(10)의 판면(101)에 수직인 방향으로 길게 뻗은 나노막대(30)가 형성된다. 본 발명의 제2 실시예에 따른 나노디바이스도 전술한 본 발명의 제1 실시예에 따른 나 노디바이스와 유사한 방법으로 제조할 수 있다.
만약 촉매를 사용하여 나노막대를 제조하는 경우, 전구체가 금속 촉매에 녹아 석출되면서 나노막대가 형성된다. 따라서 나노막대가 촉매에 의해 오염되므로, 원하는 특성을 가진 나노막대를 제조할 수 없다.
도 14는 도 1의 나노디바이스(100)를 포함하는 발광 소자(1000)의 단면 구조를 개략적으로 나타낸다. 도 14에 도시한 발광 소자(1000)의 구조는 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다. 따라서 발광 소자(1000)의 구조를 다른 형태로도 변형할 수 있다.
도 14에 도시한 바와 같이, 발광 소자(1000)는 나노디바이스(100), 전극(300), 및 전원(400)을 포함한다. 전극(300)을 이용하여 전원(400)을 나노막대(30)의 상단과 전기적으로 연결하고, 기판(10)에 바로 전기적으로 연결하면 나노막대(30)로부터 광이 방출된다. 따라서 나노디바이스(100)를 이용하여 광효율이 우수한 발광 소자(1000)를 제조할 수 있다. 전술한 바와 동일한 원리를 이용하여 발광 다이오드(light emitting diode, LED)를 제조한다. 이 경우, 나노막대(30)는 넓은 표면적을 가지면서도 기판과 나노크기의 접합을 가지기 때문에 같은 전압을 인가하여도 전류밀도가 커져 작은 전력으로도 광 출력을 최대화할 수 있다. 또한, 나노디바이스(100)의 전력 소모가 적으므로, 발광 다이오드를 장시간 사용할 수 있다.
도 15는 도 1의 나노디바이스(100) 또는 도 2의 나노디바이스(200)를 포함하는 전자 방출 디스플레이(2000)를 분해하여 개략적으로 나타낸 도면이다. 도 15의 확대원에는 전자 방출부(90)를 확대하여 나타낸다. 나노디바이스(100, 200)는 전자 방출 소자(900) 및 발광 장치(2000)에 사용할 수 있다. 발광 장치(2000)는 디스플레이를 포함한다.
도 15에 도시한 바와 같이, 발광 장치(1000)는 상호 대향하는 제1 기판(92) 및 제2 기판(94)을 포함한다. 제1 기판(92) 및 제2 기판(94) 사이에 형성된 공간은 약 10-6 torr 정도로 진공 배기되어 밀폐된다. 제1 기판(92) 및 제2 기판(94) 사이에 공간을 형성하기 위하여 제1 기판(92) 및 제2 기판(94)의 사이에 스페이서(950)를 배치한다. 제1 기판(92) 및 제2 기판(94)은 예를 들면 투명 유리로 제조할 수 있다.
전자 방출 소자(900)는 캐소드 전극들(922), 전자 방출부(90), 및 게이트 전극들(924)을 포함한다. 캐소드 전극들(922) 및 게이트 전극들(924)의 사이에는 절연층(926)을 위치시켜 캐소드 전극들(922) 및 게이트 전극들(924)간에 단락이 일어나는 것을 방지한다.
캐소드 전극들(922)은 상호 이격되어 제1 기판(92) 위에 배치된다. 각 캐소드 전극(922)은 데이터 구동 전압을 인가받아 데이터 전극으로서 기능할 수 있다. 캐소드 전극(922)과 게이트 전극(924)이 중첩되는 발광 화소에는 전자 방출부(90)가 위치한다. 전자 방출부(90)는 캐소드 전극(922)에 전기적으로 연결된다.
도 15의 확대원에 도시한 바와 같이, 전자 방출부(90)로부터 방출되는 전자가 통과하도록 절연층(926) 및 게이트 전극(924)에는 각각 개구부(9261, 9241)를 형성한다. 캐소드 전극(922)과 게이트 전극(924)에 인가되는 전압차에 의해 전자 방출부(90)로부터 전자가 방출된다.
전자 방출부(90)로는 진공 중에서 전계가 가해지면 전자를 방출하는 도 1의 나노디바이스(100) 또는 도 2의 나노디바이스(200)를 사용할 수 있다.
제2 기판(94) 위에는 형광체층(932) 및 애노드 전극(930)이 위치한다. 애노드 전극(930)에는 높은 전압이 인가되므로, 전자 방출부(90)의 나노막대로부터 방출된 전자들이 이끌려서 형광체층(932)에 고속으로 충돌한다. 따라서 형광체층(932)에서 광이 생성되어 제2 기판(94)을 통해 외부로 출사된다. 형광체층(932)은 백색을 가지므로 백색광을 외부로 출사할 수 있다. 다른 한편으로, 형광체층(932)을 적색(R), 녹색(G), 및 청색(B)으로 형성하여 다양한 색의 광을 출사시킬 수도 있다.
한편, 도 1의 나노디바이스(100) 또는 도 2의 나노디바이스(200)를 이용하여 다이오드를 제조할 수도 있다. 이종 접합 방법을 이용하여 나노디바이스를 p-n 접합형 다이오드로 제조할 수 있다. 이러한 방법으로 제조한 p-n 접합형 다이오드는 그 특성이 이상적이므로 사용에 적합하다.
그리고 도 1의 나노디바이스(100) 또는 도 2의 나노디바이스(200)를 이용하여 트랜지스터를 제조할 수도 있다. 나노 막대는 일방향으로 뻗어 있고 간격조절이 가능하기 때문에 고집적의 트랜지스터를 저비용으로 고집적의 트랜지스터를 쉽게 제조할 수 있다. 전자수송효율이 우수하다. 따라서 나노 막대를 이용하여 전력 효율이 우수한 트랜지스터를 제조할 수 있다.
이하에서는 본 발명의 실험예를 통하여 본 발명을 좀더 상세하게 설명한다. 이러한 실험예는 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다.
실험예 1
기판 위에 씨드층을 형성하였다. 유기금속 화학기상증착법(metal organic chemical vapor deposition, CVD)을 이용하여 실리콘 단결정으로 제조된 기판 위에 질화갈륨으로 된 씨드층을 형성하였다.
다음으로 씨드층을 패터닝하기 위하여 비정질 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 씨드층 위에 증착하였다. 이 경우, 플라스마 화학기상증착법(plasma-enhanced chemical vapor deposition)을 사용하였다.
그 결과, 약 50nm 두께의 마스크층이 씨드층 위에 형성되었다. 마스크층 위에 스핀 코팅법으로 감광 수지를 형성한 후 베이킹하였다. 감광 수지로는 PMMA(polymethyl methacrylate, 폴리메틸 메타크릴레이트) 리지스트(resist)를 사용하였다.
감광 수지를 마스크층 위에 형성한 후 가열하였다. 그리고 감광 수지를 광 내지는 전자빔에 일정한 패턴으로 노출시켰다. 다음으로, 감광 수지를 현상액으로 식각하여 광에 노출된 부분만 제거함으로써, 마스크층 일부를 외부로 노출시켰다. 그리고 외부로 노출된 마스크층 일부를 식각하여 씨드층 일부를 외부로 노출시켰다. 그 다음, 유기 용매를 사용하여 감광 수지를 제거하였다. 따라서 씨드층이 일정한 패턴을 가지면서 외부로 노출되었다.
도 16은 전술한 방법으로 제조한 마스크층의 주사전자현미경 사진이다. 도 16에 도시한 바와 같이, 마스크층의 개구부를 통하여 씨드층이 일정한 패턴을 가지면서 외부로 노출되었다.
전술한 바와 같이 제조한 기판을 화학기상증착 반응기에 장입하여 1000℃ 이상의 온도에서 약 1분 내지 60분 동안 유지함으로써 노출된 씨드층 위에 질화갈륨으로 된 결정을 성장시켰다. 반응 전구체로는 TMGa 및 암모니아를 사용하였다. 이 경우, 육각뿔 형태의 결정이 얻어졌으며, 그 크기는 수십 nm 내지 수 ㎛ 이었다.
도 17은 전술한 방법으로 제조한 결정의 입체 주사전자현미경 사진을 나타낸다. 도 17에 도시한 바와 같이, 결정은 피라미드 또는 뿔 형태를 가지는 것을 확인할 수 있다. 복수의 결정들은 상호 이격되어 일방향을 따라 규칙적으로 배열된다.
도 18은 결정의 평면 주사전자현미경 사진을 나타낸다. 도 18에 도시한 바와 같이, 결정의 단면은 육각형 형태를 가지므로, 허니컴(honeycomb)과 같은 형태를 나타낸다. 즉, 결정들은 서로 붙지 않고, 상호 이격된다.
다음으로, 유기금속 화학기상증착법을 이용하여 결정 위에 산화아연으로 된 나노막대를 형성하였다. 나노막대는 기판에 실질적으로 수직인 방향으로 뻗어 형성되었다. 결정의 소재인 질화 갈륨과 나노막대의 소재인 산화 아연은 그 결정 구조가 동일하고, 격자 상수의 차이가 1.9%로 작으며, 이방적 표면 에너지를 가지므 로, 나노디바이스를 제조하는 데 적합하다.
도 19는 전술한 방법으로 제조한 나노디바이스의 입체 주사전자현미경 사진을 나타낸다. 도 19에 도시한 바와 같이, 육각뿔 형태의 결정 위에 나노막대가 형성된 것을 알 수 있다.
도 20은 나노디바이스의 평면 주사전자현미경 사진을 나타낸다. 도 20에 도시한 바와 같이, 육각뿔 형태의 결정 중심에 나노막대가 형성되었다.
도 21은 도 19에 도시한 나노디바이스를 나노막대의 길이 방향으로 자른 단면 사진이다. 도 21에 도시한 바와 같이, 입체로는 육각뿔 형태를 가지고, 단면으로는 사다리꼴 형태를 가지는 결정 위에 나노막대가 형성된 것을 확인할 수 있었다. 나노막대는 결정 위에서만 성장하였으며, 결정의 다른 면들에는 박막이 형성되었다.
전술한 방법으로 제조한 나노막대의 결정 구조 및 결정과의 에피텍시 관계를 조사하기 위하여 고분해능 X선 회절기 및 고분해등 방사광 X선 회절기를 사용하여 나노막대의 결정을 분석하였다.
도 22는 결정 및 나노막대의 에피텍시 관계에 대한 그래프를 나타낸다. 도 22의 상부는 역격자공간 사상을 나타내고, 도 22의 하부는 X선 강도를 나타낸다.
도 22의 하부에 도시한 바와 같이, 회절각에 따른 X선 강도를 분석하면, 질화갈륨(GaN)으로 이루어진 결정과 산화아연(ZnO)으로 이루어진 나노막대가 모두 (0002) 결정 방향으로 배향된다. 또한, 결정 및 나노막대의 회절 피크가 상호 이격되어 잘 분리되어 있다.
또한, 도 22의 상부에 도시한 바와 같이, 그래프 상부의 역격자공간 사상을 측정한 결과, 결정의 회절 피크 및 나노막대의 회절 피크는 Δω = 0°인 지점(흑색 점선 표시)에서 관찰된다. 이는 수직 배향된 나노막대의 (0002) 방향이 결정의 (0002) 방향과 일치하는 것을 의미한다.
도 23은 결정 위에 성장한 나노막대의 X선 회절 그래프를 나타낸다.
도 23에 도시한 바와 같이, 나노막대의
Figure 112007065902553-PAT00003
회절 피크에서 방위각을 360°회전시킨 경우,
Figure 112007065902553-PAT00004
면에 해당하는 피크 6개가 관찰되었다. 이는 나노막대가 균일한 6방 회전 대칭(6-fold rotational symmetry)을 가짐을 의미한다. 즉, 나노막대가 에피텍시 관계를 가지면서 균일하게 성장했음을 의미한다.
도 24는 결정 위에 성장한 나노막대의
Figure 112007065902553-PAT00005
회절 피크 근방의 역격자공간 사상을 나타낸다. 도 24에 도시한 바와 같이, 산화 아연으로 된 나노막대와 질화 갈륨으로 된 결정의
Figure 112007065902553-PAT00006
회절 피크가 동시에 측정되었다. 이것은 나노막대가 결정 위에 에피텍시로 성장하였음을 의미한다.
따라서 나노막대가 결정에 대해 이종 에피텍시를 가지면서 성장했다는 것을 확인할 수 있었다. 또한, 나노막대는 이방적 표면 에너지를 가지는 특정 면에서만 성장한다는 것을 알 수 있었다. 즉, 나노막대는 결정의 모든 면 중에서 표면 격자 구조가 일치하거나 가장 유사한 면에서만 성장하였고, 나머지 면에서는 박막 형태로 형성되었다. 결정의 (0001)면에서는 (0001) 방향으로 나노막대가 성장하였으나 결정의 측면인
Figure 112007065902553-PAT00007
면이나
Figure 112007065902553-PAT00008
면에서는 나노막대가 아니라 박막이 형성된다. 즉, 나노막대는 표면 격자 구조가 가장 유사한 결정의 (0001)면에서만 잘 성장한다. 이는 전술한 도 19의 사진에서도 확인할 수 있다.
도 25는 저온 광발광 분광(photoluminescence spectrum) 측정에 의한 나노막대의 광학적 특성을 측정한 결과를 나타낸 그래프이다. 여기서, 저온은 10K 정도를 의미한다.
도 25에 도시한 바와 같이, 광발광 분광 결과에 의해 3.327eV, 3.369eV 및 3.467eV의 에너지 위치에서 3개의 주요 피크가 관찰되었다. 여기서, 3.467eV의 피크는 결정에서 뉴트럴 도너(neutral donor)에 결합된 여기자에 의한 발광이다. 또한, 3.327eV 및 3.369eV의 피크는 나노막대에서 발광된 피크로서 각각 뉴트럴 도너에 결합된 여기자와 뉴트럴 억셉터(neutral acceptor)에 결합된 여기자에 의해 발광된 피크이다.
도 26은 도 25의 3.369eV의 피크를 고분해능 모노크로메이터(monochromator)로 분석하여 확대한 그래프이다.
도 26에 도시한 바와 같이, 고분해능으로 측정한 경우, 3.369eV는 3.359eV, 3.360eV, 3.364eV, 3.366eV 및 3.376eV의 5개 피크로 뚜렷하게 분리되어 나타난다. 여기서, 3.359eV, 3.360eV, 3.364eV 및 3.366eV에서의 발광 피크는 모두 산화아연의 뉴트럴 도너에 결합된 여기자에 의한 발광들이다. 또한, 3.376eV에서의 발광 피크는 자유 여기자에 의한 발광이다.
전술한 바와 같이, 잘 분리된 뉴트럴 도너에 결합된 여기자들이 관찰된 사실과 10K의 저온에서도 자유 여기자가 관찰된 사실은 나노막대가 고순도일 뿐만 아니라 우수한 결정학적, 광학적 성질을 가진다는 것을 의미한다. 따라서 비촉매 유기금속 화학기상증착법을 사용하여 우수한 물리적인 성질을 가진 나노막대를 제조할 수 있었다.
실험예 2
유기금속 화학기상증착 반응기 내에서의 나노막대의 형성 온도를 제외하고는 전술한 실험예 1과 동일한 방법으로 나노디바이스를 제조하였다. 유기금속 화학기상증착 반응기 내부를 800℃ 내지 1000℃로 유지하여 육각 기둥 형태의 결정을 제조하였다. 이 온도 범위에서는 육각 기둥 형태의 결정뿐만 아니라 육각 뿔대 형태의 결정을 얻을 수도 있다.
도 27은 본 발명의 실험예 2에 따라 제조한 결정의 입체 주사전자현미경 사진을 나타낸다. 도 27에 도시한 바와 같이, 상호 이격된 복수의 결정들을 제조할 수 있다. 각 결정들은 육각 기둥 형태를 가진다.
도 28은 도 27의 결정 단면의 주사전자현미경 사진을 나타낸다. 도 28에 도시한 바와 같이, 각 결정은 육각형 형태의 단면 구조를 가진다. 따라서 전체적인 단면 구조는 허니컴 형태를 가진다.
유기금속 화학기상증착법을 이용하여 결정 위에 산화아연으로 된 나노막대를 형성하였다. 나노막대는 기판에 실질적으로 수직인 방향으로 뻗어 형성되었다.
도 29는 수직 방향으로 뻗어서 형성된 나노막대들을 구비한 나노디바이스의 입체 주사전자현미경 사진을 나타낸다. 도 29에 도시한 바와 같이, 육각 기둥 형태의 결정 위에 수직 방향으로 뻗은 복수의 나노막대들이 형성되었다. 결정들이 상호 이격되어 있으므로, 그 위에 형성된 복수의 나노막대들도 각 결정마다 상호 이격되어 형성된다.
도 30은 본 발명의 실험예 2에 따라 제조한 나노디바이스 단면의 주사전자현미경 사진을 나타낸다. 도 30에 도시한 바와 같이, 육각 기둥 형태의 각 결정 위에 복수의 나노막대들이 형성된 것을 알 수 있었다. 즉, 결정만 성장시킨 도 28과 나노막대들을 성장시킨 도 30을 상호 비교해 보면, 결정 위에 복수의 나노막대들이 형성된 것을 확인할 수 있다.
본 발명의 실험예 2에 따라 제조한 나노디바이스도 본 발명의 실험예 1에 따라 제조한 나노디바이스와 동일한 물리적인 성질을 가진다.
도 1은 본 발명의 제1 실시예에 따른 나노디바이스의 개략적인 사시도이다.
도 2는 도 1의 II-II선을 따라 자른 단면도이다.
도 3은 본 발명의 제2 실시예에 따른 나노디바이스의 개략적인 사시도이다.
도 4는 도 1의 나노디바이스의 제조 방법을 개략적으로 나타낸 순서도이다.
도 5 내지 도 13은 도 1의 나노디바이스의 제조 방법의 각 단계별 공정을 개략적으로 나타낸 도면이다.
도 14는 도 1의 나노디바이스를 포함하는 발광 소자의 단면 구조를 개략적으로 나타낸 도면이다.
도 15는 도 1 또는 도 3의 나노디바이스를 포함하는 전자 방출 디스플레이의 개략적인 분해도이다.
도 16은 본 발명의 실험예에 따라 제조한 마스크층의 주사전자현미경 사진이다.
도 17 및 도 18은 각각 본 발명의 실험예에 따라 제조한 결정의 입체 주사전자현미경 사진 및 평면 주사전자현미경 사진이다.
도 19 및 도 20은 각각 본 발명의 실험예에 따라 제조한 나노디바이스의 입체 주사전자현미경 사진 및 평면 주사전자현미경 사진이다.
도 21은 도 19의 나노디바이스를 나노막대의 길이 방향으로 자른 단면의 주사투과전자현미경 사진이다.
도 22는 결정 위에 성장한 나노막대의 X선 회절 그래프이다.
도 23 및 도 24는 결정 및 나노막대의 에피텍시 관계에 대한 X선 회절 그래프이다.
도 25는 저온 광발광 분광 측정에 의한 나노디바이스의 광학적 특성을 측정한 결과를 나타내는 그래프이다.
도 26은 도 25의 3.369eV의 피크를 고분해능 모노크로메이터로 측정하여 나타낸 그래프이다.
도 27은 본 발명의 실험예 2에 따라 제조한 결정의 입체 주사전자현미경 사진이다.
도 28은 도 27의 결정의 평면 주사전자현미경 사진이다.
도 29는 나노막대들을 구비한 나노디바이스의 입체 주사전자현미경 사진이다.
도 30은 본 발명의 실험예 2에 따라 제조한 나노디바이스의 평면 주사전자현미경 사진이다.

Claims (24)

  1. 기판,
    상기 기판 위에 위치하며, 상호 각을 이루는 복수의 측면들을 포함하는 하나 이상의 결정, 및
    상기 결정 위에 위치하고, 상기 기판의 판면에 실질적으로 수직인 방향으로 뻗은 하나 이상의 나노막대
    를 포함하는 나노디바이스.
  2. 제1항에 있어서,
    상기 결정을 상기 기판의 판면에 평행인 방향으로 자른 단면적은 상기 나노막대측으로 갈수록 작아지는 나노디바이스.
  3. 제2항에 있어서,
    상기 결정을 상기 기판의 판면에 평행인 방향으로 자른 단면적의 평균치는 상기 나노막대를 상기 기판의 판면에 평행인 방향으로 자른 단면적 이상인 나노디바이스.
  4. 제1항에 있어서,
    상기 하나 이상의 결정은 복수의 결정들을 포함하고, 상기 복수의 결정들은 상호 이격된 나노디바이스.
  5. 제4항에 있어서,
    상기 복수의 결정들은 일방향으로 배열되고, 상기 복수의 결정들 중 상기 일방향을 따라 상호 이웃하는 결정들간의 거리는 실질적으로 동일한 나노디바이스.
  6. 제1항에 있어서,
    상기 기판 및 상기 결정 사이에 위치하는 씨드층을 더 포함하고, 상기 씨드층 및 상기 결정은 상호 동일한 소재를 포함하는 나노디바이스.
  7. 제6항에 있어서,
    상기 결정은 상기 씨드층으로부터 성장한 나노디바이스.
  8. 제6항에 있어서,
    상기 씨드층을 덮는 마스크층을 더 포함하고, 상기 마스크층은 복수의 개구부들을 가지며, 상기 결정은 상기 개구부들을 덮어서 형성된 나노디바이스.
  9. 제1항에 있어서,
    상기 복수의 측면들 중 하나 이상의 측면은 경사면인 나노디바이스.
  10. 제9항에 있어서,
    상기 결정의 형태는 각뿔대 또는 각뿔인 나노디바이스.
  11. 제9항에 있어서,
    상기 경사면은 상기 판면과 10° 내지 90°를 이루는 나노디바이스.
  12. 제1항에 있어서,
    상기 나노막대는 상기 결정의 중심축을 따라 뻗은 나노디바이스.
  13. 제1항에 있어서,
    상기 복수의 측면들 중 상호 이웃하는 측면들이 만나서 이루는 각들은 실질적으로 동일한 나노디바이스.
  14. 제1항에 있어서,
    상기 복수의 측면들은 상기 판면에 실질적으로 수직인 방향으로 뻗고, 상기 결정은 상기 복수의 측면들과 이웃하며 상기 판면에 실질적으로 평행인 상면을 포함하는 나노디바이스.
  15. 제14항에 있어서,
    상기 하나 이상의 나노막대들은 복수의 나노막대들을 포함하고, 상기 복수의 나노막대들은 상기 상면 위에 형성된 나노디바이스.
  16. 제1항에 있어서,
    상기 측면은 3개 내지 612개인 나노디바이스.
  17. 제1항에 있어서,
    상기 결정의 성장 방향과 상기 나노막대의 성장 방향은 실질적으로 동일한 나노디바이스.
  18. 제1항에 있어서,
    상기 나노디바이스는 발광 소자, 전자 방출 소자, 또는 다이오드 또는 트랜지스터로서 사용되는 나노디바이스.
  19. 제1항에 있어서,
    상기 나노막대는 산화아연(ZnO), 산화아연마그네슘(MgZnO), 산화아연 마그네슘카드뮴(CdZnO), 산화아연베릴륨(ZnBeO), 및 산화아연마그네슘베릴륨 (ZnMgBeO)으로 이루어진 군에서 선택된 하나 이상의 원소를 포함하는 나노디바이스.
  20. 제1항에 있어서,
    상기 결정은 실리콘, 산화알루미늄, 비소화갈륨, 스피넬, 실리콘, 인화인듐, 인화갈륨, 인화알루미늄, 질화갈륨, 질화인듐, 질화알루미늄, 산화아연, 산화마그네슘, 실리콘카바이드, 및 산화티타늄으로부터 선택된 하나 이상의 원소를 포함하는 나노디바이스.
  21. 기판을 제공하는 단계,
    상기 기판 위에 상호 각을 이루는 복수의 측면들을 포함하는 하나 이상의 결정을 제공하는 단계, 및
    상기 결정 위에 상기 기판의 판면에 실질적으로 수직인 방향으로 뻗은 하나 이상의 나노막대를 제공하는 단계
    를 포함하는 나노디바이스의 제조 방법.
  22. 제21항에 있어서,
    상기 기판 위에 씨드층을 제공하는 단계,
    상기 씨드층 위에 마스크층을 제공하는 단계, 및
    상기 마스크층에 복수의 개구부들을 형성하는 단계
    를 더 포함하고,
    상기 하나 이상의 결정을 제공하는 단계에서, 상기 결정은 상기 개구부를 덮으면서 상기 씨드층 위에 제공되는 나노디바이스의 제조 방법.
  23. 제22항에 있어서,
    상기 하나 이상의 결정을 제공하는 단계에서, 상기 결정은 상기 씨드층으로부터 상기 개구부를 관통하여 성장한 나노디바이스의 제조 방법.
  24. 제21항에 있어서,
    상기 나노막대를 제공하는 단계에서, 상기 나노막대의 성장 방향은 상기 결정의 성장 방향과 실질적으로 동일한 나노디바이스의 제조 방법.
KR1020070092187A 2007-09-11 2007-09-11 나노막대를 포함하는 나노디바이스 및 그 제조 방법 KR100972842B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070092187A KR100972842B1 (ko) 2007-09-11 2007-09-11 나노막대를 포함하는 나노디바이스 및 그 제조 방법
US12/105,772 US8003192B2 (en) 2007-09-11 2008-04-18 Nanodevice comprising a nanorod and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070092187A KR100972842B1 (ko) 2007-09-11 2007-09-11 나노막대를 포함하는 나노디바이스 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090027026A true KR20090027026A (ko) 2009-03-16
KR100972842B1 KR100972842B1 (ko) 2010-07-28

Family

ID=40432163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070092187A KR100972842B1 (ko) 2007-09-11 2007-09-11 나노막대를 포함하는 나노디바이스 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8003192B2 (ko)
KR (1) KR100972842B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105103B1 (ko) * 2008-08-21 2012-01-16 성균관대학교산학협력단 반도체 나노 막대, 반도체 나노 막대의 제조방법, 반도체나노 막대를 포함하는 태양 전지 및 반도체 나노막대를포함하는 전계 발광 소자

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8263990B2 (en) * 2008-03-14 2012-09-11 Panasonic Corporation Compound semiconductor light-emitting element and illumination device using the same, and method for manufacturing compound semiconductor light-emitting element
JP2010135185A (ja) * 2008-12-04 2010-06-17 Japan Science & Technology Agency 電子放出素子の製造方法及び電子放出素子
KR20120036816A (ko) * 2009-06-01 2012-04-18 미쓰비시 가가꾸 가부시키가이샤 질화물 반도체 결정 및 그 제조 방법
EP2375435B1 (en) * 2010-04-06 2016-07-06 LightLab Sweden AB Field emission cathode
WO2012022023A1 (zh) 2010-08-17 2012-02-23 海洋王照明科技股份有限公司 场发射平面光源及其制作方法
EP2544249A1 (en) * 2011-07-08 2013-01-09 Technische Universität Braunschweig Carolo-Wilhelmina Method of manufacturing a semi-conductor element and semi-conductor element
US8703587B2 (en) 2011-07-15 2014-04-22 Technische Universitaet Braunschweig Carolo-Wilhelmina Method of manufacturing of a semi-conductor element and semi-conductor element
US9099273B2 (en) 2011-10-05 2015-08-04 Lightlab Sweden Ab Method for manufacturing nanostructures and cathode for field emission lighting arrangement
FR2981794B1 (fr) * 2011-10-21 2013-11-01 Commissariat Energie Atomique Procede de realisation d'un reseau organise de nanofils semiconducteurs, en particulier en zno
US8648328B2 (en) * 2011-12-27 2014-02-11 Sharp Laboratories Of America, Inc. Light emitting diode (LED) using three-dimensional gallium nitride (GaN) pillar structures with planar surfaces
KR101998339B1 (ko) 2012-11-16 2019-07-09 삼성전자주식회사 금속 산화물 반도체의 성장 결정면 제어방법 및 제어된 성장 결정면을 가지는 금속 산화물 반도체 구조물
DE102013211707B4 (de) 2013-06-20 2024-03-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Anordnung mit einem Träger, Array mit mehreren Anordnungen und Verfahren zum Herstellen einer Anordnung
TWI487932B (zh) * 2013-11-21 2015-06-11 Global Wafers Co Ltd 光學元件及其製造方法
US20150171261A1 (en) * 2013-12-17 2015-06-18 Tel Solar Ag Transparent conductive oxide (tco) layer, and systems, apparatuses and methods for fabricating a transparent conductive oxide (tco) layer
EP3021352B1 (en) * 2014-11-13 2020-10-07 IMEC vzw Method for reducing contact resistance in a transistor
CN107154428B (zh) * 2016-03-03 2019-12-24 上海新昇半导体科技有限公司 互补纳米线半导体器件及其制备方法
US11077475B2 (en) 2017-05-23 2021-08-03 International Business Machines Corporation Neuro-chemical sensor with inhibition of fouling on nano-electrode
US10583282B2 (en) 2017-11-13 2020-03-10 International Business Machines Corporation Neuro-stem cell stimulation and growth enhancement with implantable nanodevice
CN109585238B (zh) * 2018-12-03 2020-06-09 深圳先进技术研究院 场致发射电极及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277182A (ja) 2004-03-25 2005-10-06 Sharp Corp ナノワイヤ及びその製造方法、半導体装置
KR20050104034A (ko) * 2004-04-27 2005-11-02 삼성에스디아이 주식회사 나노와이어 제조방법
KR101109623B1 (ko) * 2005-04-07 2012-01-31 엘지디스플레이 주식회사 박막트랜지스터와 그 제조방법.
KR101145146B1 (ko) * 2005-04-07 2012-05-14 엘지디스플레이 주식회사 박막트랜지스터와 그 제조방법
KR101127132B1 (ko) * 2005-05-13 2012-03-21 삼성전자주식회사 실리콘 나노와이어 기판 및 그 제조방법, 그리고 이를이용한 박막 트랜지스터의 제조방법
WO2008048704A2 (en) * 2006-03-10 2008-04-24 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105103B1 (ko) * 2008-08-21 2012-01-16 성균관대학교산학협력단 반도체 나노 막대, 반도체 나노 막대의 제조방법, 반도체나노 막대를 포함하는 태양 전지 및 반도체 나노막대를포함하는 전계 발광 소자

Also Published As

Publication number Publication date
KR100972842B1 (ko) 2010-07-28
US8003192B2 (en) 2011-08-23
US20090068411A1 (en) 2009-03-12

Similar Documents

Publication Publication Date Title
KR100972842B1 (ko) 나노막대를 포함하는 나노디바이스 및 그 제조 방법
KR101002336B1 (ko) 나노 디바이스, 이를 포함하는 트랜지스터, 나노 디바이스및 이를 포함하는 트랜지스터의 제조 방법
KR101030531B1 (ko) 전계방출장치, 전계방출 표시장치 및 그 제조 방법
CN101443887B (zh) Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
KR100484482B1 (ko) 질화갈륨결정에의 산소도핑방법과 산소도핑된 질화갈륨단결정기판
US9112112B2 (en) Subminiature led element and manufacturing method thereof
US6281427B1 (en) Substrate for producing semiconductor device, method for producing the substrate, photoelectric conversion device and method for producing the photoelectric conversion device
JP6947746B2 (ja) 複合ＧａＮナノカラムの製造方法
CN101635328A (zh) 发光二极管及其形成方法
CN104465929A (zh) 内嵌有源层的三族氮化物微纳发光器件及制备方法
Khranovskyy et al. Selective homoepitaxial growth and luminescent properties of ZnO nanopillars
JPH0936427A (ja) 半導体装置及びその製造方法
CN107078186A (zh) 具有三维半导体元件的光电设备
JP6660203B2 (ja) 遷移金属ダイカルコゲナイドの合成方法
KR20150051819A (ko) 질화물 반도체 디바이스의 제조 방법
US8053854B2 (en) Micro-heater arrays and pn-junction devices having micro-heater arrays, and methods for fabricating the same
JP2013138128A (ja) 半導体装置およびその製造方法
RU2758776C2 (ru) Способ изготовления наноколончатой гетероструктуры на основе соединений iii-n
JP7338045B2 (ja) 発光ダイオードおよび発光ダイオードの形成方法
WO2018015368A1 (en) Nano-light source emitting polarized light
TWI266433B (en) Method for the production of a number of optoelectronic semiconductor-chips and optoelectronic semiconductor-chip
JP2007103350A (ja) シリコン基板上のＺｎＯナノチップ電極電界発光素子、およびその製造方法
US20180237941A1 (en) Methods for forming nanowire photonic devices on a flexible polycrystalline substrate
Johar Growth and Characterization of GaN-based Nanowires for Optical and Energy Harvesting Applications
Heinz et al. Realization of Nitrogen-Polar GaN Micro-and Nanostructures

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 10