ES2763702B2 - Transistor de efecto campo (mosfet) y procedimiento de fabricacion del mismo - Google Patents

Transistor de efecto campo (mosfet) y procedimiento de fabricacion del mismo Download PDF

Info

Publication number
ES2763702B2
ES2763702B2 ES201831162A ES201831162A ES2763702B2 ES 2763702 B2 ES2763702 B2 ES 2763702B2 ES 201831162 A ES201831162 A ES 201831162A ES 201831162 A ES201831162 A ES 201831162A ES 2763702 B2 ES2763702 B2 ES 2763702B2
Authority
ES
Spain
Prior art keywords
layer
diamond
mosfet
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES201831162A
Other languages
English (en)
Other versions
ES2763702A1 (es
Inventor
Vieira Fernando Lloret
Gay Daniel Araujo
Philippe Godignon
David Eon
Julien Pernot
Etienne Bustarret
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universidad de Cadiz
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Universidad de Cadiz
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC, Universidad de Cadiz filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to ES201831162A priority Critical patent/ES2763702B2/es
Priority to PCT/ES2019/070812 priority patent/WO2020109641A1/es
Publication of ES2763702A1 publication Critical patent/ES2763702A1/es
Application granted granted Critical
Publication of ES2763702B2 publication Critical patent/ES2763702B2/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8206—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using diamond technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

DESCRIPCIÓN
TRANSISTOR DE EFECTO CAMPO (MOSFET) Y PROCEDIMIENTO DE FABRICACIÓN DEL MISMO
SECTOR DE LA TÉCNICA
La invención se encuadra dentro del sector industrial de electrónica de potencia y microelectrónica.
ESTADO DE LA TÉCNICA
Los dispositivos de potencia de silicio semiconductor han guiado el desarrollo de la electrónica de potencia permitiendo su continua mejora con un gran número de implicaciones en la industria, especialmente en la transmisión y distribución de energía eléctrica a gran escala (T&D). Recientemente se han realizado grandes esfuerzos en el desarrollo de dispositivos de SiC dotando a este de su nicho de aplicación. Sin embargo, los requerimientos de la nueva electrónica de potencia superan los límites físicos de ambos, SiC y silicio. Por tanto, la nueva generación de dispositivos de potencia debe estar desarrollada en un nuevo material semiconductor. En este sentido, el diamante sintético expande claramente los límites de la tecnología en Silicio y SiC gracias a sus espectaculares propiedades eléctricas y térmicas. Su resistencia a la ruptura dieléctrica es tres veces superior a la del SiC y más de treinta veces mejor que la del Si. Además, la movilidad de portadores en el diamante es muy alta tanto para electrones como para huecos y su conductividad térmica no tiene parangón.
En el contexto actual, los conmutadores de potencia de Si semiconductor usados en el 90% del mercado de las aplicaciones de potencia son dispositivos de control de puerta MOS (VDMOS, IGTB). Además, son aún muy usadas las estructuras basadas en tiristor para aplicaciones de alta frecuencia y voltaje debido principalmente a la falta de dispositivos MOS-controlados equivalentes. Esto es algo que el SiC, con voltajes de ruptura inferiores a 10kV, y el diamante o el Ga2O3, con voltajes de ruptura superiores a 10kV, podrían resolver.
La mayor ventaja de los conmutadores MOS-controlados, es la baja energía de impulso requerida para conmutar el circuito y la simplificación en el circuito que esto lleva asociada. Además, los dispositivos controlados por puertas MOS no tienen flujo de corriente cuando la puerta no está polarizada (normally-off), evitando así cortocircuitos en la carga eléctrica en caso de fallo de suministro.
El diamante es, teóricamente, el semiconductor ideal para la fabricación de semiconductores unipolares de potencia. Sin embargo, el material de partida es costoso y el tamaño de las obleas es realmente pequeño (2,25 cm2 como máximo). Además, la densidad de defectos en los sustratos es aún elevada y muy variable de una muestra a otra, incluso proviniendo de la misma partida de un único suministrador. La calidad superficial también varía mucho de unos sustratos a otros y es habitual que requieran pulidos extra. A estos inconvenientes inherentes al material de partida hay que sumarle los problemas debido al procesado tecnológico, más en concreto los referentes al dopado local y la pasivación de intercaras.
La disponibilidad comercial de diamante monocristalino con calidad electrónica se hizo realidad con el desarrollo del crecimiento de diamante por deposición química de vapor (CVD) en la década de los noventa. Así, hoy día existen sustratos de diamante de hasta una pulgada disponibles y de hasta dos pulgadas lo estarán pronto. Recientemente, Shin-Etsu y TIT publicaron un alto rendimiento en un diodo Schottky de diamante fabricado sobre un sustrato de diamante basado en Silicio y en marzo de 2016, el grupo de Namiki (grupo industrial japonés) anunció en el MRS Spring Meeting la comercialización del primer sustrato de diamante de largo diámetro crecido por heteroepitaxia. Esto prueba que es posible tener obleas de gran área con calidad electrónica. El precio de estos sustratos en compras de gran volumen no debería variar del de otros materiales de largo ancho de banda prohibida (WBG), tales como SiC. Sin embargo, los dispositivos electrónicos de diamante están aún en fase de investigación y no han dado lugar a productos comerciales. La razón principal de esto es el muy pobre rendimiento que ofrecen causado por una intercara diamante/contacto metálico muy defectuosa. Este problema fue solventado recientemente por el Institut Néel usando un tratamiento superficial sobre el diamante antes de la fabricación del contacto Schottky, permitiendo así la realización de rectificadores con baja resistencia activa (ON) y muy alto voltaje de bloqueo [Patente CNRS: PCT/US N°14/786130, FR N°13/53647]. La combinación de este nuevo logro junto con los recientes progresos en el procesado de obleas abre la puerta a la fabricación de dispositivos que se beneficien de las excepcionales propiedades del diamante.
Como consecuencia de su muy compacta estructura cristalina, el diamante es un material muy duro y sensible a la generación de defectos durante la incorporación a su red cristalina de impurezas para su dopado. Este hecho enfatiza la importancia de controlar la propagación de defectos en las capas activas. Recientemente se ha probado como las condiciones de crecimiento, más en concreto la ratio molar de metano sobre hidrógeno, en deposición química de vapor activado por plasma de microondas (MPCVD) define la orientación preferencial de crecimiento [F. Lloret et al., Phys. Status Solidi A 210, 2570 (2016)]. De esta forma es posible realizar un crecimiento de diamante homoepitaxial selectivo sobre sustratos grabados. Dicho crecimiento lateral selectivo juega un papel principal permitiendo la fabricación in-situ (en la misma cámara de crecimiento) de arquitecturas 3D, minimizando el proceso de fotolitografía y controlando la generación de dislocaciones al permitir crecer sobre planos óptimos a este respecto [M.P. Alegre et al., Appl. Phys. Lett. 105, 1731303 (2014)].
Estas propiedades ofrecen la posibilidad de dispositivos electrónicos con rendimiento muy superiores en términos de alta frecuencia, eficiencia energética, propiedades de densidad de potencia, pérdidas, refrigeración y robustez en ambientes contaminados [D. Chamund et al., proceedings of the 7th WSEAS Inst.Conf. Electronics, Hardware, Wireless and Optical Communications, Cambridge, UK, ISNB 973-960-6766-40-4, ISSN 1790-5117, February 2008].
En la actualidad, algunos autores se han hecho eco de los avances que este tipo de dispositivos suponen. Es el caso de la patente EP2884525A1, que hace referencia a la creación de un dispositivo FET sobre sustrato de diamante, o la WO2010001705A1, que recoge la formación de una unión p-n de diamante. En ambos casos se hace uso de crecimiento de diamante lateral por CVD para el diseño de las estructuras 3D. Dicho crecimiento lateral consiste en un crecimiento selectivo llevado a cabo en direcciones diferentes a la de orientación del sustrato. Sin embargo, está demostrado que la curvatura de las líneas de campo para diseños horizontales y pseudo-verticales, como los referenciados, inducen altos campos eléctricos en su interior principalmente en los bordes y los alrededores del contacto de puerta [Tesis de Aurelien Marechal, Université Grenoble-Alpes, 2015]. No obstante, un diseño que incluya una primera capa altamente dopada en la parte inferior que actúe como drenador permite un comportamiento completamente vertical sin curvatura de las líneas de campo y, por tanto, sin generación de campos eléctricos anómalamente altos.
DESCRIPCIÓN DE LA INVENCIÓN
La presente invención se corresponde con una estructura MOSFET completamente nueva, basada en la combinación de procesado estándar con el recrecimiento selectivo de epicapas (capas crecidas epitaxialmente). Diseñada enteramente en diamante monocristalino, dicha estructura resuelve los diferentes problemas tecnológicos existentes hasta ahora en la fabricación de dispositivos comerciales de diamante. Entre ellos: el crecimiento selectivo de capas dopadas tipo n y tipo p, el diseño de terminaciones y la pasivación para capacidad de alto voltaje. Esto se consigue mejorando el procesado y la fabricación tecnológica. De una parte, la arquitectura se ha diseñado de forma que las etapas de procesado en sala limpia se minimicen. La estructura comprende una serie de capas y no contiene ángulos agudos para las líneas de campo, logrando evitar así la generación de áreas con campos eléctricos intensos en el interior del dispositivo. Además, el crecimiento lateral no solo evita la generación de nuevos defectos, sino que desvía los que pudieran haber de forma que evita cortocircuitar puerta y drenador actuando así como filtro de dislocaciones. Dicha estructura permite igualmente un largo campo arbitrario y, como se ha adelantado, reduce sustancialmente el número de procesos de fotolitografía. Además, la combinación de caras orientadas en diferentes direcciones permite la optimización del dopado y de las ratios de crecimiento, mejorando la eficiencia del dispositivo y reduciendo los tiempos de fabricación.
Por otra parte, el uso de técnicas de CVD para el crecimiento permite una alta calidad cristalina con tiempos de deposición relativamente bajos. El dispositivo se ha diseñado para minimizar los pasos en sala limpia logrando la estructura tridimensional con únicamente dos etapas de grabado. Una etapa inicial en la cual se generan unas caras laterales sobre las que crecer, y una segunda etapa para la fabricación de contactos óhmicos. El diseño del dispositivo permite que ninguno de estos grabados sea crítico en el funcionamiento del dispositivo.
Sobre un sustrato (100)-orientado de diamante de calidad electrónica y convenientemente pulido, se crece por CVD una primera capa que es de diamante altamente dopado con boro, p+, de espesor superior a 50 nm. Sobre esta primera capa, se deposita entre 5 y 20pm de diamante con muy bajo dopado por boro, p"; de tal manera que se define una segunda capa
Tras este primer paso, se procede al grabado de la segunda capa una vez depositada, p", mediante técnicas de grabado iónico; para generar estructuras tipo mesa de profundidad comprendida entre los 200 nm y las 15 pm, dependiendo del espesor de esta segunda capa.
Sobre estas estructuras se crece selectivamente una tercera capa, que es de diamante dopado preferiblemente con fósforo (dopado tipo n) de forma que cubra la altura grabada (siendo por tanto su espesor dependiente de la profundidad de grabado escogida). Gracias a la estructura tridimensional del sustrato y el crecimiento preferencial del diamante tipo n sobre las caras laterales, es decir, sobre orientaciones <111> y próximas, se logra el crecimiento selectivo sin necesidad del uso de máscaras u otras técnicas. Sobre esta tercera capa, de diamante dopado tipo n, se deposita una cuarta capa que será más fina que dicha tercera capa y de diamante semiconductor dopado p+. Como se adelantó en el estado de la técnica, mediante el uso de una relación adecuada metano/hidrógeno, se consigue un crecimiento selectivo por MPCVD, logrando de esta forma que la cuarta capa,de diamante semiconductor dopado p+ solo se deposite en las caras laterales dopadas tipo n.
Previo a la fabricación de los contactos, se realiza un segundo y último grabado en los extremos de la estructura de forma que alcancen la primera capa p+ depositada. La profundidad de este grabado dependerá de los espesores escogidos previamente, pero en cualquier caso supondrá varias micras. Este hecho sin embargo no supone un inconveniente para el dispositivo pues, aunque el grabado no fuera ideal, la distancia de este respecto de las capas activas del MOSFET hace que no tenga influencia en el correcto funcionamiento del dispositivo. Finalmente, sobre esta estructura final se fabrican los contactos.
Mediante este diseño se evitan los siguientes problemas subyacentes en los actuales dispositivos de potencia basados en diamante:
- Efectos de borde de los contactos metálicos:
- Altos campos eléctricos internos: La geometría del diseño reduce la curvatura de las líneas de campo favoreciendo una distribución homogénea del campo eléctrico.
- Problemas asociados al grabado cerca de zonas activas del dispositivo: El grabado para el drenador se realiza a gran distancia del resto de contactos de forma que los habituales defectos asociados a estos largos periodos de grabado no tienen efecto en el comportamiento del dispositivo.
- Dislocaciones y “killer defecís": Los defectos reticulares generados durante el crecimiento de las diferentes capas son contrarrestados gracias al crecimiento lateral. Además, este diseño proporciona:
- Mejoras de la calidad cristalina: El diseño del dispositivo en diamante monocristalino asegura la ausencia de defectos debido a desajustes reticulares propios de estructuras heteroepitaxiales. Además, el crecimiento lateral/selectivo disminuye la densidad de defectos cristalinos.
- Reducción de los tiempos y costes de fabricación. El crecimiento lateral y selectivo permite reducir las etapas de grabado y los costes en tiempo y económicos asociados a ellas.
- Reducción del tamaño del dispositivo: el diseño tridimensional permite una mayor miniaturización del sistema.
- Mayor versatilidad en el diseño: El uso de un crecimiento selectivo abre el diseño a su implementación sobre arquitecturas más complejas.
DESCRIPCIÓN DEL CONTENIDO DE LOS DIBUJOS
Figura 1: Crecimiento sobre un sustrato (100)-orientado de diamante de calidad electronica y convenientemente pulido, de una capa de diamante dopado p+ y de una capa de diamante no dopado, p-.
Figura 2: Grabado parcial de la última capa fabricando así estructuras tridimensionales tipo mesa.
Figura 3: Crecimiento selectivo de capa de diamante dopado tipo n y de capa de diamante dopado p+.
Figura 4: Grabado en los extremos de la estructura que alcancen la primera capa de diamante dopado p+.
Figura 5: Fabricación de los contactos drenador, D, puerta, G, y fuente, S.
MODO DE REALIZACIÓN DE LA INVENCIÓN
Sobre un sustrato (100)-orientado de diamante de calidad electrónica y convenientemente pulido, se crece por MPCVD una primera capa, de diamante dopado p+ (1017<[B]<1024 cm"3). A este crecimiento le sigue la deposición de diamante no dopado, p" (1012<[B]<1017cm"3) generando una segunda capa de diamante, que es de diamante aislante. Se realiza sobre la segunda capa un proceso de grabado a través del cual se fabrican estructuras tridimensionales, preferiblemente tipo mesa (una estructura mesa en electrónica significa que el dispositivo se levanta por encima del sustrato). Sobre estas estructuras tridimensionales se crece selectivamente una tercera capa que es de diamante dopado n y sobre ésta, una cuarta capa, de diamante dopado p+. La arquitectura se finaliza con un grabado en los extremos de la estructura que alcancen la primera capa p+. Sobre esta estructura se fabrican los contactos Ohmicos y Schottky.
A continuación, se presenta detalladamente un ejemplo de fabricación del dispositivo: Por MPCVD se deposita sobre un sustrato de diamante monocristalino de calidad electrónica y orientación (100) una capa de 500 nm de diamante dopado con boro. Para ello se utilizan las siguientes condiciones de crecimiento: metano como gas precursor con una ratio molar de 0.5% CH4/H2, diborano para el dopado con una proporción de boro sobre carbono de 14000 ppm, una presión controlada a 33Torr durante el crecimiento, una potencia en el plasma de 300W y una temperatura sobre el sustrato de 900°C. Sobre esta capa se depositan 12 pm de diamante no dopado intencionadamente, p", utilizando para ello las siguientes condiciones de crecimiento: metano como gas precursor con una ratio molar de 0.75% CH4/H2, oxígeno para minimizar el dopado residual con una proporción de 0.3% O2/H2, una presión controlada a 33Torr durante el crecimiento, una potencia en el plasma de 300W y una temperatura sobre el sustrato de 900°C. Estos dos crecimientos dan lugar a una estructura como la representada en la figura 1.
Se realiza sobre la muestra un proceso de fotolitografía lift-off por el cual se dibujan mascaras de aluminio con geometría rectangular. Por grabado ICP se fabrican las estructuras rectangulares tipo mesa con una profundidad de 700 nm (figura 2).
Sobre estas estructuras se crece selectivamente una capa de diamante dopado n de aproximadamente 800 nm de espesor y una última capa de diamante dopado p+ de 200 nm (figura 3). Ambas capas se depositan mediante MPCVD y usando metano como precursor del diamante, las condiciones de crecimiento de la primera serán las siguientes: Fosfina para el dopado n con una proporción de 50% PH3/CH4, el metano por su parte será en una proporción de 0.05 % sobre hidrógeno Presión, temperatura y potencia se mantendrán a 33Torr, 900°C y 300 W respectivamente. Para la segunda capa se usarán las mismas condiciones de presión, temperatura y potencia pero la proporción de gases será de 0.1% de metano sobre hidrógeno y 20000 ppm de boro sobre carbono. Estas condiciones de bajo metano aseguran un crecimiento selectivo lateral en ambas capas.
La arquitectura se finaliza con un grapado por ICP en los extremos de la estructura que alcancen la primera capa p+ (figura 4). Este grabado requiere grandes profundidades (15 pm) pero, al mantenerse distante de las capas activas, no supone un paso crítico para el correcto funcionamiento del dispositivo.
Sobre esta estructura se fabrican los contactos Óhmicos y Schottky (figura 5). Los contactos óhmicos constan de una primera deposición de titanio de 30nm de espesor debido a la buena adhesión de la capa de carburo de titanio que se forma en la intercara con el diamante. Sobre esta se depositan 50 nm de platino para evitar la difusión a través del contacto de los 40 nm de oro que se depositan como última capa. Este oro garantiza una buena estabilidad térmica (>600°C) y baja resistividad en el contacto.
Para la fabricación de la estructura MOS, se realiza primero un tratamiento superficial de pasivación, consistente en la la exposición de la superficie en vacío saturado de oxígeno a una luz ultravioleta (técnica VUV). Tras esto se deposita por deposición atómica de capas (ALD) 40 nm de Aluminio a 380°C de temperatura para lograr la formación de Al2O3. Sobre dicha capa se depositan 50 nm de platino y 40 nm de oro, que tiene la misma función que las descritas en el apartado correspondiente a los contactos óhmicos.
La muestra se recuece 30 minutos a 500°C para la creación de la capa de carburo de titanio y la alumina de los MOS.
APLICACIÓN INDUSTRIAL
Las posibilidades que ofrece la nueva geometría de diseño presentada en esta invención hace que este diseño y método de fabricación sea de un elevado interés en todo sector industrial que haga uso de la electrónica de potencia, muy especialmente en el sector energético por el interés que el diamante despierta para los conversores de corriente y otros dispositivos que requieren trabajar a altos voltajes.
El uso de dispositivos diseñados y fabricados como aquí se expone supondría grandes ahorros energéticos y una gran miniaturización de las dimensiones.

Claims (10)

REIVINDICACIONES
1. - Transistor de efecto campo (MOSFET), caracterizado por que comprende:
a) un sustrato (100) orientado de diamante pulido
b) una primera capa de diamante, donde el diamante es semiconductor dopado tipo p+.
c) una segunda capa de diamante, ubicada sobre la primera capa, donde el diamante es aislante tipo p-, y que comprende en su superficie una serie de estructuras tridimensionales,
d) una tercera capa, de diamante, ubicada sobre la segunda capa, donde el diamante es semiconductor dopado tipo n crecido sobre las laderas segunda capa,
e) una cuarta capa, de diamante, ubicada sobre la tercera capa donde el diamante es semiconductor dopado tipo p+ crecido lateralmente sobre la cara lateral de la tercera capa, y
f) grabados en los extremos de todas las capas hasta que se llegue a la primera capa, con una profundidad hasta la primera capa de diamante semiconductor tipo p+.
2. - Transistor de efecto campo (MOSFET), según reivindicación 1, caracterizado por que el diamante del sustrato y de las capas es diamante monocristalino.
3. - Transistor de efecto campo (MOSFET), según reivindicaciones 1 o 2, caracterizado por que la segunda capa de diamante, comprende un grabado en su superficie de forma que exhibe estructuras tridimensionales con caras laterales.
4. - Transistor de efecto campo (MOSFET), según una cualquiera de las reivindicaciones anteriores, caracterizado por que la primera capa comprende una concentración de boro comprendida en el rango 1017<[B]<1024 cm-3.
5. - Transistor de efecto campo (MOSFET), según una cualquiera de las reivindicaciones anteriores, caracterizado por que la segunda capa, de diamante comprende una concentración de boro comprendida en el rango 1012<[B]<1017cm-3.
6. - Transistor de efecto campo (MOSFET), según una cualquiera de las reivindicaciones anteriores, caracterizado por que los contactos comprenden:
- contactos de drenador están ubicados sobre la primera capa diamante tipo p+,
- contactos de fuente están fabricados sobre la última capa diamante tipo p+, y - contactos de puerta ubicados sobre la capa de diamante tipo n.
7. - Transistor de efecto campo (MOSFET), según una cualquiera de las reivindicaciones anteriores, caracterizado por que el sustrato (100) tiene rugosidad una superficial <1 nm.
8. - Procedimiento de fabricación del transistor de efecto campo (MOSFET) según una cualquiera de las reivindicaciones 1 a 7, caracterizado por que comprende las siguientes etapas llevadas a cabo sobre un sustrato (100) pulido:
a) realizar un crecimiento de la primera capa de diamante,
b) realizar un crecimiento de la segunda capa de diamante,
c) realizar un grabado de la segunda capa de diamante para generar las estructuras tridimensionales,
d) realizar un crecimiento lateral de la tercera capa de diamante sobre las laderas de las estructuras tridimensionales,
e) realizar un crecimiento lateral la cuarta capa de diamante sobre la tercera capa de diamante, y
f) realizar un grabado sobre la cuarta capa en aquellas regiones fuera de las estructuras tridimensionales donde el grabado tiene una profundidad tal que llega a la primera capa crecida.
9. - Procedimiento, según reivindicación 8, caracterizado por que el crecimiento de la tercera capa se realiza lateralmente.
10. - Procedimiento, según reivindicación 8 o 9 caracterizado por que crecimiento de la cuarta capa se realiza lateralmente.
ES201831162A 2018-11-29 2018-11-29 Transistor de efecto campo (mosfet) y procedimiento de fabricacion del mismo Active ES2763702B2 (es)

Priority Applications (2)

Application Number Priority Date Filing Date Title
ES201831162A ES2763702B2 (es) 2018-11-29 2018-11-29 Transistor de efecto campo (mosfet) y procedimiento de fabricacion del mismo
PCT/ES2019/070812 WO2020109641A1 (es) 2018-11-29 2019-11-28 Transistor de efecto campo (mosfet) y procedimiento de fabricación del mismo

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ES201831162A ES2763702B2 (es) 2018-11-29 2018-11-29 Transistor de efecto campo (mosfet) y procedimiento de fabricacion del mismo

Publications (2)

Publication Number Publication Date
ES2763702A1 ES2763702A1 (es) 2020-05-29
ES2763702B2 true ES2763702B2 (es) 2020-10-28

Family

ID=70802998

Family Applications (1)

Application Number Title Priority Date Filing Date
ES201831162A Active ES2763702B2 (es) 2018-11-29 2018-11-29 Transistor de efecto campo (mosfet) y procedimiento de fabricacion del mismo

Country Status (2)

Country Link
ES (1) ES2763702B2 (es)
WO (1) WO2020109641A1 (es)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5967572B2 (ja) * 2012-08-17 2016-08-10 国立研究開発法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2020109641A1 (es) 2020-06-04
ES2763702A1 (es) 2020-05-29

Similar Documents

Publication Publication Date Title
US10236178B2 (en) Gallium nitride nanowire based electronics
US10319829B2 (en) Method and system for in-situ etch and regrowth in gallium nitride based devices
KR20100110295A (ko) 반도체 소자 및 반도체 소자 제조법
JP2015099932A (ja) 半導体装置
KR20140060266A (ko) 탄화규소 반도체 장치의 제조 방법
JPH11297712A (ja) 化合物膜の形成方法及び半導体素子の製造方法
EP3584821A1 (en) Compound semiconductor laminate substrate, method for manufacturing same, and semiconductor element
Jian et al. β-(Al, Ga) 2O3 for high power applications—A review on material growth and device fabrication
JP2017117996A (ja) 半導体装置および半導体装置の製造方法
CN103928524A (zh) 带有n型漂移层台面的碳化硅umosfet器件及制作方法
ES2763702B2 (es) Transistor de efecto campo (mosfet) y procedimiento de fabricacion del mismo
KR102669198B1 (ko) 전력반도체 소자
CN109300974B (zh) 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法
CN109285894B (zh) 一种金刚石基多通道势垒调控场效应晶体管及其制备方法
CN111682064A (zh) 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
CN106876471B (zh) 双槽umosfet器件
CN114334651A (zh) 一种基于超薄氮化镓自支撑衬底的hemt制备方法
CN108493111B (zh) 半导体器件制造方法
CN109243978B (zh) 氮面极性氮化镓外延结构制造方法
CN103928346B (zh) 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法
CN109378312B (zh) 一种体掺杂金刚石基常关型场效应晶体管及其制备方法
JP5540296B2 (ja) ダイヤモンド電子素子及びその製造方法
JPS62188373A (ja) 薄膜トランジスタ
CN112382670B (zh) 一种基于高纯本征单晶金刚石的雪崩二极管及制备方法
ES2929674B2 (es) Transistor metal-aislante-semiconductor de efecto campo (misfet) de diamante para alta potencia con canal opto-activado y procedimiento de fabricacion del mismo

Legal Events

Date Code Title Description
BA2A Patent application published

Ref document number: 2763702

Country of ref document: ES

Kind code of ref document: A1

Effective date: 20200529

FG2A Definitive protection

Ref document number: 2763702

Country of ref document: ES

Kind code of ref document: B2

Effective date: 20201028

PC2A Transfer of patent

Owner name: UNIVERSIDAD DE CADIZ

Effective date: 20230309