CN110797394B - 一种高电子迁移率晶体管的外延结构及其制备方法 - Google Patents

一种高电子迁移率晶体管的外延结构及其制备方法 Download PDF

Info

Publication number
CN110797394B
CN110797394B CN201911056791.9A CN201911056791A CN110797394B CN 110797394 B CN110797394 B CN 110797394B CN 201911056791 A CN201911056791 A CN 201911056791A CN 110797394 B CN110797394 B CN 110797394B
Authority
CN
China
Prior art keywords
gan
substrate
high electron
electron mobility
mobility transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911056791.9A
Other languages
English (en)
Other versions
CN110797394A (zh
Inventor
张志荣
郭艳敏
尹甲运
王波
高楠
房玉龙
冯志红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201911056791.9A priority Critical patent/CN110797394B/zh
Publication of CN110797394A publication Critical patent/CN110797394A/zh
Application granted granted Critical
Publication of CN110797394B publication Critical patent/CN110797394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及半导体技术领域,具体公开一种高电子迁移率晶体管外延结构及其制备方法。所述外延结构从下到上依次包括衬底、InxGa1‑xN/GaN多量子阱层、GaN缓冲层和有源区。所述制备方法包括,所述衬底置于反应室内,对所述衬底进行热处理,然后在衬底上依次生长InxGa1‑xN/GaN多量子阱层、GaN缓冲层和有源区,获得完整外延结构。本申请在衬底表面首先生长多量子阱层,多量子阱会捕获杂质形成的载流子,降低进入氮化镓缓冲层的杂质载流子浓度,提高HEMT的迁移率和器件的性能;同时,部分In会逸出表面,使生长表面形成类纳米图形衬底,促使氮化镓侧向外延生长,有利于提高氮化镓外延材料的晶体质量。

Description

一种高电子迁移率晶体管的外延结构及其制备方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种高电子迁移率晶体管的外延结构及其制备方法。
背景技术
作为第三代半导体的典型代表,氮化镓材料由于具有宽的禁带宽度,高电子速度等特点,已经成为半导体领域的研究热点。尤其是氮化镓基器件在微波、毫米波频段广泛应用于无线通信、雷达等电子系统,在光电子和微电子领域具有十分广阔的发展前景。
传统的氮化镓外延材料是在异质衬底,如蓝宝石、碳化硅、氮化铝或硅基衬底上外延生长获得。由于氮化镓材料与衬底之间存在晶格失配和热膨胀失配等问题,如与蓝宝石失配率为16%,与碳化硅失配率为3.4%,与硅基失配率为17%等,异质外延得到的氮化镓材料存在大量的位错和缺陷,缺陷密度高达108-1010cm-2,严重影响了氮化镓基器件的使用寿命和使用效率。在氮化镓同质衬底上外延氮化镓材料,虽然有效的避免了晶格失配和热失配等问题,大大提高了氮化镓外延材料的晶体质量,有利于提高氮化镓基器件的使用寿命和使用效率。但是,由于GaN表面存在不饱和键,极易吸附C、O、Si等杂质,而这些杂质在GaN表面成键形成n型杂质载流子,在氮化镓基高电子迁移率晶体管(HEMT)材料中形成副沟道,严重影响HEMT器件的性能和效率。
发明内容
针对现有同质外延中的杂质严重影响高电子迁移率晶体管有源区的性能的问题,本发明提供一种高电子迁移率晶体管的外延结构。
以及,一种高电子迁移率晶体管外延结构的制备方法。
本发明实施例的第一方面提供一种高电子迁移率晶体管的外延结构,从下到上依次包括衬底、InxGa1-xN/GaN多量子阱层、GaN缓冲层和有源区,其中衬底为GaN同质衬底或生长有GaN模板层的异质衬底。
所述GaN模板即在异质衬底,如蓝宝石、碳化硅、氮化铝、硅、金刚石、石墨或玻璃等材料上生长的GaN。
可选的,所述InxGa1-xN/GaN多量子阱层的每对量子阱中InxGa1-xN的厚度为1nm-200nm,所述InxGa1-xN/GaN多量子阱层的每对量子阱中GaN的厚度为1nm-500nm。
可选的,所述InxGa1-xN/GaN多量子阱层的每对量子阱中InxGa1-xN的厚度为1nm-50nm,所述InxGa1-xN/GaN多量子阱层的每对量子阱中GaN的厚度为1nm-100nm。
可选的,所述InxGa1-xN/GaN多量子阱层的每对量子阱中InxGa1-xN的厚度为1nm-30nm,所述InxGa1-xN/GaN多量子阱层的每对量子阱中GaN的厚度为1nm-50nm。
可选的,所述InxGa1-xN中的x为0.01-1。
可选的,所述InxGa1-xN中的x为0.01-0.8。
可选的,所述InxGa1-xN中的x为0.3-0.4。
可选的,所述有源区的结构包括AlN/GaN、AlGaN/GaN异质结和InAlN/GaN异质结。
本发明实施例的第二方面提供一种高电子迁移率晶体管的外延结构的制备方法,至少包括以下步骤:
步骤a、将所述衬底置于反应室内,对所述衬底进行热处理;
步骤b、在所述衬底上外延生长InxGa1-xN/GaN多量子阱层;
步骤c、在所述多量子阱层上外延生长GaN缓冲层;
步骤d、在所述GaN缓冲层上外延生长高电子迁移率晶体管的有源区。
可选的,步骤a中,所述热处理的条件为:热处理温度为800℃-1300℃,热处理时间为300s-2000s,热处理气氛为氢气气氛。
可选的,步骤c中,所述外延生长的条件为:温度为800℃-1300℃,压力为50mbar-1000mbar,氮元素和镓元素的摩尔比为300-30000。
可选的,步骤b中,所述外延生长的条件为:温度为20℃-1100℃,压力为30mbar-1000mbar,并以氨气为氮源,以氮气或氢气为载气,以三甲基镓或三乙基镓为镓源,以三甲基铟为铟源。
可选的,步骤b中,所述外延生长的条件为:温度为20℃-900℃,压力为30mbar-700mbar。
可选的,步骤b中,所述外延生长的条件为:温度为500℃-700℃,压力为300mbar-500mbar。
本申请在氮化镓衬底表面首先生长InGaN/GaN的多量子阱层,多量子阱会捕获杂质形成的载流子,从而降低进入氮化镓缓冲层的杂质载流子浓度,提高氮化镓基高电子迁移率晶体管(HEMT)的迁移率和器件的性能;同时,在InGaN/GaN多量子阱层生长结束后,部分In会逸出表面,使生长表面形成类纳米图形衬底,促使氮化镓侧向外延生长,有利于提高氮化镓外延材料的晶体质量。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的氮化镓基高电子迁移率晶体管外延结构示意图;
其中,100、衬底;200、InxGa1-xN/GaN多量子阱层;300、GaN缓冲层;400、有源区。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
实施例1
参见图1,本实施例提供一种高电子迁移率晶体管的外延结构,从下到上依次包括衬底100、InxGa1-xN/GaN多量子阱层200、GaN缓冲层300和有源区400,其中衬底为GaN同质衬底,所述InxGa1-xN/GaN多量子阱层的每对量子阱中中InxGa1-xN的厚度为10nm,所述InxGa1- xN/GaN多量子阱层的每对量子阱中GaN的厚度为10nm,所述InxGa1-xN中的x为0.3。
上述高电子迁移率晶体管的外延结构的制备方法,包括以下步骤:
步骤a、采用MOCVD技术,在MOCVD反应室内将氮化镓衬底热处理:在氢气气氛下,温度维持在1100℃,持续1000s;
步骤b、将MOCVD反应室降温,以氨气为氮源,以氮气为载气,以三甲基镓为镓源,以三甲基铟为铟源,在所述衬底上外延生长InxGa1-xN/GaN多量子阱,生长温度为600℃,生长压力为500mbar;
步骤c、将MOCVD反应室升温,在所述多量子阱上外延生长GaN缓冲层,生长温度为800℃,生长压力为800mbar,氮元素和镓元素的摩尔比为500;
步骤d、最后在所述GaN缓冲层上外延生长高电子迁移率晶体管的有源区,获得完整外延结构。
实施例2
参见图1,本实施例提供一种高电子迁移率晶体管的外延结构,从下到上依次包括衬底100、InxGa1-xN/GaN多量子阱层200、GaN缓冲层300和有源区400,其中衬底为异质衬底,即生长有GaN模板的碳化硅衬底,所述InxGa1-xN/GaN多量子阱层的每对量子阱中InxGa1-xN的厚度为30nm,所述InxGa1-xN/GaN多量子阱层的每对量子阱中GaN的厚度为50nm,所述InxGa1- xN中的x为0.4。
上述高电子迁移率晶体管的外延结构的制备方法,包括以下步骤:
步骤a、采用MOCVD技术,在MOCVD反应室内将氮化镓衬底热处理:在氢气气氛下,温度维持在800℃,持续2000s;
步骤b、将MOCVD反应室降温,以氨气为氮源,以氢气为载气,以三乙基镓为镓源,以三甲基铟为铟源,在所述衬底上外延生长InxGa1-xN/GaN多量子阱,生长温度为700℃,生长压力为300mbar;
步骤c、将MOCVD反应室升温,在所述多量子阱上外延生长GaN缓冲层,生长温度为900℃,生长压力为500mbar,氮元素和镓元素的摩尔比为1200;
步骤d、最后在所述GaN缓冲层上外延生长高电子迁移率晶体管的有源区,获得完整外延结构。
实施例3
参见图1,本实施例提供一种高电子迁移率晶体管的外延结构,从下到上依次包括衬底100、InxGa1-xN/GaN多量子阱层200、GaN缓冲层300和有源区400,其中衬底为异质衬底,即生长有GaN模板的蓝宝石衬底,所述InxGa1-xN/GaN多量子阱层的每对量子阱中InxGa1-xN的厚度为50nm,所述InxGa1-xN/GaN多量子阱层的每对量子阱中GaN的厚度为100nm,所述InxGa1-xN中的x为0.5。
上述高电子迁移率晶体管的外延结构的制备方法,包括以下步骤:
步骤a、采用MOCVD技术,在MOCVD反应室内将氮化镓衬底热处理:在氢气气氛下,温度维持在1300℃,持续300s;
步骤b、将MOCVD反应室降温,以氨气为氮源,以氢气为载气,以三乙基镓为镓源,以三甲基铟为铟源,在所述衬底上外延生长InxGa1-xN/GaN多量子阱,生长温度为1100℃,生长压力为30mbar;
步骤c、将MOCVD反应室升温,在所述多量子阱上外延生长GaN缓冲层,生长温度为1300℃,生长压力为50mbar,氮元素和镓元素的摩尔比为2000;
步骤d、最后在所述GaN缓冲层上外延生长高电子迁移率晶体管的有源区,获得完整外延结构。
实施例4
参见图1,本实施例提供一种高电子迁移率晶体管的外延结构,从下到上依次包括衬底100、InxGa1-xN/GaN多量子阱层200、GaN缓冲层300和有源区400,其中衬底为异质衬底,即生长有GaN模板的金刚石衬底,所述InxGa1-xN/GaN多量子阱层的每对量子阱中InxGa1-xN的厚度为100nm,所述InxGa1-xN/GaN多量子阱层的每对量子阱中GaN的厚度为150nm,所述InxGa1-xN中的x为0.8。
上述高电子迁移率晶体管的外延结构的制备方法,包括以下步骤:
步骤a、采用MOCVD技术,在MOCVD反应室内将氮化镓衬底热处理:在氢气气氛下,温度维持在900℃,持续1200s;
步骤b、将MOCVD反应室降温,以氨气为氮源,以氢气为载气,以三乙基镓为镓源,以三甲基铟为铟源,在所述衬底上外延生长InxGa1-xN/GaN多量子阱,生长温度为800℃,生长压力为600mbar;
步骤c、将MOCVD反应室升温,在所述多量子阱上外延生长GaN缓冲层,生长温度为1100℃,生长压力为1000mbar,氮元素和镓元素的摩尔比为5000;
步骤d、最后在所述GaN缓冲层上外延生长高电子迁移率晶体管的有源区,获得完整外延结构。
实施例5
参见图1,本实施例提供一种高电子迁移率晶体管的外延结构,从下到上依次包括衬底100、InxGa1-xN/GaN多量子阱层200、GaN缓冲层300和有源区400,其中衬底为异质衬底,即生长有GaN模板的石墨衬底,所述InxGa1-xN/GaN多量子阱层的每对量子阱中InxGa1-xN的厚度为200nm,所述InxGa1-xN/GaN多量子阱层的每对量子阱中GaN的厚度为50nm,所述InxGa1-xN中的x为1。
上述高电子迁移率晶体管的外延结构的制备方法,包括以下步骤:
步骤a、采用MOCVD技术,在MOCVD反应室内将氮化镓衬底热处理:在氢气气氛下,温度维持在1000℃,持续800s;
步骤b、将MOCVD反应室降温,以氨气为氮源,以氢气为载气,以三乙基镓为镓源,以三甲基铟为铟源,在所述衬底上外延生长InxGa1-xN/GaN多量子阱,生长温度为900℃,生长压力为700mbar;
步骤c、将MOCVD反应室升温,在所述多量子阱上外延生长GaN缓冲层,生长温度为1000℃,生长压力为70mbar,氮元素和镓元素的摩尔比为8000;
步骤d、最后在所述GaN缓冲层上外延生长高电子迁移率晶体管的有源区,获得完整外延结构。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换或改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种高电子迁移率晶体管的外延结构,其特征在于:从下到上依次包括衬底、InxGa1- xN/GaN多量子阱层、GaN缓冲层和有源区,其中衬底为GaN同质衬底或生长有GaN模板层的异质衬底;
所述InxGa1-xN/GaN多量子阱层的每对量子阱中InxGa1-xN的厚度为1nm-200nm,所述InxGa1-xN/GaN多量子阱层的每对量子阱中GaN的厚度为1nm-500nm。
2.如权利要求1所述的高电子迁移率晶体管的外延结构,其特征在于:所述InxGa1-xN中的x为0.01-1。
3.如权利要求1所述的高电子迁移率晶体管的外延结构,其特征在于:所述有源区的结构包括AlN/GaN、AlGaN/GaN异质结和InAlN/GaN异质结。
4.如权利要求1-3任一项所述的高电子迁移率晶体管的外延结构的制备方法,其特征在于:至少包括以下步骤:
步骤a、将所述衬底置于反应室内,对所述衬底进行热处理;
步骤b、在所述衬底上外延生长InxGa1-xN/GaN多量子阱层;
步骤c、在所述多量子阱层上外延生长GaN缓冲层;
步骤d、在所述GaN缓冲层上外延生长高电子迁移率晶体管的有源区。
5.如权利要求4所述的高电子迁移率晶体管的外延结构的制备方法,其特征在于:步骤a中,所述热处理的条件为:热处理温度为800℃-1300℃,热处理时间为300s-2000s,热处理气氛为氢气气氛。
6.如权利要求4所述的高电子迁移率晶体管的外延结构的制备方法,其特征在于:步骤c中,所述外延生长的条件为:温度为800℃-1300℃,压力为50mbar-1000mbar,氮元素和镓元素的摩尔比为300-30000。
7.如权利要求4所述的高电子迁移率晶体管的外延结构的制备方法,其特征在于:步骤b中,所述外延生长的条件为:温度为20℃-1100℃,压力为30mbar-1000mbar,并以氨气为氮源,以氮气或氢气为载气,以三甲基镓或三乙基镓为镓源,以三甲基铟为铟源。
8.如权利要求7所述的高电子迁移率晶体管的外延结构的制备方法,其特征在于:步骤b中,所述外延生长的条件为:温度为20℃-900℃,压力为30mbar-700mbar。
9.如权利要求8所述的高电子迁移率晶体管的外延结构的制备方法,其特征在于:步骤b中,所述外延生长的条件为:温度为500℃-700℃,压力为300mbar-500mbar。
CN201911056791.9A 2019-10-31 2019-10-31 一种高电子迁移率晶体管的外延结构及其制备方法 Active CN110797394B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911056791.9A CN110797394B (zh) 2019-10-31 2019-10-31 一种高电子迁移率晶体管的外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911056791.9A CN110797394B (zh) 2019-10-31 2019-10-31 一种高电子迁移率晶体管的外延结构及其制备方法

Publications (2)

Publication Number Publication Date
CN110797394A CN110797394A (zh) 2020-02-14
CN110797394B true CN110797394B (zh) 2023-07-25

Family

ID=69442381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911056791.9A Active CN110797394B (zh) 2019-10-31 2019-10-31 一种高电子迁移率晶体管的外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN110797394B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112342524B (zh) * 2020-11-06 2022-06-17 辽宁百思特达半导体科技有限公司 一种氮化镓高铝组分的外延生长方法
CN112820635B (zh) * 2021-01-14 2024-01-16 镓特半导体科技(上海)有限公司 半导体结构、自支撑氮化镓层及其制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321061A (ja) * 1996-05-30 1997-12-12 Nec Corp 電界効果トランジスタ及びその製造方法
JP2005512327A (ja) * 2001-12-03 2005-04-28 クリー インコーポレイテッド へテロ接合トランジスタ及びその製造方法
CN101390201A (zh) * 2005-12-28 2009-03-18 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
CN103325896A (zh) * 2013-07-10 2013-09-25 合肥彩虹蓝光科技有限公司 一种提高发光效率的氮化镓基led外延生长方法
CN104241352A (zh) * 2014-09-26 2014-12-24 中国科学院半导体研究所 一种具有极化诱导掺杂高阻层的GaN基HEMT结构及生长方法
CN104241458A (zh) * 2013-06-21 2014-12-24 晶能光电(江西)有限公司 一种垒宽可变的氮化镓基led外延片的制备方法
CN204167348U (zh) * 2014-10-17 2015-02-18 厦门乾照光电股份有限公司 一种具有高质量InGaN/GaN有源层的LED外延结构
CN104953467A (zh) * 2014-03-27 2015-09-30 中国科学院苏州纳米技术与纳米仿生研究所 一种氮化镓基半导体激光器及其制作方法
CN105304770A (zh) * 2015-09-21 2016-02-03 东莞市中镓半导体科技有限公司 一种具有Al组分及厚度阶梯式渐变的量子垒结构的近紫外LED制备方法
CN105977351A (zh) * 2016-05-26 2016-09-28 合肥彩虹蓝光科技有限公司 一种紫外led有源区多量子阱的生长方法
CN107369744A (zh) * 2017-08-17 2017-11-21 合肥彩虹蓝光科技有限公司 提高紫光led发光效率的外延结构及其生长方法
CN108155224A (zh) * 2017-12-06 2018-06-12 中国电子科技集团公司第十三研究所 氮化镓外延片、外延方法及氮化镓基晶体管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670531B1 (ko) * 2004-08-26 2007-01-16 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321061A (ja) * 1996-05-30 1997-12-12 Nec Corp 電界効果トランジスタ及びその製造方法
JP2005512327A (ja) * 2001-12-03 2005-04-28 クリー インコーポレイテッド へテロ接合トランジスタ及びその製造方法
CN101390201A (zh) * 2005-12-28 2009-03-18 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
CN104241458A (zh) * 2013-06-21 2014-12-24 晶能光电(江西)有限公司 一种垒宽可变的氮化镓基led外延片的制备方法
CN103325896A (zh) * 2013-07-10 2013-09-25 合肥彩虹蓝光科技有限公司 一种提高发光效率的氮化镓基led外延生长方法
CN104953467A (zh) * 2014-03-27 2015-09-30 中国科学院苏州纳米技术与纳米仿生研究所 一种氮化镓基半导体激光器及其制作方法
CN104241352A (zh) * 2014-09-26 2014-12-24 中国科学院半导体研究所 一种具有极化诱导掺杂高阻层的GaN基HEMT结构及生长方法
CN204167348U (zh) * 2014-10-17 2015-02-18 厦门乾照光电股份有限公司 一种具有高质量InGaN/GaN有源层的LED外延结构
CN105304770A (zh) * 2015-09-21 2016-02-03 东莞市中镓半导体科技有限公司 一种具有Al组分及厚度阶梯式渐变的量子垒结构的近紫外LED制备方法
CN105977351A (zh) * 2016-05-26 2016-09-28 合肥彩虹蓝光科技有限公司 一种紫外led有源区多量子阱的生长方法
CN107369744A (zh) * 2017-08-17 2017-11-21 合肥彩虹蓝光科技有限公司 提高紫光led发光效率的外延结构及其生长方法
CN108155224A (zh) * 2017-12-06 2018-06-12 中国电子科技集团公司第十三研究所 氮化镓外延片、外延方法及氮化镓基晶体管

Also Published As

Publication number Publication date
CN110797394A (zh) 2020-02-14

Similar Documents

Publication Publication Date Title
US6583468B2 (en) Semiconductor element
JP2005167275A (ja) 半導体素子
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
KR20110084709A (ko) 질화물계 이종접합 전계효과 트랜지스터 및 그 제조 방법
CN110797394B (zh) 一种高电子迁移率晶体管的外延结构及其制备方法
CN105374677B (zh) 一种在大尺寸Si衬底上制备高电子迁移率场效应晶体管的方法
CN101901757A (zh) 基于a面6H-SiC衬底上非极性a面GaN的MOCVD生长方法
CN213905295U (zh) 一种大尺寸SiC衬底低应力GaN薄膜
CN114664642A (zh) 基于iii族氮化物同质外延的hemt结构、其制备方法及应用
CN113555431A (zh) 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法
JP2010062168A (ja) 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
JP5095051B2 (ja) 電子デバイス作製用サファイア単結晶基板及び電子デバイス作製用窒化ガリウム化合物半導体膜の作製方法
CN114250510B (zh) 一种用于氮化镓基射频器件的外延结构及其制备方法
CN110634747A (zh) 利用MBE再生长p-GaN的单栅结构GaN-JFET器件的方法
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
CN111009579A (zh) 半导体异质结构及半导体器件
CN110957354B (zh) 一种硅重掺杂氮化镓异质外延的材料结构及应力控制方法
JP3987360B2 (ja) エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス
CN114551594A (zh) 一种外延片、外延片生长方法及高电子迁移率晶体管
CN112687527A (zh) 一种大尺寸SiC衬底低应力GaN薄膜及其外延生长方法
JP2007042936A (ja) Iii−v族化合物半導体エピタキシャルウェハ
CN112750691A (zh) 氮极性面GaN材料及同质外延生长方法
CN118016709A (zh) 一种基于GaN材料的HEMT外延结构及其生长方法和应用
JP2000311903A (ja) 化合物半導体基板およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant