JP2003257999A

JP2003257999A - 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ

Info

Publication number: JP2003257999A
Application number: JP2002055304A
Authority: JP
Inventors: Mitsutoshi Shimizu; 三聡清水; Toshihide Ide; 利英井出; Shinji Hara; 信次原; Hajime Okumura; 元奥村
Original assignee: National Institute of Advanced Industrial Science and Technology AIST
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 2002-03-01
Filing date: 2002-03-01
Publication date: 2003-09-12
Anticipated expiration: 2022-03-01
Also published as: JP3733420B2

Abstract

(57)【要約】【課題】窒化ガリウム系へテロ接合電界効果型トランジ
スタにおいて、バリアーの構造を改善し、ゲート電流を
低減して、移動度を高め、トランジスタ性能の向上を図
った構造のヘテロ接合電界効果型トランジスタおよびそ
の製造方法を提供する。【解決手段】窒化物半導体を用いた電界効果型トランジ
スタの構造は、窒化ガリウム層とバリアーのヘテロ接合
近くに形成されるチャンネルに接するバリアーの部分
を、厚さ２ｎｍ以下の窒化アルミニウム層と厚さ２ｎｍ
以下の窒化ガリウム層の多層構造とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、窒化物半導体材料
を用いた電子デバイスに関し、さらに詳細には、窒化ガ
リウム（ＧａＮ）系半導体材料のヘテロ接合電界効果型
トランジスタおよびその製造方法に関するものである。

【０００２】

【従来の技術】従来から、窒化物半導体材料を用いた電
子デバイスに関しては、例えば、化合物半導体であるＡ
ｌＧａＮ半導体材料が、青色半導体レーザや電子デバイ
スの開発に用いられている。この半導体材料は、絶縁
破壊電圧が高い、高温で安定である、化学的に安定
であるなどの特長があるため、電子デバイスの分野にお
いては、主に高温環境用の電子デバイスまたは高出力高
周波用の電子デバイスなどの開発に用いられている。

【０００３】その中で、ヘテロ接合電界効果型トランジ
スタは、ＧａＮ層とＡｌＧａＮ層のヘテロ界面に形成さ
れる高移動度の二次元電子ガスをチャンネルに利用した
ものであり、高速スイッチング動作が期待されている電
子デバイスである。

【０００４】動作原理を説明すると、ここに用いられる
ＡｌＧａＮ半導体材料は、ストレスが加わるとピエゾ電
界効果により分極が形成されるので、格子定数が異なる
ＡｌＧａＮ層とＧａＮ層を用いてヘテロ界面を形成する
と、ＡｌＧａＮ層とＧａＮ層は異なる大きさのストレス
を受けるため、おのおの異なる大きさの分極が形成され
ることになる。このため、ヘテロ界面に二次元状に電荷
が形成され、その電荷にトラップされた電子が二次元電
子ガスとなる。ヘテロ接合電界効果型トランジスタは、
このＡｌＧａＮ半導体とＧａＮ半導体のヘテロ界面に形
成された二次元電子ガスをチャンネルとする電界効果型
トランジスタである。

【０００５】従来における公知文献としては、次のよう
な参考文献が挙げられる。（１）M. Asif Khan, A. Bhattarai, J. N. Kuznia and
D. T. Olson, “High electron mobili1y transistor
based on a ＧａＮ-Ａｌ_xＧａ_1-xＮ heterojunction”
Appl. Phys. Lett. 63(9), pp. 1214-1215, 1993. （２）Y. -F. Wu, B. P. Keller, S. Keller, D. Kapol
nek, P. Denbaars, andU, K, Mishra “Very high brea
kdown voltage and Large transconductance realized
on ＧａＮ heterojunction field effect transistor
s” Appl. Phys. Lett. 69(10), pp. 1438, 1996.

【０００６】図２は、この参考文献に記載されているヘ
テロ接合電界効果型トランジスタの構造を示している。
図２に示されるように、ヘテロ接合電界効果型トランジ
スタの構造は、有機金属気相成長法（ＭＯＣＶＤ法）ま
たは分子線エピタキシー法（ＭＢＥ法）によって、サフ
ァイア基板上に結晶を成長させたＡｌＧａＮ／ＧａＮ層
によるヘテロ構造を用いて作製されたものである。図２
に示すヘテロ接合電界効果型トランジスタの構造におい
て、１は基板、２はバッファー層、３はＧａＮ層、４は
ＡｌＧａＮ層、５はドレイン電極、６はゲート電極、７
はソース電極である。

【０００７】このような構造の電界効果型トランジスタ
は、半導体の表面層であるＡｌＧａＮ層４と、その下の
ＧａＮ層３の間に形成されるヘテロ接合の界面における
二次元電子ガスを、チャンネルとしている構造である。
表面層のＡｌＧａＮ層４は、その下のＧａＮ層３よりも
バンドギャップが大きく、二次元電子ガスを効率よく閉
じこめる障壁（バリアー）の役割を担っている。このた
め、表面層のＡｌＧａＮ層４のように、バリアーの役目
を果たすものは、バリアーまたはバリアー層と呼ばれ
る。このバリアー層であるＡｌＧａＮ層４は、アルミニ
ウムの組成比をｘとすると、Ａｌ_xＧａ_1-xＮのように表
記される。この構造でのアルミニウムの組成比ｘは、
０．１５〜０．２程度である。ゲート電極６は、表面層
のＡｌＧａＮ層４の上部に形成されている。また、ドレ
イン電極５およびソース電極７についても、表面層のＡ
ｌＧａＮ層４の上部に形成されている。

【０００８】電気抵抗の低いオーミック電極を形成する
には、ＡｌＧａＮ層よりもＧａＮ層を利用する方が簡単
なため、ソース電極７およびドレイン電極５について
は、表面層のＡｌＧａＮ層４のバリアー層を除去し、Ｇ
ａＮ層３上に対して直接形成されている構造（図示せ
ず）となっているものもある。この構造の電界効果型ト
ランジスタにおいても、ゲート電極６に加えられた電圧
は、表面のＡｌＧａＮ層４のバリアー層を介してチャン
ネルに加えられ、ゲート電極６に加えられたゲート電圧
により、ソース電極７とドレイン電極５の間の電流を制
御するものとなっている。

【０００９】また、ソース電極７およびドレイン電極５
の材料およびその形成のための技術については、最適化
を行う技術が開発されている。この種の最適化の技術に
ついては、次の参考文献が参照できる。（３）Jinwook Burm, William J. Schaff, Lester F. E
astman, Hiroshi Amanoand Isamu Akasaki, “75A Ｇａ
Ｎ channel modulation doped field effect transisto
rs ”, Appl. Phys. Lett. 68(20), pp. 2894-2851, 19
96. （４）G. Hanington, Y. M. Hsin, Q. Z. Liu, P. M. A
sbeck, S. S. Lau, M. Asif Khan, J. W. Yang and Q.
Chen, “P/He ion implant isolation technology for
ＡｌＧａＮ／ＧａＮＨＦＥＴs”, Electron. Lett., v
ol. 34, No. 2, pp. 193-195, 1998. （５）S. J. Cai, Y. S. Tang, R. Li, Y. Y. Wei, L.
Wong, Y. L. Chen, K. L. Wang, Mary Chen, Y. F. Zha
o, R. D. Schrimpf, J. C. Keay, and K. F. Galloway,
“Annealing Behavior of a Proton Irradiated Ａｌ_x
Ｇａ_1-xＮ／ＧａＮ High Electron Mobility Transisto
r Grown by MBE", IEEE Electron DeviceLett. vol. 4
7, No. 2, pp. 304-307, 2000.

【００１０】これらの参考文献に示されるように、ソー
ス電極７およびドレイン電極５の各電極を表面層のＡｌ
ＧａＮ層４に直接形成することもできる。すなわち、そ
の場合においては、ヘテロ接合による二次元電子ガスが
存在するチャンネル部分が、ソース電極７およびドレイ
ン電極５の直下にまで延長されることになるため、より
高速な動作が可能となる。そのため、このような構造を
とる電界効果型トランジスタが、より高速性を必要とさ
れる高周波電子機器への応用を目的として開発されてい
る。

【００１１】しかし、この構造においては、表面層のＡ
ｌＧａＮ層４と，それより基板側のＧａＮ層３とは、そ
の格子定数が異なるため、表面層のＡｌＧａＮ層４に欠
陥が形成され、その結果として、ゲート電極６からのリ
ーク電流の増加するなどの問題がある。このような問題
に対しては、次の参考文献に紹介されているように、ゲ
ート電極部分に酸化ケイ素薄膜（ＳｉＯ₂薄膜）を挟む
構造とし、これを解決する提案がある。（６）M. Asif Khan, X. Hu, G. Sumin, A. Lunev, J.
Yang, R. Gaska, and M.S. Shur, “ＡｌＧａＮ／Ｇａ
Ｎ Metal Oxide Semiconductor HeterostructureField
Effect Transistor”, IEEE Electron Device Lett., v
ol. 19, No. 2,pp. 63-65, 2000.

【００１２】また、その逆に，表面層のＡｌ_xＧａ_1-xＮ
層のアルミニウムの組成比ｘを大きくし、これにより、
二次元電子ガスのシートキャリア密度を大きくして，電
界効果型トランジスタの特性を良くする試みも行われて
いる。これについては、次の参考文献が参照できる。（７）Y. -F. Wu, B. P. Keller, P. Fini, S. Keller,
T. J. Jenkins, L. T.Kehias, S. P. Denbaars, U, K,
Mishra, “High Al-Content ＡｌＧａＮ/ＧａＮＭＯ
ＤＦＥＴs for Ultrahigh Performance”，IEEE Electr
on Device Lett3., vol. 19, No. 2, pp. 50-53, 1998.

【００１３】この参考文献に示されている電界効果型ト
ランジスタでは、表面層のＡｌ_xＧａ_1-xＮ層のアルミニ
ウムの組成比ｘを大きくして、ピエゾ効果を大きくする
ことで、分極を大きくし，二次元電子ガスのシートキャ
リア密度を大きくする。二次元電子ガスのシートキャリ
ア密度が大きくなれば、トランジスタに流せる電流量が
増し、特性が向上することが期待できるからである。

【００１４】しかしながら、表面層のＡｌ_xＧａ_1-xＮ層
のアルミニウムの組成比ｘを大きくすると、その結果と
して、その下の層のＧａＮ層との格子定数の差は、さら
に大きくなるため、表面のＡｌ_xＧａ_1-xＮ層内の格子欠
陥がさらに増加し、ゲート電極からチャネルヘのリーク
電流が増加するばかりでなく、素子寿命、素子の生産効
率が低下するという問題も生ずる。

【００１５】これに対しては、また、表面層のＡｌ_xＧ
ａ_1-xＮ層のアルミニウムの組成比ｘを最も大きくした
場合について、つまり、ＡｌＮ層を用いる場合について
の問題を考慮した開発もなされている。その内容につい
ては、次の参考文献が参照できる。（８）I. P. Smorchkova, S. Keller, S. Heikman, C.
R. Elsass, B. Heying,P. Fini, J. S. Speck, and U.
K. Mishra, “Two-dimensional electron-gasＡｌＮ／
ＧａＮ hetrostructures with with extremely thin Ａ
ｌＮ barriers”, Appl. Phys. Lett., 77, No. 24, p
p. 3998-4000, 2000.

【００１６】この場合の電界効果型トランジスタの構造
については、表面層のＡｌＮ層とその下のＧａＮ層の間
の格子定数の差が大きいため、表面のＡｌＮ層の厚さを
薄くしている構造である。これは、もし、格子欠陥の存
在する厚いＡｌＮ層を表面に形成すると、製造プロセス
の過程や実用において、表面層内の格子欠陥に起因する
二次元電子ガスの移動度の低下、素子寿命の低下等が生
ずるためである。

【００１７】また、ＡｌＮ層を表面層として用いる場合
には、オーミック電極を形成することが困難であるた
め、ソース電極やドレイン電極の形成には困難が伴う。
すなわち、ＡｌＮ層は、バンドギャップが大きく、最表
面にはアルミニウムの酸化皮膜が存在するため、オーミ
ック電極を形成することが困難である。このような問題
に対しては、例えば、ソース電極部分およびドレイン電
極部分については、ＧａＮ膜を再成長させる構造が研究
されている。この場合においても、プロセス過程が複雑
になるという問題が伴う。このような構造については、
次の参考文献が参照できる。（９）Hiroji Kawai, Masaki Hara, Fumihiko Nakamur
a, Tsunenori Asatsuma,Toshimasa Kobayashi, Syunji
Imanaga, “An ＡｌＮ/ＧａＮ insulated gate hetrost
ructure field effect transistor with regrown n＋Ｇ
ａＮ source anddrain contact”, Jounal of Crystal
Growth, vol. 189/190 pp. 738-741, 1998.

【００１８】さらに、ＡｌＧａＮバリアー層の合金散乱
の影響を少なくする研究も行われている。これについて
は、ＡｌＧａＮ層とＧａＮ層のヘテロ界面に薄いＡｌＮ
膜を挟むことで、それが可能になるとして研究がなされ
ている。このような内容については、次の参考文献が参
照できる。 (１０）L. shen, S. Heikman, B. Moran, R. Coffie,
N. -Q. Zhang, D. Buttari, I. P. Smorchkava, S. Kel
ler, S. P. Denbaars, and U. K. Mishara ,“ＡｌＧａ
Ｎ／ＡｌＮ／ＧａＮ high-power microwave HEMT”, IE
EE Electron Device Lett., vol. 22, No. 10, pp. 457
-459, 2001.

【００１９】しかし、この方法では、ヘテロ界面にＡｌ
Ｎ層を挟むことにより、二次元電子ガスはＡｌＮ層とＧ
ａＮ層の界面に形成される。そのため、ＡｌＧａＮ層と
ＧａＮ層の界面に形成された二次元電子ガスよりも合金
散乱の影響が少なくなるが、ＡｌＮ層は薄いため、合金
散乱を完全に無くすことはできない。

【００２０】

【発明が解決しようとする課題】本発明において、解決
されるべき第１の課題は、表面のＡｌＧａＮ層中に格子
欠陥が存在することから生じる次の三つの問題を解決す
ることである。つまり、ゲートリーク電流をなくし、
プロセス中の劣化をなくし、電子の散乱中心をなく
すことである。

【００２１】従来の技術において述べたように、表面の
ＡｌＧａＮ層内には、その下のＧａＮ層との格子定数の
違いから生じた格子欠陥が存在する。ＡｌＧａＮ半導体
材料は六方晶であり、基板表面はＣ面であるため、基板
と垂直なＣ軸方向に柱状に成長する性質がある。そのた
め、らせん転移などにより生じたマイクロパイプやナノ
パイプ、あるいは結晶中の小さなグレイン間の転移面
は、基板と垂直の方向に延びる形で存在する。これらの
結晶欠陥がある部分については、二次元電子ガスを閉じ
込めるバリアーとしての機能を十分に果たさないため、
ゲートリーク電流を生じさせる。また、格子欠陥が存在
する部分は、プラズマエッチングや熱処理などのプロセ
スに対して弱いため、プロセス中に劣化を生じさせる。
更に、格子欠陥が存在する部分は、電子の散乱中心とな
るため、二次元電子ガスの移動度の低下を引き起こす。

【００２２】解決されるべき第２の課題は、表面のＡｌ
ＧａＮ層が混晶であることから生じる二つの電子散乱を
低減することである。言い換えれば、合金であることか
ら生じる二つの電子散乱を低減することである。一つ目
の電子散乱は、表面のＡｌＧａＮ層中の合金散乱であ
る。表面のＡｌＧａＮ層は合金であり、このような結晶
中においては、Ｇａ原子とＡｌ原子がランダムに配置さ
れている。そのため、局所的にＧａ原子が多い箇所やＡ
ｌ原子が多い箇所が存在し、これらが合金散乱と呼ばれ
る散乱の原因となる。二次元電子ガスはヘテロ接合の界
面に存在しているが、電子波のすそは表面のＡｌＧａＮ
層中に入り込んでいる。このため、合金散乱を受ける。
二つ目の電子散乱は、表面のＡｌＧａＮ層が合金である
ため、ピエゾ効果によりヘテロ接合界面に生じる空間電
荷が不均一になり、その結果として生じる電子散乱であ
る。表面のＡｌＧａＮ層中にあるＧａ原子が多い箇所と
Ａｌ原子が多い箇所は、ヘテロ接合界面に異なるピエゾ
電荷を生じさせる。二次元電子ガスは、電子がピエゾ電
荷により形成されたポテンシャルに閉じ込められること
により形成されるため、ヘテロ接合の界面に形成される
ピエゾ電荷が不均一であると、二次元電子ガスが均一に
形成されなくなる。つまり、電子の量子箱が平面的に並
べられたような形になり、ヘテロ接合の界面にそって電
子が移動する時に散乱されることになる。前述した参考
文献（１０）に記載されている方法により、表面のＡｌ
ＧａＮ層とＧａＮ層ヘテロ接合界面に薄いＡｌＮ層を挟
むことで合金散乱を減少させる方法では、このような散
乱までは減少できない。

【００２３】解決されるべき第３の課題は、リセス構造
を形成する時に用いるプラズマエッチングプロセス時の
ダメージの低減と、プロセスの制御性の向上である。ト
ランジスタの利得を大きくするためには、ゲート部分を
エッチングしてゲート部分のバリアーの厚さを薄くした
構造、つまり、リセス構造を用いる。このリセス構造を
形成するためには、塩素系のガスを用いたプラズマエッ
チングが用いられる。これは、窒化物半導体が化学的に
安定であるため、酸やアルカリなどの溶液を用いたウエ
ットエッチング法を用いて、再現性良くエッチングする
ことが困難であるからである。そのため、プラズマエッ
チングを用いることによるダメージが避けられず、素子
の生産性を向上させることができないという問題があ
る。

【００２４】さらに、表面のＡｌＧａＮ層は合金である
ため、均一にエッチングすることは困難である。これ
は、表面のＡｌＧａＮ層中にはＧａ原子が多い箇所とＡ
ｌ原子が多い箇所があるが、ＧａＮ層とＡｌＮ層はエッ
チングの速度が大きく異なるため、Ｇａ原子が多い箇所
とＡｌ原子が多い箇所も、やはりエッチング速度が異な
る。その結果として均一にエッチングすることは困難で
ある。さらに、格子定数の異なるＧａＮ層上に成長した
ＡｌＧａＮ層中には格子欠陥が存在し、それが均一なエ
ッチングをさらに困難にしている。

【００２５】本発明は、これらの問題点を解決するため
になされたものであり、本発明の目的は、窒化ガリウム
系へテロ接合電界効果型トランジスタにおいて、バリア
ーの構造を改善し、ゲート電流を低減して、移動度を高
め、トランジスタ性能の向上を図った構造のヘテロ接合
電界効果型トランジスタおよびその製造方法を提供する
ことにある。

【００２６】

【課題を解決するための手段】本発明においては、これ
らの問題点を解決するために、ＧａＮ系ヘテロ接合電界
効果型トランジスタにおいて、ヘテロ接合に接するバリ
アーを薄いＡｌＮ層とＧａＮ層からなる多層構造とす
る。これにより、ゲートリーク電流を低減し、移動度を
高め、トランジスタ性能の向上を図る。

【００２７】すなわち、本発明による電界効果型トラン
ジスタの構造では、窒化物系半導体を用いたヘテロ接合
電界効果型トランジスタであって、ＧａＮ層とバリアー
からなるヘテロ接合界面をチャンネルとし、チャンネル
に接するバリアーが薄いＡｌＮ層とＧａＮ層からなる多
層構造とすることを特徴とする。

【００２８】薄いＡｌＮ層の厚さは、ＡｌＮ層をＧａＮ
層上に成長させる構造の場合には、格子定数の違いから
格子欠陥が生じ始める膜厚すなわち限界膜厚以下である
ことが望ましい。また、薄いＧａＮ層の厚さについても
同様であり、ＧａＮ層をＡｌＮ層上に成長させる場合に
おける限界膜厚以下が望ましい。この限界膜厚は成長方
法や成長条件によって異なるが、３ｎｍ以下が望まし
い。また、多層構造を形成するＧａＮ層の膜厚が厚い場
合には、その部分に量子井戸が形成されてしまうので、
ＧａＮ層の厚さを薄くすることにより、量子順位が形成
されないようにするか（カットオフ）、量子順位が形成
されたとしてもヘテロ接合界面の２次元電子ガスの順位
よりも高くなるようにして影響をなくす。そのため、Ｇ
ａＮ層の膜厚は２ｎｍ以下にする。

【００２９】また、本発明による電界効果型トランジス
タの構造においては、ヘテロ接合界面に接する多層構造
のＡｌＮ層とＧａＮ層の厚さを各々調節することによ
り、ピエゾ効果の影響を制御できる。例えば、ＡｌＮ層
の厚さをＧａＮ層の厚さに対して大きくすればピエゾ効
果が大きくなる。具体的に説明すると、ＡｌＮ層を２ｎ
ｍ、ＧａＮ層の厚さを１ｎｍにすれば、ピエゾ効果が強
いため、ヘテロ接合の接合界面に形成されるチャンネル
内のキャリア密度が大きくなる。逆に、ＡｌＮ層を１ｎ
ｍ、ＧａＮ層の厚さを２ｎｍにすれば、ピエゾ効果が弱
くなり、ヘテロ接合の接合界面に形成されるチャンネル
内のキャリア密度が小さくなる。このように、本発明に
よる電界効果型トランジスタの構造によると、ＡｌＮ層
とＧａＮ層の膜厚を制御することにより、チャンネル内
のキャリア密度、しいてはトランジスタ性能の制御が可
能である。

【００３０】このような特徴を有する本発明による電界
効果型トランジスタの構造により、前述した第１の課題
は次のように解決される。チャンネルに接するバリアー
を限界膜厚以下の薄いＡｌＮ層とＧａＮ層の多層構造と
することにより、ＡｌＧａＮ層をバリアーとして用いる
場合に比較して、バリアー成長時における格子欠陥の発
生が大幅に抑えられる。これは格子定数の差があって
も、各層を限界膜厚以下の厚さしか成長しないため、格
子欠陥が発生しにくいためである。また、このような多
層構造にすることにより、ヘテロ接合直下のＧａＮ層に
ある格子欠陥の影響も減少させることが可能となる。こ
れは、薄いＡｌＮ層とＧａＮ層の多層構造は格子欠陥を
横方向に向きを変えさせて、場合によっては打ち消し合
わせる効果があるためである。したがって、バリアーを
基板と垂直方向に突き抜ける転移の密度を大幅に減少さ
せることが可能となり、ゲートリーク電流を減少するこ
とができる。当然のことながら、このように、格子欠陥
を減少できるため、プロセス中の劣化や、ヘテロ接合界
面での格子欠陥による電子の散乱も減少させることがで
きる。

【００３１】なお、本発明による電界効果型トランジス
タの構造において、薄いＡｌＮ層とＧａＮ層の多層構造
にするのは、チャンネルに接するバリアーに限定される
必要はない。成長条件が整っている成長装置を用いる場
合には、バリアーすべてを薄いＡｌＮ層とＧａＮ層の多
層構造とした方が望ましい。

【００３２】また、前述した第２の課題も次のように解
決される。これは、混晶であるＡｌＧａＮ層をバリアー
に用いたことから生じた問題であるため、チャンネルに
接するバリアーを薄いＡｌＮ層とＧａＮ層の多層構造と
することにより、解決されるものとなっている。ただ
し、多層構造上に混晶であるＡｌＧａＮ層を成長させて
バリアーとする場合には、多層構造部分の膜厚を厚くし
て、電子波のすそが混晶であるＡｌＧａＮ層に入り込ま
ないような構造とする。そのためには、本発明による電
界効果型トランジスタの構造において、多層構造に含ま
れる全ＡｌＮ層の総膜厚が３ｎｍ以上になるようにすれ
ば良い。

【００３３】前述した第３の課題についても、本発明に
よる電界効果型トランジスタの構造においては、化学的
に安定なＧａＮ層をバリアー内部に用いているため、次
のようにして解決される。バリアーの層構造を、リセス
構造を形成する時にエッチングする上部の部分をＡｌＧ
ａＮ層とし、エッチング後に残す部分を薄いＡｌＮ層と
ＧａＮ層の多層構造とする。例えば、ヘテロ接合界面に
接する厚さ１０ｎｍのバリアーをＡｌＮ層（厚さ１ｎ
ｍ）とＧａＮ層（厚さ１ｎｍ）を５ペア用いて、多層構
造を形成し、その上の表層部を厚さ１０ｎｍのＡｌＧａ
Ｎ層（アルミの組成が２０％）になるようにする。この
時、表層部のＡｌＧａＮ層は、りん酸に対して比較的容
易にエッチングが可能であるが、ＧａＮ層は化学的に安
定であるので、エッチングされにくい。

【００３４】この場合において、りん酸（市販のオルト
りん酸；１５０℃）の溶液に対しては、表層部のＡｌＧ
ａＮ層は１００ｎｍ／分程度でエッチングされるが、Ｇ
ａＮ層はほとんどエッチングされない。そのため、この
性質を利用すると、選択的に表層部をエッチングするこ
とが可能となり、リセス構造をプラズマエッチングを用
いずに形成することが可能となる。したがって、プラズ
マエッチングを用いたプロセスにおけるダメージの問題
を回避できることになる。

【００３５】

【発明の実施の形態】以下、図面を参照して、本発明の
実施の一形態について説明する。図ｌは、本発明の一実
施例のヘテロ接合電界効果型トランジスタの構造を示す
図である。図１に示すヘテロ接合電界効果型トランジス
タの構造において、１１は基板、１２はバッファー層、
１３はＧａＮ層、１４は薄いＡｌＮ層とＧａＮ層との多
層膜、１５はＡｌＧａＮ層、１６はドレイン電極、１７
はゲート電極、１８はソース電極である。

【００３６】図１に示す構造のヘテロ電界効果型トラン
ジスタの作製プロセスは以下の通りである。結晶を成長
させる基板１１としては、サファイア基板（０００１）
ｃ面を用いる。また、基板１１としては、ＳｉＣ基板、
ＧａＮ基板、ＡｌＮ基板等を用いるようにしても良い。
これらの基板１１上に、ヘテロ接合構造を作成するた
め、有機金属気相成長法（ＭＯＣＶＤ法）や、分子線エ
ピタキシー法、ハライドＣＶＤ法を用いて、バッファー
層１２、ＧａＮ層１３、薄いＡｌＮ層およびＧａＮ層の
多層膜１４，ＡｌＧａＮ層１５の結晶を成長させる。

【００３７】なお、ＳｉＣ基板やサファイア基板等の、
ＧａＮと結晶の格子定数が異なる基板上に成長する場合
には、ＡｌＮやＧａＮ等の低温バッファー層をまず成長
することにより、格子定数の差を緩和させる手法が必要
となる。低温バッファー層を用いた結晶成長方法につい
ては、結晶成長方法によって異なるが、通常の方法で良
い。例えば、分子線エピタキシー法を用いた場合には、
基板温度５００℃〜９００℃で、厚さ２００ｎｍ程度の
ＡｌＮ層を用いれば良い。低温バッファー層を形成した
後に、最適な成長温度にして、ＧａＮ層１３、薄いＡｌ
Ｎ層とＧａＮ層との多層膜１４，ＡｌＧａＮ層１５を順
に成長させる。

【００３８】ここでのＧａＮ層１３には、層中を電流が
流れないように、ドーピングはしない。ＧａＮ層１３の
厚さは、１〜４μｍ程度が良い。ＧａＮ層の成長中にバ
ッファー層を突き抜けてくる結晶欠陥等を減少させるた
め、ＧａＮ層の厚さは可能ならば厚い方が望ましいが、
サファイア基板等の上に結晶成長させる場合に、層の厚
さがあまり厚いと、熱膨張係数等の違いから基板全体が
反ってしまい、以後のプロセスに支障が生じる場合があ
る。また、分子線エピタキシー法のように、結晶成長速
度が遅い場合には、時間がかかる。そのため、サファイ
ア基板上に結晶を成長させる場合には、４μｍ以下の厚
さが望ましい。

【００３９】ＧａＮ膜１３の上には、薄いＡｌＮ層とＧ
ａＮ層を相互に成長させ多層構造を形成させるが、各々
の層の厚さは１ｎｍ〜２ｎｍが好ましい。多層構造の総
膜厚は５ｎｍ以上になるようにする。また、りん酸を用
いた選択エッチングにより、リセス構造を形成する場合
には、多層構造の厚さを所望とする厚さに調整する。例
えば、１０ｎｍになるように、多層構造中のＡｌＮ層と
ＧａＮ層の厚さと層数を調整する。その後、ＡｌＧａＮ
層を成長させて多層構造として、ＡｌＧａＮ層をあわせ
た膜厚が、２０ｎｍ〜３０ｎｍ程度になるようにする。
ＡｌＧａＮ層のアルミ組成比としては、０．１５〜０．
２程度が良い。

【００４０】平坦性を要求される多層構造を成長する成
長方法としては、窒素プラズマを窒素源とする分子線エ
ピタキシー法を用いることが好ましい。この分子線エピ
タキシー法では、高純度窒素をＲＦを用いてプラズマ状
（原子状窒素）にして成長基板上に供給する方法を用い
る。なお、この方法では、ＲＨＥＥＤとよばれる反射型
の電子線回折装置により基板表面の平坦性を、その場で
観察できる装置が取り付けられている必要があるが、こ
の電子線の回折パターンを観測しながら基板表面の平坦
性を逐次チェックすることが可能であり、平坦な成長を
行うには、必須である。プラズマを発生させるＲＦパワ
ーは、プラズマ発生装置に依存するが３００Ｗ〜４００
Ｗで良い。

【００４１】この分子線エピタキシー法では、窒素プラ
ズマ（原子状窒素）が、成長基板、例えば、サファイア
基板上で、Ａｌ原子やＧａ原子と結合し、窒化物半導体
結晶が形成される。ＡｌやＧａの供給方法としては、市
販のＫセルと呼ばれる昇温可能なルツボを用いて真空中
で加熱蒸発させ、サファイア基板に供給すればよい。基
板温度が６００℃〜７５０℃の間で、ＧａＮ層とＡｌＮ
層とを成長させる。成長レートとしては毎時０．３μｍ
〜０．５μｍとなるようにする。ＡｌやＧａの供給量
は、この成長レートになるように調整する。ＧａＮ層を
成長させる場合には、ややＧａ原子の供給量を多くして
成長させ、また、ＡｌＮ層を成長させる場合には、やや
Ａｌ原子の供給量を多くして成長させる。この成長方法
により、限界膜厚が３ｎｍ〜５ｎｍ程度の高品質な多層
膜を成長させて形成することが可能となる。

【００４２】ヘテロ接合の界面に形成されるチャンネル
内の二次元電子ガスの密度高くするためには、つまり、
キャリア密度を高くするためには、バリアーを成長させ
る時に、ｎ型のドーピングを行う必要がある。この場合
には、界面の平坦性を維持するため、窒化アルミニウム
層とその直上の窒化ガリウム層との界面に、デルタドー
ピングを行う。

【００４３】これは、ドーピングに用いる原子である
シリコン（Ｓｉ）などが、アンチサーファクタント効果
という表面を荒らす効果を持つこと、ＡｌＮ層よりも
ＧａＮ層の方が表面を平坦化する作用が強いこと、の二
つの理由による。つまり、ＧａＮ層を成長する直前にド
ーピングしておけば、表面が多少荒れても、ＧａＮ層が
成長する最中に、平坦性が戻るからである。ドーピング
用の原子としては、シリコン（Ｓｉ）、スズ（Ｓｎ）、
ゲルマニウム（Ｇｅ)、カーボン(Ｃ)のいずれかを用い
る。公知の成長条件を用いる場合には、シリコン（Ｓ
ｉ）が好ましい。

【００４４】また、バッファー中の多層構造の平坦性を
向上させるには、インジウム（Ｉｎ）を照射することが
好ましい。分子線エピタキシー法を用いて。成長させる
場合には、Ｋセルを用いて、インジウムを供給する。イ
ンジウムの供給量は、ルツボの温度によって調整できる
ので、６００℃〜７００℃に設定して供給する。Ａｌや
Ｇａの供給量と比較して１％以下で良い。ＧａＮ層の成
長直後において、成長を一時中断し、インジウムを照射
してから、ＧａＮ層または表面層のＡｌＧａＮ層を成長
させることにより、ＧａＮ層とその上の層との間の界面
の平坦性を向上させる。照射時間としては１０秒〜２０
秒程度で良い。この場合の基板の成長温度は変化させる
必要はなく、６００℃〜７５０℃の間で行う。この基板
温度においては、照射されたインジウムは、ほぼ再蒸発
してしまうため、成長する結晶中には、ほとんど取り込
まれない。しかし、表面の平坦性は十分に向上する。こ
の方法は、成長方法や成長条件にも左右される。また、
成長中断を用いずにインジウムを照射するだけでも、十
分に効果がある。

【００４５】次に、ドレイン電極１６、ゲート電極１７
およびソース電極１８のそれぞれの電極を導電性材料で
形成する。電極を形成する場合、メサ構造で形成するよ
うにしても良い。その後、表面全体に、窒化珪素膜（Ｓ
ｉ₃Ｎ₄膜）や酸化珪素膜（ＳｉＯ_２膜）を成膜する。こ
れは、パッシベーションの効果もあり、素子の安定な動
作のために必要となる。ソース電極１８やドレイン電極
１６、ゲート電極１７を形成する部分については、フォ
トリソグラフィーを用いたパターニング技術を用いてエ
ッチングにより除去する。ソース電極１８やドレイン電
極１６の電極材料としては、基板側からＴｉ／Ａｌ／Ｎ
ｉ／Ａｕ（厚さ３０ｎｍ／２００ｎｍ／５０ｎｍ／５０
ｎｍ）を電子ビーム蒸着装置で蒸着し、約７００℃で３
０秒から１分アロイしたものを用いる。

【００４６】また、ゲート電極の電極材料としては、Ｔ
ｉ／Ａｕ（厚さ５０ｎｍ／２００ｎｍ）を、同じく、電
子ビーム蒸着装置で蒸着したものを用いる。ゲート電極
の材料はアロイするとショットキー特性が劣化するた
め、ゲート電極の形成は、ソース電極とドレイン電極を
形成した後に行う。

【００４７】このような構造の電界効果型トランジスタ
においては、また、ゲート部分のバリアーを薄くするこ
とにより、トランジスタ性能、例えば利得等を向上させ
ることが可能である。次に、ゲート部分のバリアー層を
薄くした構造、すなわちリセス構造を設けた本発明によ
る電界効果型トランジスタを説明する。

【００４８】図３は、本発明の他の実施例のヘテロ接合
電界効果型トランジスタの構造を示す図である。図３に
示すヘテロ接合電界効果型トランジスタの構造におい
て、２１は基板、２２はバッファー層、２３はＧａＮ
層、２４は薄いＡｌＮ層とＧａＮ層からなる多層膜、２
５はＡｌＧａＮ層、２６はドレイン電極、２７はゲート
電極、２８はソース電極である。

【００４９】図３に示す電界効果型トランジスタの構造
は、ゲート電極の周り以外は、図１に示した電界効果型
トランジスタの構造と同様な構造になっている。この電
界効果型トランジスタの構造においては、ゲート部分の
バリアーの上部のＡｌＧａＮ層をエッチングにより除去
しているので、ゲート部分のバリアーが薄くなってい
る。このゲート部分の構造は、リセス構造と呼ばれるも
のであり、ゲート部分のバリアーを薄くし、より効率的
にチャンネルにゲート電圧の影響が加わるようになって
いる構造である。

【００５０】リセス構造の形成は、市販のオルトりん酸
を用いてＡｌＧａＮ層をエッチングすることにより形成
できる。ＡｌＧａＮ層のアルミニウムの組成比が約１５
％の時のエッチングの条件は、オルトりん酸の温度が１
５０℃から１７０℃の時、エッチングレートは毎分約１
００ｎｍである。ＡｌＧａＮ層のアルミニウムの組成比
やドーピング濃度、成長方法、成長条件などによって、
エッチングレートは変化する。このため、実際に行うエ
ッチングを行う前には、その条件出しをする必要があ
る。また、上記の条件では、ＧａＮ層はほとんどエッチ
ングされないため、ほぼ選択的に表面のＡｌＧａＮ層だ
けをエッチングにより除去できる。このようなエッチン
グ方法は選択エッチング法と呼ばれるものである。

【００５１】このような選択エッチング法を用いる利点
は、ゲート部分のバリアーの厚さが正確に決まることに
ある。図３の構造の電界効果型トランジスタの場合、ゲ
ート部分のバリアーの厚さは、薄いＡｌＮ層とＧａＮ層
からなる多層膜の厚さになる。そのため、結晶成長の時
に、きちんと多層膜の厚さを均一に制御すれば、ウエハ
全体で、動作特性が一様な電界効果型トランジスタの製
作が可能となる。さらに、多層膜の厚さを減らしてやれ
ば、ゲート部分のバリアーの厚さを非常に薄くすること
が可能である。極端な場合としては、１ｎｍの厚さのＡ
ｌＮ層とＧａＮ層だけにしてやれば、２ｎｍのバリアー
が可能となり、ゲート長が０．１μｍ以下のトランジス
タが形成できるなど、性能向上に役立つ。

【００５２】また、本発明による電界効果型トランジス
タの構造の別の変形例としては、ソース電極部分および
ドレイン電極部分のバリアーに、シリコン(Ｓｉ)、スズ
(Ｓｎ）、ゲルマニウム（Ｇｅ)、カーボン(Ｃ)のいずれ
かの原子を、１０^１７ｃｍ ^−３以上の濃度でイオン注入
法によりドーピングして、ソース電極部分およびドレイ
ン電極部分の電圧降下を小さくする構造とすることがで
きる。図４は、ソース電極部分とドレイン電極部分にｎ
型のドーパントがイオン注入されている電界効果型トラ
ンジスタの構造を示す図である。

【００５３】図４に示すヘテロ接合電界効果型トランジ
スタの構造において、３１は基板、３２はバッファー
層、３３はＧａＮ層、３４はＡｌＮ／ＧａＮ多層膜、３
５はＡｌＧａＮ層、３６はドレイン電極、３７はゲート
電極、３８はソース電極、３９はイオン注入領域であ
る。イオン注入する深さは、ヘテロ接合界面のチャンネ
ルに届く深さにする。イオン注入の方法については、公
知の方法を用いれば良いので説明は省略する。

【００５４】イオン注入によりドーピングする時のドー
ピング濃度としては、ヘテロ接合界面にあるチャンネル
部分で１０^１７ｃｍ^−３以上になるようにする。また、
ソース電極とドレイン電極が接する表面層部分の濃度に
ついては、低抵抗のオーミック電極の形成のためには、
１０^１８ｃｍ^−３以上になるようにすれば良い。表面近
辺のドーピング濃度については、ソース電極やドレイン
電極の形成条件も関与してくるため、その条件に合わせ
て行う。また、必要に応じて２回に分けて、イオン注入
を行うようにしても良い。さらに、ソース電極部分とド
レイン電極部分にイオン注入することにより、バリアー
中の薄いＡｌＮ層とＧａＮ層の多層膜の界面がなだらな
になり、この部分を垂直に電流を流す場合の電圧降下が
小さくなる。そのため、ドレイン電流を流している時の
抵抗、つまり、ｏｎ抵抗が小さくなる。

【００５５】図５は、本発明の別の実施例のヘテロ接合
電界効果型トランジスタの構造を示す図である。図５に
示すヘテロ接合電界効果型トランジスタの構造におい
て、４１は基板、４２はバッファー層、４３はＧａＮ
層、４４は薄いＡｌＮ層とＧａＮ層からなる多層膜、４
５はＡｌＧａＮ層、４６はドレイン電極、４７はゲート
電極、４８はソース電極である。

【００５６】図５に示すヘテロ接合電界効果型トランジ
スタの構造では、ドレイン電極４６とソース電極４８
は、ＧａＮ層４３に直接形成する。すなわち、ドレイン
電極４６とソース電極４８を形成する部分のバリアー
は、エッチングを用いて除去して形成する。これによ
り、ドレイン電極４６とソース電極４８ではバンドギャ
ップが小さいＧａＮ層４３に直接形成されている構造と
なるため、接触抵抗を小さくすることが可能となる。さ
らに、多層膜４４を含むバリアーを通さずに電流を流す
ため、ｏｎ抵抗を小さくすることができる。

【００５７】また、個々のトランジスタを素子分離する
ためには、メサ構造を形成し、その内部に電界効果型ト
ランジスタを形成する。エッチングによりメサ構造を形
成する場合、ＧａＮ半導体材料は化学的に安定であるた
め、エッチング作用の強い、塩素ガス等を用いたドライ
エッチング法が利用できる。これにより、ウエハ全体に
均一にエッチングを行うことが可能となる。また、マス
ク材料としては、エッチングガスに耐性を持つ酸化珪素
膜（ＳｉＯ_２膜）を用いれば良い。パターンニングに
は、フォトリソグラフィー等の技術を用いる。その後、
表面全体に、窒化珪素膜（Ｓｉ_３Ｎ_４膜）や酸化珪素膜
（ＳｉＯ_２膜）を成膜する。これは、パッシベーション
の効果もあり、素子の安定な動作のために必要となる。
その後、メサ構造部に電界効果型トランジスタを形成す
る。

【００５８】

【発明の効果】以上に説明したように、本発明によるヘ
テロ接合電界効果型トランジスタの構造によれば、限界
膜厚以下の薄いＡｌＮ層とＧａＮ層からなる多層膜をヘ
テロ接合に接するバリアーとして用いるので、次のよう
な効果を有する電界効果型トランジスタとなる。すなわ
ち、第１の効果として、バリアーの結晶品質の向上に伴
うゲートリーク電流の低減である。ヘテロ接合に形成さ
れるチャンネル電流を高品質な結晶からなるバリアーに
より閉じ込めるため、ゲートリーク電流を低減でき、そ
の結果として、高温環境で動作可能な電界効果型トラン
ジスタとなる。また、ＡｌＮ層とＧａＮ層の多層膜は、
ナノパイプなどのらせん転移がゲート電極部分まで到達
するのを防ぐため、プロセス中の素子の劣化を防ぎ、生
産性を向上させることができる。

【００５９】第２の効果としては、合金散乱の減少およ
び不均一なピエゾ効果に伴う散乱の減少であり、その結
果として、チャンネル移動度が向上する。よって重要な
トランジスタ性能である高速動作が可能となる。ＧａＮ
材料は、飽和ドリフト速度が大きいという特長があり、
チャンネル移動度の向上により、携帯電話の基地局や衛
星通信などで使用可能であり、高出力でかつ高速動作が
可能なヘテロ接合電界効果型トランジスタとなる。

【００６０】第３の効果としては、選択エッチング法を
用いたリセス構造の形成が可能になるため、その結果と
して、ウエハ全体で動作特性が均一な電界効果型トラン
ジスタを製作することが可能となる。特に、これは、ゲ
ート幅が広い場合、つまり、数ｍｍ〜数ｃｍの幅を持つ
トランジスタの作成に有効な方法である。

【図面の簡単な説明】

【図１】本発明の一実施例のヘテロ接合電界効果型トラ
ンジスタの構造を示す図、

【図２】ヘテロ接合電界効果型トランジスタの構造を説
明する図、

【図３】本発明の他の実施例のリセス構造を持つヘテロ
接合電界効果型トランジスタの構造を示す図、

【図４】本発明の別の実施例のソース電極部分とドレイ
ン電極部分にイオン注入領域を持つヘテロ接合電界効果
型トランジスタの構造を示す図、

【図５】本発明の別の実施例のヘテロ接合電界効果型ト
ランジスタの構造を示す図である。

【符号の説明】

１…基板、２…バッファー層、３…ＧａＮ層、４…ＡｌＧａＮ層、５…ドレイン電極、６…ゲート電極、７…ソース電極、１１…基板、１２…バッファー層、１３…ＧａＮ層、１４…ＡｌＮ／ＧａＮ多層膜、１５…ＡｌＧａＮ層、１６…ドレイン電極、１７…ゲート電極、１８…ソース電極、２１…基板、２２…バッファー層、２３…ＧａＮ層、２４…ＡｌＮ／ＧａＮ多層膜、２５…ＡｌＧａＮ層、２６…ドレイン電極、２７…ゲート電極、２８…ソース電極、３１…基板、３２…バッファー層、３３…ＧａＮ層、３４…ＡｌＮ／ＧａＮ多層膜、３５…ＡｌＧａＮ層、３６…ドレイン電極、３７…ゲート電極、３８…ソース電極、３９…イオン注入領域、４１…基板、４２…バッファー層、４３…ＧａＮ層、４４…ＡｌＮ／ＧａＮ多層膜、４５…ＡｌＧａＮ層、４６…ドレイン電極、４７…ゲート電極、４８…ソース電極、

───────────────────────────────────────────────────── フロントページの続き (72)発明者奥村元茨城県つくば市東１−１−１独立行政法人産業技術総合研究所つくばセンター内Ｆターム(参考） 5F102 GB01 GC01 GD01 GJ02 GJ10 GL04 GM08 GN04 GQ01 GR01 GR04 GR07 GS01 GT03 HC01 HC04 HC07 HC16

Claims

【特許請求の範囲】

【請求項１】窒化物半導体を用いた電界効果型トランジ
スタであって、窒化ガリウム層とバリアーのヘテロ接合近くに形成され
るチャンネルに接するバリアーの部分が厚さ２ｎｍ以下
の窒化アルミニウム層と厚さ２ｎｍ以下の窒化ガリウム
層の多層構造であることを特徴とする電界効果型トラン
ジスタ。
【請求項２】請求項１の電界効果型トランジスタであっ
て、ゲート電極部分についてはバリアーを１０ｎｍ以下の厚
さを残して上部が除去されていることを特徴とする電界
効果型トランジスタ。
【請求項３】請求項１の電界効果型トランジスタであっ
て、ソース電極部分およびドレイン電極部分のバリアーに、
シリコン(Ｓｉ)、スズ(Ｓｎ）、ゲルマニウム（Ｇｅ)、
カーボン(Ｃ)のいずれかの原子が、１０^１７ｃｍ^−３以
上の濃度で選択的にドーピングされていることを特徴と
する電界効果型トランジスタ。
【請求項４】請求項１の電界効果型トランジスタであっ
て、ドレイン電極とソース電極部分のバリアーが除去されて
おり、ドレイン電極とソース電極がバリアー直下の窒化ガリウ
ム層上部に直接形成されていることを特徴とする電界効
果型トランジスタ。
【請求項５】請求項１の電界効果型トランジスタであっ
て、バリアー内部の窒化アルミニウム層とその直上の窒化ガ
リウム層との界面に、シリコン（Ｓｉ）、スズ（Ｓ
ｎ）、ゲルマニウム（Ｇｅ)、カーボン(Ｃ)のいずれか
のｎ型のドーピングがデルタドープされていることを特
徴とする電界効果型トランジスタ。
【請求項６】請求項２に記載の電界効果型トランジスタ
の製造方法であって、りん酸を含む溶液を用いた選択エッチング法を用いて、
ゲート部分のバリアーをエッチングすることを特徴とす
る電界効果型トランジスタの製造方法。
【請求項７】請求項１の電界効果型トランジスタの製造
方法であって、多層構造であるバリアーを成長させる際には、窒化ガリウム層を成長した直後に一時成長を中断し、インジウムを照射してから窒化アルミニウムもしくは窒
化アルミニウムガリウム（ＡｌＧａＮ）を成長させるこ
とを特徴とする電界効果型トランジスタの製造方法。
【請求項８】請求項１の電界効果型トランジスターの製
造方法であって、窒素プラズマを窒素源とする分子線エピタキシー法を用
い、バリアーの窒化アルミニウムと窒化ガリウムの成長
温度が６００℃から７５０℃の間で成長させることを特
徴とする電界効果型トランジスタの製造方法。