CN108417628A - 一种GaN HEMT器件及制备方法 - Google Patents
一种GaN HEMT器件及制备方法 Download PDFInfo
- Publication number
- CN108417628A CN108417628A CN201810184785.0A CN201810184785A CN108417628A CN 108417628 A CN108417628 A CN 108417628A CN 201810184785 A CN201810184785 A CN 201810184785A CN 108417628 A CN108417628 A CN 108417628A
- Authority
- CN
- China
- Prior art keywords
- grid
- dielectric layer
- gate dielectric
- gate
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000011049 filling Methods 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 312
- 229920002120 photoresistant polymer Polymers 0.000 claims description 53
- 238000005530 etching Methods 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 36
- 238000005516 engineering process Methods 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 14
- 238000007738 vacuum evaporation Methods 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 10
- 238000009616 inductively coupled plasma Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 13
- 230000004888 barrier function Effects 0.000 abstract description 12
- 150000001875 compounds Chemical class 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 description 13
- 230000000873 masking effect Effects 0.000 description 10
- 238000009826 distribution Methods 0.000 description 8
- 230000008020 evaporation Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229920000554 ionomer Polymers 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及半导体器件技术领域，公开了一种GaN HEMT器件及制备方法，包括衬底，衬底上表面由下至上依次设有GaN外延层和栅介质层，还包括贯穿栅介质层与GaN外延层接触的栅极、源电极和漏电极；栅介质层包括不同性质的第一栅介质层和第二栅介质层；第一栅介质层上开设有第一栅槽，第二栅介质层上开设有第二栅槽；第一栅槽侧壁倾角小于第二栅槽侧壁倾角；栅极包括填充满第一栅槽和第二栅槽的栅金属，以及设置于第二介质层上表面的栅帽；源电极和漏电极位于栅极两侧。本发明采用双层复合栅介质结构，第一栅槽侧壁倾角平缓，第二栅槽侧壁倾角相对陡直，既能够减少栅金属阻挡层形成的孔洞；又能够减小寄生电容，实现GaN HEMT器件的可靠性和频率特性同时提高。
Description
技术领域
本发明涉及半导体器件技术领域，特别是涉及一种GaN HEMT器件及制备方法。
背景技术
目前，由于GaN HEMT(High Electron Mobility Transistor高电子迁移率晶体管)器件具备优异的功率及频率特性，高击穿和低噪声特性，广泛应用于移动通信、雷达等领域。GaN栅通常采用蒸发剥离的方法形成，栅槽介质形貌直接影响了蒸发后栅金属形貌。栅槽侧壁形貌与器件的性能有直接关系。为了降低寄生电容，要求栅槽形貌尽量陡直，但由于蒸发具有自掩蔽效应，容易在栅槽内的栅根拐角处出现蒸发金属空洞，造成阻挡层金属不完整，易形成栅金属的表层金属直接与半导体材料产生反应，形成栅金属下沉，严重影响器件可靠性；为了提高器件可靠性，防止栅金属下沉，要求栅槽形貌尽量平缓，但栅槽形貌平缓，又会导致栅金属寄生电容增大，影响器件频率特性。所以，GaN HEMT器件的可靠性和频率特性难以同时提高。
发明内容
本发明实施例的目的在于提供一种GaN HEMT器件及制备方法，旨在解决GaN HEMT器件的可靠性和频率特性难以同时提高的问题，其利用双层复合栅介质结构，并通过在栅介质层分别制备栅槽侧壁倾角不同的两个栅槽，实现GaN HEMT器件的可靠性和频率特性难以同时提高。
为解决上述技术问题，本发明实施例的第一方面提供了一种GaN HEMT器件，包括衬底，所述衬底的上表面由下至上依次设有GaN外延层和栅介质层，还包括栅极、源电极和漏电极；
所述栅极、源电极和漏电极贯穿所述栅介质层与所述GaN外延层接触；
所述栅介质层包括不同性质的第一栅介质层和第二栅介质层；
所述第一栅介质层上开设有贯穿所述第一栅介质层的第一栅槽，第二栅介质层上开设有贯穿所述第二栅介质层的第二栅槽；
所述第一栅槽侧壁倾角小于所述第二栅槽侧壁倾角；
所述栅极包括填充满所述第一栅槽和第二栅槽的栅金属，以及设置于所述第二介质层上表面且覆盖所述第二栅槽的栅帽；
所述源电极和漏电极位于所述栅极两侧。
进一步地，所述第一栅介质层厚度为50nm-100nm；所述第二栅介质层厚度为100nm-200nm。
进一步地，所述第一栅槽侧壁倾角为40°-60°。
进一步地，所述第二栅槽侧壁倾角为60°-80°。
进一步地，还包括用于保护所述栅极、源电极、漏电极和第二栅介质层的保护层。
本发明实施例第二方面提供了一种GaN HEMT器件的制备方法，包括：
选用半导体材料作为衬底，在所述衬底上表面形成GaN外延层；
在所述GaN外延层上表面形成第一栅介质层，在所述第一栅介质层上表面形成第二栅介质层；
在所述第二栅介质层上表面有源区以外区域采用离子注入工艺进行隔离；其中，所述有源区包括源电极区、漏电极区和栅极区；
在所述第二栅介质层上有源区以外的区域形成贯穿所述第二栅介质层的第二栅槽，在所述第一栅介质层上形成贯穿所述第一栅介质层的第一栅槽；其中，所述第一栅槽与第二栅槽位置对应；
通过真空蒸发工艺在所述第一栅槽和第二栅槽区域形成栅极；其中，所述栅极包括填充满所述第一栅槽和第二栅槽的栅金属，和在所述第二栅介质层上表面覆盖所述第二栅槽的栅帽；
在所述栅极两侧的源电极区和漏电极区形成源电极和漏电极。
进一步地，在所述GaN外延层上表面形成第一栅介质层，在所述第一栅介质层上表面形成第二栅介质层，包括：
在所述GaN外延层上表面通过高密度等离子体化学气相沉积工艺制备厚度为50nm-100nm的SiN第一栅介质层；
在所述第一栅介质层上表面通过等离子体增强化学气相沉积工艺制备厚度为100nm-200nm的SiN第二栅介质层。
进一步地，依次在所述第二栅介质层上形成贯穿所述第二栅介质层的第二栅槽，在所述第一栅介质层上形成贯穿所述第一栅介质层的第一栅槽，包括：
通过光刻工艺在所述第二栅介质层上表面覆盖第一光刻胶层，并通过曝光、显影在所述第一光刻胶层得到栅槽区域；
通过电感耦合等离子体依次刻蚀所述第二栅介质层和第一栅介质层；其中，第二栅介质层与光刻胶刻蚀选择比为2:1-3:1，第一栅介质层与光刻胶刻蚀选择比为1:1-1.5:1；
去除所述第一光刻胶层。
进一步地，在所述栅极两侧的源电极区和漏电极区形成源电极和漏电极，包括：
通过光刻工艺在所述第二栅介质层上表面覆盖第二光刻胶层，并通过刻蚀工艺在所述栅极两侧的源电极区和漏电极区形成源电极窗口和漏电极窗口；
通过真空蒸发工艺在所述源电极窗口和漏电极窗口形成源电极和漏电极；
剥离源漏电极以外的金属，去除所述第二光刻胶层。
进一步地，还包括：
在器件上表面通过淀积工艺形成用于保护所述栅极、源电极、漏电极和第二栅介质层的保护层。
采用上述技术方案所产生的有益效果在于：(1)本发明实施例的一种GaN HEMT器件，采用双层复合栅介质结构，并通过调节刻蚀工艺对两种介质与掩膜的刻蚀选择比使第一栅槽侧壁倾角平缓，第二栅槽侧壁倾角相对陡直，既能够减少由于蒸发自掩蔽效应导致的栅金属阻挡层形成的孔洞，提高器件可靠性；又能够使栅下电场分布平滑，寄生电容减小，提高器件频率特性，从而实现GaN HEMT器件的可靠性和频率特性同时提高；(2)本发明实施例的制备方法操作简单，采用常规的工艺即可实现，适于规模化推广和生产。
附图说明
图1是本发明实施例二提供的GaN HEMT器件的剖面结构示意图；
图2是本发明实施例三提供的GaN HEMT器件的剖面结构示意图；
图3是本发明实施例五提供的GaN HEMT器件制备方法的流程图；
图4是本发明实施例六提供的GaN HEMT器件制备方法的流程图；
图中：100、衬底，200、GaN外延层，300、第一栅介质层，301、第一栅槽，302、第一栅槽侧壁倾角，400、第二栅介质层，401、第二栅槽，402、第二栅槽侧壁倾角，500、栅极，600、源电极，700、漏电极，800、保护层。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
实施例一
本实施例中的GaN HEMT器件，包括衬底，所述衬底的上表面由下至上依次设有GaN外延层和栅介质层，还包括栅极、源电极和漏电极；所述栅极、源电极和漏电极贯穿所述栅介质层与所述GaN外延层接触；所述栅介质层包括不同性质的第一栅介质层和第二栅介质层；所述第一栅介质层上开设有贯穿所述第一栅介质层的第一栅槽，第二栅介质层上开设有贯穿所述第二栅介质层的第二栅槽；所述第一栅槽侧壁倾角小于所述第二栅槽侧壁倾角；所述栅极包括填充满所述第一栅槽和第二栅槽的栅金属，以及设置于所述第二介质层上表面且覆盖所述第二栅槽的栅帽；所述源电极和漏电极位于所述栅极两侧。
本发明实施例，采用双层复合栅介质结构，并通过调节刻蚀工艺对两种介质与掩膜的选择比使第一栅槽侧壁倾角平缓，第二栅槽侧壁倾角相对陡直，既能够减少由于蒸发自掩蔽效应导致的栅金属阻挡层形成的孔洞，提高器件可靠性；又能够使栅极下方电场分布平滑，寄生电容减小，提高器件频率特性，从而实现GaN HEMT器件的可靠性和频率特性同时提高。
进一步地，所述第一栅介质层厚度为50nm-100nm；所述第二栅介质层厚度为100nm-200nm。
进一步地，所述第一栅槽侧壁倾角为40°-60°。
进一步地，所述第二栅槽侧壁倾角为60°-80°。
进一步地，还包括用于保护所述栅极、源电极、漏电极和第二栅介质层的保护层。
实施例二
请参阅图1，本发明实施例提供的GaN HEMT器件，包括SiC衬底100，在SiC衬底100的上表面依次设有GaN外延层200，厚度为50nm的高致密度SiN第一栅介质层300，厚度为100nm的低致密度SiN第二栅介质层400。第一栅介质层300上开设有贯穿第一栅介质层300的第一栅槽301，第二栅介质层400上开设有贯穿第二栅介质层400的第二栅槽401，第一栅槽301与第二栅槽401连通。栅极500包括填充满第一栅槽301和第二栅槽401的栅金属和设置于第二介质层400上表面且覆盖第二栅槽401的栅帽。栅极500为长度0.1μm，栅金属为Au金属，栅极500贯穿栅介质层与GaN外延层200形成肖特基接触，用于控制HEMT器件沟道电流。位于栅极500两侧的源电极600和漏电极700贯穿栅介质层与GaN外延层200形成欧姆接触。
优选地，第一栅槽侧壁倾角302为40°，第一栅槽侧壁倾角302是指第一栅槽301的侧壁与GaN外延层200的夹角。第一栅槽侧壁倾角302较小，能够减少由于蒸发自掩蔽效应导致的栅金属Au阻挡层形成的孔洞，导致栅金属Au下沉至GaN外延层200界面，并且能够使栅极500下方的电场平滑分布，提高HEMT器件可靠性。
优选地，第二栅槽侧壁倾角402为60°，第二栅槽侧壁倾角402是指第二栅槽401的侧壁与第一栅介质层300的夹角。第二栅槽侧壁倾角402相对于第一栅槽侧壁倾角302变大，能够降低栅寄生电容，提高HEMT器件频率特性。
优选地，GaN HEMT器件还包括用于保护栅极500、源电极600、漏电极700和第二栅介质层400的SiN保护层800。
本实施例中，通过采用双层复合栅介质结构，并且第一栅槽侧壁倾角302小于第二栅槽侧壁倾角402，第一栅槽侧壁倾角302相对平缓，而第二栅槽侧壁倾角402相对陡直，既能够减少由于蒸发自掩蔽效应导致的栅金属阻挡层形成的孔洞，提高器件可靠性；又能够使栅极500下方电场分布平滑，寄生电容减小，提高器件频率特性，从而实现GaN HEMT器件的可靠性和频率特性同时提高。
实施例三
请参阅图2，本发明实施例提供的GaN HEMT器件，包括Si衬底100，在Si衬底100的上表面依次设有GaN外延层200，厚度为100nm的高致密度SiO2第一栅介质层300，厚度为200nm的低致密度SiO2第二栅介质层400。第一栅介质层300上开设有贯穿第一栅介质层300的第一栅槽301，第二栅介质层400上开设有贯穿第二栅介质层400的第二栅槽401，第一栅槽301与第二栅槽401连通。栅极500包括填充满第一栅槽301和第二栅槽401的栅金属和设置于第二介质层400上表面且覆盖第二栅槽401的栅帽。栅极500为长度0.5μm，栅金属为TiPtAu金属化合物，栅极500贯穿栅介质层与GaN外延层200形成肖特基接触，用于控制HEMT器件沟道电流。位于栅极500两侧的源电极600和漏电极700，与GaN外延层200形成欧姆接触。
优选地，第一栅槽侧壁倾角302为60°，第一栅槽侧壁倾角302是指第一栅槽301的侧壁与GaN外延层200的夹角。第一栅槽侧壁倾角302较小，能够减少由于蒸发自掩蔽效应导致的栅金属TiPtAu阻挡层形成的孔洞，导致栅金属TiPtAu下沉至GaN外延层200界面，并且能够使栅极500下方的电场平滑分布，提高HEMT器件可靠性。
优选地，第二栅槽侧壁倾角402为80°，第二栅槽侧壁倾角402是指第二栅槽401的侧壁与第一栅介质层300的夹角。第二栅槽侧壁倾角402相对于第一栅槽侧壁倾角302变大，能够降低栅寄生电容，提高HEMT器件频率特性。
优选地，GaN HEMT器件还包括用于保护栅极500、源电极600、漏电极700和第二栅介质层400的SiN保护层800。
本实施例中，通过采用双层复合栅介质结构，并且第一栅槽侧壁倾角302小于第二栅槽侧壁倾角402，第一栅槽侧壁倾角302相对平缓，而第二栅槽侧壁倾角402相对陡直，既能够减少由于蒸发自掩蔽效应导致的栅金属阻挡层形成的孔洞，提高器件可靠性；又能够使栅极500下方电场分布平滑，寄生电容减小，提高器件频率特性，从而实现GaN HEMT器件的可靠性和频率特性同时提高。
实施例四
本发明实施例公开一种GaN HEMT器件制备方法，详述如下：
选用半导体材料作为衬底，在所述衬底上表面形成GaN外延层；
在所述GaN外延层上表面形成第一栅介质层，在所述第一栅介质层上表面形成第二栅介质层；
在所述第二栅介质层上表面有源区以外区域采用离子注入工艺进行隔离；其中，所述有源区包括源电极区、漏电极区和栅极区；
在所述第二栅介质层上有源区以外的区域形成贯穿所述第二栅介质层的第二栅槽，在所述第一栅介质层上形成贯穿所述第一栅介质层的第一栅槽；其中，所述第一栅槽与第二栅槽位置对应；
通过真空蒸发工艺在所述第一栅槽和第二栅槽区域形成栅极；其中，所述栅极包括填充满所述第一栅槽和第二栅槽的栅金属，和在所述第二栅介质层上表面覆盖所述第二栅槽的栅帽；
在所述栅极两侧的源电极区和漏电极区形成源电极和漏电极。
本发明实施例的制备方法操作简单，采用常规的工艺即可实现，适于规模化推广和生产。采用双层复合栅介质结构，通过调节刻蚀工艺对两种介质与掩膜的刻蚀选择比使第一栅槽侧壁倾角平缓，第二栅槽侧壁倾角相对陡直，既能够减少由于蒸发自掩蔽效应导致的栅金属阻挡层形成的孔洞，提高器件可靠性；又能够使栅极下方电场分布平滑，寄生电容减小，提高器件频率特性，从而实现GaN HEMT器件的可靠性和频率特性同时提高。
进一步地，在所述GaN外延层上表面形成第一栅介质层，在所述第一栅介质层上表面形成第二栅介质层，包括：
在所述GaN外延层上表面通过高密度等离子体化学气相沉积工艺制备厚度为50nm-100nm的SiN第一栅介质层；
在所述第一栅介质层上表面通过等离子体增强化学气相沉积工艺制备厚度为100nm-200nm的SiN第二栅介质层。
进一步地，依次在所述第二栅介质层上形成贯穿所述第二栅介质层的第二栅槽，在所述第一栅介质层上形成贯穿所述第一栅介质层的第一栅槽，包括：
通过光刻工艺在所述第二栅介质层上表面覆盖第一光刻胶层，并通过曝光、显影在所述第一光刻胶层得到栅槽区域；
通过电感耦合等离子体依次刻蚀所述第二栅介质层和第一栅介质层；其中，第二栅介质层与光刻胶刻蚀选择比为2:1-3:1，第一栅介质层与光刻胶刻蚀选择比为1:1-1.5:1；
去除所述第一光刻胶层。
进一步地，在所述栅极两侧的源电极区和漏电极区形成源电极和漏电极，包括：
通过光刻工艺在所述第二栅介质层上表面覆盖第二光刻胶层，并通过刻蚀工艺在所述栅极两侧的源电极区和漏电极区形成源电极窗口和漏电极窗口；
通过真空蒸发工艺在所述源电极窗口和漏电极窗口形成源电极和漏电极；
剥离源漏电极以外的金属，去除所述第二光刻胶层。
进一步地，还包括：
在器件上表面通过淀积工艺形成用于保护所述栅极、源电极、漏电极和第二栅介质层的保护层。
实施例五
请参阅图3，对应于实施例二中的GaN HEMT器件，本实施例公开一种GaN HEMT器件制备方法，详述如下：
步骤S401，选取半导体材料作为衬底，在所述衬底上表面生长GaN外延层。
优选地，衬底选择SiC材料。
步骤S402，在所述GaN外延层上表面形成第一栅介质层，在所述第一栅介质层上表面形成第二栅介质层。
优选地，步骤S402的具体实现方法为：在所述GaN外延层上表面通过高密度等离子体化学气相沉积(High Density Plasma Chemical Vapor Deposition，HDPCVD)工艺制备厚度为50nm的SiN第一栅介质层；
在所述第一栅介质层上表面通过等离子体增强化学气相沉积(Plasma EnhancedChemical Vapor Deposition,PECVD)工艺制备厚度为100nm的SiN第二栅介质层。
具体地，通过HDPCVD工艺制备的SiN第一栅介质层为高致密度的SiN栅介质层，而通过PECVD工艺制备的SiN第二栅介质层为低致密度的SiN栅介质层，因此，通过不同的工艺获得两种不同性质材料的栅介质层。
步骤S403，在所述第二栅介质层上表面有源区以外区域采用离子注入工艺进行隔离；其中，所述有源区包括源电极区、漏电极区和栅极区。
具体地，在第二栅介质层上表面划分源电极区、漏电极区和栅极区作为有源区，并对有源区以外的区域采用离子注入工艺进行掺杂隔离。
步骤S404，在所述第二栅介质层上有源区以外的区域形成贯穿所述第二栅介质层的第二栅槽，在所述第一栅介质层上形成贯穿所述第一栅介质层的第一栅槽；其中，所述第一栅槽与第二栅槽位置对应。
优选地，步骤S404的具体实现方法为：通过光刻工艺在所述第二栅介质层上表面覆盖第一光刻胶层，并通过曝光、显影在所述第一光刻胶层得到栅槽区域；通过电感耦合等离子体工艺依次刻蚀所述第二栅介质层和第一栅介质层，得到贯穿第二栅介质层的第二栅槽和贯穿第一栅介质层的第一栅槽；其中，第二栅介质层与光刻胶刻蚀选择比为2:1-3:1，第一栅介质层与光刻胶刻蚀选择比为1:1-1.5:1；去除所述第一光刻胶层。
具体地，首先，在第二栅介质层上表面覆盖第一光刻胶层；然后，对第一光刻胶层进行曝光、显影，在第一光刻胶层得到需要进行刻蚀的栅槽区域，第二栅介质层与栅槽区域对应的区域在有源区以外；其次，通过电感耦合等离子体(Inductive Coupled Plasma，ICP)刻蚀工艺，采用氟基气体CF4以刻蚀选择比为1:1对第二栅介质层进行刻蚀得到第二栅槽、以刻蚀选择比为2:1对第一栅介质层进行刻蚀得到第一栅槽，第一栅槽和第二栅槽的长度为0.1μm；最后，去除第一光刻胶层。
步骤S405，通过真空蒸发工艺在所述第一栅槽和第二栅槽区域形成栅极；其中，所述栅极包括填充满所述第一栅槽和第二栅槽的栅金属，和在所述第二栅介质层上表面覆盖所述第二栅槽的栅帽。
具体地，首先，通过真空蒸发工艺将栅金属Au填充满第一栅槽和第二栅槽；然后剥离栅金属以外区域形成金属栅。
步骤S406，在所述栅极两侧的源电极区和漏电极区形成源电极和漏电极。
优选地，步骤S406的具体实现方法为：通过光刻工艺在所述第二栅介质层上表面覆盖第二光刻胶层，并通过刻蚀工艺在所述栅极两侧的源电极区和漏电极区形成源电极窗口和漏电极窗口；通过真空蒸发工艺在所述源电极窗口和漏电极窗口形成源电极和漏电极；剥离源漏电极以外的金属，去除所述第二光刻胶层。
具体地，首先，在第二栅介质层上表面覆盖第二光刻胶层；然后，对第二光刻胶层进行曝光、显影，在第二光刻胶层得到需要进行刻蚀的源电极窗口区域和漏电极窗口区域；其次，通过刻蚀工艺在源电极窗口区域和漏电极窗口区域对第一栅介质层和第二栅介质层进行刻蚀，得到源电极窗口和漏电极窗口；再次，通过真空蒸发工艺填充满源电极窗口和漏电极窗口，形成源电极和漏电极；最后，剥离源漏电极以外的金属，去除第二光刻胶层。
优选地，还包括：在器件上表面通过淀积工艺形成用于保护所述栅极、源电极、漏电极和第二栅介质层的SiN保护层。
本实施例的制备方法，分别采用HDPCVD和PECVD工艺制备不同性质的第一栅介质层和第二栅介质层，分别通过栅介质与光刻胶掩膜刻蚀选择比1:1和2:1对第一栅介质层和第二栅介质层进行刻蚀，制备出第一栅槽侧壁倾角为40°，第二栅槽侧壁倾角60°的栅槽结构，第一栅槽侧壁倾角相对平缓，而第二栅槽侧壁倾角相对陡直，既能够减少由于蒸发自掩蔽效应导致的栅金属阻挡层形成的孔洞，提高器件可靠性；又能够使栅极下方电场分布平滑，寄生电容减小，提高器件频率特性，从而实现GaN HEMT器件的可靠性和频率特性同时提高。
实施例六
请参阅图4，对应于实施例三中的GaN HEMT器件，本实施例公开一种GaN HEMT器件制备方法，详述如下：
步骤S501，选取半导体材料作为衬底，在所述衬底上表面生长GaN外延层。
优选地，衬底选择Si材料。
步骤S502，在所述GaN外延层上表面形成第一栅介质层，在所述第一栅介质层上表面形成第二栅介质层。
优选地，步骤S502的具体实现方法为：在所述GaN外延层上表面通过高密度等离子体化学气相沉积(High Density Plasma Chemical Vapor Deposition，HDPCVD)工艺制备厚度为100nm的SiN第一栅介质层；
在所述第一栅介质层上表面通过等离子体增强化学气相沉积(Plasma EnhancedChemical Vapor Deposition,PECVD)工艺制备厚度为200nm的SiN第二栅介质层。
具体地，通过HDPCVD工艺制备的SiN第一栅介质层为高致密度的SiN栅介质层，而通过PECVD工艺制备的SiN第二栅介质层为低致密度的SiN栅介质层，因此，通过不同的工艺获得两种不同性质材料的栅介质层。
步骤S503，在所述第二栅介质层上表面有源区以外区域采用离子注入工艺进行隔离；其中，所述有源区包括源电极区、漏电极区和栅极区。
具体地，在第二栅介质层上表面划分源电极区、漏电极区和栅极区作为有源区，并对有源区以外的区域采用离子注入工艺进行掺杂隔离。
步骤S504，在所述第二栅介质层上有源区以外的区域形成贯穿所述第二栅介质层的第二栅槽，在所述第一栅介质层上形成贯穿所述第一栅介质层的第一栅槽；其中，所述第一栅槽与第二栅槽位置对应。
优选地，步骤S504的具体实现方法为：通过光刻工艺在所述第二栅介质层上表面覆盖第一光刻胶层，并通过曝光、显影在所述第一光刻胶层得到栅槽区域；通过电感耦合等离子体工艺依次刻蚀所述第二栅介质层和第一栅介质层，得到贯穿第二栅介质层的第二栅槽和贯穿第一栅介质层的第一栅槽；其中，第二栅介质层与光刻胶刻蚀选择比为2:1-3:1，第一栅介质层与光刻胶刻蚀选择比为1:1-1.5:1；去除所述第一光刻胶层。
具体地，首先，在第二栅介质层上表面覆盖第一光刻胶层；然后，对第一光刻胶层进行曝光、显影，在第一光刻胶层得到需要进行刻蚀的栅槽区域，第二栅介质层与栅槽区域对应的区域在有源区以外；其次，通过电感耦合等离子体(Inductive Coupled Plasma，ICP)刻蚀工艺，采用氟基气体CF4以刻蚀选择比为1.5:1对第二栅介质层进行刻蚀得到第二栅槽、以刻蚀选择比为3:1对第一栅介质层进行刻蚀得到第一栅槽，第一栅槽和第二栅槽的长度为0.5μm；最后，去除第一光刻胶层。
步骤S505，通过真空蒸发工艺在所述第一栅槽和第二栅槽区域形成栅极；其中，所述栅极包括填充满所述第一栅槽和第二栅槽的栅金属，和在所述第二栅介质层上表面覆盖所述第二栅槽栅帽。
具体地，首先，通过真空蒸发工艺将栅金属TiPtAu填充满第一栅槽和第二栅槽；然后剥离栅金属以外区域形成金属栅。
步骤S506，在所述栅极两侧的源电极区和漏电极区形成源电极和漏电极。
优选地，步骤S506的具体实现方法为：通过光刻工艺在所述第二栅介质层上表面覆盖第二光刻胶层，并通过刻蚀工艺在所述栅极两侧的源电极区和漏电极区形成源电极窗口和漏电极窗口；通过真空蒸发工艺在所述源电极窗口和漏电极窗口形成源电极和漏电极；剥离源漏电极以外的金属，去除所述第二光刻胶层。
具体地，首先，在第二栅介质层上表面覆盖第二光刻胶层；然后，对第二光刻胶层进行曝光、显影，在第二光刻胶层得到需要进行刻蚀的源电极窗口区域和漏电极窗口区域；其次，通过刻蚀工艺在源电极窗口区域和漏电极窗口区域对第一栅介质层和第二栅介质层进行刻蚀，得到源电极窗口和漏电极窗口；再次，通过真空蒸发工艺填充满源电极窗口和漏电极窗口，形成源电极和漏电极；最后，剥离源漏电极以外的金属，去除第二光刻胶层。
优选地，还包括：在器件上表面通过淀积工艺形成用于保护所述栅极、源电极、漏电极和第二栅介质层的SiN保护层。
本实施例的制备方法，分别采用HDPCVD和PECVD工艺制备不同性质的第一栅介质层和第二栅介质层，分别通过栅介质与光刻胶掩膜刻蚀选择比1.5:1和3:1对第一栅介质层和第二栅介质层进行刻蚀，制备出第一栅槽侧壁倾角为60°，第二栅槽侧壁倾角为80°的栅槽结构，第一栅槽侧壁倾角相对平缓，而第二栅槽侧壁倾角相对陡直，既能够减少由于蒸发自掩蔽效应导致的栅金属阻挡层形成的孔洞，提高器件可靠性；又能够使栅极下方电场分布平滑，寄生电容减小，提高器件频率特性，从而实现GaN HEMT器件的可靠性和频率特性同时提高。
综上所述，本发明实施例的GaN HEMT器件，采用双层复合栅介质结构，并通过调节刻蚀工艺对两种介质与掩膜的刻蚀选择比使第一栅槽侧壁倾角平缓，第二栅槽侧壁倾角相对陡直，既能够减少由于蒸发自掩蔽效应导致的栅金属阻挡层形成的孔洞，提高器件可靠性；又能够使栅极下方电场分布平滑，寄生电容减小，提高器件频率特性，从而实现GaNHEMT器件的可靠性和频率特性同时提高；本发明实施例的GaN HEMT器件制备方法操作简单，采用常规的工艺即可实现，适于规模化推广和生产。
前述是对示例实施例的举例说明，并且不应被解释为对示例实施例的限制。虽然已经描述了一些示例实施例，但是本领域的技术人员将容易理解的是，在实质上不脱离本公开的新颖性教导和优点的情况下，示例实施例中的许多修改是可以的。因此，所有这些修改都意图被包括在如权利要求所限定的本公开的范围之内。因此，将理解的是，前述是对各种示例实施例的举例说明，而不应被解释为受限于所公开的特定的示例实施例，并且对所公开的示例实施例及其他示例实施例的修改意图包括在权利要求的范围之内。
Claims (10)
1.一种GaN HEMT器件，其特征在于，包括衬底，所述衬底的上表面由下至上依次设有GaN外延层和栅介质层，还包括栅极、源电极和漏电极；
所述栅极、源电极和漏电极贯穿所述栅介质层与所述GaN外延层接触；
所述栅介质层包括不同性质的第一栅介质层和第二栅介质层；
所述第一栅介质层上开设有贯穿所述第一栅介质层的第一栅槽，第二栅介质层上开设有贯穿所述第二栅介质层的第二栅槽；
所述第一栅槽侧壁倾角小于所述第二栅槽侧壁倾角；
所述栅极包括填充满所述第一栅槽和第二栅槽的栅金属，以及设置于所述第二介质层上表面且覆盖所述第二栅槽的栅帽；
所述源电极和漏电极位于所述栅极两侧。
2.根据权利要求1所述的GaN HEMT器件，其特征在于，所述第一栅介质层厚度为50nm-100nm；所述第二栅介质层厚度为100nm-200nm。
3.根据权利要求1所述的GaN HEMT器件，其特征在于，所述第一栅槽侧壁倾角为40°-60°。
4.根据权利要求1所述的GaN HEMT器件，其特征在于，所述第二栅槽侧壁倾角为60°-80°。
5.根据权利要求1至4任一项所述的GaN HEMT器件，其特征在于，还包括用于保护所述栅极、源电极、漏电极和第二栅介质层的保护层。
6.一种GaN HEMT器件的制备方法，其特征在于，包括步骤：
选用半导体材料作为衬底，在所述衬底上表面形成GaN外延层；
在所述GaN外延层上表面形成第一栅介质层，在所述第一栅介质层上表面形成第二栅介质层；
在所述第二栅介质层上表面有源区以外区域采用离子注入工艺进行隔离；其中，所述有源区包括源电极区、漏电极区和栅极区；
在所述第二栅介质层上有源区以外的区域形成贯穿所述第二栅介质层的第二栅槽，在所述第一栅介质层上形成贯穿所述第一栅介质层的第一栅槽；其中，所述第一栅槽与第二栅槽位置对应；
通过真空蒸发工艺在所述第一栅槽和第二栅槽区域形成栅极；其中，所述栅极包括填充满所述第一栅槽和第二栅槽的栅金属，和在所述第二栅介质层上表面覆盖所述第二栅槽的栅帽；
在所述栅极两侧的源电极区和漏电极区形成源电极和漏电极。
7.根据权利要求6所述的GaN HEMT器件制备方法，其特征在于，在所述GaN外延层上表面形成第一栅介质层，在所述第一栅介质层上表面形成第二栅介质层，包括：
在所述GaN外延层上表面通过高密度等离子体化学气相沉积工艺制备厚度为50nm-100nm的SiN第一栅介质层；
在所述第一栅介质层上表面通过等离子体增强化学气相沉积工艺制备厚度为100nm-200nm的SiN第二栅介质层。
8.根据权利要求6所述的GaN HEMT器件制备方法，其特征在于，依次在所述第二栅介质层上形成贯穿所述第二栅介质层的第二栅槽，在所述第一栅介质层上形成贯穿所述第一栅介质层的第一栅槽，包括：
通过光刻工艺在所述第二栅介质层上表面覆盖第一光刻胶层，并通过曝光、显影在所述第一光刻胶层得到栅槽区域；
通过电感耦合等离子体工艺依次刻蚀所述第二栅介质层和第一栅介质层，得到贯穿第二栅介质层的第二栅槽和贯穿第一栅介质层的第一栅槽；其中，第二栅介质层与光刻胶刻蚀选择比为2:1-3:1，第一栅介质层与光刻胶刻蚀选择比为1:1-1.5:1；
去除所述第一光刻胶层。
9.根据权利要求6所述的GaN HEMT器件制备方法，其特征在于，在所述栅极两侧的源电极区和漏电极区形成源电极和漏电极，包括：
通过光刻工艺在所述第二栅介质层上表面覆盖第二光刻胶层，并通过刻蚀工艺在所述栅极两侧的源电极区和漏电极区形成源电极窗口和漏电极窗口；
通过真空蒸发工艺在所述源电极窗口和漏电极窗口形成源电极和漏电极；
剥离源漏电极以外的金属，去除所述第二光刻胶层。
10.根据权利要求6-9任一项所述的GaN HEMT器件制备方法，其特征在于，还包括步骤：
在器件上表面通过淀积工艺形成用于保护所述栅极、源电极、漏电极和第二栅介质层的保护层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810184785.0A CN108417628A (zh) | 2018-03-06 | 2018-03-06 | 一种GaN HEMT器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810184785.0A CN108417628A (zh) | 2018-03-06 | 2018-03-06 | 一种GaN HEMT器件及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108417628A true CN108417628A (zh) | 2018-08-17 |
Family
ID=63130068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810184785.0A Pending CN108417628A (zh) | 2018-03-06 | 2018-03-06 | 一种GaN HEMT器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108417628A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111312816A (zh) * | 2020-03-03 | 2020-06-19 | 厦门市三安集成电路有限公司 | 半导体器件及其制作方法 |
| CN111355460A (zh) * | 2018-12-20 | 2020-06-30 | 中国电子科技集团公司第十三研究所 | 谐振器制作方法 |
| WO2020192690A1 (en) * | 2019-03-28 | 2020-10-01 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device and fabrication method thereof |
| WO2023279564A1 (zh) * | 2021-07-08 | 2023-01-12 | 长鑫存储技术有限公司 | 半导体结构及其制造方法、半导体存储器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102891171A (zh) * | 2011-07-21 | 2013-01-23 | 联华电子股份有限公司 | 氮化物半导体装置及其制造方法 |
| CN103489897A (zh) * | 2013-08-21 | 2014-01-01 | 中国电子科技集团公司第十三研究所 | 基于iii族氮化物材料的准线性掺杂的器件结构 |
| CN105164811A (zh) * | 2013-02-15 | 2015-12-16 | 创世舫电子有限公司 | 半导体器件的电极及其形成方法 |
| US20170018617A1 (en) * | 2015-07-17 | 2017-01-19 | Cambridge Electronics, Inc. | Field-plate structures for semiconductor devices |
-
2018
- 2018-03-06 CN CN201810184785.0A patent/CN108417628A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102891171A (zh) * | 2011-07-21 | 2013-01-23 | 联华电子股份有限公司 | 氮化物半导体装置及其制造方法 |
| CN105164811A (zh) * | 2013-02-15 | 2015-12-16 | 创世舫电子有限公司 | 半导体器件的电极及其形成方法 |
| CN103489897A (zh) * | 2013-08-21 | 2014-01-01 | 中国电子科技集团公司第十三研究所 | 基于iii族氮化物材料的准线性掺杂的器件结构 |
| US20170018617A1 (en) * | 2015-07-17 | 2017-01-19 | Cambridge Electronics, Inc. | Field-plate structures for semiconductor devices |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111355460A (zh) * | 2018-12-20 | 2020-06-30 | 中国电子科技集团公司第十三研究所 | 谐振器制作方法 |
| US11984864B2 (en) | 2018-12-20 | 2024-05-14 | The 13Th Research Institute Of China Electronics Technology Group Corporation | Method for manufacturing resonator |
| WO2020192690A1 (en) * | 2019-03-28 | 2020-10-01 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device and fabrication method thereof |
| US11721729B2 (en) | 2019-03-28 | 2023-08-08 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device and fabrication method thereof |
| CN111312816A (zh) * | 2020-03-03 | 2020-06-19 | 厦门市三安集成电路有限公司 | 半导体器件及其制作方法 |
| CN111312816B (zh) * | 2020-03-03 | 2023-02-28 | 厦门市三安集成电路有限公司 | 半导体器件及其制作方法 |
| WO2023279564A1 (zh) * | 2021-07-08 | 2023-01-12 | 长鑫存储技术有限公司 | 半导体结构及其制造方法、半导体存储器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108417628A (zh) | 一种GaN HEMT器件及制备方法 | |
| CN106981507B (zh) | 半导体器件及其制造方法 | |
| CN108389904B (zh) | 一种GaN HEMT器件及制备方法 | |
| CN103441144A (zh) | Hemt器件及其制造方法 | |
| CN105789032A (zh) | 一种石墨烯场效应晶体管及其制造方法 | |
| CN113745337A (zh) | 一种屏蔽栅沟槽mosfet制造方法 | |
| CN106876449A (zh) | 一种沟槽金属－氧化物半导体及其制备方法 | |
| CN111180342B (zh) | 屏蔽栅场效应晶体管及其形成方法 | |
| TW200828590A (en) | Semiconductor device having recess channel structure and method for manufacturing the same | |
| CN113178480B (zh) | 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法 | |
| TWI786422B (zh) | 一種高電子遷移率電晶體(hemt)及其製造方法 | |
| CN112820648B (zh) | 一种氮化镓金属氧化物半导体晶体管及其制备方法 | |
| CN108091687A (zh) | 具有等离子体钝化层的GaNHEMT及制备方法 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| CN111180341B (zh) | 屏蔽栅场效应晶体管及其形成方法 | |
| CN111739800B (zh) | 一种SOI基凹栅增强型GaN功率开关器件的制备方法 | |
| CN211455690U (zh) | 沟槽型功率器件的沟槽栅结构 | |
| TWI732256B (zh) | 半導體結構及其製造方法 | |
| CN114284149A (zh) | 一种屏蔽栅沟槽场效应晶体管的制备方法 | |
| CN107591444A (zh) | 增强型晶体管及其制作方法 | |
| CN113517341A (zh) | 沟槽型功率器件的沟槽栅结构及其制造方法 | |
| CN105229794A (zh) | 在钝化层或蚀刻停止层中具有插入物的tft | |
| CN217641347U (zh) | 一种新型Si基GaN凹槽栅型垂直导电器件 | |
| CN113540229B (zh) | 半导体器件及其制作方法 | |
| TWI813489B (zh) | 電晶體結構及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |