CN104051513B - 半导体装置和制造半导体装置的方法 - Google Patents

半导体装置和制造半导体装置的方法 Download PDF

Info

Publication number
CN104051513B
CN104051513B CN201410020129.9A CN201410020129A CN104051513B CN 104051513 B CN104051513 B CN 104051513B CN 201410020129 A CN201410020129 A CN 201410020129A CN 104051513 B CN104051513 B CN 104051513B
Authority
CN
China
Prior art keywords
active area
concentration
distance
element isolation
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410020129.9A
Other languages
English (en)
Other versions
CN104051513A (zh
Inventor
薄岛章弘
神山雅充
宫崎靖守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuangshifang Electronic Japan Co Ltd
Original Assignee
Chuangshifang Electronic Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chuangshifang Electronic Japan Co Ltd filed Critical Chuangshifang Electronic Japan Co Ltd
Publication of CN104051513A publication Critical patent/CN104051513A/zh
Application granted granted Critical
Publication of CN104051513B publication Critical patent/CN104051513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

公开了半导体装置和制造半导体装置的方法。该半导体装置包括：衬底；氮化物半导体层，被形成在衬底上并包括有源区和元素隔离区，惰性原子被引入元素隔离区中；源电极，被形成在有源区中的氮化物半导体层上；栅电极，与源电极分开地被形成在有源区中的氮化物半导体层上；以及漏电极，与栅电极分开地被形成在有源区中的氮化物半导体层上，漏电极包括端部，该端部被设置为与元素隔离区与有源区之间的边界分开第一距离，其中第一距离大于第二距离，该第二距离是从元素隔离区扩散到有源区的惰性原子的浓度变为第一浓度的距离，有源区中的在惰性原子的浓度高于第一浓度的位置处的电子密度低于有源区的中心部分中的电子密度。

Description

半导体装置和制造半导体装置的方法
技术领域
本文所讨论的实施例涉及半导体装置和制造半导体装置的方法。
背景技术
利用高耐受电压的优点，将诸如氮化镓的氮化物半导体用于沟道的场效应晶体管被应用于高输出装置。减小场效应晶体管的耐受电压的因素之一是漏极端处的电场集中。减小该电场集中能够进一步提高场效应晶体管的耐受电压。
然而，可以通过找到除了漏极端处的电场集中之外的主导耐受电压的因素进一步提高耐受电压来改进场效应晶体管。
在日本公开专利公布第2010-238982号和日本公开专利公布第2010-62321号中公开了与本申请相关的技术。
发明内容
本发明的目的是在半导体装置和制造半导体装置的方法中提高场效应晶体管的耐受电压。
根据本文所讨论的一个方面，提供了一种半导体装置，该半导体装置包括：衬底；氮化物半导体层，被形成在衬底上并包括有源区和元素隔离区，惰性原子被引入元素隔离区中；源电极，被形成在有源区中的氮化物半导体层上；栅电极，与源电极分开地被形成在有源区中的氮化物半导体层上；以及漏电极，与栅电极分开地被形成在有源区中的氮化物半导体层上，漏电极包括端部，该端部被设置为与元素隔离区与有源区之间的边界分开第一距离，其中第一距离大于第二距离，该第二距离是从元素隔离区扩散到有源区的惰性原子的浓度变为第一浓度的距离，有源区中的在惰性原子的浓度高于第一浓度的位置处的电子密度低于有源区的中心部分中的电子密度。
根据本文所讨论的另一个方面，提供了一种半导体装置，该半导体装置包括：衬底；氮化物半导体层，被形成在衬底上并包括有源区和元素隔离区，惰性原子被引入元素隔离区中；源电极，被形成在有源区中的氮化物半导体层上；漏电极，与源电极分开地被形成在有源区中的氮化物半导体层上，漏电极包括端部，端部被设置为与元素隔离区与有源区之间的边界分开第一距离；以及栅电极，与元素隔离区分开地被形成在有源区中的氮化物半导体层上并包括第一开口和第二开口，源电极处于第一开口中，第二开口被设置为与第一开口分开，漏电极处于第二开口中；其中第一距离大于第二距离，第二距离是从元素隔离区扩散到有源区的惰性原子的浓度变为第一浓度的距离，有源区中的在惰性原子的浓度高于第一浓度的位置处的电子密度低于有源区的中心部分中的电子密度。
根据以下公开，漏电极的端部中的每个被设置为与元素隔离区与有源区之间的边界分开第一距离，该第一距离大于第二距离。
由于该配置，漏电极与下述区域分开：其中在沟道层中电子密度低且强电场作用于漏电极。因此，抑制了由于漏电极的电场集中而导致的场效应晶体管的耐受电压减小，从而可以增大耐受电压。
附图说明
图1A是研究中使用的场效应晶体管的放大平面视图；
图1B是沿着图1A的I-I线截取的剖面视图；
图2是示意性示出有源区中的电子密度差别如何影响耗尽层的平面视图；
图3A是通过仿真有源区中的电子密度而获得的曲线图；
图3B是通过仿真电场强度而获得的曲线图；
图4A是在将场效应晶体管从关态切换到开态的过程中沿着沟道长度方向截取的剖面视图(部分1)；
图4B是在将场效应晶体管从关态切换到开态的过程中沿着沟道长度方向截取的剖面视图(部分2)；
图5A是第一实施例中的半导体装置的平面视图；
图5B是沿着图5A的II-II线截取的剖面视图；
图6是在第一实施例中通过仿真氩原子的浓度分布而获得的视图；
图7是在第一实施例中通过仿真沟道层的表面中的氩原子的浓度而获得的视图；
图8A是根据比较示例通过检查场效应晶体管的耐受电压而获得的视图；
图8B是根据第一实施例通过检查场效应晶体管的耐受电压而获得的视图；
图9是示出了在第一实施例中元素隔离区与漏电极之间的位移(displacement)的平面视图；
图10A至10M是根据第一实施例在制造半导体装置的过程中半导体装置的剖面视图；
图11是根据第二实施例的半导体装置的平面视图；
图12A是根据第三实施例的半导体装置的平面视图；
图12B是根据第三实施例的半导体装置中的漏电极的端部之一的放大平面视图；
图13是根据第四实施例的半导体装置的平面视图；以及
图14是根据第五实施例的半导体装置的平面视图。
具体实施方式
在说明本实施例之前，描述本申请的发明人进行的研究。
图1A是研究中使用的场效应晶体管的放大平面视图。如图1A所示，该场效应晶体管TR包括沟道层1。此外，场效应晶体管TR包括彼此分开地形成在沟道层1上的漏电极3、栅电极4和源电极5。
其中，关于沟道层1，可以使用优选用于增大场效应晶体管TR的耐受电压的诸如氮化镓层的氮化物半导体层。沟道层1具有在平面视图中为矩形的有源区1a。围绕有源区1a的沟道层1用作元素隔离区1b，氩原子的离子被注入到元素隔离区1b中并且由此元素隔离区1b具有低电子密度。
在通过离子注入形成元素隔离区1b的这样的方法中，不需要像STI(浅沟槽隔离，Shallow Trench Isolation)等那样通过形成沟槽和绝缘膜来隔离元素。因此，可以简化半导体装置的制造步骤。
这里，漏电极3的端部3a中的每个是电场E趋于集中的部分。因为在有源区1a中发生这样的电场集中可以导致晶体管TR的耐受电压减小，所以在本示例中端部3a被设置在元素隔离区1b上。
图1B是沿着图1A的I-I线截取的剖面视图。
如图1B所示，通过按照类似氮化钛层的具有低功函数的下面的导电层3b以及作为电极的主体部分的诸如铝层的导电层3c的顺序来堆叠它们，形成漏电极3。
此外，AlGaN层作为电子供应层2被设置在沟道层1与漏电极3之间。注意，在图1A中省略了电子供应层2。
如上所述，氩离子被注入到元素隔离区1b中。由于该离子注入在元素隔离区1b中毁坏了沟道层1的晶体结构，所以元素隔离区1b中的电子密度变得低于有源区1a中的电子密度，使得相邻的场效应晶体管TR可以彼此电气隔离。
然而，由于注入到元素隔离区1b中的一些氩离子在离子注入时在沟道层1中散射并由此被引入有源区1a中，所以在图1A和1B中虚线所指示的区域1c中也存在氩。
由于氩引起的沟道层1中的晶体毁坏，区域1c中的电子密度变得低于有源区1a的中央部分C(参见图1A)中的电子密度。
图2是示意性示出了有源区1a中的电子密度的这种差别如何影响耗尽层的平面视图。
注意，用与图1A和1B中的那些附图标记相同的附图标记来表示图2中的与图1A和1B中的那些元件相同的元件，并且下面省略其描述。
图2示出了在将漏电压Vd保持在约25V的高电平的情况下、通过把栅电压Vg设置为约0V的低电平将晶体管TR设置为断开的情况。
在这种情况下，耗尽层DL在漏电极3与栅电极4之间在沟道层1中扩散。在沟道层1中，在电子密度较小的区域中耗尽较快地发生。因此，在更靠近有源区1a中的区域1c的部分中耗尽层DL的宽度D变得更大，因此宽度D根据有源区1a中的位置而不同。
本申请的发明人进行了以下研究：耗尽层DL的宽度D的差别对场效应晶体管TR的耐受电压的影响。
图3A是通过仿真有源区1a中的电子密度而获得的曲线图。
在该仿真中，在栅电压Vg是0V并且漏电压Vd是25V的情况下，计算沿着图2的剖面线F的电子密度。
图3A的水平轴表示沿着剖面线F的距栅电极4中的原点的距离，并且其竖直轴表示有源区1a中的电子密度。
图3A包括多个曲线图，这是因为在漏电压Vd是0V的情况下在改变电子密度的同时多次执行仿真。每个曲线图的括号中的数值表示在Vd＝0V的情况下的电子密度。
如图3A所示，还根据仿真确认在Vd＝0V的情况下电子密度越小，在Vd＝25V的情况下耗尽层DL越靠近漏电极3并且耗尽层DL的宽度D越大。
图3B是通过针对在Vd＝0V的情况下的电子密度的每个值仿真沿着图2的剖面线F的电场强度而获得的曲线图。
在Vd＝0V的情况下的电子密度的值与图3A中的那些值是相同的值，并且通过与图3A相同类型的线示出相同值的电子密度的曲线图。
此外，图3B的水平轴与图3A的水平轴相同，而竖直轴表示电场强度。
如图3B所示，例如，当如一点划线(one-dot chain line)的曲线图所示出的在Vd＝0V的情况下的电子密度大时，漏电极3中的电场强度小。
另一方面，发现当如实线的曲线图所示出的在Vd＝0V的情况下的电子密度小时，漏电极3中的电场强度变大。
图4A和4B是示意性示出场效应晶体管TR的耐受电压由于漏电极3中的这样的电场集中而减小的剖面视图。注意，用与图1A、1B和2中的那些附图标记相同的附图标记表示图4A和4B中的与图1A、1B和2中描述的那些元件相同的元件，并且下面省略其描述。
图4A是在将场效应晶体管TR从断开切换到接通的过程中沿着沟道长度方向截取的剖面视图。
如图4A所示，p型GaN层作为盖层9被设置在电子供应层2与栅电极4之间。
通过电子供应层2的AlGaN在沟道层1与靠近源电极5的电子供应层2之间的界面处感生出电子7，并且通过电子7生成二维电子气8。
当栅电极是0V时，上述盖层9以使得减小盖层9下方的电子供应层2的电势的方式而起作用。因此，在栅电极4下方没有生成二维电子气8，并且场效应晶体管TR被设置为断开。
这里，在升高栅电压并将场效应晶体管TR从断开切换为接通的过程中，从上述二维电子气8朝向漏电极3抽出(pull)电子7。
此时，如上所述当漏电极3中的电场强度强时，电子7通过强电场加速从而具有高能量。然后，高能电子7在漏电极3附近的部分中与沟道层1中的GaN的晶格碰撞。
由于高能电子7在该碰撞中向GaN的共价键中的电子11给出高能量，所以电子11变为自由电子并且生成对应于电子11的空穴10。电子和空穴对的这样的生成也被称作离子碰撞(ion impact)。
如图4B所示，虽然在离子碰撞中生成的电子11从漏电极3出来，但是空穴10逐渐在沟道层1中累积。由于这些空穴升高沟道层1的电势，所以从二维电子气8抽出电子7，并且抽出的电子7流向漏电极3，以引起进一步的离子碰撞。
通过电子7进行的离子碰撞由此进入正反馈回路并最终导致雪崩击穿，从而导致场效应晶体管TR的耐受电压显著退化。
如上所述，本示例的目的在于通过如图1A所示将漏电极3的端部3a定位在元素隔离区1b上以使得在有源区1a中不会发生电场集中到端部3a，来增大晶体管TR的耐受电压。
然而，在实际情况下，如上所述在有源区1a中形成区域1c，在区域1c中由于从元素隔离区1b扩散的氩而导致电子密度低，并且电场被强烈地集中在漏电极3的与区域1c交叠的部分中，从而导致晶体管TR的耐受电压减小。
在下文中，描述了甚至在如上所述扩散诸如氩的惰性原子时也能够抑制耐受电压减小的场效应晶体管。
(第一实施例)
图5A是第一实施例中的半导体装置的平面视图。
半导体装置50是包括由氮化物半导体制成的沟道层22的场效应晶体管，该氮化物半导体有利于实现高耐受电压。半导体装置50具有彼此分开地形成在沟道层22上的源电极43、栅电极37和漏电极44。注意，沟道层22是氮化物半导体层的示例。
氮化镓被用作作为沟道层22的材料的氮化物半导体。沟道层22具有在平面视图中为矩形的有源区22a以及围绕有源区22a的元素隔离区22b。
氩原子作为惰性原子在元素隔离区22b中被离子注入到沟道层22中。氩原子毁坏元素隔离区22b中的氮化镓晶体，因此可以减小元素隔离区22b中的电子密度。
如上所述，由于被注入到元素隔离区22b中的一些氩离子在离子注入时在沟道层22中散射并被引入有源区22a中，在虚线所指示的区域22c中也存在氩。
区域22c中的电子密度由于上述氩而小于有源区22a的中心部分22d中的电子密度。电子密度的这样的差别使得耗尽层DL的宽度D如上所述根据有源区22a中的位置而不同，并且特别是在区域22c中增大了宽度D。
当具有特别低的电子密度的区域22c与漏电极44交叠时，如图3B所示电场强度在漏电极44中增加，并且场效应晶体管的耐受电压减小。
为了处理该问题，在本实施例中，通过使端部44a从有源区22a与元素隔离区22b之间的边界B回缩(set back)来防止区域22c和漏电极44的端部44a彼此交叠，以使得由此增大场效应晶体管的耐受电压。
以这种方式使端部44a从边界B回缩致使边界B和端部44a分开第一距离a1。稍后将描述第一距离a1的优选值。
图5B是沿着图5A的II-II线截取的剖面视图。
如图5B所示，AlGaN层作为电子供应层23被设置在有源区22a上。
此外，通过按照诸如氮化钛层的下面的导电层41以及作为电极的主体部分的诸如铝层的导电层42的顺序来堆叠它们，形成漏电极44。
此外，通过诸如氮化硅层的保护绝缘层33保护除了漏电极44之外的沟道层22和电子供应层23。
接着，描述了图5A所示的边界B与漏电极44的端部44a之间的第一距离a1的优选值。
图6是通过使用蒙特卡洛(Monte Carlo)方法仿真沿着图5A的剖面线G的氩原子的浓度分布而获得的视图。图6的水平轴表示在漏电极44的端部44a被设置为原点的情况下沿着剖面线G的距离。图6的竖直轴表示测量的距保护绝缘层33的表面的深度。
在图6中，绘制氩原子的相同浓度的点，并且针对每个浓度示出多个浓度分布。除了浓度分布之外的数值表示对应于分布的氩原子的浓度。
如图6所示，氩原子从元素隔离区22b扩散到有源区22a中。
图7是通过仿真沟道层22的表面中的氩原子的浓度而获得的视图。如图6中那样，图7的水平轴表示在漏电极的端部44a被设置为原点的情况下沿着剖面线G的距离。此外，图7的竖直轴表示沟道层22的表面中的氩原子的浓度。
如图7所示，氩原子还在沟道层22的表面中从元素隔离区22b扩散到有源区22a。
如上所述，在氩原子扩散的区域中电子密度减小。在图7中，由于在有源区22a中的与边界B远隔的部分中氩原子的浓度低，因此在该部分中没有发生电子密度的显著减小。
图7中用虚线示出的曲线图A是示意性示出这样的电子密度的曲线图。如曲线图A所示，在有源区22a中的与边界B远隔的部分中电子密度具有显著大的值。
在以这种方式电子密度为大的部分中，如图3B所示抑制漏电极中的电场集中。因此，使漏电极44的端部44a回缩到电子密度大的部分可以防止电场集中到漏电极44。
因此，在本实施例中，有源区22a的中心部分22d(参见图5A)中的电子密度ED用作能够抑制电场集中到漏电极44的电子密度的参考，并且使端部44a回缩到电子密度等于电子密度ED的区域。
在图7中，在距离等于或小于0.31μm的情况下氩原子的浓度急剧减小。因此，在距离等于或小于0.31μm的区域中，从元素隔离区22b扩散的氩的量足够小而可忽略，并且认为该区域中的氩原子的浓度和电子密度与有源区22a的中心部分22d的那些氩原子的浓度和电子密度相同。
距离为0.31μm的点是测量的距边界B的距离a2为0.19μm的点。该点处的氩原子的浓度等于第一浓度，第一浓度是使得该点处的电子密度等于中心部分22d中的电子密度ED的浓度。
换言之，在与边界B分开距离a2的位置处氩原子的浓度是第一浓度，并且该位置处的有源区22a中的电子密度与有源区22a的中心部分22d中的电子密度相同。此外，在氩原子的浓度高于第一浓度的点处，电子密度变得低于中心部分22d中的电子密度ED。其中从元素隔离区22b扩散到有源区22a的氩原子的浓度等于第一浓度的距离a2下面被称作第二距离。在图7的示例中，在第二距离a2处提供与中心部分22d中的电子密度ED相同的电子密度的氩原子的浓度为约1×1014cm-3。
在本实施例中，漏电极44被布置成通过将上述第一距离a1设置为大于第二距离a2而不与有源区22a中的电子密度低的区域交叠，从而防止电场集中到漏电极44。
本申请的发明人进行了关于以下内容的研究：是否通过以这种方式将第一距离a1设置为大于第二距离a2实际上提高场效应晶体管的耐受电压。
图8A和8B中示出了该研究的结果。
在该研究中，针对通过将栅电压设置为0V而被设置为关态的多个场效应晶体管中的每个，检查场效应晶体管的漏电压Vd与漏电流Id之间的关系。
注意，图8A是比较示例的结果，其中如图1所示漏电极3的端部3a被设置在元素隔离区1b上。
同时，图8B是下述情况的结果：其中，使漏电极44的端部44a从有源区22a与元素隔离区22b之间的边界B回缩，并且如在本实施例中那样第一距离a1被设置为大于第二距离a2。
如图8A的虚线圆圈X表示的，在比较示例中，存在当漏电压Vd增大时漏电流Id急剧增大的晶体管。这意味着耐受电压由于雪崩击穿而退化。
另一方面，在图8B所示的本实施例中，不存在像比较示例中的晶体管那样漏电流Id急剧增大的晶体管。据此，发现将第一距离a1设置为大于第二距离a2是有效的以增大场效应晶体管的耐受电压。
由于在制造半导体装置时难以将层精确对准，所以优选地考虑如下所述的对准误差来确定上述第一距离a1。
图9是示出了元素隔离区22b与漏电极44之间的位移的平面视图。
图9的示例示出了在元素隔离区22b与漏电极44之间存在对准误差Δ的情况。对准误差Δ是在制造半导体装置时在元素隔离区22b与漏电极44之间可能出现的位移的最大值。当出现对准误差Δ时，元素隔离区22b位移到图9的虚线Y。
在这种情况下，优选考虑到对准误差Δ，按照使得上述第一距离a1与第二距离a2之间的差(a1-a2)被设置为大于对准误差Δ的方式来设计半导体装置。因而边界B与漏电极44的端部44a之间的第一距离a1即使在元素隔离区22b与漏电极44彼此位移时当然也被设置为大于上述第二距离a2，并且当然可以提高晶体管的耐受电压。
例如，由于如上所述第二距离a2为0.19μm，所以当对准误差Δ为0.5μm时，第一距离a1优选被设置为大于0.69μm(＝0.19μm+0.5μm)的值，例如被设置为6.65μm。
此外，图9示出了除了上述尺寸之外的尺寸b至g。这些尺寸不限于特定值并且例如可以使用以下值。
·栅电极37与漏电极44之间的间隔b：3.3μm
·栅电极37的宽度c：1μm
·源电极43的宽度d：3μm
·漏电极44的宽度e：3μm
·漏电极44的长度f：300μm
·栅电极37与源电极43之间的间隔g：0.7μm
如上所述，在本实施例中，将上述第一距离a1设置为大于第二距离a2防止漏电极44与有源区22a中的由于氩扩散而导致电子密度低的部分交叠。这可以防止强电场从有源区22a作用于漏电极44，由此提高半导体装置50的耐受电压。
注意，在稍后描述的第二至第五实施例中，可以通过如上所述将第一距离a1设置为大于第二距离a2来增大半导体装置的耐受电压。
接着，描述根据本实施例的制造半导体装置的方法。
图10A至10M是根据本实施例在制造半导体装置的过程中的半导体装置的剖面视图。
首先，如图10A所示，准备p型硅衬底作为半导体衬底20，该p型硅衬底以8×1019cm-3±8×1018cm-3的浓度掺杂有硼并具有约645μm的厚度。注意，也可以使用非掺杂硅衬底作为半导体衬底20。
接着，通过使用金属有机气相外延(MOVPE)方法按照缓冲层21、沟道层22、电子供应层23和盖层24的顺序在半导体衬底20上形成这些层。
这些层的材料和厚度不受特别限制。在本实施例中，形成厚度约100nm至2000nm且其铝组分比为20％或更大且小于100％的AlGaN层作为缓冲层21。
缓冲层21具有实现半导体衬底20与沟道层22之间的晶格匹配的功能。具有这样的功能的膜还包括通过交替堆叠多个AlN层和多个GaN层而形成的堆叠膜。此外，可以形成其铝组分比随着距半导体衬底20的距离增加而向上减小的AlxGa(1-x)N(0<x≤1)层，作为缓冲层21。
可以形成厚度约100nm至约1200nm的i型GaN层作为沟道层22。注意，如上所述，沟道层22是氮化物半导体层的示例。
此外，电子供应层23是用于通过在其下方的沟道层22中感生电子而生成二维电子气的层。例如，可以形成厚度5nm至40nm且其铝组分比为10％至30％的AlGaN层，作为电子供应层23。
盖层24例如为以1×1019cm-3至4×1019cm-3的浓度掺杂有Mg且厚度为10nm至300nm的p型GaN层。
接着，描述为获得图10B所示的剖面结构而执行的步骤。
首先，通过等离子体CVD(化学气相沉积)方法在盖层24上形成厚度为5nm至100nm的氮化硅层作为用于离子注入的通膜(through film)25。
此后，光致抗蚀剂被施加于通膜25上并且然后暴露于光中并显影，从而形成厚度为约0.8μm至3μm的第一抗蚀剂层26。
接着，在使用第一抗蚀剂层26作为掩模时，诸如氩的惰性原子27的离子被离子注入到沟道22中的未覆盖有第一抗蚀剂层26的部分中。
在沟道层22中的以这种方式引入惰性原子27的部分中，毁坏了氮化镓的晶体并形成了元素隔离区22b。注意，沟道层22中的除了元素隔离区22b之外的未引入惰性原子27的部分用作有源区22a。
离子注入的条件不受特别限制。在本实施例中，以两种操作执行离子注入。例如，可以采用加速能量为140KeV至200KeV、剂量为3×1013cm-2至7×1013cm-2并且倾斜角为4°至10°的条件，作为用于第一离子注入操作的条件。此外，例如，可以采用加速能量为50KeV至120KeV、剂量为7×1012cm-2至2×1013cm-2并且倾斜角为4°至10°的条件，作为用于第二离子注入操作的条件。
此后，去除通膜25和第一抗蚀剂层26。
随后，如图10C所示，通过溅射方法在盖层24上形成厚度为20nm至150nm的氮化钛层，作为第一金属层30。
接着，如图10D所示，第二抗蚀剂层31被形成在第一金属层30上。然后，利用用作掩模的第二抗蚀剂层31对盖层24和第一金属层30进行干蚀刻，从而除了第二抗蚀剂层31之外暴露电子供应层23。
在干蚀刻中使用的蚀刻气体不受特别限制。在本实施例中，基于氯的气体或基于SFx的气体用作蚀刻气体。
此后，去除第二抗蚀剂层31。
随后，如图10E所示，通过等离子体CVD方法在电子供应层23和第一金属层30上形成厚度为20nm至500nm的氮化硅层。该氮化硅层用作保护绝缘层33。
保护绝缘层33不限于氮化硅层。也可以形成氧化硅层或氮化硅层和氧化硅层的堆叠膜，作为保护绝缘层33。
此外，可以通过热CVD方法或原子层沉积(ALD)方法来替代等离子体CVD方法而形成保护绝缘层33。
接着，描述为获得图10F所示的剖面结构而执行的步骤。
首先，光致抗蚀剂被施加于保护绝缘层33上并且然后暴露于光中并显影，从而形成在第一金属层30上方的位置处包括孔35a的第三抗蚀剂层35。
接着，通过使用氟化氢溶液作为蚀刻剂通过孔35a对保护绝缘层33进行湿蚀刻，并且在第一金属层30上方的位置处在保护绝缘层33中形成开口33a。
此后，去除第三抗蚀剂层35。
随后，如图10G所示，通过物理气相沉积(PVD)方法在保护绝缘层33上形成金层作为第二金属层36，并且开口33a完全填充有第二金属层36。
第二金属层36不限于金层。可以使用金、镍、钴、钽、铂、钨、钌、Ni3Si和钯作为第二金属层36的材料。此外，可以使用富含氮的氮化钛或氮化钽或者富含碳的TaC，作为第二金属层36的材料。
此后，如图10H所示，使用未示出的抗蚀剂图案作为掩模通过干蚀刻对第二金属层36进行图案化，并且该第二金属层36仅在开口33a和围绕开口33a的部分中留下。在开口33a中留下的第二金属层36与其下方的第一金属层30一起被用作栅电极37。
在该干蚀刻中使用的蚀刻气体不限于特定气体。在本实施例中，基于氯的气体用作蚀刻气体。
接着，如图10I所示，通过旋涂方法在保护绝缘层33和栅电极37上形成厚度约100nm至约1500nm的氧化硅层，作为夹层绝缘层38。在旋涂方法中，氧化硅的液体原材料在保护绝缘层33的表面上流动。因此，夹层绝缘层38的表面较不可能是不平坦的。注意，可以通过CVD方法形成夹层绝缘层38，此后，可以通过CMP(化学机械抛光)方法对夹层绝缘层38的表面进行平坦化。
然后，如图10J所示，通过利用被用作掩模的未示出的抗蚀剂图案对保护绝缘层33和夹层绝缘层38进行干蚀刻，来形成均具有到达电子供应层23的深度的第一和第二孔38a和38b。
该干蚀刻的条件不受特别限制。例如，可以通过将包含CF4、SF6、CHF3和氟中的任一种的蚀刻气体提供给平行板蚀刻设备，并将衬底温度设置为25℃至200℃、将压力设置为10毫托至2托并将RF功率设置为10W至400W，来执行干蚀刻。
接着，如图10K所示，通过PVD方法在夹层绝缘层38上并且在第一和第二孔38a和38b中形成厚度为1nm至100nm的氮化钛层，作为下方的导电层41。此外，通过PVD方法在下方的导电层41上形成铝层作为导电层42，并且第一和第二孔38a和38b完全填充有导电层42。
由于作为下方的导电层41而形成的氮化钛层的功函数为低时，下方的导电层41和电子供应层23形成欧姆接触，并且可以减小其间的电阻。具有这样的低功函数的材料还包括铝、钛、钽、氮化钽、锆、TaC、NiSi2和银，可以形成使用这些材料中的任一种作为材料的导电层，作为下方的导电层41。
接着，如图10L所示，下方的导电层41和导电层42被图案化以在第一和第二孔38a和38b以及围绕孔38a和38b的部分中留下这些导电层，作为源电极43和漏电极44。
注意，使用铝作为材料在导电层43中形成铝钉(aluminum spike)，并且在一些情况下这些钉穿透下方的导电层41并且到达电子供应层23。因此，优选地在形成这些电极之后将源电极43和漏电极44退火以消除这些铝钉。
例如，在衬底温度为550℃至650℃且处理时间等于或短于180秒的条件下在氮气中执行该退火。可以在贵族气体、氧、铵和氢中的任一种的气氛中而不是在氮气中执行退火。
然后，如图10M所示，通过旋涂方法在夹层绝缘层38、源电极43和漏电极44上形成厚度为100nm至1500nm的氧化硅层，并且该氧化硅层用作保护绝缘层46。注意，可以通过CVD方法而不是旋涂方法形成保护绝缘层46。
此后，虽然执行了在夹层绝缘层38和保护绝缘层46中形成用于引出栅电极37、源电极43和漏电极44的开口的步骤，但是省略这些步骤的细节。
因此，完成了根据本实施例的半导体装置50的基本结构。
在半导体装置50中，可以通过在图10L的步骤中形成漏电极44时将边界B与端部44a之间的距离a1(参见图5B)设置为大于上述第二距离a2来增大晶体管的耐受电压。
(第二实施例)
在第二实施例中，与第一实施例相比，从源电极流出的电流增大。
图11是根据本实施例的半导体装置的平面视图。注意，用与第一实施例中的那些附图标记相同的附图标记表示图11中的与在第一实施例中描述的那些元件相同的元件，并且下面省略其描述。
如在第一实施例中那样，根据本实施例的半导体装置51是使用诸如氮化镓层的氮化物半导体层作为沟道层22的场效应晶体管。
在半导体装置51中，与第一实施例相比，源电极被延伸以位于元素隔离区22b中。本实施例的其它配置与第一实施例相同。
如在第一实施例中那样，有源区22a是矩形的，并且在边界B处具有彼此相对的第一边缘22e和第二边缘22f。延伸的源电极43跨过边缘22e和22f并且延伸到沟道层22。
这增大了有源区22a与源电极43之间的接触面积，从而减小了其间的电阻。因此，与第一实施例相比，可以增大从源电极43流出的电流。
注意，图11所示的尺寸a1和b至g的值不受特别限制，并且例如可以使用以下值。
·第一距离a1：6.65μm
·栅电极37与漏电极44之间的间隔b：3.3μm
·栅电极37的宽度c：1μm
·源电极43的宽度d：3μm
·漏电极44的宽度e：3μm
·漏电极44的长度f：300μm
·栅电极37与源电极43之间的间隔g：0.7μm
(第三实施例)
在第三实施例中，如下抑制漏电极的端部中的电场集中。
图12A是根据本实施例的半导体装置的平面视图。注意，用与第一和第二实施例中的那些附图标记相同的附图标记表示图12A中的与在第一和第二实施例中描述的那些元件相同的元件，并且下面省略其描述。
如在第一和第二实施例中那样，根据本实施例的半导体装置52是使用诸如氮化镓层的氮化物半导体层作为沟道层22的场效应晶体管。
在半导体装置52中，漏电极44的端部44a在平面视图中为圆形。本实施例的其它配置与第二实施例相同。
在平面视图中在端部44a中存在锐角的情况下，该角处的电场集中度和场效应晶体管的耐受电压减小。
在本实施例中，通过使得端部44a为圆形来消除这样的角，从而抑制端部44a中的电场的集中。这可以抑制由于端部44a中的电场集中而导致场效应晶体管的耐受电压减小。
注意，图12A所示的尺寸a1和b至g的值不限于特定值，并且例如可以使用以下值。
·第一距离a1：6.65μm
·栅电极37与漏电极44之间的间隔b：3.3μm
·栅电极37的宽度c：1μm
·源电极43的宽度d：3μm
·漏电极44的宽度e：3μm
·漏电极44的长度f：300μm
·栅电极37与源电极43之间的间隔g：0.7μm
图12B是漏电极44的端部44a的放大平面视图。
端部44a的形状不限于特定形状，只要形状是没有角的圆形即可。在本示例中，以半径等于宽度e的一半的半圆形形状形成端部44a。
(第四实施例)
在第四实施例中，与第一至第三实施例相比，漏电流增大。
图13是根据本实施例的半导体装置的平面视图。注意，用与第一至第三实施例中的那些附图标记相同的附图标记表示图13中的与在第一至第三实施例中描述的那些元件相同的元件，并且下面省略其描述。
如在第一至第三实施例中那样，根据本实施例的半导体装置53是使用诸如氮化镓层的氮化物半导体层作为沟道层22的场效应晶体管。
在半导体装置53中，在漏电极44的端部44a中设置延伸部44b。本实施例的其它配置与第二实施例相同。
延伸部44b从端部44a延伸到元素隔离区22b。栅电极37与延伸部44b之间的第一间隔W1大于栅电极37与漏电极44之间的第二间隔W2。
通过以这种方式设置延伸部44b不仅可以从漏电极44也可以从延伸部44b流出漏电流。因此，相比于第一至第三实施例，可以增大漏电流。
此外，当栅电极37与漏电极44之间的电势差为Vd时，在栅电极37与延伸部44b之间生成的电场E1为Vd/W1，并且在栅电极37与漏电极44之间生成的电场E2为Vd/W2。
由于在本实施例中如上所述第一间隔W1被设置为大于第二间隔W2，所以电场E1变得比电场E2弱。这可以防止电场E1在延伸部44b中强烈集中，并且防止在延伸部44附近发生雪崩击穿。
注意，图13所示的尺寸a1、W1、W2和c至g的值不受特别限制，并且例如可以使用以下值。
·第一距离a1：6.65μm
·第一间隔W1：4.3μm
·第二间隔W2：3.3μm
·栅电极37的宽度c：1μm
·源电极43的宽度d：3μm
·漏电极44的宽度e：3μm
·漏电极44的长度f：300μm
·栅电极37与源电极43之间的间隔g：0.7μm
(第五实施例)
在本实施例中，如下所述相比于第一至第四实施例可以减小场效应晶体管的泄露电流。
图14是根据本实施例的半导体装置的平面视图。注意，用与第一至第四实施例中的那些附图标记相同的附图标记表示图14中的与在第一至第四实施例中描述的那些元件相同的元件，并且下面省略其描述。
如在第一至第四实施例中那样，根据本实施例的半导体装置54是使用诸如氮化镓层的氮化物半导体层作为沟道层22的场效应晶体管。
在半导体装置54中，在有源区22a中的远隔元素隔离区22b的部分中形成栅电极37，使得防止栅电极37与有源区22a和元素隔离区22b的边界B交叠。
此外，栅电极37具有其间设置有间隔的第一开口37a和第二开口37b。其中，在平面视图中第一开口37a中包括源电极43。在平面视图中第二开口37b中包括漏电极44。
这里，当诸如氩的惰性原子的离子被离子注入到元素隔离区22b中时，在边界B处出现缺陷。该缺陷导致陷阱辅助隧穿。因此，当在平面视图中边界B和栅电极37彼此交叠时，泄露电流由于陷阱辅助隧穿而从栅电极37流动到沟道层22。
由于在本实施例中栅电极37不与边界B交叠，所以可以抑制如上所述栅电极37下方的泄露电流的发生，从而改进半导体装置54的可靠性。
此外，由于通过栅电极37的开口37a、37b围绕源电极43和漏电极44，所以从源电极43延伸到漏电极44的任意电流路径P必然与栅电极37交叠。
因此，可以在栅电压被设置为低电平并且晶体管被断开时防止电流流经栅电极37下方的电流路径P，并可以抑制泄露电流从源电极43流动到漏电极44。
注意，图14所示的尺寸a1和b至h的值不受特别限制，并且例如可以使用以下值。
·第一距离a1：6.65μm
·栅电极37与漏电极44之间的间隔b：3.3μm
·栅电极37的宽度c：1μm
·源电极43的宽度d：3μm
·漏电极44的宽度e：3μm
·漏电极44的长度f：300μm
·栅电极37与源电极43之间的间隔g：0.7μm
·栅电极37与元素隔离区22b之间的间隔h：1.75μm

Claims (11)

1.一种半导体装置，包括：
衬底；
氮化物半导体层，被形成在所述衬底上并包括有源区和元素隔离区，惰性原子被引入所述元素隔离区中；
源电极，被形成在所述有源区中的所述氮化物半导体层上；
栅电极，与所述源电极分开地被形成在所述有源区中的所述氮化物半导体层上；以及
漏电极，与所述栅电极分开地被形成在所述有源区中的所述氮化物半导体层上，所述漏电极包括端部，所述端部被设置为与所述元素隔离区与所述有源区之间的边界分开第一距离，其中
所述第一距离大于第二距离，所述第二距离是从所述元素隔离区扩散到所述有源区的惰性原子的浓度变为第一浓度的距离，所述有源区中的、在所述惰性原子的浓度高于所述第一浓度的位置处的电子密度低于所述有源区的中心部分中的电子密度，其中所述第一浓度是如下这样的位置处的浓度：该位置处的电子密度等于所述有源区的中心部分中的电子密度，从而该位置处的惰性原子的浓度为所述第一浓度。
2.根据权利要求1所述的半导体装置，其中
所述有源区在所述有源区与所述元素隔离区之间的所述边界处具有彼此相对的第一边缘和第二边缘，并且
所述源电极跨过所述第一边缘和所述第二边缘，并且延伸到所述元素隔离区中的所述氮化物半导体层上。
3.根据权利要求1或2所述的半导体装置，其中，所述漏电极的所述端部在平面视图中为圆形。
4.根据权利要求1或2所述的半导体装置，还包括：
延伸部，被设置在所述漏电极的所述端部中，其中
所述延伸部从所述端部延伸到所述元素隔离区。
5.根据权利要求4所述的半导体装置，其中，所述栅电极与所述延伸部之间的第一间隔大于所述栅电极与所述漏电极之间的第二间隔。
6.根据权利要求1或2所述的半导体装置，其中，所述第一距离和所述第二距离之间的差大于所述元素隔离区与所述漏电极之间的对准误差。
7.根据权利要求1或2所述的半导体装置，其中，所述有源区中的在与所述边界分开所述第二距离的位置处的电子密度与所述有源区的所述中心部分中的电子密度相同。
8.一种半导体装置，包括：
衬底；
氮化物半导体层，被形成在所述衬底上并包括有源区和元素隔离区，惰性原子被引入所述元素隔离区中；
源电极，被形成在所述有源区中的所述氮化物半导体层上；
漏电极，与所述源电极分开地被形成在所述有源区中的所述氮化物半导体层上，所述漏电极包括端部，所述端部被设置为与所述元素隔离区与所述有源区之间的边界分开第一距离；以及
栅电极，与所述元素隔离区分开地被形成在所述有源区中的所述氮化物半导体层上并包括第一开口和第二开口，所述源电极处于所述第一开口中，所述第二开口被设置为与所述第一开口分开，所述漏电极处于所述第二开口中；其中
所述第一距离大于第二距离，所述第二距离是从所述元素隔离区扩散到所述有源区的惰性原子的浓度变为第一浓度的距离，所述有源区中的、在所述惰性原子的浓度高于所述第一浓度的位置处的电子密度低于所述有源区的中心部分中的电子密度，其中所述第一浓度是如下这样的位置处的浓度：该位置处的电子密度等于所述有源区的中心部分中的电子密度，从而该位置处的惰性原子的浓度为所述第一浓度。
9.根据权利要求8所述的半导体装置，其中，所述第一距离和所述第二距离之间的差大于所述元素隔离区与所述漏电极之间的对准误差。
10.根据权利要求8或9所述的半导体装置，其中，所述有源区中的在与所述边界分开所述第二距离的位置处的电子密度与所述有源区的所述中心部分中的电子密度相同。
11.一种制造半导体装置的方法，包括：
在衬底上形成氮化物半导体层；
通过将惰性原子的离子注入到所述氮化物半导体层中来形成元素隔离区，所述氮化物半导体层中的所述元素隔离区之外的部分是有源区；
在所述有源区中的所述氮化物半导体层上形成源电极；
与所述源电极分开地在所述有源区中的所述氮化物半导体层上形成栅电极；
与所述栅电极分开地在所述有源区中的所述氮化物半导体层上形成漏电极，所述漏电极包括端部，所述端部被设置为与所述元素隔离区与所述有源区之间的边界分开第一距离，其中
在形成所述漏电极时，所述第一距离大于第二距离，所述第二距离是从所述元素隔离区扩散到所述有源区的惰性原子的浓度变为第一浓度的距离，并且所述有源区中的、在所述惰性原子的浓度高于所述第一浓度的位置处的电子密度低于所述有源区的中心部分中的电子密度，其中所述第一浓度是如下这样的位置处的浓度：该位置处的电子密度等于所述有源区的中心部分中的电子密度，从而该位置处的惰性原子的浓度为所述第一浓度。
CN201410020129.9A 2013-03-06 2014-01-16 半导体装置和制造半导体装置的方法 Active CN104051513B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013044142A JP6110163B2 (ja) 2013-03-06 2013-03-06 半導体装置とその製造方法
JP2013-044142 2013-03-06

Publications (2)

Publication Number Publication Date
CN104051513A CN104051513A (zh) 2014-09-17
CN104051513B true CN104051513B (zh) 2017-04-12

Family

ID=51486796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410020129.9A Active CN104051513B (zh) 2013-03-06 2014-01-16 半导体装置和制造半导体装置的方法

Country Status (3)

Country Link
US (1) US20140252490A1 (zh)
JP (1) JP6110163B2 (zh)
CN (1) CN104051513B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6631853B2 (ja) * 2015-09-25 2020-01-15 パナソニックＩｐマネジメント株式会社 半導体装置
JP2021089934A (ja) * 2019-12-03 2021-06-10 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1937206A (zh) * 2006-10-16 2007-03-28 中国电子科技集团公司第五十五研究所 利用硼离子注入法实现氮化物半导体器件的有源区之间隔离的方法
CN102484124A (zh) * 2009-08-27 2012-05-30 松下电器产业株式会社 氮化物半导体装置
CN102487054A (zh) * 2010-12-03 2012-06-06 富士通株式会社 半导体器件及其制造方法和电源设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3131267B2 (ja) * 1992-02-20 2001-01-31 三菱電機株式会社 電界効果トランジスタ
KR20040050629A (ko) * 2002-12-10 2004-06-16 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
KR101447044B1 (ko) * 2006-10-31 2014-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP2009231508A (ja) * 2008-03-21 2009-10-08 Panasonic Corp 半導体装置
JP5499441B2 (ja) * 2008-04-01 2014-05-21 沖電気工業株式会社 半導体装置及びその製造方法
CN102292801B (zh) * 2009-01-22 2013-11-06 松下电器产业株式会社 场效应晶体管及其制造方法
JP5595685B2 (ja) * 2009-07-28 2014-09-24 パナソニック株式会社 半導体装置
KR101718981B1 (ko) * 2010-06-30 2017-03-23 삼성전자주식회사 콘택 플러그를 포함하는 반도체 소자
JP2012033688A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
CN103229284B (zh) * 2010-10-01 2016-05-25 夏普株式会社 氮化物半导体装置
JP2013074068A (ja) * 2011-09-27 2013-04-22 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP5953706B2 (ja) * 2011-11-02 2016-07-20 富士通株式会社 化合物半導体装置及びその製造方法
US9379191B2 (en) * 2011-12-28 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor including an isolation region
JP2013157407A (ja) * 2012-01-27 2013-08-15 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
US9111905B2 (en) * 2012-03-29 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9099433B2 (en) * 2012-04-23 2015-08-04 Freescale Semiconductor, Inc. High speed gallium nitride transistor devices
US9111868B2 (en) * 2012-06-26 2015-08-18 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
US9024324B2 (en) * 2012-09-05 2015-05-05 Freescale Semiconductor, Inc. GaN dual field plate device with single field plate metal
JP2014072391A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US8884334B2 (en) * 2012-11-09 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Composite layer stacking for enhancement mode transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1937206A (zh) * 2006-10-16 2007-03-28 中国电子科技集团公司第五十五研究所 利用硼离子注入法实现氮化物半导体器件的有源区之间隔离的方法
CN102484124A (zh) * 2009-08-27 2012-05-30 松下电器产业株式会社 氮化物半导体装置
CN102487054A (zh) * 2010-12-03 2012-06-06 富士通株式会社 半导体器件及其制造方法和电源设备

Also Published As

Publication number Publication date
JP6110163B2 (ja) 2017-04-05
JP2014175341A (ja) 2014-09-22
CN104051513A (zh) 2014-09-17
US20140252490A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
TWI767726B (zh) 改良之氮化鎵結構
JP6280796B2 (ja) ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスの製造方法
US9287368B2 (en) Nitride semiconductor device and method for manufacturing same
US9853126B2 (en) Semiconductor device with vertical gate and method of manufacturing the same
US7821064B2 (en) Lateral MISFET and method for fabricating it
TW201242022A (en) Transistors with high concentration of boron doped germanium
KR20160040431A (ko) 반도체 장치 및 그 제조 방법
CN104718624A (zh) 碳化硅半导体装置及其制造方法
JPWO2012096010A1 (ja) 半導体装置の製造方法
ITUB20155862A1 (it) Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
JP2012009545A (ja) 半導体装置の製造方法
WO2008069309A1 (ja) 半導体装置及びその製造方法
TWI661555B (zh) 增強型高電子遷移率電晶體元件
JP2009177110A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
US20130313682A1 (en) Isolated Through Silicon Via and Isolated Deep Silicon Via Having Total or Partial Isolation
WO2010100709A1 (ja) 窒化物半導体装置とその製造方法
JP2011181840A (ja) パワー素子を備えた半導体装置の製造方法
CN104051513B (zh) 半导体装置和制造半导体装置的方法
US20210036150A1 (en) Lateral double-diffused metal oxide semiconductor component and manufacturing method therefor
TW201901959A (zh) 半導體裝置及半導體裝置之製造方法
JP2011124246A (ja) ヘテロ接合電界効果型トランジスタ及びその製造方法
KR20100054576A (ko) 반도체 소자의 제조 방법
CN105810574A (zh) 金属绝缘体半导体（mis）接触及其形成方法以及晶体管
JP4761718B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant