CN102487054A - 半导体器件及其制造方法和电源设备 - Google Patents

半导体器件及其制造方法和电源设备 Download PDF

Info

Publication number
CN102487054A
CN102487054A CN2011103648239A CN201110364823A CN102487054A CN 102487054 A CN102487054 A CN 102487054A CN 2011103648239 A CN2011103648239 A CN 2011103648239A CN 201110364823 A CN201110364823 A CN 201110364823A CN 102487054 A CN102487054 A CN 102487054A
Authority
CN
China
Prior art keywords
pad
electrode
gate
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103648239A
Other languages
English (en)
Other versions
CN102487054B (zh
Inventor
今田忠纮
常信和清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102487054A publication Critical patent/CN102487054A/zh
Application granted granted Critical
Publication of CN102487054B publication Critical patent/CN102487054B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体器件，包括：衬底(1)；半导体层叠结构，设置在所述衬底上方，包括电子渡越层(6)和电子供应层(7)；栅电极(3)、源电极(4)和漏电极(5)，设置在所述半导体层叠结构上方；栅极焊盘(10)、源极焊盘(11)和漏极焊盘(12)，设置在所述栅电极、所述源电极和所述漏电极上方，且分别连接至所述栅电极、所述源电极和所述漏电极；以及导电层，设置在所述栅极焊盘、所述源极焊盘和所述漏极焊盘下方，其中，所述栅极焊盘和所述源极焊盘之间的距离小于所述栅极焊盘和所述漏极焊盘之间的距离。

Description

半导体器件及其制造方法和电源设备
技术领域
此处所讨论的实施例涉及一种半导体器件及其制造方法和电源设备。
背景技术
有一个类型的半导体器件是一种包括半导体层叠结构的高电子迁移率晶体管(HEMT)，其中，该半导体层叠结构包括电子渡越层和电子供应层。
近年来，已经加大了开发具有HEMT结构的GaN-HEMTs的力度，其在AlGaN和GaN之间采用异质结，即采用了GaN基化合物半导体，并且包括作为电子渡越层的GaN层和作为电子供应层的AlGaN层。
GaN是一种具有大约3.4eV的带隙且具有更高的击穿场强度的材料，该带隙高于Si(大约1.1eV)和GaAs(大约1.4eV)的带隙。GaN也是一种呈现出更高的电子饱和速度的材料。因此，GaN作为一种用于电源的半导体器件的材料是非常有前途的，能够实现更高的电压操作并提供更高的输出。GaN-HEMTs也有望用于设置在电子设备中的电源设备的高效开关元件，以及用在电动汽车中具有较高耐电压的电源设备。
发明内容
然而，这种HEMTs可能会经历自导通(一种晶体管在截止状态下导通的现象)。
因此，需要抑制自导通，从而实现稳定的操作。
一种半导体器件和电源设备包括：衬底；半导体层叠结构，设置在所述衬底上方，包括电子渡越层和电子供应层；栅电极、源电极和漏电极，设置在所述半导体层叠结构上方；栅极焊盘、源极焊盘和漏极焊盘，设置在所述栅电极、所述源电极和所述漏电极上方，且分别连接至所述栅电极、所述源电极和所述漏电极；以及导电层，设置在所述栅极焊盘、所述源极焊盘和所述漏极焊盘下方，其中，所述栅极焊盘和所述源极焊盘之间的距离小于所述栅极焊盘和所述漏极焊盘之间的距离。
一种半导体器件和电源设备包括：衬底；半导体层叠结构，设置在所述衬底上方，包括电子渡越层和电子供应层；栅电极、源电极和漏电极，设置在所述半导体层叠结构上方；栅极焊盘、源极焊盘和漏极焊盘，设置在所述栅电极、所述源电极和所述漏电极上方，且分别连接至所述栅电极、所述源电极和所述漏电极；以及导电层，设置在所述衬底的背面上方，且位于所述栅极焊盘和所述源极焊盘下方。
一种半导体器件和电源设备包括：衬底；半导体层叠结构，设置在所述衬底上方，包括电子渡越层和电子供应层；栅电极、源电极和漏电极，设置在所述半导体层叠结构上方；栅极焊盘、源极焊盘和漏极焊盘，设置在所述栅电极、所述源电极和所述漏电极上方，且分别连接至所述栅电极、所述源电极和所述漏电极；元件隔离区；以及除所述元件隔离区之外的非元件隔离区，其中，所述漏极焊盘设置在所述元件隔离区上方，且所述栅极焊盘和所述源极焊盘设置在所述非元件隔离区上方。
一种半导体器件制造方法，包括：在导电衬底或包括导电层的衬底上方形成包括电子渡越层和电子供应层的半导体层叠结构；在所述半导体层叠结构上方形成栅电极、源电极和漏电极；在所述栅电极、所述源电极和所述漏电极上方形成栅极焊盘、源极焊盘和漏极焊盘，使得所述栅极焊盘、所述源极焊盘和所述漏极焊盘分别连接至所述栅电极、所述源电极和所述漏电极，且使得所述栅极焊盘和所述源极焊盘之间的距离小于所述栅极焊盘和所述漏极焊盘之间的距离。
一种半导体器件制造方法，包括：在衬底上方形成包括电子渡越层和电子供应层的半导体层叠结构；在所述半导体层叠结构上方形成栅电极、源电极和漏电极；在所述栅电极、所述源电极和所述漏电极上方形成栅极焊盘、源极焊盘和漏极焊盘，使得所述栅极焊盘、所述源极焊盘和所述漏极焊盘分别连接至所述栅电极、所述源电极和所述漏电极；以及形成位于所述衬底的背面上方，且位于所述栅极焊盘和所述源极焊盘下方的导电层。
一种半导体器件制造方法，包括：在衬底上方形成包括电子渡越层和电子供应层的半导体层叠结构；形成元件隔离区；在所述半导体层叠结构上方形成栅电极、源电极和漏电极；在所述元件隔离区上方形成漏极焊盘，使得栅极焊盘、源极焊盘和所述漏极焊盘在所述栅电极、所述源电极和所述漏电极上方分别连接至所述栅电极、所述源电极和所述漏电极，以及在除所述元件隔离区之外的非元件隔离区上方形成所述栅极焊盘和所述源极焊盘。
附图说明
图1是示出根据第一实施例的半导体器件(GaN-HEMT)的结构的示意性截面图；
图2是示出根据第一实施例的半导体器件中的晶体管的等效电路的示意图；
图3是示出根据第一实施例的半导体器件中所设置的焊盘和导电层之间的电容的示意图；
图4是示出根据第一实施例的半导体器件中的晶体管的等效电路的示意图；
图5是示出根据第一实施例的半导体器件的焊盘布局的示意性平面图；
图6A至图6D是示出根据第一实施例的半导体器件制造方法的示意性截面图；
图7A和图7B是示出根据第一实施例的半导体器件制造方法的示意性截面图；
图8是示出根据第一实施例的半导体器件中的源极互连和栅极互连之间的电容的示意图；
图9是示出根据第二实施例的半导体器件的结构的示意性截面图；
图10是示出根据第二实施例的半导体器件的变型例的结构的示意性截面图；
图11是示出根据第三实施例的半导体器件的结构的示意性平面图；
图12是示出根据第四实施例的半导体器件的结构的示意性截面图；
图13是示出根据第五实施例的半导体器件(半导体封装)的结构的示意性平面图；以及
图14是示出根据第五实施例的包括在电源设备中的PFC电路的结构的截面图。
具体实施方式
以下，将参照附图对根据各实施例的半导体器件及其制造方法和电源设备进行描述。
[第一实施例]
将参照图1至图7B对根据第一实施例的半导体器件及其制造方法进行描述。
根据本实施例的半导体器件是一种包括半导体层叠结构的HEMT，其中，所述半导体层叠结构包括电子渡越层和电子供应层。例如，半导体器件为基于氮基化合物半导体(诸如GaN基化合物半导体)的化合物半导体器件。值得注意的是，基于GaN基化合物半导体的HEMT被称作GaN-HEMT或GaN基HEMT。
以下，将参照具有HEMT结构的GaN-HEMT来进行说明，其中，作为电子渡越层的GaN层和作为电子供应层的AlGaN层叠在一起，用于在电源中使用，其中，所述电源用于设置在电子器件(电子装置)和电源设备中的开关元件。
如图1所示，该GaN-HEMT包括：衬底1；半导体层叠结构2，设置在衬底1上方；以及栅电极3、源电极4和漏电极5，设置在半导体层叠结构2上方。值得注意的是，GaN-HEMT也被称作GaN晶体管。
在本实施例中，衬底1是导电衬底。这里，衬底1是导电SiC衬底，即，n-型SiC衬底或p-型SiC衬底。
半导体层叠结构2是包括电子渡越层6和电子供应层7的半导体层叠结构。在该实施例中，半导体层叠结构2具有其中层叠有i-GaN电子渡越层6、包括i-AlGaN间隔层的n-AlGaN电子供应层7、以及n-GaN覆盖层8的结构。值得注意的是，在图1中，附图标记20表示二维电子气层。半导体层叠结构2可以是包括电子渡越层6和电子供应层7的任何层，且可具有不同的层叠结构。
栅电极3、源电极4和漏电极5设置在如上述配置的半导体层叠结构2上方。
在该实施例中，例如，由Ta/Al制成的源电极4和漏电极5设置在n-AlGaN电子供应层7上方。
AlO膜(绝缘膜)9设置在n-GaN覆盖层8上方，以及例如，由Ni/Au制成的栅电极3设置在AlO膜9上方。换言之，栅电极3设置在n-GaN覆盖层8上方，并使AlO膜9插入作为栅极绝缘膜。
如上所述，该GaN-HEMT为包括栅极绝缘膜的金属绝缘体半导体(MIS)晶体管。
在本实施例中，设置AlO膜9以覆盖半导体层叠结构2的整个表面，即，n-GaN覆盖层8的整个表面以及源电极4和漏电极5的表面(侧面及顶面)。换言之，AlO膜9在栅电极3的正下方起到栅极绝缘膜的作用，而在其它区域中起到钝化膜的作用。
虽然这里将AlO作为用于绝缘膜的材料使用，但是并不限于此。例如，也可以使用包含Si、Al、Hf、Zr、Ti、Ta和W中所任选的氧化物、氮化物、或氮氧化物。
该GaN-HEMT还包括位于栅电极3、源电极4和漏电极5上方的栅极焊盘10、源极焊盘11和漏极焊盘12。
更具体地说，栅极焊盘10、源极焊盘11和漏极焊盘12设置在栅电极3、源电极4和漏电极5上方，并在它们之间插入绝缘膜25以及包括设置在绝缘膜25中的金属互连14-16的互连层13。栅极焊盘10、源极焊盘11和漏极焊盘12经由包括在互连层13中的栅极互连14、源极互连15和漏极互连16连接至栅电极3、源电极4和漏电极5。
焊盘10-12由金属制成，因此是可导电的。焊盘10-12为接合焊盘。在各个焊盘10-12之间形成绝缘膜17。
具体地，本实施例在栅极焊盘10、源极焊盘11和漏极焊盘12下方包括导电衬底1，作为导电层。更具体地说，作为导电层的导电衬底1设置在栅极焊盘10、源极焊盘11和漏极焊盘12下方，对应于栅极焊盘10、源极焊盘11和漏极焊盘12的区域中。
设计焊盘10-12的布局，使得栅极焊盘10和源极焊盘11之间的距离小于栅极焊盘10和漏极焊盘12之间的距离。
换言之，通过在如上所述的焊盘10-12下方设置作为导电层的导电衬底1，使得栅极焊盘10和导电层1之间、源极焊盘11和导电层1之间以及漏极焊盘12和导电层1之间产生各个电容。这里，栅极焊盘10和导电层1之间的电容用Cgp表示，源极焊盘11和导电层1之间的电容用Csp表示，漏极焊盘12和导电层1之间的电容用Cdp表示。
如下文所述，如上所述的焊盘布局有助于增大栅极-源极电容Cgs，而不会导致栅极-漏极电容Cgd的增大。
这样抑制了自导通(一种晶体管在截止状态下导通的现象)，并保证了晶体管的适当的操作，能够实现稳定的操作。
换言之，GaN-HEMT在HEMT结构降低输入电容方面具有显著的优势，因此，提供了增大的开关速度，从而降低了开关损耗。另一方面，由于降低的输入电容，当晶体管在截止状态下时，漏极电压的急剧增大会导致栅极电压的增大，从而导致了自导通。为了解决这个问题，上述构造的目的是在保持上述优势的同时抑制自导通以保证稳定的操作。
以下，将对细节进行描述。
这里，图2是晶体管的等效电路。
首先，源极接地，栅极浮置(即，将栅极电压Vg设定为0V的初始电压)，并将漏极电压Vd设定为0V。基于栅极电荷守恒，当漏极电压Vd增大时，可以通过如下公式(1)来表示栅极电压Vg，在公式中，Cgs是栅极-源极电容，Cgd是栅极-漏极电容，以及Cds是漏极-源极电容：
Cgd(Vg-Vd)+CgsVg＝0
Vg＝(1/(1+Cgs/Cgd))Vd...(1)
当晶体管在截止状态下时，例如，在常关(normally-off)设备中，当施加到栅极的电压设定为0V时，漏极电压Vd增大。当栅极电压Vg最终超过阈值电压Vth时，发生晶体管的自导通，自导通是一种晶体管导通的现象。虽然在实际操作中栅极很少浮置，但是当晶体管在截止状态下时，取决于栅极-源极电阻，如果由于漏极电压增大的结果而使栅极电压Vg达到阈值电压Vth，就可能会发生自导通。
另一方面，上述公式(1)表明栅极电压Vg随着Cgs/Cgd的增大而降低。换言之，由于Cgs/Cgd的值增大，对栅极电压Vg来说便很难超过阈值电压Vth，因此降低了自导通的发生。
因此，可以通过增大上述公式(1)中Cgs/Cgd的值而使得栅极电压Vg不超过阈值电压Vth来抑制自导通。
因此，上述构造增大了栅极-源极电容Cgs，以增大上述公式(1)中Cgs/Cgd的值，而不会导致栅极-漏极电容Cgd的增大，从而抑制了自导通。
换言之，通过如上所述在焊盘10-12下方设置作为导电层的导电衬底1，使得栅极焊盘10和导电层1之间、源极焊盘11和导电层1之间以及漏极焊盘12和导电层1之间产生各个电容Cgp、Csp以及Cdp。
这里，如图3所示，可以通过如下公式(2)来表示由金属制成且因此可导电的焊盘10-12和导电层1之间的电容Cp，在公式中，ε是焊盘10-12和导电层1之间的半导体层(该半导体层是非导电的)的相对介电常数，εo是真空介电常数，S是焊盘10-12的面积，以及t是焊盘10-12和导电层1之间的距离：
Cp＝ε×εo×S/t...(2)
这里，栅极焊盘10和导电层1之间的电容Cgp、源极焊盘11和导电层1之间的电容Csp以及漏极焊盘12和导电层1之间的电容Cdp主要是由各个焊盘10-12的面积来确定。因此，可以通过调整栅极焊盘10和源极焊盘11的面积来调整栅极焊盘-导电层电容Cgp和源极焊盘-导电层电容Csp，从而调整栅极-源极电容Cgs。
如上所述，在该实施例中，栅极焊盘10、源极焊盘11和漏极焊盘12分别经由栅极互连14、源极互连15和漏极互连16连接至栅电极3、源电极4和漏电极5。焊盘10-12和导电层1之间的各个电容经由导电层1和绝缘膜17彼此连接。
因此，图4示出了包括焊盘10-12和导电层1之间的各个电容以及互连14-16的电容的晶体管的等效电路。
这里，栅极-源极电容用Cgs表示，栅极-漏极电容用Cgd表示，以及漏极-源极电容用Cds表示。此外，栅电极和源电极之间的电容用Cgst表示，栅电极和漏电极之间的电容用Cgdt表示，漏电极和源电极之间的电容用Cdst表示。此外，栅极互连和源极互连之间的电容用Cgs1表示，栅极互连和漏极互连之间的电容用Cgdl表示，以及漏极互连和源极互连之间的电容用Cds1表示。另外，栅极焊盘10和导电层1之间的电容用Cgp表示，源极焊盘11和导电层1之间的电容用Csp表示，漏极焊盘12和导电层1之间的电容用Cdp表示。此外，栅极焊盘-导电层电容Cgp和源极焊盘-导电层电容Csp之间的电阻，即，栅极焊盘-源极焊盘电阻，用Rgsp表示；栅极焊盘-导电层电容Cgp和漏极焊盘-导电层电容Cdp之间的电阻，即，栅极焊盘-漏极焊盘电阻，用Rgdp表示；以及漏极焊盘-导电层电容Cdp和源极焊盘-导电层电容Csp之间的电阻，即，漏极焊盘-源极焊盘电阻，用Rdsp表示。
在该实施例中，在互连层13上方形成焊盘10-12，且绝缘膜17设置在各个焊盘10-12之间。因此，焊盘之间的各个电阻Rgsp、Rgdp、Rdsp与对应的焊盘之间的距离成比例。如果焊盘之间的距离足够短，那么这些焊盘之间的电阻可以忽略不计。
在本实施例中，如上所述，使栅极焊盘10和源极焊盘11之间的距离小于栅极焊盘10和漏极焊盘12之间的距离。换言之，设计焊盘布局使得源极焊盘11布置在靠近栅极焊盘10的位置，而漏极焊盘12被布置在远离栅极焊盘10的位置。
具体地，如图5所示，使栅极焊盘10和源极焊盘11之间的距离足够短，而使栅极焊盘10和漏极焊盘12之间的距离足够长。
换言之，通过使栅极焊盘10和源极焊盘11之间的距离足够短，而使栅极焊盘-源极焊盘电阻Rgsp足够小，从而有效地增大栅极焊盘-导电层电容Cgp和源极焊盘-导电层电容Csp之间的连接。另一方面，通过使栅极焊盘10和漏极焊盘12之间的距离足够长，而使栅极焊盘-漏极焊盘电阻Rgdp足够大，从而有效地降低栅极焊盘-导电层电容Cgp和漏极焊盘-导电层电容Cdp之间的连接。
因此，使栅极焊盘-源极焊盘电阻Rgsp足够小，有助于栅极焊盘-导电层电容Cgp和源极焊盘-导电层电容Csp之间的电荷交换。因此，栅极-源极电容Cgs包括栅极焊盘-导电层电容Cgp和源极焊盘-导电层电容Csp的复合电容。因此，可以通过如下公式(3)来表示栅极-源极电容Cgs：
Cgs＝Cgst+Cgsl+1/(1/Csp+1/Cgp)...(3)
另一方面，使栅极焊盘-漏极焊盘电阻Rgdp足够大，抑制了栅极焊盘-导电层电容Cgp和漏极焊盘-导电层电容Cdp之间的电荷交换。因此，栅极-漏极电容Cgd不包括栅极焊盘-导电层电容Cgp和漏极焊盘-导电层电容Cdp的复合电容。因此，可以通过如下公式(4)来表示栅极-漏极电容Cgd：
Cgd＝Cgdt+Cgdl...(4)
按照这种方式，通过设计焊盘布局，调整由设置在焊盘10-12下方的导电层1所产生的电容之间的各个电阻，将合成的电容附加至栅极-源极电容Cgs，而不将它们附加至栅极-漏极电容Cgd。因此，增大了栅极-源极电容Cgs而不会导致栅极-漏极电容Cgd的增大，从而增大了上述公式(1)中Cgs/Cgd的值。这样抑制了自导通，能够实现稳定的操作。
因此，在本实施例中，设定栅极焊盘10和源极焊盘11之间的距离，使得栅极焊盘-导电层电容Cgp和源极焊盘-导电层电容Csp附加至栅极-源极电容Cgs。与此相反，设定栅极焊盘10和漏极焊盘12之间的距离，使得栅极焊盘-导电层电容Cgp和漏极焊盘-导电层电容Cdp不附加至栅极-漏极电容Cgd。
如图1和图5所示，该GaN-HEMT包括元件隔离区18和除元件隔离区18之外的非元件隔离区(晶体管区域)19。这里，元件隔离区18是通过元件隔离被赋以高电阻的区域，而非元件隔离区19是未通过元件隔离被赋以高电阻的区域。栅极焊盘10、源极焊盘11和漏极焊盘12设置在元件隔离区18上方。在这种情况下，n-GaN覆盖层8和二维电子气层20被隔离在焊盘10-12和作为导电层的导电衬底1之间，从而被赋以高电阻。因此，n-GaN覆盖层8和二维电子气层20没有起到与各个焊盘10-12产生电容的导电层的作用。在图5中，没有用虚线包围的区域是元件隔离区18。
以下，将参照图6A至图6D、图7A以及图7B对根据本实施例的半导体器件(GaN-HEMT)制造方法进行描述。
首先，如图6A所示，例如，通过金属有机气相外延(MOVPE)，在导电SiC衬底1上方形成i-GaN电子渡越层6、包含i-AlGaN间隔层的n-AlGaN电子供应层7、以及n-GaN覆盖层8。在这个过程中，在导电衬底1上方形成了包括电子渡越层6和电子供应层7的半导体层叠结构2。
在该实施例中，i-GaN电子渡越层6具有大约3μm的厚度。i-AlGaN间隔层具有大约5nm的厚度。n-AlGaN电子供应层7具有大约30nm的厚度和大约5×1018cm-3的Si掺杂浓度。n-GaN覆盖层8具有大约10nm的厚度和大约5×1018cm-3的Si掺杂浓度。
接着，例如，通过光刻，在n-GaN覆盖层8上方形成在将要形成元件隔离区的区域中具有开口的抗蚀剂膜；接着，例如，通过离子注入形成元件隔离区18。在该实施例中，从半导体层叠结构2的正面侧到i-GaN电子渡越层6的某个中间深度(depth of some midpoint)进行离子注入以赋予高电阻，从而形成元件隔离区18。接着，移除抗蚀剂膜。值得注意的是，形成元件隔离区18的过程不仅限于上述情况。例如，通过使用氯基气体(chlorine-based gas)进行干蚀刻可形成沟槽，并将绝缘膜填充到该沟槽中以形成元件隔离区18。
接着，如图6B和图6C所示，在n-AlGaN电子供应层7上方形成源电极4和漏电极5。
更具体地说，例如，通过光刻，在n-GaN覆盖层8上方形成抗蚀剂膜(未示出)，所述抗蚀剂膜在将要形成源电极和漏电极的各个区域中具有开口。
接着，如图6B所示，例如，通过使用氯基气体进行干蚀刻，在将要形成源电极和漏电极的区域中移除n-GaN覆盖层8。虽然整个n-GaN覆盖层8被移除而n-AlGaN电子供应层7完好地保留下来，但也可以移除一部分n-GaN覆盖层8或者可以移除一部分n-AlGaN电子供应层7。
接着，如图6C所示，例如，通过光刻、蒸发和剥离(lift-off)技术，在n-AlGaN电子供应层7上方将要形成源电极和漏电极的区域中，形成例如具有大约20nm厚度的Ta层21和具有大约200nm厚度的Al层22。在该实施例中，形成了具有作为较低层的Ta层21的层叠结构。
因此，由Ta/Al层制成的源电极4和漏电极5设置在n-AlGaN电子供应层7上方。
其后，例如，在氮气氛围中，通过例如在大约400℃到大约1000℃的温度下(例如在大约550℃下)执行退火来确立欧姆特性(ohmic characteristic)。
接着，如图6D所示，在晶片的整个表面上方形成AlO膜(绝缘膜)9。更具体地说，形成AlO膜9以覆盖n-GaN覆盖层8的整个表面，以及源电极4和漏电极5的表面。在该实施例中，例如，形成具有大约10nm厚度的AlO膜。形成在栅电极3正下方的AlO膜9起到栅极绝缘膜的作用，而形成在其它部分中的该AlO膜9起到钝化膜的作用。
值得注意的是，例如，绝缘膜9可具有大约2nm到大约200nm的厚度。为了形成绝缘膜9，优选地使用ALD(原子层沉积)、等离子体CVD(化学气相沉积)或者溅射技术。例如，可以使用包含任选自Si、Al、Hf、Zr、Ti、Ta和W的氧化物、氮化物或氮氧化物作为用于绝缘膜9的材料。
接着，如图7A所示，在AlO膜9上方形成栅电极3。换言之，例如，通过光刻、蒸发和剥离技术，在AlO膜9上方将要形成栅电极的区域中形成例如具有大约30nm厚度的Ni层23和具有大约400nm厚度的Au层24。由此，在AlO膜9上方形成由Ni/Au层制成的栅电极3。
按照这种方式，在半导体层叠结构2上方形成栅电极3、源电极4和漏电极5。
接着，如图7B所示，形成绝缘膜25和包括金属互连14-16的互连层13，以及接合焊盘10-12。
更具体地说，形成连接至栅电极3的栅极互连14、连接至源电极4的源极互连15和连接至漏电极5的漏极互连16，使绝缘膜25插入它们之间。还形成经由栅极互连14连接至栅电极3的栅极焊盘10、经由源极互连15连接至源电极4的源极焊盘11和经由漏极互连16连接至漏电极5的漏极焊盘12。按照这种方式，在栅电极3、源电极4和漏电极5上方形成栅极焊盘10、源极焊盘11和漏极焊盘12以分别连接至栅电极3、源电极4和漏电极5。在本实施例中，栅极焊盘10、源极焊盘11和漏极焊盘12设置在元件隔离区18上方。
在该实施例中，形成栅极焊盘10、源极焊盘11和漏极焊盘12，使得栅极焊盘10和源极焊盘11之间的距离小于栅极焊盘10和漏极焊盘12之间的距离。
在本实施例中，形成栅极焊盘10和源极焊盘11，使得栅极焊盘10和源极焊盘11之间的距离成为能够将栅极焊盘-导电层电容Cgp和源极焊盘-导电层电容Csp附加至栅极-源极电容Cgs的距离。另一方面，形成栅极焊盘10和漏极焊盘12，使得栅极焊盘10和漏极焊盘12之间的距离成为不能将栅极焊盘-导电层电容Cgp和漏极焊盘-导电层电容Cdp附加至栅极-漏极电容Cgd的距离。
在如上所述的步骤中可以制造根据本实施例的半导体器件(GaN-HEMT)。
因此，根据本实施例的半导体器件及其制造方法在抑制自导通方面有优势，从而实现了稳定的操作。
下文将对根据上述步骤制造GaN-HEMT并将其安装在第五实施例的PFC电路上进行描述。对GaN-HEMT进行10分钟的实际操作并使用示波器来确定它的操作波形，并未观察到自导通。与此相反，在具有替代导电SiC衬底的半绝缘SiC衬底的GaN-HEMT中观察到了自导通。在将栅极焊盘10和源极焊盘11的距离设定为等于栅极焊盘10和漏极焊盘12的距离的GaN-HEMT，以及将源极焊盘11和漏极焊盘12都布置在离栅极焊盘10足够远的距离的另一GaN-HEMT中也观察到了自导通。
虽然上述实施例中将导电衬底用作设置在焊盘10-12下方的导电层，但是并不限于此。例如，也可以使用在其正面上方包括导电层的衬底。例如，可以使用绝缘衬底(高电阻衬底)或在其正面上方包括导电层的半绝缘衬底。
此外，虽然上述实施例中将导电SiC衬底用作导电衬底，但是并不限于此。例如，也可以使用其它导电半导体衬底，诸如导电Si衬底和导电GaN衬底。
此外，虽然上述实施例中通过采用焊盘布局增大上述公式(1)中Cgs/Cgd的值来抑制自导通，但是并不限于此。例如，可以通过采用焊盘布局和互连布局的结合增大上述公式(1)中Cgs/Cgd的值来抑制自导通。
为了采用互连布局来增大上述公式(1)中Cgs/Cgd的值，可以设置栅极互连14、源极互连15和漏极互连16，使得在绝缘膜25的相对侧上布置栅极互连14和源极互连15(二者将绝缘膜25夹在中间)的位置点的数目大于在绝缘膜25的相对侧上布置栅极互连14和漏极互连16(二者将绝缘膜25夹在中间)的位置点的数目。
例如，如图8所示，当栅极互连14和源极互连15布置为将绝缘膜25夹在中间时，产生栅极互连-源极互连电容Cgs1。该栅极互连-源极互连电容Cgs1可以按照和上述公式(2)类似的方式来表示。因此，通过增大布置将绝缘膜25夹在中间的栅极互连14和源极互连15的位置点的数目，可以增大栅极互连-源极互连电容Cgs1。
按照这种方式，采用互连布局可以增大上述公式(1)中Cgs/Cgd的值。
因此，通过将采用焊盘布局来增大上述公式(1)中Cgs/Cgd的值的技术，与采用互连布局来增大上述公式(1)中Cgs/Cgd的值的技术相结合可以抑制自导通。这样改善了设计的灵活性并提供了调整上述公式(1)中Cgs/Cgd的值的灵活性。
此外，在上述实施例的构造中，如下文将要描述的第二实施例的变型例(参见图10，其中设置有高电阻层的变型例)，可以在作为导电层的导电衬底1和电子渡越层6之间设置具有高于导电衬底1的电阻的高电阻层。这样可以防止漏电流至作为导电层的导电半导体层30。
此外，虽然上述实施例中栅极焊盘10、源极焊盘11和漏极焊盘12设置在元件隔离区18上方，但是并不限于此。例如，在上述实施例的构造中，如下文将要描述的第三实施例，漏极焊盘12可以设置在元件隔离区18上方，而栅极焊盘10和源极焊盘11可以设置在非元件隔离区19上方。这样使得n-GaN覆盖层8和二维电子气层20起到与各焊盘10和11一起来产生电容的导电层的作用。这种GaN-HEMT从焊盘10-12到衬底的背面可包括导电层1、8和20。这样改善了设计的灵活性并提供了调整上述公式(1)中Cgs/Cgd的值的灵活性。
[第二实施例]
接着，将参照图9对根据第二实施例的半导体器件及其制造方法进行描述。
根据本实施例的半导体器件与上述第一实施例的不同之处在于，导电层设置在栅极焊盘10、源极焊盘11和漏极焊盘12下方，并与各焊盘10-12一起产生电容。
更具体地说，在本实施例中，如图9所示，衬底1是半绝缘衬底，且导电半导体层30设置在衬底1和电子渡越层6之间。该导电半导体层30是设置在栅极焊盘10、源极焊盘11和漏极焊盘12下方的导电层，且与各焊盘10-12一起来产生电容。因此，半导体层叠结构2包括导电半导体层30。值得注意的是，为了便于图9的说明，仅绘示出形成在衬底1上方的半导体层叠结构2，而省略了其它元件。
在本实施例中，衬底1是半绝缘SiC衬底。
另外，半导体层叠结构2具有其中层叠有导电半导体层30、i-GaN电子渡越层6、包含i-AlGaN间隔层的n-AlGaN电子供应层7、以及n-GaN覆盖层8的结构。
在该实施例中，这里，导电半导体层30是导电GaN层，即，n-型GaN层。值得注意的是，导电半导体层30可以是p-型GaN层。
值得注意的是，导电半导体层30并不限于上述列出的情况。例如，当在衬底1上方形成导电半导体层30时，即，当导电缓冲层设置为在衬底1上方形成的缓冲层时，导电AlGaN层(即，n-型AlGaN层)，或者导电AlN/GaN超晶格(super-lattice)层(即，n-型AlN/GaN超晶格层)，可以被用于作为导电缓冲层的导电半导体层30。可以设置单个导电半导体层或者多个导电半导体层作为导电半导体层30。
接着，将对根据本实施例的半导体器件(GaN-HEMT)制造方法进行描述。
首先，例如，通过MOVPE技术，在半绝缘SiC衬底1上方形成n-GaN层30、i-GaN电子渡越层6、包含i-AlGaN间隔层的n-AlGaN电子供应层7、以及n-GaN覆盖层8。按照这种方式，在衬底1上方形成包括导电半导体层30、电子渡越层6和电子供应层7的半导体层叠结构2。在该实施例中，导电GaN层30具有大约1μm的厚度。
在后续步骤中，可以使用类似上述第一实施例中的步骤来制造本半导体器件(GaN-HEMT)。
其他结构和制造方法的其他步骤的细节与上述第一实施例中的类似，并且将省略其说明。
因此，如第一实施例所述，根据本实施例的半导体器件及其制造方法在抑制自导通方面有优势，从而能够实现稳定的操作。
下文将对根据上述步骤制造GaN-HEMT并将其安装在第五实施例的PFC电路上进行描述。对GaN-HEMT进行10分钟的实际操作并使用示波器来确定它的操作波形，并未观察到自导通。
虽然上述实施例中将半绝缘SiC衬底用作衬底，但是并不限于此。例如，如上述第一实施例所述，衬底可以是导电衬底，或者可以是绝缘衬底(高电阻衬底)。可替代地，衬底可以是诸如Si衬底、GaN衬底以及蓝宝石衬底的其它衬底。
此外，在上述实施例的构造中，如图10所示，可以在作为导电层的导电半导体层30和电子渡越层6之间设置具有高于导电半导体层30的电阻的高电阻层31。这里，高电阻层31为i-AlN层。这样可以防止漏电流至作为导电层的导电半导体层30。
在这种情况下，半导体层叠结构2具有其中层叠有n-GaN层(导电半导体层)30、i-AlN层(高电阻层、绝缘层)31、i-GaN电子渡越层6、包含i-AlGaN间隔层的n-AlGaN电子供应层7、以及n-GaN覆盖层8的结构。在该实施例中，i-AlN层31具有大约100nm的厚度。值得注意的是，其它构造与上述实施例中相类似。形成在衬底1和电子渡越层6之间的导电半导体层30和高电阻层31也被称作缓冲层。
下文将对根据上述步骤制造GaN-HEMT并将其安装在第五实施例的PFC电路上进行描述。对GaN-HEMT进行10分钟的实际操作并使用示波器来确定它的操作波形，并未观察到自导通。
值得注意的是，高电阻层31并不限于如上所述的情况，而是可以为包括至少一种选自由i-AlN、p-型AlN、i-AlGaN、p-型AlGaN、p-型GaN、Fe-掺杂GaN、Si氧化物、Al氧化物、Si氮化物和C(例如，钻石)所组成的组的材料的任何层。应当注意的是，当高电阻层31为p-型GaN层时，作为导电层的导电半导体层30可以是除p-型GaN层之外的任何层。如果没有设置高电阻层31，可以形成更厚的i-GaN电子渡越层6。可以设置单个高电阻层或者多个高电阻层作为高电阻层31。例如，如果使用Si衬底，可以通过在Si衬底上方按照高电阻层、导电层和高电阻层的顺序进行层叠来改善耐电压。
此外，虽然上述实施例中作为导电层的导电半导体层30是设置在衬底1整个表面上方的栅极焊盘10、源极焊盘11和漏极焊盘12下方，但是并不限于此。例如，导电半导体层30可以仅设置在焊盘10-12下方对应于焊盘10-12的各个区域中，且不同的半导体层可以设置在其它区域中，使得设置在对应于焊盘10-12的各个区域中的导电半导体层通过不同的半导体层彼此连接。在这种情况下，通过调整设置在对应于栅极焊盘10和源极焊盘11的区域中的导电半导体层的面积，可以调整导电半导体层和栅极焊盘之间以及导电半导体层和源极焊盘11之间产生的电容。因此，可以调整栅极-源极电容Cgs，使得能够实现对上述公式(1)中Cgs/Cgd的值的调整。这样改善了设计的灵活性并提供了调整上述公式(1)中Cgs/Cgd的值的灵活性。
此外，如上述第一实施例的变型例所述，可以采用焊盘布局和互连布局的结合，通过增大上述公式(1)中Cgs/Cgd的值来抑制自导通。
此外，如上述第一实施例所述，虽然上述实施例中栅极焊盘10、源极焊盘11和漏极焊盘12设置在元件隔离区18上方，但是并不限于此。例如，如下文中将要描述的第三实施例所述，在上述实施例的构造中，漏极焊盘12可以设置在元件隔离区18上方，而栅极焊盘10和源极焊盘11可以设置在非元件隔离区19上方。这样使得n-GaN覆盖层8和二维电子气层20起到导电层的作用，该导电层通过各个焊盘10和11来产生电容。这种GaN-HEMT从焊盘10-12到衬底的背面可包括导电层30、8和20。这样改善了设计的灵活性并提供了调整上述公式(1)中Cgs/Cgd的值的灵活性。
[第三实施例]
接着，将参照图11对根据第三实施例的半导体器件及其制造方法进行描述。
如图11所示，根据本实施例的半导体器件与上述第一实施例不同之处在于，其栅极焊盘10和源极焊盘11设置在非元件隔离区19上方，且使用了不同的导电层。
更具体地说，该GaN-HEMT包括元件隔离区18和除所述元件隔离区之外的非元件隔离区19。这里，元件隔离区18为通过元件隔离被赋以高电阻的区域，而非元件隔离区19为未通过元件隔离被赋以高电阻的区域。漏极焊盘12设置在元件隔离区18上方，而栅极焊盘10和源极焊盘11设置在非元件隔离区19上方。在该实施例中，整个栅极焊盘10、部分源极焊盘11以及栅极焊盘10和源极焊盘11之间的区域(间隔)设置在非元件隔离区19上方。在图11中，没有用虚线包围的区域为元件隔离区18。
在这种情况下，与此相应地，位于栅极焊盘10和源极焊盘11下方，即，位于整个栅极焊盘10、部分源极焊盘11、以及栅极焊盘10和源极焊盘11之间的区域下方的n-GaN覆盖层8和二维电子气层20没有被隔离，而未被赋以高电阻。因此，包括在半导体层叠结构2中的n-GaN覆盖层8和二维电子气层20起到导电层的作用，所述导电层用于在栅极焊盘10和源极焊盘11之间产生电容。
值得注意的是，n-GaN覆盖层8也被称作导电覆盖层或导电半导体层。此外，二维电子气层20也被称作导电半导体层。
如上述第一实施例所述，栅极焊盘10和源极焊盘11经由栅极互连14和源极互连15连接至栅电极3和源电极4。在栅极焊盘10和源极焊盘11之间形成绝缘膜17。此外，非元件隔离区19也位于栅极焊盘10和源极焊盘11之间的区域下方，且设置在栅极焊盘10下方的非元件隔离区19和设置在源极焊盘11下方的非元件隔离区19彼此连接。因此，焊盘10和11与导电层8和20之间的各电容经由导电层8和20以及绝缘膜17彼此连接。此外，设定栅极焊盘10和源极焊盘11之间的距离，使得栅极焊盘-导电层电容Cgp和源极焊盘-导电层电容Csp被附加至栅极-源极电容Cgs中。
如上所述，在本实施例中，通过将非元件隔离区19界定于栅极焊盘10和源极焊盘11下方，作为导电层的n-GaN覆盖层8和二维电子气层20被设置在栅极焊盘10和源极焊盘11下方。因此，在导电层8和20与栅极焊盘10之间、以及导电层8和20与源极焊盘11之间分别产生了电容。通过使用上述焊盘布局来增大栅极-源极电容Cgs，从而抑制了自导通且能够实现稳定的操作。
此外，在本实施例中，在漏极焊盘12下方形成元件隔离区18，且n-GaN覆盖层8和二维电子气层20因此被隔离，从而被赋以高电阻。因此，n-GaN覆盖层8和二维电子气层20不承担通过漏极焊盘12来产生电容的导电层的作用。换言之，防止n-GaN覆盖层8和二维电子气层20与漏极焊盘12之间的电容产生。这样防止了栅极-漏极电容Cgd的增大。
换言之，不像上述第一实施例，在本实施例中，通过将导电层8和20设置于栅极焊盘10和源极焊盘11下方来产生电容，同时通过省去导电层来防止在漏极焊盘12下方产生电容。如上所述，采用如上述第一实施例所述的栅极焊盘10和源极焊盘11以及非元件隔离区19的布局，可增大栅极-源极电容Cgs而不会导致栅极-漏极电容Cgd的增大，从而增大了上述公式(1)中Cgs/Cgd的值。这样抑制了自导通，从而实现稳定的操作。
此外，在本实施例中，通过调整位于栅极焊盘10和源极焊盘11下方的非元件隔离区19的大小(即，导电层8和20的面积)，能够调整导电层8和导电层20与栅极焊盘10之间，以及导电层8和导电层20与源极焊盘11之间产生的电容。因此，可以调整栅极-源极电容Cgs，使得能够实现对上述公式(1)中Cgs/Cgd的值的调整。这样改善了设计的灵活性并提供了调整上述公式(1)中Cgs/Cgd的值的灵活性。
此外，在本实施例中，与上述第一实施例中一样，导电衬底可以不设置在栅极焊盘、源极焊盘和漏极焊盘下方。因此，在本实施例中，绝缘衬底或半绝缘衬底也可以被用作衬底。SiC衬底、Si衬底、GaN衬底、蓝宝石衬底等也可以被用作衬底。
在本实施例中，如上述第一实施例所述，布置焊盘10-12使得栅极焊盘10和源极焊盘11之间的距离小于栅极焊盘10和漏极焊盘12之间的距离。换言之，设计焊盘布局使得源极焊盘11布置在靠近栅极焊盘10的位置，而漏极焊盘12布置在远离栅极焊盘10的位置。然而，这种焊盘布局并不限于此，而是可以使用任何布局，只要栅极焊盘10和源极焊盘11设置在非元件隔离区19上方，漏极焊盘12设置在元件隔离区18上方，且源极焊盘11位于靠近栅极焊盘10的位置。
接着，将对根据本实施例的半导体器件(GaN-HEMT)制造方法进行描述。
首先，如上述第一实施例所述，例如(参见图6A)，通过MOVPE技术，在衬底1(在该实施例中，例如，绝缘SiC衬底)上方形成i-GaN电子渡越层6、包含i-AlGaN间隔层的n-AlGaN电子供应层7、以及n-GaN覆盖层8。在这个过程中，在衬底1上方形成了包括电子渡越层6和电子供应层7的半导体层叠结构2。
接着，例如，通过光刻，在n-GaN覆盖层8上方形成具有开口的抗蚀剂膜，所述开口位于将要形成元件隔离区的区域中。接着，例如(参见图6B)，通过进行使用氯基气体的干蚀刻或进行离子注入来形成元件隔离区18，以提供元件隔离。在该实施例中，从半导体层叠结构2的正面侧到i-GaN电子渡越层6的某个中间深度进行离子注入以形成元件隔离区18。在该步骤中，在将要形成整个栅极焊盘10、部分源极焊盘11以及栅极焊盘10和源极焊盘11之间的间隔上方的区域没有被隔离，从而界定了非元件隔离区。接着，移除抗蚀剂膜。
接着，如上述第一实施例所述，在半导体层叠结构2上方形成栅电极3、源电极4和漏电极5(参见图6C、图6D和图7A)。
接着，如上述第一实施例所述，形成绝缘膜25、包括金属互连14-16的互连层13、以及接合焊盘10-12(参见图7B)。
应当注意的是，在本实施例中，在元件隔离区18上方形成漏极焊盘12，而在除元件隔离区18之外的非元件隔离区19上方形成栅极焊盘10和源极焊盘11。在该实施例中，形成栅极焊盘10和源极焊盘11使得整个栅极焊盘10、部分源极焊盘11以及栅极焊盘10和源极焊盘11之间的区域位于非元件隔离区19上方。
此外，如上述第一实施例所述，形成栅极焊盘10和源极焊盘11，使得栅极焊盘10和源极焊盘11之间的距离变为能够将栅极焊盘-导电层电容Cgp和源极焊盘-导电层电容Csp附加至栅极-源极电容Cgs的距离。
可以在如上所述的步骤中制造根据本实施例的半导体器件(GaN-HEMT)。
其他结构和制造方法的其他步骤的细节与上述第一实施例中的类似，并且将省略其说明。
因此，如上述第一实施例所述，根据本实施例的半导体器件及其制造方法在抑制自导通方面有优势，从而实现了稳定的操作。
虽然上述实施例中半导体层叠结构2包括位于电子供应层7上方的n-GaN覆盖层8，但是并不限于此，且n-GaN覆盖层8可以被省去。在这种情况下，包括在半导体层叠结构2中的二维电子气层20将起到导电层的作用，所述导电层与栅极焊盘10以及与源极焊盘11分别产生电容。
此外，虽然上述实施例已经描述了包括在半导体层叠结构2中的n-GaN覆盖层8和二维电子气层20起到与栅极焊盘10以及与源极焊盘11分别产生电容的导电层的作用，但是并不限于此。例如，如果使用不同类型的半导体层叠结构，不同的半导体层可以起到与栅极焊盘10以及与源极焊盘11分别产生电容的导电层的作用。
此外，虽然对应于栅极焊盘10和源极焊盘11之间的间隔的区域也界定了非元件隔离区19，使得对应于栅极焊盘10的非元件隔离区19和对应于源极焊盘11的非元件隔离区19通过上述实施例中的导电层来连接，但是并不限于此。例如，对应于栅极焊盘10和源极焊盘11之间的间隔的区域可以界定元件隔离区18，使得对应于栅极焊盘10的非元件隔离区19和对应于源极焊盘11的非元件隔离区19通过元件隔离区18来连接。
此外，如上述第一实施例的变型例所述，可以采用焊盘布局和互连布局的结合，通过增大上述公式(1)中Cgs/Cgd的值来抑制自导通。
[第四实施例]
接着，将参照图12对根据第四实施例的半导体器件及其制造方法进行描述。
如图12所示，根据本实施例的半导体器件与上述第一实施例的不同之处在于，其中金属层40被设置为导电层。
换言之，该半导体器件包括焊盘10-12，位于上述第一实施例发包括衬底1、半导体层叠结构2、绝缘膜9、电极3-5以及互连层13的结构41(参见图1)上方；并且还包括作为导电层的金属层40，位于衬底1的背面上方。
在该实施例中，金属层40设置在衬底1的背面上方，仅位于栅极焊盘10和源极焊盘11下方。更具体地说，金属层40设置在栅极焊盘10和源极焊盘11下方对应于栅极焊盘10、源极焊盘11以及栅极焊盘10和源极焊盘11之间的间隔的区域中。与此相反，没有金属层40设置在漏极焊盘12下方对应于漏极焊盘12的区域中。因此，金属层40为导电层，所述导电层与栅极焊盘10以及与源极焊盘11分别产生电容。
如上述第一实施例所述，栅极焊盘10和源极焊盘11分别经由栅极互连14和源极互连15连接至栅电极3和源电极4。在栅极焊盘10和源极焊盘11之间形成绝缘膜17。金属层40也设置在栅极焊盘10和源极焊盘11之间的区域下方，且设置在栅极焊盘10下方的金属层和设置在源极焊盘11下方的金属层相连接。因此，焊盘10和11与作为导电层的金属层40之间的各电容经由导电层40和绝缘膜17而彼此连接。此外，设定栅极焊盘10和源极焊盘11之间的距离，使得栅极焊盘-导电层电容Cgp和源极焊盘-导电层电容Csp被附加至栅极-源极电容Cgs中。
如上所述，在本实施例中，通过在栅极焊盘10和源极焊盘11下方设置作为导电层的金属层40来产生导电层40和栅极焊盘10之间、以及导电层40和源极焊盘11之间的电容。通过使用上述焊盘布局增大了栅极-源极电容Cgs，从而抑制了自导通且能够实现稳定的操作。
此外，在本实施例中，作为导电层的金属层40没有设置在漏极焊盘12下方，防止与漏极焊盘12产生电容。这样防止了栅极-漏极电容Cgd的增大。
换言之，不像上述第一实施例，在本实施例中，通过在栅极焊盘10和源极焊盘11下方设置导电层40来产生电容，同时为了防止电容产生而没有在漏极焊盘12下方设置导电层40。如上所述，采用栅极焊盘10和源极焊盘11以及金属层40的布局，如上述第一实施例所述，增大了栅极-源极电容Cgs而不会导致栅极-漏极电容Cgd的增大，从而增大了上述公式(1)中Cgs/Cgd的值。这样抑制了自导通，从而实现了稳定的操作。
此外，在本实施例中，可以通过调整位于栅极焊盘10和源极焊盘11下方的导电层40的面积，来调整导电层40和栅极焊盘10之间以及导电层40和源极焊盘11之间产生的电容。因此，可以调整栅极-源极电容Cgs，使得能够实现对上述公式(1)中Cgs/Cgd的值的调整。这样改善了设计的灵活性并提供了调整上述公式(1)中Cgs/Cgd的值的灵活性。
此外，由于本实施例包括作为导电层的金属层40，因此在焊盘10-12下方不需要作为导电层的导电衬底，如上述第一实施例中那样。因此，在该实施例中，绝缘衬底或半绝缘衬底可以被用作衬底1。SiC衬底、Si衬底、GaN衬底、蓝宝石衬底等可以被用作衬底1。应当注意的是，如上述第二实施例的变型例(具有高电阻层的实施例)所述，通过使用绝缘衬底或半绝缘衬底用作衬底1，可以防止漏电流至作为导电层的金属层40。
值得注意的是，在本实施例中，只要金属层40设置在栅极焊盘10和源极焊盘11下方，金属层40没有设置在漏极焊盘12下方，且源极焊盘11位于靠近栅极焊盘10的位置，那么漏极焊盘12可以布置为远离栅极焊盘10或者漏极焊盘12可以靠近栅极焊盘10。
其他结构和制造方法的其他步骤的细节与上述第一实施例中的类似，并且将省略其说明。
因此，如上述第一实施例所述，根据本实施例的半导体器件及其制造方法在抑制自导通方面有优势，从而实现了稳定的操作。
虽然上述实施例中作为导电层的金属层40设置在衬底1的背面上方，但是并不限于此，还可以在衬底1的背面上方设置作为导电层的导电半导体层。
此外，虽然上述实施例中金属层40设置在对应于栅极焊盘10和源极焊盘11之间的间隔的区域中，使得设置在对应于栅极焊盘10的区域中的金属层和设置在对应于源极焊盘11的区域中的金属层通过金属层相连接，但是并不限于此。例如，可以在对应于栅极焊盘10和源极焊盘11之间的间隔的区域中设置绝缘膜，使得设置在对应于栅极焊盘10的区域中的金属层以及设置在对应于漏极焊盘11的区域中的金属层通过所述绝缘膜相连接。
此外，如上述第一实施例的变型例所述，可以采用焊盘布局和互连布局的结合，通过增大上述公式(1)中的Cgs/Cgd的值来抑制自导通。
此外，如上述第一实施例所述，虽然上述实施例中栅极焊盘10、源极焊盘11和漏极焊盘12设置在元件隔离区18上方，但是并不限于此。例如，在上述实施例的构造中，如上述第三实施例所述，漏极焊盘12可以设置在元件隔离区18上方，而栅极焊盘10和源极焊盘11可以设置在非元件隔离区19上方。这样使得n-GaN覆盖层8和二维电子气层20起到导电层的作用，所述导电层与各个焊盘10和11产生电容。这种GaN-HEMT可包括导电层40，位于衬底的背面上方；并且还包括导电层8和20，位于从焊盘10和11到衬底背面之间的某个位置。这样改善了设计的灵活性并提供了调整上述公式(1)中Cgs/Cgd的值的灵活性。
[第五实施例]
接着，将参照图13和图14对根据第五实施例的半导体器件及其制造方法和电源设备进行描述。
根据本实施例的半导体器件为半导体封装，该半导体封装作为一种半导体芯片包括根据上述第一实施例至第四实施例以及这些实施例的变型例中的任何一个的半导体器件(GaN-HEMT)。值得注意的是，该半导体芯片也被称作HEMT芯片。
以下，作为一个示例，将参照离散封装对该实施例进行描述。
如图13所示，该半导体器件包括：基台50，安装有根据上述第一实施例至第四实施例以及这些实施例的变型例中的任何一个的半导体芯片；以及栅极引线51、源极引线52、漏极引线53、接合线54A-54C(在该实施例中为Al接线)和封装树脂55。值得注意的是封装树脂也被称作成型树脂。
安装在基台50上的半导体芯片56中的栅极焊盘10、源极焊盘11和漏极焊盘12分别通过Al接线54A-54C连接至栅极引线51、源极引线52和漏极引线53，然后接受树脂封装。
在该实施例中，用贴片材料(die attach material)57(在该实施例中为焊料)将半导体芯片56中衬底的背面固定至基台50，所述基台50电性连接至漏极引线53。值得注意的是，该构造不限于如上所述的情况，且基台50可以电性连接至源极引线52。
接着，将对根据本实施例的半导体器件(离散封装)制造方法进行描述。
首先，例如，用贴片材料57(在该实施例中为焊料)将根据上述第一实施例至第四实施例以及这些实施例的变型例中的任何一个的半导体芯片56(GaN-HEMT)固定在引线框的基台50上。
接着，例如，半导体芯片56中的栅极焊盘10、漏极焊盘12和源极焊盘11分别通过用Al接线54A-54C的接合连接至栅极引线51、漏极引线53和源极引线52。
使用例如传递模塑(transfer mold)技术进行树脂封装后分离引线框。
可以在如上所述的步骤中制造根据本实施例的半导体器件(离散封装)。
虽然已经参照离散封装对该实施例进行描述，其中，半导体芯片56中的焊盘10-12在该实施例中被用作用于引线接合的接合焊盘，但是并不限于此，且也可以使用其它半导体封装。例如，可以使用这种半导体封装，其中，半导体芯片中的焊盘被用作用于无线接合(诸如倒装芯片接合)的接合焊盘。也可以使用晶片级封装。可替代地，也可以使用除离散封装之外的半导体封装。
接着，将参照图14对包括含有上述GaN-HEMT的半导体封装的电源设备进行描述。
以下，将参照一个示例对实施例进行描述，在该示例中，包括在上述半导体封装中的GaN-HEMT(参见图13和图1)被用在功率因数校正(PFC)电路中，该功率因数校正电路设置在用于服务器的电源设备中。
如图14所示，该PFC电路包括二极管桥60、抗流线圈61、第一电容器62、包括在上述半导体封装中的GaN-HEMT 63、二极管64以及第二电容器65。
在该实施例中，该PFC电路被配置为包括安装在电路衬底之上的二极管桥60、抗流线圈61、第一电容器62、包括在上述半导体封装中的GaN-HEMT63、二极管64以及第二电容器65。
在本实施例中，例如，上述半导体封装中的漏极引线53、源极引线52和栅极引线51分别插入到电路衬底中的漏极引线槽、源极引线槽和栅极引线槽中，并且接着用焊料固定。按照这种方式，包括在上述半导体封装中的GaN-HEMT 63连接至形成在电路衬底上的PFC电路。
在该PFC电路中，抗流线圈61的一个端子和二极管64的阳极端子连接至GaN-HEMT 63中的漏电极5。第一电容器62的一个端子连接至抗流线圈61的另一个端子，并且第二电容器65的一个端子连接至二极管64的阴极端子。第一电容器62的另一个端子、GaN-HEMT 63中的源电极4和第二电容器65的另一个端子接地。二极管桥60的一对端子连接至第一电容器62的两个端子，并且二极管桥60的另一对端子连接至用于接收交流(AC)电压的输入端子。第二电容器65的两个端子连接至用于输出直流(DC)电压的输出端子。栅极驱动器(未示出)连接至GaN-HEMT 63中的栅电极3。在该PFC电路中，通过由栅极驱动器激活GaN-HEMT 63，将通过输入端子接收到的AC电压转换成DC电压，该DC电压从输出端子输出。
因此，根据本实施例的电源设备具有改善可靠性的优点。更具体地说，由于该电源设备具有根据上述第一实施例至第四实施例及这些实施例的变型例中的任何一个的半导体芯片56，因此抑制了自导通，从而实现了稳定的操作。因此，可以构造可靠的电源设备。
虽然上述实施例已经描述了上述半导体器件(GaN-HEMT或者包括GaN-HEMT的半导体封装)用在PFC电路中，其中，该PFC电路设置在用于服务器的电源设备中，但是并不限于此。例如，上述半导体器件(GaN-HEMT或者包括GaN-HEMT的半导体封装)也可以用在诸如非服务器计算机的电子设备(电子装置)中。可替代地，上述半导体器件(半导体封装)也可以用于设置在电源设备(例如DC-DC转换器)中的其它电路。
[其它]
值得注意的是，本申请不限于上述提及的实施例以及这些实施例的变型例的配置，并且在不脱离本申请的精神的情况下可以以各种方式进行修改。
例如，在上述实施例以及这些实施例的变型例中描述的元件的组合仅仅是示例性的，并且实施例以及这些实施例的变型例的任意组合都是可以的。
此外，虽然已经参照包括栅极绝缘膜的MIS晶体管对上述实施例以及这些实施例的变型例进行描述，但是并不限于此，且也可以使用肖特基晶体管。可替代地，也可以使用在栅电极下方具有栅极凹槽的结构。
栅电极、源电极和漏电极的结构不限于上述实施例以及这些实施例的变型例中的结构，并且可以使用单层结构或者可以使用其它材料。
这里所述的全部示例和条件性语言均是为了教示性的目的，试图帮助读者理解本发明以及发明人为了促进技术而贡献的概念，并应解释为不限制于这些具体描述的示例和条件，说明书中这些示例的组织也不是为了显示本发明的优劣。尽管已详细描述了本发明的各实施例，然而应当可以理解，在不脱离本发明的精神和范围的前提下可以进行各种变化、替换和更动。

Claims (20)

1.一种半导体器件，包括：
衬底；
半导体层叠结构，设置在所述衬底上方，包括电子渡越层和电子供应层；
栅电极、源电极和漏电极，设置在所述半导体层叠结构上方；
栅极焊盘、源极焊盘和漏极焊盘，设置在所述栅电极、所述源电极和所述漏电极上方，且分别连接至所述栅电极、所述源电极和所述漏电极；以及
导电层，设置在所述栅极焊盘、所述源极焊盘和所述漏极焊盘下方，
其中，所述栅极焊盘和所述源极焊盘之间的距离小于所述栅极焊盘和所述漏极焊盘之间的距离。
2.根据权利要求1所述的半导体器件，其中，所述衬底为导电衬底或包括导电层的衬底，且所述导电层为所述导电衬底或包括在所述衬底中的所述导电层。
3.根据权利要求1所述的半导体器件，其中，所述半导体层叠结构包括导电半导体层，且所述导电层为所述导电半导体层。
4.根据权利要求3所述的半导体器件，其中，所述导电半导体层设置在所述衬底和所述电子渡越层之间。
5.根据权利要求3或4所述的半导体器件，其中，所述衬底为半绝缘衬底或绝缘衬底。
6.根据权利要求1-4中任一项所述的半导体器件，还包括高电阻层，具有高于所述导电层的电阻，位于所述导电层和所述电子渡越层之间。
7.根据权利要求1-4中任一项所述的半导体器件，还包括：
元件隔离区；以及
除所述元件隔离区之外的非元件隔离区，
所述栅极焊盘、所述源极焊盘和所述漏极焊盘设置在所述元件隔离区上方。
8.根据权利要求1-4中任一项所述的半导体器件，还包括：
元件隔离区；以及
除所述元件隔离区之外的非元件隔离区，
其中，所述漏极焊盘设置在所述元件隔离区上方，且所述栅极焊盘和所述源极焊盘设置在所述非元件隔离区上方。
9.一种半导体器件，包括：
衬底；
半导体层叠结构，设置在所述衬底上方，包括电子渡越层和电子供应层；
栅电极、源电极和漏电极，设置在所述半导体层叠结构上方；
栅极焊盘、源极焊盘和漏极焊盘，设置在所述栅电极、所述源电极和所述漏电极上方，且分别连接至所述栅电极、所述源电极和所述漏电极；以及
导电层，设置在所述衬底的背面上方，且位于所述栅极焊盘和所述源极焊盘下方。
10.根据权利要求9所述的半导体器件，其中，所述衬底为半绝缘衬底或绝缘衬底。
11.根据权利要求9或10所述的半导体器件，还包括元件隔离区，以及除所述元件隔离区之外的非元件隔离区，
其中，所述栅极焊盘、所述源极焊盘和所述漏极焊盘设置在所述元件隔离区上方。
12.根据权利要求9或10所述的半导体器件，其中，元件隔离区，以及除所述元件隔离区之外的非元件隔离区，所述漏极焊盘设置在所述元件隔离区上方，且所述栅极焊盘和所述源极焊盘设置在所述非元件隔离区上方。
13.一种半导体器件，包括：
衬底；
半导体层叠结构，设置在所述衬底上方，包括电子渡越层和电子供应层；
栅电极、源电极和漏电极，设置在所述半导体层叠结构上方；
栅极焊盘、源极焊盘和漏极焊盘，设置在所述栅电极、所述源电极和所述漏电极上方，且分别连接至所述栅电极、所述源电极和所述漏电极；
元件隔离区；以及
除所述元件隔离区之外的非元件隔离区，
其中，所述漏极焊盘设置在所述元件隔离区上方，且所述栅极焊盘和所述源极焊盘设置在所述非元件隔离区上方。
14.根据权利要求13所述的半导体器件，其中，所述半导体层叠结构包括导电覆盖层，位于所述电子供应层上方。
15.根据权利要求1、2、3、4、9、10、13、14中任一项所述的半导体器件，还包括：
栅极互连，连接所述栅电极和所述栅极焊盘；
源极互连，连接所述源电极和所述源极焊盘；
漏极互连，连接所述漏电极和所述漏极焊盘；以及
绝缘膜，设置在所述栅极互连、所述源极互连和所述漏极互连之间，
所述栅极互连、所述源极互连和所述漏极互连被设置为使得在所述绝缘膜的相对侧上布置将所述绝缘膜夹在中间的所述栅极互连和所述源极互连的位置点的数目大于在所述绝缘膜的相对侧上布置将所述绝缘膜夹在中间的所述栅极互连和所述漏极互连的位置点的数目。
16.一种半导体器件，包括：
半导体芯片，具有根据权利要求1、2、3、4、9、10、13、14中任一项所述的结构；
基台，安装所述半导体芯片；
栅极引线，连接至所述半导体芯片中的所述栅极焊盘；
源极引线，连接至所述半导体芯片中的所述源极焊盘；
漏极引线，连接至所述半导体芯片中的所述漏极焊盘；以及
封装树脂。
17.一种电源设备，包括根据权利要求1、2、3、4、9、10、13、14中任一项所述的半导体器件。
18.一种半导体器件制造方法，包括：
在导电衬底或包括导电层的衬底上方形成包括电子渡越层和电子供应层的半导体层叠结构；
在所述半导体层叠结构上方形成栅电极、源电极和漏电极；
在所述栅电极、所述源电极和所述漏电极上方形成栅极焊盘、源极焊盘和漏极焊盘，使得所述栅极焊盘、所述源极焊盘和所述漏极焊盘分别连接至所述栅电极、所述源电极和所述漏电极，且使得所述栅极焊盘和所述源极焊盘之间的距离小于所述栅极焊盘和所述漏极焊盘之间的距离。
19.一种半导体器件制造方法，包括：
在衬底上方形成包括电子渡越层和电子供应层的半导体层叠结构；
在所述半导体层叠结构上方形成栅电极、源电极和漏电极；
在所述栅电极、所述源电极和所述漏电极上方形成栅极焊盘、源极焊盘和漏极焊盘，使得所述栅极焊盘、所述源极焊盘和所述漏极焊盘分别连接至所述栅电极、所述源电极和所述漏电极；以及
形成位于所述衬底的背面上方，且位于所述栅极焊盘和所述源极焊盘下方的导电层。
20.一种半导体器件制造方法，包括：
在衬底上方形成包括电子渡越层和电子供应层的半导体层叠结构；
形成元件隔离区；
在所述半导体层叠结构上方形成栅电极、源电极和漏电极；
在所述元件隔离区上方形成漏极焊盘，使得栅极焊盘、源极焊盘和所述漏极焊盘在所述栅电极、所述源电极和所述漏电极上方分别连接至所述栅电极、所述源电极和所述漏电极，以及在除所述元件隔离区之外的非元件隔离区上方形成所述栅极焊盘和所述源极焊盘。
CN201110364823.9A 2010-12-03 2011-11-11 半导体器件及其制造方法和电源设备 Active CN102487054B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010270469A JP5789967B2 (ja) 2010-12-03 2010-12-03 半導体装置及びその製造方法、電源装置
JP2010-270469 2010-12-03

Publications (2)

Publication Number Publication Date
CN102487054A true CN102487054A (zh) 2012-06-06
CN102487054B CN102487054B (zh) 2015-11-25

Family

ID=45695968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110364823.9A Active CN102487054B (zh) 2010-12-03 2011-11-11 半导体器件及其制造方法和电源设备

Country Status (4)

Country Link
US (1) US8716748B2 (zh)
JP (1) JP5789967B2 (zh)
CN (1) CN102487054B (zh)
TW (1) TWI460861B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051513A (zh) * 2013-03-06 2014-09-17 创世舫电子日本株式会社 半导体装置和制造半导体装置的方法
CN104882478A (zh) * 2014-02-27 2015-09-02 台达电子工业股份有限公司 半导体装置与应用其的半导体装置封装体
CN106133890A (zh) * 2014-04-17 2016-11-16 索尼公司 半导体器件、天线开关电路和无线通信装置
WO2023046095A1 (zh) * 2021-09-24 2023-03-30 苏州能讯高能半导体有限公司 半导体器件及其制备方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033689A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP6183145B2 (ja) * 2013-10-23 2017-08-23 富士通株式会社 化合物半導体装置及びその製造方法
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
JP6671043B2 (ja) * 2015-05-19 2020-03-25 パナソニックＩｐマネジメント株式会社 半導体装置
JP7097708B2 (ja) * 2018-01-30 2022-07-08 ローム株式会社 窒化物半導体装置
US11024717B2 (en) * 2018-03-22 2021-06-01 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device
KR20210045844A (ko) 2019-10-17 2021-04-27 삼성전자주식회사 구동소자를 포함하는 발광소자 및 그 제조방법
KR20210061198A (ko) 2019-11-19 2021-05-27 삼성전자주식회사 반도체 구조체, 이를 포함하는 트랜지스터 및 트랜지스터의 제조방법
CN111403281A (zh) * 2020-03-23 2020-07-10 南方科技大学 一种半导体器件电极的制作方法及半导体欧姆接触结构
CN113725215A (zh) * 2021-09-03 2021-11-30 电子科技大学 一种具有隔离结构的氮化镓集成电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US20060226412A1 (en) * 2005-04-11 2006-10-12 Saxler Adam W Thick semi-insulating or insulating epitaxial gallium nitride layers and devices incorporating same
CN1921147A (zh) * 2005-08-24 2007-02-28 株式会社东芝 氮化物半导体元件
US20090072356A1 (en) * 2003-07-30 2009-03-19 The Kansai Electric Power Co., Inc. High-Heat-Resistant Semiconductor Device
US20100270591A1 (en) * 2009-04-27 2010-10-28 University Of Seoul Industry Cooperation Foundation High-electron mobility transistor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669245A (ja) * 1992-08-12 1994-03-11 Hitachi Ltd 半導体装置
JP3534624B2 (ja) * 1998-05-01 2004-06-07 沖電気工業株式会社 半導体装置の製造方法
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US7550781B2 (en) * 2004-02-12 2009-06-23 International Rectifier Corporation Integrated III-nitride power devices
JP2006086398A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7288803B2 (en) * 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
WO2007109301A2 (en) * 2006-03-20 2007-09-27 International Rectifier Corporation Merged gate cascode transistor
JP4460067B2 (ja) * 2006-03-30 2010-05-12 古河電気工業株式会社 半導体装置
JP5300238B2 (ja) * 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
JP2008244001A (ja) * 2007-03-26 2008-10-09 Sanken Electric Co Ltd 窒化物半導体装置
JP4748532B2 (ja) 2007-11-16 2011-08-17 古河電気工業株式会社 ＧａＮ系半導体装置の製造方法
JP5396911B2 (ja) * 2009-02-25 2014-01-22 富士通株式会社 化合物半導体装置及びその製造方法
US9219058B2 (en) * 2010-03-01 2015-12-22 Infineon Technologies Americas Corp. Efficient high voltage switching circuits and monolithic integration of same
JP5874173B2 (ja) * 2011-02-25 2016-03-02 富士通株式会社 化合物半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090072356A1 (en) * 2003-07-30 2009-03-19 The Kansai Electric Power Co., Inc. High-Heat-Resistant Semiconductor Device
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US20060226412A1 (en) * 2005-04-11 2006-10-12 Saxler Adam W Thick semi-insulating or insulating epitaxial gallium nitride layers and devices incorporating same
CN1921147A (zh) * 2005-08-24 2007-02-28 株式会社东芝 氮化物半导体元件
US20100270591A1 (en) * 2009-04-27 2010-10-28 University Of Seoul Industry Cooperation Foundation High-electron mobility transistor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051513A (zh) * 2013-03-06 2014-09-17 创世舫电子日本株式会社 半导体装置和制造半导体装置的方法
CN104051513B (zh) * 2013-03-06 2017-04-12 创世舫电子日本株式会社 半导体装置和制造半导体装置的方法
CN104882478A (zh) * 2014-02-27 2015-09-02 台达电子工业股份有限公司 半导体装置与应用其的半导体装置封装体
CN104882478B (zh) * 2014-02-27 2018-02-09 台达电子工业股份有限公司 半导体装置与应用其的半导体装置封装体
CN106133890A (zh) * 2014-04-17 2016-11-16 索尼公司 半导体器件、天线开关电路和无线通信装置
WO2023046095A1 (zh) * 2021-09-24 2023-03-30 苏州能讯高能半导体有限公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
TWI460861B (zh) 2014-11-11
TW201225295A (en) 2012-06-16
US8716748B2 (en) 2014-05-06
JP2012119625A (ja) 2012-06-21
US20120049244A1 (en) 2012-03-01
JP5789967B2 (ja) 2015-10-07
CN102487054B (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
CN102487054B (zh) 半导体器件及其制造方法和电源设备
CN104319238B (zh) 形成高电子迁移率半导体器件的方法及其结构
US9362267B2 (en) Group III-V and group IV composite switch
JP5632416B2 (ja) Ｉｉｉ−ｖ族トランジスタとｉｖ族縦型トランジスタを含む積層複合デバイス
JP5874173B2 (ja) 化合物半導体装置及びその製造方法
JP5526179B2 (ja) Ｉｉｉ−ｖ族トランジスタとｉｖ族横型トランジスタを含む積層複合デバイス
TWI472036B (zh) 化合物半導體裝置及其製造方法
US20140054606A1 (en) Semiconductor device including gate electrode provided over active region in p-type nitride semiconductor layer and method of manufacturing the same, and power supply apparatus
US10135337B2 (en) Semiconductor device
CN102651393A (zh) 化合物半导体器件及其制造方法
CN103367425A (zh) 化合物半导体器件及其制造方法
US20130175542A1 (en) Group III-V and Group IV Composite Diode
US20120256190A1 (en) Stacked Composite Device Including a Group III-V Transistor and a Group IV Diode
JP6703269B2 (ja) 化合物半導体装置及びその製造方法
JP6996241B2 (ja) 化合物半導体装置及びその製造方法、電源装置、高周波増幅器
EP2639832A2 (en) Group III-V and group IV composite diode
US11810971B2 (en) Integrated design for III-Nitride devices
WO2018087728A1 (en) Semiconductor devices with multiple channels and three-dimensional electrodes
US20230352424A1 (en) Transistor including a discontinuous barrier layer
US20230335464A1 (en) Iii-nitride devices with through-via structures
US20220384366A1 (en) Multilayer encapsulation for humidity robustness and related fabrication methods
CN103887309B (zh) 半导体器件、制造半导体器件的方法、电源及高频放大器
CN103887309A (zh) 半导体器件、制造半导体器件的方法、电源及高频放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant