KR20210045844A - 구동소자를 포함하는 발광소자 및 그 제조방법 - Google Patents

구동소자를 포함하는 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20210045844A
KR20210045844A KR1020190129341A KR20190129341A KR20210045844A KR 20210045844 A KR20210045844 A KR 20210045844A KR 1020190129341 A KR1020190129341 A KR 1020190129341A KR 20190129341 A KR20190129341 A KR 20190129341A KR 20210045844 A KR20210045844 A KR 20210045844A
Authority
KR
South Korea
Prior art keywords
layer
electrode
emitting device
light emitting
material layer
Prior art date
Application number
KR1020190129341A
Other languages
English (en)
Inventor
박영환
김종섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190129341A priority Critical patent/KR20210045844A/ko
Priority to US16/885,936 priority patent/US11227890B2/en
Publication of KR20210045844A publication Critical patent/KR20210045844A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

구동 트랜지스터를 포함하는 발광소자 및 그 제조방법에 관해 개시되어 있다. 개시된 발광소자는 제1 전극층, 제2 전극층, 상기 제1 및 제2 전극층과 이격된 제3 전극층, 제1 전극층과 제2 및 제3 전극층 사이에 마련된 다중양자우물층, 상기 제1 전극층과 상기 다중양자우물층 사이에 배치된 것으로, 제1 도전성 불순물이 도핑된 제1 물질층, 상기 제2 및 제3 전극층과 상기 다중양자우물층 사이에 배치된 것으로, 제2 도전성 불순물이 도핑된 제2 물질층, 상기 제3 전극층과 상기 제2 물질층 사이에 구비된 게이트 절연층을 포함하고, 상기 제2 전극층과 상기 다중양자우물층 사이의 전류를 차단하는 전류차단층을 포함한다.

Description

구동소자를 포함하는 발광소자 및 그 제조방법{Light emitting device including driving device and method of manufacturing the same}
본 개시는 발광소자 및 그 제조방법에 관한 것으로써, 보다 자세하게는 구동소자를 포함하는 발광소자 및 그 제조방법에 대한 것이다.
여러 광 방출소자(Light emitting devices) 중 갈륨 인듐 질화물 반도체를 활용한 발광소자인 광 방출다이오드(Light emitting diodes, LEDs)는 조명이나 디스플레이의 백라이트 광원 등으로 사용될 수 있다. 최근에는 발광소자로 LED를 화소(pixel) 사이즈로 만들어 디스플레이에 활용하려는 시도가 이루어지고 있다.
액티브 매트릭스(active-matrix) 구동을 통해 LED를 구동하려면, 각 화소마다 2개 이상의 트랜지스터와 캐패시터로 구성된 구동회로가 필요하다. 이에 따라 구동회로를 실리콘 기판에 제작한 후, LED 화소와 접합시켜 디스플레이를 구현하는 연구가 진행되고 있다.
집적도를 높일 수 있고, 관련된 부분의 구성을 단순화 할 수 있는 발광소자를 제공한다.
이러한 발광소자의 제조방법을 제공한다.
일 실시예에 의한 발광소자는 제1 전극층과 제2 전극층, 상기 제1 및 제2 전극층과 이격된 제3 전극층, 제1 전극층과 제2 및 제3 전극층 사이에 마련된 다중양자우물층, 상기 제1 전극층과 상기 다중양자우물층 사이에 배치된 것으로, 제1 도전성 불순물이 도핑된 제1 물질층, 상기 제2 및 제3 전극층과 상기 다중양자우물층 사이에 배치된 것으로, 제2 도전성 불순물이 도핑된 제2 물질층 및 상기 제3 전극층과 상기 제2 물질층 사이에 구비된 게이트 절연층을 포함하고, 상기 제2 전극층과 상기 다중양자우물층 사이의 전류를 차단하는 전류차단층을 포함한다.
일 실시예에 따르면, 상기 제2 전극과 상기 제3 전극 사이에 커패시터가 구비될 수 있다. 상기 커패시터는 상기 제2 전극층의 일부, 상기 제3 전극층의 일부 및 상기 게이트 절연층의 일부로 이루어진 것일 수 있다. 상기 제2 전극층의 일부, 상기 제3 전극층의 일부 및 상기 게이트 절연층의 일부는 순차적으로 적층된 것일 수 있다.
일 실시예에서, 상기 제1 물질층은 순차적으로 적층된 p형 물질층 및 p+형 물질층을 포함할 수 있고, 상기 제2 물질층은 순차적으로 적층된 n형 물질층 및 n+형 물질층을 포함할 수 있다.
상기 전류 차단층은 산화물층이나 질화물층일 수 있다. 상기 제1 및 제2 물질층은 화합물 반도체층일 수 있다. 상기 전류차단층은 상기 n형 물질층과 상기 n+형 물질층 사이에 배치될 수 있다.
상기 제3 전극층은 상기 게이트 절연층을 사이에 두고 상기 n+형 물질층 및 상기 전류차단층의 측면과 마주할 수 있다. 상기 제2 전극층은 상기 n+형 물질층의 측면 및 이 측면에 인접한 평면을 덮을 수 있다.
일 실시예에 따르면, 상기 제1 전극층은 기능층에 연결될 수 있다. 상기 제3 전극층은 스위칭 트랜지스터에 연결될 수 있다. 상기 제3 전극층은 구동 트랜지스터의 게이트 전극이고, 상기 구동 트랜지스터의 게이트 전극과 접지단자 사이에 커패시터가 존재할 수 있다. 상기 기능층은 형광층, 양자점층 및 컬러필터 중 하나를 포함할 수 있다.
다른 실시예에 의한 발광소자는 제1 전극과 제2 전극, 상기 제1 및 제2 전극 사이에 구비된 다중양자우물층, 상기 제1 전극과 상기 다중양자우물층 사이에 구비된 p형 물질층, 상기 제2 전극과 상기 다중양자우물층 사이에 구비된 n형 물질층, 상기 다중양자우물층에 공급되는 캐리어를 차단하도록 구비된 차단층, 동작전압 인가시 상기 차단층에 상기 캐리어가 흐를 수 있는 채널을 형성하도록 마련된 제3 전극을 포함한다.
이러한 발광소자에서, 상기 제2 전극과 상기 제3 전극 사이에 커패시터가 구비될 수 있다. 상기 제3 전극과 상기 차단층 및 상기 n형 물질층 사이에 절연층이 구비될 수 있다. 상기 제1 전극은 기능층에 연결될 수 있다. 상기 제3 전극은 스위칭 트랜지스터에 연결될 수 있다. 상기 커패시터는 상기 제2 전극의 일부, 상기 제3 전극의 일부 및 상기 절연층의 일부로 이루어진 것일 수 있다. 이때, 상기 제2 전극의 일부, 상기 제3 전극의 일부 및 상기 절연층의 일부는 순차적으로 적층될 수 있다. 상기 제3 전극은 구동 트랜지스터의 게이트 전극이고, 상기 구동 트랜지스터의 게이트 전극과 접지단자 사이에 커패시터가 존재할 수 있다.
일 실시예에 의한 발광소자의 제조방법은 기판 상에 버퍼층을 형성하는 과정, 상기 버퍼층 상에 제1 도전형 불순물이 도핑된 제1 물질층, MQW층, 제2 도전성 불순물이 도핑된 제2 물질층 및 상부 전극층을 순차적으로 형성하는 과정, 상기 기판 및 상기 버퍼층을 제거하는 과정, 상기 기판 및 상기 버퍼층이 제거되어 노출된 상기 제1 물질층의 노출된 면 상에 하부 전극층을 형성하는 과정 및 상기 MQW층에 공급되는 캐리어를 차단하는 차단층을 형성하는 과정을 포함하고, 상기 상부 전극층을 형성하는 과정과 상기 하부 전극층을 형성하는 과정 중 하나는 서로 이격된 게이트 전극 및 캐소드를 형성하는 과정을 포함하고, 상기 게이트 전극은 상기 MQW층과 상기 게이트 전극 사이에 형성된 물질층과 접촉되지 않게 형성한다.
일 실시예에 따르면, 상기 차단층은 상기 상부 전극층과 상기 MQW층 사이에 형성할 수 있다.
다른 실시예에 따르면, 상기 차단층은 상기 하부전극층과 상기 MQW층 사이에 형성할 수 있다.
상기 제1 도전형 불순물은 p형 불순물이고, 상기 제2 도전형 불순물은 n형 불순물이고, 상기 상부 전극층을 형성하는 과정은 상기 게이트 전극을 형성하는 과정 및 상기 캐소드를 형성하는 과정을 포함할 수 있다.
상기 제1 도전형 불순물은 n형 불순물이고, 상기 제2 도전형 불순물은 p형 불순물이고, 상기 하부 전극층을 형성하는 과정은 상기 게이트 전극을 형성하는 과정 및 상기 캐소드를 형성하는 과정을 포함할 수 있다.
상기 게이트 전극과 상기 MQW층 사이에 형성된 물질층과 상기 게이트 전극 사이에 절연층을 형성하는 과정을 더 포함할 수 있다.
상기 제1 물질층을 형성하는 과정은 n+형 물질층 및 n형 물질층을 순차적으로 형성하는 과정과 p+형 물질층 및 p형 물질층을 순차적으로 형성하는 과정 중 어느 한 과정을 포함할 수 있다.
상기 제2 물질층을 형성하는 과정은 n+형 물질층 및 n형 물질층을 순차적으로 형성하는 과정과 p+형 물질층 및 p형 물질층을 순차적으로 형성하는 과정 중 어느 한 과정을 포함할 수 있다.
상기 차단층은 상기 MQW층에 공급되는 전류를 차단하는 층이고, p형 물질층으로 형성할 수 있다.
상기 상부 전극층과 상기 하부 전극층 중 선택된 한 전극층 상에 제1 기능층을 형성하고, 선택되지 않는 전극층 상에 제2 기능층을 형성할 수 있다.
상기 제2 물질층의 일부는 상기 차단층과 상기 MQW층 사이에 형성하고, 나머지는 상기 차단층과 상기 상부 전극층 사이에 형성할 수 있다.
상기 제1 물질층의 일부는 상기 차단층과 상기 MQW층 사이에 형성하고, 나머지는 상기 차단층과 상기 하부 전극층 사이에 형성할 수 있다.
일 실시예에 따르면, 상기 게이트 전극과 상기 제2 물질층 사이에 절연층을 형성할 수 있다.
다른 실시예에 따르면, 상기 게이트 전극과 상기 제1 물질층 사이에 절연층을 형성할 수 있다.
상기 게이트 전극, 상기 캐소드 및 상기 절연층은 상기 게이트 전극과 상기 캐소드 사이에 커패시터가 형성되도록 형성할 수 있다. 상기 게이트 전극의 일부, 상기 절연층의 일부 및 상기 캐소드의 일부를 순차적으로 적층하여 상기 커패시터를 형성할 수 있다.
디스플레이의 화소는 발광소자와 구동 및 스위칭 트랜지스터와 커패시터를 포함할 수 있는데, 개시된 발광소자는 MQW층에 공급되는 캐리어(예, 전류)를 조절할 수 있는 구동 트랜지스터를 자체에 포함한다. 다른 실시예에서 발광소자는 자체에 커패시터까지도 포함할 수 있다. 따라서 개시된 발광소자를 이용하면, 발광소자의 밝기를 조절할 수도 있고, 발광소자 어레이의 집적도를 높일 수 있고, 화소의 집적도도 높일 수 있다.
또한, 발광소자 아래의 백 플레인에 배치되던 구동 트랜지스터 혹은 구동 트랜지스터와 커패시터를 발광소자 자체에 포함시키면서 백 플레인에 있던 스위칭 트랜지스터를 상기 백 플레인 밖에 구비할 수 있는 바, 백 플레인의 회로 구성을 단순화할 수도 있다.
도 1은 일 실시예에 의한 발광소자의 단면도이다.
도 2는 도 1의 발광소자의 상하반전 단면도이다.
도 3은 도 1의 발광소자의 등가회로를 나타낸 회로도이다.
도 4는 다른 실시예에 의한 발광소자의 단면도이다.
도 5는 또 다른 실시예에 의한 발광소자의 단면도이다.
도 6은 도 5의 발광소자의 상하반전 단면도이다.
도 7은 도 5의 발광소자의 등가회로를 나타낸 회로도이다.
도 8은 예시된 실시예에 의한 발광소자로써, 기능층에 칼라필터가 포함된 경우를 나타낸 단면도이다.
도 9는 예시된 실시예에 의한 발광소자로써, 기능층에 R(Red), G(Green), B(Blue) 색상 구현을 위한 양자점(quantum dot)이 포함된 경우를 나타낸 단면도이다.
도 10 내지 도 18은 일 실시예에 의한 발광소자의 제조방법을 단계별로 나타낸 단면도들이다.
도 19 내지 도 23은 다른 실시예에 의한 발광소자의 제조방법을 단계별로 나타낸 단면도들이다.
도 24 내지 도 33은 또 다른 실시예에 의한 발광소자의 제조방법을 단계별로 나타낸 단면도들이다.
도 34 내지 도 37은 또 다른 실시예에 의한 발광소자의 제조방법을 단계별로 나타낸 단면도들이다.
이하, 일 실시예에 의한 구동소자를 포함하는 발광소자 및 그 제조방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 다소 과장되게 도시될 수 있다. 그리고 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 또한, 이하에서 설명하는 층 구조에서, "상부" 나 "상"이라고 기재된 표현은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.
도 1은 일 실시예에 의한 구동소자를 포함하는 제1 발광소자(100)를 보여준다.
도 1을 참조하면, 제1 발광소자(100)는 서로 이격된 제1 전극층(440), 제2 전극층(470) 및 제3 전극층(480)을 포함한다. 제1 전극층(440)은, 예를 들면 애노드(anode)층이거나 애노층을 포함할 수 있다. 제2 전극층(470)은 캐소드(cathode)층이거나 캐소드층을 포함할 수 있다. 제3 전극층(480)은, 예를 들면 게이트 전극(gate electrode)층이거나 게이트 전극층을 포함할 수 있다. 제1 전극층(440)은 제2 및 제3 전극층(470, 480)과 수직방향으로 이격되어 있다. 곧, 제1 전극층(440)과 제2 및 제3 전극층(470, 480)은 제1 발광소자(100)의 광 방출방향에 평행한 방향으로 이격되어 있다. 제1 발광소자(100)에서 발생된 광은 제1 전극층(440)을 통해 방출될 수 있다. 따라서 제1 전극층(440)은 도전성을 가지면서 광에 투명한 물질층일 수 있다. 제2 및 제3 전극층(470, 480)은 수평으로 서로 이격되어 있다. 제2 및 제3 전극층(470, 480) 사이에 절연층(460)이 있다. 절연층(460)은 게이트 절연층의 역할을 할 수 있다. 절연층(460)의 일부는 제2 전극층(470)과 제3 전극층(480) 사이에 존재한다. 따라서 제2 및 제3 전극층(470, 480)과 절연층(460)은 커패시터를 형성하거나 커패시터가 존재하는 것과 동일한 효과를 나타낼 수 있다. 결과적으로는 제2 전극(470)과 제3 전극(480) 사이에 커패시터가 존재하는 것과 동등하게 된다.
제1 발광소자(100)는 광이 생성되는 활성층으로써, 다중양자우물(Multi Quantum Well, MQW)층(425)을 포함한다. 다중양자우물층(425)은 제1 전극층(440)과 제2 및 제3 전극층(470, 480) 사이에 마련되어 있다. 곧, 제2 및 제3 전극층(470, 480)) 상에 다중양자우물층(425)이 배치되어 있고, 다중양자우물층(425) 상에 제1 전극층(440)이 배치되어 있다. 이러한 배치관계는 도 2에서 예시한 바와 같이 반대가 될 수도 있다. 다중양자우물층(425)은 특정 파장의 광(예, 청색광)을 방출하는 물질층 혹은 백색광을 방출하는 물질층이거나 포함할 수 있고, 상기 특정 파장의 광 혹은 백색광을 방출하는 물질을 포함할 수 있다. 제1 전극층(440)과 다중양자우물층(425) 사이에 p형 도전성 불순물이 도핑된 제1 및 제2 물질층(430, 435)이 존재한다. 제1 물질층(430)은 MQW층(425)과 직접 접촉될 수 있다. 제1 전극층(440)과 제1 물질층(430) 사이에 배치된 제2 물질층(435)은 제1 전극층(440)의 콘택을 위한 물질층일 수 있다. 제1 및 제2 물질층(430, 435)의 도핑정도, 곧 도핑농도는 서로 같거나 다를 수 있다. 일 예로, 제2 물질층(435)의 도핑농도는 제1 물질층(430)의 도핑농도보다 클 수 있다. 제1 물질층(430)은 p형 화합물 반도체층일 수 있다. 일 예로, 제1 물질층(430)은 p형 질화물 반도체층일 수 있다. 여기서, 질화물 반도체층은 GaN층, AlGaN층 또는 InGaN층 일 수 있으나, 이것으로 제한되지 않는다. 제2 물질층(435)은 p+형 화합물 반도체층일 수 있다. 일 예로, 제2 물질층(435)은 p+형 질화물 반도체층일 수 있다. 여기서 질화물 반도체층은 aN층, AlGaN층 또는 InGaN층 일 수 있으나, 이것으로 제한되지 않는다. 일 예에서, 도핑농도가 서로 다른 것을 제외하고는 제1 및 제2 물질층(430, 435)은 동일한 화합물 반도체층일 수 있다. 제1 전극층(440)과 MQW층(425) 사이에 제1 및 제2 물질층(430, 435)외에 제3의 물질층 혹은 제4의 물질층이 더 마련될 수 있다. 상기 제3의 물질층이나 제4의 물질층도 도핑된 반도체층이거나 도핑된 화합물 반도체층일 수 있다.
계속해서, MQW층(425) 아래에 배치된 층들을 살펴보면, MQW층(425)과 제2 및 제3 전극층(470, 480) 사이에 제3 및 제4 물질층(410, 420)과 전류차단층(415)이 존재한다. 제3 물질층(410)과 제4 물질층(420)은 서로 이격되어 있다. 전류차단층(415)은 제3 물질층(410)과 제4 물질층(420) 사이에 배치되어 있다. 전류차단층(415)은 제2 전극층(470)에서 제4 물질층(420)으로 전류가 흐르는 것을 차단한다. 제2 전극층(470)에서 MQW층(425)으로 제3 물질층(410), 전류차단층(415) 및 제4 물질층(420)은 순차적으로 적층되어 있고 서로 접촉되어 있다. 제4 물질층(420)은 MQW층(425)과 전류차단층(415) 사이에 마련되어 있다. 제4 물질층(420)과 MQW층(425)은 서로 직접 접촉될 수 있다. 제3 물질층(410)은 제2 전극층(470)과 직접 접촉된다. 제2 전극층(470)은 제3 물질층(410)의 밑면 일부를 덮는다. 제2 전극층(470)은 제3 물질층(410)의 왼쪽 측면을 덮으며 위쪽으로 주어진 길이만큼 확장되어 있다. 제2 전극층(470)의 위쪽으로 확장된 부분(470A)은 전류차단층(415)과 접촉된다. 제2 전극층(470)의 확장된 부분(470A)의 끝은 제3 물질층(410)보다 높은 위치에 있고, 전류차단층(415)의 상부면과 밑면 사이에 위치한다. 제2 전극층(470)의 위쪽으로 확장된 부분(470A)은 전류차단층(415)을 관통하지 않게 구비되어 있다. 제4 물질층(420)의 밑면과 접촉되는 전류차단층(415)의 상부면은 평평하다. 전류차단층(415)의 밑면은 평평하지 않으며, 단차(415A)를 포함한다. 단차(415A) 좌측 부분의 전류차단층(415) 두께는 단차(415A) 우측부분보다 얇다. 단차(415A) 부분으로 제2 전극층(470)의 확장된 부분(470A)의 상단이 닿아있다. 단차(415A) 부분의 측면과 전류차단층(415)의 상기 두께가 얇은 부분의 밑면 전체는 제2 전극층(470)의 확장부분(470A)과 접촉된다. 제2 전극층(470)과 제3 전극층(480) 사이에 절연층(460)이 형성되어 있다. 절연층(460)의 일단, 곧 왼쪽 단은 제2 전극층(470)과 직접 접촉된다. 절연층(460)의 오른쪽 부분은 제3 전극층(480)과 접촉될 수 있다. 제3 물질층(410)의 밑면의 일부는 제2 전극층(470)과 접촉되고, 밑면의 나머지는 절연층(460)으로 덮여 있다. 곧, 제3 전극층(410)의 밑면의 나머지는 절연층(460)과 직접 접촉된다. 제4 전극층(480)은 제3 물질층(410) 및 전류차단층(415)의 우측에서 제3 물질층(410) 및 전류차단층(415)의 우측면과 마주한다. 제4 전극층(480)과 제3 물질층(410) 및 전류차단층(415)은 서로 이격되어 있다. 절연층(460)은 이격된 제4 전극층(480)과 제3 물질층(410) 및 전류차단층(415) 사이로 확장되고, 제4 전극층(480)의 상부면 상으로 확장되어 있다. 제3 물질층(410)과 전류차단층(415)의 우측면은 절연층(460)으로 덮이고, 상기 우측면은 절연층(460)과 직접 접촉될 수 있다. 절연층(460)은 제4 전극층(480)의 좌측면의 대부분을 덮고, 상기 좌측면과 직접 접촉될 수 있다. 절연층(460)은 제4 전극층(480)의 좌측면 중에서 적어도 제3 물질층(410)과 전류차단층(415)의 우측면과 직접 마주하는 부분을 덮는다. 절연층(460)으로 인해 제4 전극층(480)이 제3 물질층(410), 전류차단층(415) 및 제4 물질층(420)과 직접 접촉되는 것이 방지된다. MQW층(425)의 밑면과 접촉되는 제4 물질층(420)의 상부면은 전체가 평평하다. 제4 물질층(420)의 밑면은 단차(420A)를 포함한다. 제4 물질층(420)은 단차(420A) 좌측부분의 두께가 단차(420A) 우측부분의 두께보다 두껍다. 제3 물질층(410)과 전류차단층(415)은 제4 물질층(420)의 단차(420A) 좌측부분 아래에 위치한다. 제2 전극층(470)도 제4 물질층(420)의 단차(420A) 좌측부분 아래에 위치한다. 제4 전극층(480)은 제4 물질층(420)의 단차(420A) 우측부분 아래에 마련되어 있다. 절연층(460)의 경우, 일부는 제4 물질층(420)의 단차(420A) 좌측부분 아래에, 나머지는 단착(420A) 우측 부분 아래에 형성되어 있다. 절연층(460)은 제4 물질층(420)의 단차(420A) 부분의 측면을 덮고, 계속해서 제4 물질층(420)의 단차(420A) 우측부분의 두께가 얇은 부분의 밑면을 덮는다. 결과적으로, 절연층(460)은 제4 전극층(480)과 제4 물질층(420)의 단차(420A) 우측부분 사이로 확장되어 제4 전극층(480)과 제4 물질층(420)의 단차(420A) 우측부분의 접촉을 방지한다. 절연층(460)은 단일층일 수 있으나, 복층으로 구성할 수도 있다. 제3 물질층(410)과 제4 물질층(420)은 n형 도전성 불순물이 도핑된 화합물 반도체층일 수 있다. 일 예로, 제3 및 제4 물질층(410, 420)은 n형 도전성 불순물이 도핑된 질화물 반도체층일 수 있다. 제3 및 제4 물질층(410, 420)의 도핑동도는 동일하거나 서로 다를 수 있다. 일 예로, 제3 물질층(410)의 도핑농도는 제4 물질층(420)의 도핑농도보다 높을 수 있다. 일 예에서, 제3 물질층(410)은 n+형 질화물 반도체층일 수 있고, 제4 물질층(420)은 n형 질화물 반도체층일 수 있다. 여기서 질화물 반도체층은 GaN층, AlGaN층 또는 InGaN층일 수 있으나, 이것으로 제한되지 않는다. 절연층(460)으로는 산화물층이나 질화물층을 사용할 수 있으며, 이외에도 게이트 절연막 역할을 할 수 있는 물질이라면 절연층(460)으로 사용할 수 있다. 일 예로, 절연층(460)은 실리콘 질화물층, 실리콘 산화물층 또는 하프늄 산화물층일 수 있으나, 이것으로 제한되지 않는다. 전류차단층(415)은 p형 도전성 불순물이 도핑된 화합물 반도체층일 수 있다. 예를 들면, 전류차단층(415)은 p형 질화물 반도체층일 수 있다. 여기서, 질화물 반도체층은 GaN층, AlGaN층 또는 InGaN층일 수 있으나, 이것으로 제한되지 않는다.
이러한 전류차단층(415)이 존재하는 바, 제3 전극층(480)에 전압이 인가되기 전까지 제2 전극층(470)에서 MQW층(425)으로 전류가 흐르지 않는다. 제3 전극층(480)에 전압이 인가되면서 절연층(460)의 존재로 인해 전류차단층(415)에 전압이 인가된다. 이에 따라 제3 전극층(480)에 인가되는 전압이 문턱전압 이상이 되면서 전류차단층(415)에 전자가 흐를 수 있는 채널(CH1)이 형성된다. 이 채널(CH1)을 통해 제2 전극층(470)에서 MQW층(425)으로 전류가 공급된다. 제3 전극층(480)에 인가되는 전압조절을 통해서 채널(CH1)을 통해 흐르는 전류가 조절될 수 있으므로, 제3 전극층(480)에 인가되는 전압조절을 통해서 MQW층(425)에 공급되는 전류가 조절될 수 있다. 이는 제3 전극층(480)에 인가되는 전압조절을 통해서 MQW층(425)에서 발생되는 광의 양을 조절할 수 있음을 의미한다. 곧, 제1 발광소자(100)에서 방출되는 광의 양은 제3 전극층(480)에 인가되는 전압조절을 통해서 조절할 수 있다. 그러므로 제1 발광소자(100)가 조명으로 사용되는 경우, 조명의 밝기를 조절할 수 있고, 제1 발광소자(100)가 디스플레이의 광원으로 사용되는 경우, 디스플레이의 밝기를 조절할 수 있다. 또한, 제1 발광소자(100)가 화소로 사용될 경우, 각 화소의 밝기를 조절할 수 있다.
기존에는 MQW층(425)에 공급되는 전류를 조절하기 위한 구동 트랜지스터가 발광소자 외부에 별도로 마련되어 있어 발광소자의 집적도를 높이는데 제한이 있었으나, 제1 발명소자(100)의 경우, 기존의 구동 트랜지스터 역할을 하는 제3 전극층(480)을 발광소자에 포함하고, 발광소자 외부에 별도 구비하지 않을 뿐만 아니라 커패시터까지 발광소자에 포함시킬 수 있는 바, 기존에 비해 발광소자의 집적도를 높일 수 있다. 아울러, 발광소자 외부에 구동 트랜지스터를 별도로 구비하지 않는 바, 발광소자로 화소 어레이를 구현하는 경우에 각 화소에 배정된 스위칭 트랜지스터와 같은 소자들을 발광소자 아래 백 플레인(back plane)에 배치하지 않고, 백 플레인 외부에 모아 어레이 형태로 구비할 수 있어 회로 설계가 용이해 질 수 있고, 발광소자 어레이와 백 플레인의 부착이 용이해질 수 있다.
계속해서, 제1 발광소자(100)의 제1 전극층(440) 상에 상부 기능층(445)이 배치될 수 있다. 상부 기능층(445)은 제1 발광소자(100)에서 방출되는 광을 조명이나 화소로 활용하기 위해 마련된 제1 기능층과 제1 기판을 포함할 수 있다. 상부 기능층(445)에 대한 예시는 후술된다. 제1 발광소자(100)의 제2 및 제3 전극층(470, 480)은 그 아래에 마련된 하부 기능층(490)과 접촉될 수 있다. 하부 기능층(490)은 제2 기판과 상기 제2 기판 상에 형성된 제2 기능층을 포함할 수 있다. 상기 제2 기능층은 제1 발광소자(100)의 동작과 관련된 소자, 예를 들면 스위칭 트랜지스터와 이러한 소자와 제1 발광소자(100)의 동작을 제어하기 위한 회로를 포함할 수 있다. 상기 제2 기판은, 예를 들면 실리콘 기판이나 유리기판을 포함할 수 있다. 하부 기능층(490)은 상기한 백 플레인일 수 있고, 상기 제2 기판은 상기 백 플레인의 기판일 수 있다. 따라서 복수의 제1 발광소자(100)로 조명 어레이나 화소 어레이와 같은 발광소자 어레이를 만드는 경우, 스위칭 트랜지스터들은 발광소자 어레이 아래에서 제거하여 상기 백 플레인 외부에 별도로 스위칭 트랜지스터 어레이를 만들고, 상기 백 플레인에 장착된 발광소자 어레이와 상기 스위칭 트랜지스터 어레이는 배선으로 연결할 수 있다.
도 1에서 제1 전극층(440)은 상대적인 위치에 따라 상부 전극층 혹은 하부 전극층이라 할 수도 있는데, 예컨대, 제1 전극층(440)이 MQW층(425)의 위쪽에 있을 때는 상부 전극층, MQW층(425) 아래에 있을 때, 하부 전극층이라 할 수 있다. 제2 및 제3 전극층(470, 480)은 통칭해서 전극층이라 할 수도 있다. 따라서 제2 및 제3 전극층(470, 480)이 MQW층(425)의 위쪽에 있을 때는 통칭해서 상부 전극층, MQW층(425) 아래에 있을 때는 통칭해서 하부 전극층이라 할 수 있다. 이러한 설명은 후술되는 다른 발명소자에도 적용될 수 있다.
도 2는 도 1의 제1 발광소자(100)의 상하를 반전시킨 경우로써, MQW층(425)을 중심으로 제1 전극층(440)을 MQW층(425) 아래에, 제2 및 제3 전극층(470, 480)를 위에 배치한 경우를 보여준다. 나머지 부분은 도 1과 동일하다.
도 3은 도 1의 제1 발광소자(100)를 포함하는 화소(pixel)의 등가회로를 보여준다.
도 3을 참조하면, 등가회로에서 제1 발광소자(100)는 발광다이오드(310)와 구동 트랜지스터(320)를 포함한다. 구동 트랜지스터(320)는 제1 발광소자(100)에 공급되는 전류 조절을 위한 게이트 전극으로 형성된 제3 전극층(480)에 대응될 수 있다. 발광다이오드(310)과 구동 트랜지스터(320)는 직렬로 연결되어 있다. 그리고 스위칭 트랜지스터(330)가 구동 트랜지스터(320)에 연결되어 있다. 구동 트랜지스터(320)의 게이트와 캐소드 사이에는 커패시터(C1)가 연결되어 있다. 커패시터(C1)는 제1 발광소자(100) 외부에 마련될 수 있다.
도 4는 다른 실시예에 의한, 구동 트랜지스터를 포함하는 제2 발광소자(400)를 보여준다. 도 1의 제1 발광소자(100)와 다른 부분만 설명한다. 제1 발광소자(100)와 동일한 참조번호는 동일한 부재를 나타낸다.
도 4를 참조하면, 제2 발광소자(400)에서 제4 물질층(420)은 위로 돌출된 부분(420B)을 포함한다. 제4 물질층(420)의 돌출된 부분(420B)의 상부면 상에 MQW층(425), 제1 물질층(430), 제2 물질층(435) 및 제1 전극층(440)이 순차적으로 적층되어 있다. MQW층(425), 제1 물질층(430), 제2 물질층(435) 및 제1 전극층(440)의 폭은 제4 물질층(420)의 돌출된 부분(420B)의 폭과 동일하다. 제1 전극층(440)의 상부면 전체는 상부 기능층(445)으로 덮여 있다. 상부 기능층(445)은 양측에서 아래로 확장되는 제1 및 제2 확장부분(445A, 445B)을 갖는다. 제1 확장부분(445A)은 제4 물질층(420)의 돌출된 부분(420B)의 왼쪽 측면과 MQW층(425), 제1 물질층(430), 제2 물질층(435) 및 제1 전극층(440)의 왼쪽 측면을 덮는다. 제2 확장부분(445B)은 제4 물질층(420)의 돌출된 부분(420B)의 우측 측면과 MQW층(425), 제1 물질층(430), 제2 물질층(435) 및 제1 전극층(440)의 우측 측면을 덮는다. 제1 및 제2 확장부분(445A, 445B)의 하단은 돌출된 부분(420B) 둘레의 제4 물질층(420)의 상부면을 덮는다. 결과적으로, 상부 기능층(445)은 그 아래의 적층물을 감싸는 캡 형태로 구비되어 있다.
도 5는 또 다른 실시예에 의한, 구동 트랜지스터를 포함하는 제3 발광소자(500)를 보여준다. 도 1의 제1 발광소자(100)와 다른 부분만 설명한다. 제1 발광소자(100)와 동일한 참조번호는 동일한 부재를 나타낸다.
도 5를 참조하면, 제3 발광소자(500)에서 캐소드 전극으로 사용되는 제2 전극층(670)과 게이트 전극으로 사용되는 제3 전극층(680)은 그 사이에 커패시터가 구성되도록 마련되어 있다.
구체적으로, 제2 전극층(670)과 제3 전극층(680)은 서로를 향하는 돌출부 혹은 확장부분을 갖는다. 곧, 제2 전극층(670)은 제3 전극층(680)을 향해 확장하는 제1 확장부분(670A)을 갖고 있다. 제3 전극층(680)은 제2 전극층(670)을 향해 확장하는 제2 확장부분(680A)을 갖고 있다. 제1 및 제2 확장부분(670A, 680A)은 서로 엇갈리게 배치되어 있다. 제1 확장부분(670A)은 제2 확장부분(680A) 아래에 위치한다. 그러나 제2 확장부분(680A)이 제1 확장부분(670A) 아래에 마련될 수도 있다. 제1 및 제2 확장부분(670A, 680A)은 서로 평행하고, 서로 떨어져 있다. 제1 및 제2 확장부분(670A, 680A)의 길이는 서로 동일하거나 다를 수 있으나, 커패시터 형성을 고려하여 적절한 길이를 가질 수 있다. 제1 및 제2 확장부분(670A, 680A) 사이에 절연층(660)이 존재하는데, 제1 및 제2 확장부분(670A, 680A) 사이로 절연층(660)이 확장된 것으로 볼 수 있다. 달리 말하면, 제1 및 제2 확장부분(670A, 680A) 사이의 갭은 절연층(680)의 확장된 부분(660A)으로 채워져 있다. 이에 따라 도 5에서 볼 수 있듯이, 제1 확장부분(670A), 절연층(680)의 확장된 부분(660A) 및 제2 확장부분(680A)은 순차적으로 적층된 층 구조를 갖는다. 제1 및 제2 확장부분(670A, 680A)은 전극층이므로, 상기 층 구조는 전극층/절연층/전극층의 층 구조를 갖는다. 이러한 층 구조는 바로 커패시터를 시사한다. 이와 같이, 제1 및 제2 확장부분(670A, 680A)과 그 사이에 존재하는 절연층(660)의 확장된 부분(660A)이 커패시터를 형성하므로, 제2 전극층(670)과 제3 전극층(680) 사이에는 커패시터가 존재하게 된다. 이 커패시터는 제3 발광소자(500)의 구동 커패시터가 될 수 있다.
제3 발광소자(500)의 경우, 게이트 전극으로 사용되는 제3 전극층(680)과 함께 구동 커패시터까지 발광소자에 포함되는 바, 발광소자 어레이의 집적도를 높이는 것과 함께 백 플레인에 배치되는 소자를 줄일 수 있으므로, 백 플레인의 구성을 보다 간소화 할 수 있다. 이에 따라, 백 플레인의 소자 배치에 있어서 마진도 증가될 수 있다.
도 5에서 참조번호 C2이 가리키는 기호는 제1 및 제2 확장부분(670A, 680A)과 절연층(660)의 확장된 부분(660A)이 형성하는 커패시터를 상징적으로 나타낸다.
도 6은 도 5의 제3 발광소자(500)의 상하를 반전시킨 경우를 보여준다. 도 6에 도시한 제3 발광소자(500)의 경우, 제2 전극층(670)의 제1 확장부분(670A)이 제3 전극층(680)의 제2 확장부분(680A) 위에 배치된다.
도 7은 도 5의 발광소자(500)를 포함하는 화소의 등가회로를 보여준다.
도 7을 참조하면, 등가회로는 스위칭 트랜지스터(540)와 발광소자(500)를 포함한다. 발광소자(500)는 발광다이오드(510)와 구동 트랜지스터(520)와 커패시터(C3)를 포함한다. 구동 트랜지스터(520)는 발광소자(500)에 공급되는 전류 조절을 위한 게이트 전극으로 형성된 제3 전극층(680)에 대응될 수 있다. 발광다이오드(510)과 구동 트랜지스터(520)는 직렬로 연결되어 있다. 스위칭 트랜지스터(540)는 구동 트랜지스터(520)와 연결되어 있다. 커패시터(C3)는 구동 트랜지스터(520)의 게이트와 캐소드 사이에 연결되어 있다.
도 8은 도 1의 제1 발광소자(100)의 애노드로 사용되는 제1 전극층(440) 상에 구비된 상부 기능층(445)에 대한 제1 예를 보여준다.
도 8을 참조하면, 제1 전극층(440) 상에 형성된 상부 기능층(445)은 순차적으로 적층된 발광층(445C) 및 투명기판(445D)을 포함할 수 있다. 투명기판(445D)은 입사광에 대해 투명한 기판으로, 발광소자의 제조과정에서 지지대 혹은 지지기판 역할을 한다. 발광층(445C)은 MQW층(425)으로부터 주어지는 광을 디스플레이에 적합한 광으로 변환시키는 층이거나 MQW층(425)으로부터 주어지는 광을 디스플레이에 적합한 광이 되도록 필터링하는 층일 수 있다. 일 예로, 발광층(445C)은 MQW층(425)으로부터 주어지는 광에 반응하여 특정파장의 광을 방출할 수 있는 형광(fluorescence)층 또는 인광(phosphorescence)층을 포함할 수 있다. 다른 예로, 발광층(445C)은 MQW층(425)으로부터 주어지는 광을 필터링하여 디스플레이가 요구하는 특정 색(예, 적색, 녹색 및 청색 중 적어도 하나)의 광을 디스플레이에 공급하는 칼라필터층을 포함할 수 있다. 이때, 칼라필터층은 전체적으로 단일색을 방출하는 단색 칼라필터층일 수도 있고, 도 8의 발광소자가 화소로 사용되는 경우, 칼라필터층은 적색광을 방출하는 영역, 녹색광을 방출하는 영역, 청색광을 방출하는 영역을 포함할 수도 있다.
도 9는 도 8의 발광층(445C) 위치에 양자점층(530)이 마련된 경우를 보여준다. 양자점층(530)은 복수의 양자점(530A)을 포함한다. 복수의 양자점(530A)은 양자점층(530) 전체에 균일하게 혹은 고른 밀도로 분포될 수 있다. 복수의 양자점(530A)은 MQW층(425)으로부터 주어지는 광(425L)에 반응하여 디스플레이에 적합한 광을 방출한다. 양자점층(530)은 MQW층(425)으로부터 입사되는 광(425L)을 균일하게 확산(산란)시켜 디스플레이의 광 입사면 전체에 균일한 세기의 광이 입사되게 한다.
도 9의 발광소자가 화소로 사용되는 경우, 양자점층(530)은 적색광을 방출하는 영역, 녹색광을 방출하는 영역, 청색광을 방출하는 영역으로 구분될 수 있고, 각 영역에 존재하는 양자점들의 광학적 특성(예, 입사광에 반응하는 특성)은 서로 다를 수 있다.
한편, 도 9에서 MQW층(425)에서 방출되는 광이 백색광이 아니라 적색광, 녹색광 및 청색광 중 어느 하나인 경우, 예컨대 청색광인 경우, 양자점층(530)에서 청색광을 방출하는 영역에 있는 양자점들은 제거할 수 있다.
다음, 일 실시예에 의한, 구동소자를 포함하는 발광소자의 제조방법을 도 10 내지 도 18을 참조하여 설명한다. 하기 설명과정에서 앞에서 언급된 참조번호와 동일한 참조번호는 앞에서 언급된 부재와 동일한 부재를 나타내고, 해당 부재에 대한 설명은 생략한다.
도 10을 참조하면, 기판(900) 상에 버퍼층(905), 제3 물질층(410), 전류차단층(415), 제4 물질층(420), MQW층(425), 제1 물질층(430) 및 제2 물질층(435)을 순차적으로 적층한다. 기판(900)은, 예를 들면 사파이어 기판 또는 실리콘 기판일 수 있다. 버퍼층(905), 제3 물질층(410), 전류차단층(415), 제4 물질층(420), MQW층(425), 제1 물질층(430) 및 제2 물질층(435)은 성장법으로 형성할 수 있는데, 예들 들면, 에피텍셜 성장(epitaxial growth)법으로 형성할 수 있다. 이러한 형성과정에서 도전성 불순물 도핑이 필요한 물질층에 대해서는 필요한 도전성 불순물을 주어진 도핑농도로 도핑할 수 있다.
다음, 도 11에 도시한 바와 같이, 제2 물질층(435) 상에 애노드로 사용되는 제1 전극층(440)을 형성한다. 제1 전극층(440)은 광에 투명한 전극물질로 형성할 수 있는데, 예를 들면, ITO로 형성할 수 있으며, 이 물질로 한정되지 않는다.
다음, 도 12에 도시한 바와 같이, 제1 전극층(440) 상부 기능층(445)을 형성한다. 상부 기능층(445)은 도 8 또는 도 9에서 볼 수 있듯이 지지기판으로 투명기판(445B)을 포함한다.
다음, 도 13에 도시한 바와 같이, 상부 기능층(445)이 형성된 결과물에서 기판(900)과 버퍼층(905)를 제거한다.
다음, 도 14에 도시한 바와 같이 도 13의 결과물을 상하 반전시켜 상부 기능층(445)이 아래에 위치하도록 한다. 이어서, 제3 물질층(410) 상에 제3 물질층(410)의 일부 영역을 한정하고 나머지는 노출시키는 제1 마스크(M1)를 형성한다. 제1 마스크(M1)는 감광막일 수 있다. 제1 마스크(M1)가 형성된 후, 제1 마스크(M1) 둘레의 제3 물질층(410)의 노출된 부분을 식각한다. 식각은 제3 물질층(410)의 노출된 부분이 제거되고, 상기 노출된 부분에 대응하는 전류차단층(415)의 일부도 제거되고, 제3 물질층(410)의 상기 노출된 부분에 대응하는 제4 물질층(420)의 일부가 노출될 때까지 실시할 수 있다. 상기 식각은 제4 물질층(420)의 일부가 노출된 후에도 제4 물질층(420)의 상기 노출된 부분의 두께가 주어진 두께로 낮아질 때까지 계속할 수 있다. 이러한 식각에 의해 제4 물질층(420)의 상부면에 단차(420S)가 형성된다. 제4 물질층(420)의 단차(420S) 좌측 부분의 두께는 단차(420S) 우측 부분의 두께보다 두껍다. 상기 식각에 의해 결국 제4 물질층(420)의 단차(420S) 좌측부분은 돌출된 모양이 된다. 그리고 전류차단층(415)과 제3 물질층(410)은 제4 물질층(420)의 돌출된 부분의 상부면 상에 순차적으로 적층된 모양이 된다. 상기 식각 후, 제1 마스크(M1)를 제거한다.
다음, 도 15에 도시한 바와 같이, 제4 물질층(420)의 단차(420S) 우측에 있는 두께가 얇은 부분 상에 절연층(460)을 형성한다. 절연층(460)은 단차(420S)의 측면 전체를 덮는다. 더 나아가서, 절연층(420S)은 제4 물질층(420)의 단차(420S) 우측 부분의 상부면을 덮고 제3 물질층(410)의 상부면 상으로 확장된다. 절연층(410)은 제3 물질층(410)의 상부면의 일부를 덮는다. 또한, 절연층(460)은 제3 물질층(410)과 전류차단층(415)의 측면을 덮는다. 절연층(460)은 게이트 절연막으로 사용될 수 있다. 이렇게 절연층(460)을 형성한 후, 절연층(460)을 덮는 제2 마스크(M2)를 형성한다. 제2 마스크(M2)는 제3 물질층(410)의 일부는 덮고 나머지는 노출시킨다. 제3 물질층(410)에서 절연층(460)에 가까운 부분은 제2 마스크(M2)로 덮이고, 제3 물질층(410)의 가장자리를 포함한 나머지는 노출된다. 제2 마스크(M2)가 형성된 후, 제2 마스크(M2) 둘레의 제3 물질층(410)의 노출된 부분은 식각된다. 이 식각은 도 16에 도시한 바와 같이, 제3 물질층(410)의 상기 노출된 부분이 제거되고, 그 아래의 전류차단층(415)이 노출될 때까지 실시할 수 있다. 이러한 식각은 전류차단층(415)의 노출된 부분의 두께가 주어진 두께로 낮아질 때까지 실시할 수 있다. 이러한 식각으로 인해, 전류차단층(415)의 상부면에 단차(415S)가 나타난다. 단차(415S) 좌측의 전류차단층(415)의 두께는 단차(415S) 우측의 전류차단층(415)의 두께보다 얇다. 단차(415S)는 전류차단층(415)의 우측면보다 좌측면에 가깝게 위치한다. 또한, 이러한 식각으로 인해 전류차단층(415)의 단차(415S) 우측부분은 위로 돌출된 부분이 되고, 제3 물질층(410)은 전류차단층(415)의 상기 돌출된 부분의 상부면 상에 존재한다. 제3 물질층(410)은 전류 차단층(415)의 상기 돌출된 부분의 상부면 상에만 존재하고, 상기 돌출된 부분의 상부면 전체를 덮는다. 상기 식각 후, 제2 마스크(M2)를 제거한다.
다음, 도 16에 도시한 바와 같이, 제4 물질층(420)의 단차(420S) 우측 부분을 덮는 절연층(460) 상에 제3 전극층(480)을 형성한다. 제3 전극층(480)은 제4 물질층(420)의 단차(420S) 우측 부분을 덮는 절연층(460)의 상부면 전체를 덮는다. 제3 전극층(480)은 절연층(460)의 측면 전체를 덮는다. 제3 전극층(480)의 높이는 절연층(460)보다 높을 수 있으나, 높지 않을 수도 있다.
다음, 도 17에 도시한 바와 같이, 제3 물질층(410) 상에 제2 전극층(470)을 형성한다. 제2 전극층(470)은 제3 물질층(410)의 상부면에서 절연층(460)으로 덮이지 않은 부분을 덮는다. 달리 말하면, 절연층(460) 둘레의 제3 물질층(410)의 상부면의 노출된 부분은 제2 전극층(470)으로 덮인다. 제2 전극층(470)은 제3 물질층(410)의 왼쪽 측면을 따라 확장하여 전류차단층(415)의 단차(415S)와 접촉된다. 제3 물질층(410)의 왼쪽 측면은 제2 전극층(470)으로 덮이고, 전류차단층(415)의 단차(415S)와 단차(415S) 좌측의 상부면 전체도 제2 전극층(470)으로 덮인다. 제2 전극층(470)의 상기 확장된 부분과 제4 물질층(420) 사이에 전류차단층(415)가 존재하는 바, 제2 전극층(470)과 제4 물질층(420)은 접촉되지 않는다. 제2 전극층(470)의 상부면의 높이는 절연층(460)보다 높을 수 있으나, 높지 않을 수도 있다. 제2 전극층(470)은 제3 물질층(410)의 상부면 상에서 절연층(460)과 접촉되도록 형성될 수 있다. 제2 전극층(470)은 절연층(460)을 사이에 두고 제3 전극층(480)와 마주한다. 제2 전극층(470)과 제3 전극층(480) 사이에 절연층(460)이 존재하는 바, 제2 전극층(470)과 제3 전극층(480) 사이에 커패시터가 존재하는 것과 동등한 효과가 나타날 수 있다.
다음, 도 18에 도시한 바와 같이, 기능층(490)으로 제2 및 제3 전극층(470, 480)과 절연층(460)을 덮을 수 있다. 기능층(490)은 기판과 상기 기판 상에 마련된 스위칭 트랜지스터를 포함하는 백 플레인일 수 있다. 도 18에서는 기능층(490)이 제2 및 제3 전극층(470, 480) 상에 배치된 것으로 도시하였지만, 발광소자 어레이가 백 플레인에 부착된다는 점에서 도 18의 결과물이 상하 반전된 것이 실제 결과물이 될 수 있다. 도 18의 결과물이 상하 반전되는 경우, 상부 기능층(445)은 맨 위로, 기능층(490)은 맨 아래에 위치하고, 제2 및 제3 전극층(470, 480) 아래에 기능층(490)이 위치한다.
다음에는 도 19 내지 도 23을 참조하여 다른 실시예에 의한 발광소자의 제조방법을 설명한다.
먼저, 도 10 및 도 11에 예시한 과정을 따라 제1 전극층(440)까지 형성한다. 제1 전극층(440)을 형성한 다음에는 도 19에 도시한 바와 같이, 제1 전극층(440) 상에 제3 마스크(M3)를 형성한다. 제3 마스크(M3)는 제1 전극층(440)의 일부 영역을 한정하고, 나머지는 노출시킨다. 제1 전극층(440)의 양쪽 가장자리 영역이 노출될 수 있다. 제3 마스크(M3)를 형성한 후, 제3 마스크(M3) 둘레의 제1 전극층(440)의 노출된 부분을 식각한다. 이 식각은 도 20에 도시한 바와 같이 MQW층(425)을 지나 제4 물질층(420)이 노출될 때까지 실시할 수 있다. 이 식각으로 제3 마스크(M3) 둘레의 제1 전극층(440), 제2 물질층(435), 제1 물질층(430) 및 MQW층(425)이 제거되고, 제4 물질층(420)의 일부도 제거된다. 상기 식각은 제3 마스크(M3) 둘레의 제4 물질층(420)의 일부 두께가 제거될 때까지 실시할 수 있다. 이에 따라 제4 물질층(420)의 양 측면에 단차가 형성된다. 상기 식각후, 제3 마스크(M3)를 제거한다.
다음, 도 21에 도시한 바와 같이, 제1 전극층(440) 상에 상부 기능층(445)을 형성한다. 상부 기능층(445)는 제1 전극층(440)의 상부면 전체를 덮고 상기 식각으로 노출된 물질층들(420, 425, 430, 435, 440)의 측면을 덮도록 형성한다. 상부 기능층(445)은 제4 물질층(420)의 단차가 형성된 부분의 상부면을 덮도록 형성할 수 있다. 상부 기능층(445)을 형성한 후, 기판(900)과 버퍼층(905)을 제거한다. 기판(900)과 버퍼층(905)는 기판(900)의 종류에 따라 레이저를 이용한 방식 혹은 연마 방식으로 제거할 수 있다.
도 22는 기판(900)과 버퍼층(905)을 제거한 후의 결과물을 보여준다.
다음, 도 23에 도시한 바와 같이, 제4 물질층(420) 아래로 제2 전극층(470), 절연층(460) 및 제3 전극층(480)을 형성한 다음, 제2 전극층(470), 절연층(460) 및 제3 전극층(480)을 덮는 하부 기능층(490)을 형성한다. 제4 물질층(420) 아래쪽에 이러한 물질층들(470, 460, 480, 490)을 형성하는 과정은 사실 도 22의 결과물을 상하 반전한 다음, 제4 물질층(420) 상에 형성하는 과정이다. 따라서 제4 물질층(420) 아래쪽에 이러한 물질층들(470, 460, 480, 490)을 형성하는 과정은 도 14 내지 도 18에 예시된 과정을 따를 수 있다.
다음에는 도 24 내지 도 33을 참조하여 다른 실시예에 의한 발광소자의 제조방법을 설명한다.
먼저, 도 24를 참조하면, 제1 전극층(440)을 형성하고, 그 위에 상부 기능층(445)를 형성하는 과정까지는 앞에서 설명한 발명소자의 제조방법을 따른다. 상부 기능층(445)을 형성한 다음에는 결과물을 뒤집는다. 이에 따라, 상부 기능층(445)이 맨 아래층이 되고, 제3 물질층(410)이 맨 위층이 된다. 이 상태에서 도 14에서 설명한 바와 같이, 제3 물질층(410), 전류차단층(415) 및 제4 물질층(420)의 일부를 식각한다. 이 식각에 의해 제4 물질층(420)에 단차(420S)가 형성된다. 단차(420S)가 형성되면서 제4 물질층(420)의 단차(420S) 우측 부분은 위로 돌출된 형태가 된다. 상기 식각후, 제3 물질층(410)과 전류차단층(415)은 제4 물질층(420)의 돌출된 부분(420C) 상에만 존재하게 된다. 상기 식각후, 제3 물질층(410) 상에 상기 식각에 의해 노출된 부분을 덮는 제1 절연층(660)을 형성한다. 곧, 제3 물질층(410) 및 전류차단층(415)의 왼쪽 측면이 덮이도록 제1 절연층(660)을 형성한다. 또한, 제4 물질층(420)의 단차(420S)가 있는 부분의 측면과 단차(420S) 좌측의 상부면도 덮이도록 제1 절연층(660)을 형성할 수 있다. 제1 절연층(660)의 재료는 도 1의 절연층(460)의 재료와 동일할 수 있으나, 다를 수도 있다. 제1 절연층(660) 상에 제3 전극층(680)을 형성한다. 제3 전극층(680)의 재료는 도 1의 제3 전극층(480)의 재료와 동일할 수 있다. 제3 전극층(680)은 제1 절연층(660)의 상부면 전체와 상부면 사이의 측면(660S) 전체를 덮는다. 제3 전극층(680)의 상부면은 평탄하게 한다. 평평한 제3 전극층(680)의 상부면 상에 상부면의 일부를 한정하는 제4 마스크(M4)를 형성한다. 제3 전극층(680)에서 제4 물질층(420)의 단차(420S)와 단차(420S) 왼쪽 부분을 덮는 부분은 제1 마스크(M4)에 의해 덮인다. 제1 마스크(M4)는 제4 물질층(420)의 단차(420S) 우측에 있는 제3 전극층(680)의 일부도 덮는다. 제1 마스크(M4)의 우측단은 제4 물질층(420)의 단차(420S)와 제4 물질층(420)의 우측 측면 사이에 위치한다. 제1 마스크(M4)의 우측단은 제3 전극층(680)의 우측 단(우측 측면)과 이격되어 있다. 따라서 제4 마스크(M4)의 우측단과 제3 전극층(680)의 우측단 사이에 있는 제3 전극층(680)의 상부면은 노출된다.
제4 마스크(M4)를 형성한 다음, 도 25에 도시한 바와 같이 제3 전극층(680)의 노출된 부분과 노출된 부분 아래의 절연층(660)을 식각한다. 이 식각은 제3 물질층(410)이 노출될 때까지 실시할 수 있다. 식각후, 제4 마스크(M4)를 제거한다.
다음, 도 26를 참조하면, 식각후 제3 물질층(410)의 노출된 상부면 및 제3 전극층(680) 상에 제2 절연층(710)을 형성한다. 제2 절연층(710)은 제3 물질층(410)의 노출된 상부면 전체와 제3 전극층(680)의 상부면 전체를 덮는다. 또한, 제2 절연층(710)은 상기 식각후 노출된 제1 절연층(660)의 우측 측면과 제3 전극층(680)의 우측 측면도 덮는다. 제2 절연층(710)은 제1 절연층(660)의 우측 측면을 통해 제1 절연층(660)과 직접 접촉된다. 제2 절연층(710)의 재료는 제1 절연층(660)의 재료와 동일할 수 있다. 제2 절연층(710)을 형성한 후, 제2 절연층(710) 상에 제5 마스크(M5)를 형성한다. 제5 마스크(M5)는 제3 전극층(680)의 제3 물질층(410)의 상부면 상에 형성된 부분에 대응하는 제2 절연층(710)의 일부 영역 상에 형성할 수 있다. 제5 마스크(M5)는 제2 절연층(710)에서 제3 물질층(410) 상에 위치하는 제1 절연층(660)의 우측 측면과 제3 전극층(680)의 우측 측면을 덮는 부분을 덮을 수 있다. 달리 말하면, 제1 절연층(660)과 제3 전극층(680)은 제3 물질층(410)의 상부면 상에서 단차를 형성하고, 이러한 단차로 인해 제2 절연층(710)에도 대응하는 단차(710S)가 나타난다. 제5 마스크(M5)는 단차(710S) 좌측의 제2 절연층(710)의 상부면 상에 형성되고, 단차(710S)로부터 좌측으로 제2 절연층(710)의 상부면 일부를 덮도록 형성될 수 있다. 제5 마스크(M5)의 좌측단은 제2 절연층(710)의 좌측단과 이격되어 있다. 제5 마스크(M5)의 좌측단은 제1 절연층(660)의 제3 물질층(410) 상에 있는 부분(660A)의 상부면의 좌측단에 대응할 수 있다.
제5 마스크(M5)를 형성한 다음, 제5 마스크(M5) 둘레의 제2 절연층(710)을 식각한다. 이 식각은 제3 전극층(680)과 제3 물질층(410)이 노출될 때까지 실시한다. 이러한 식각 결과, 도 27에 도시한 바와 같이, 제1 절연층(660)과 직접 연결되면서 제3 전극층(680)의 제3 물질층(410)의 상부면 상에 형성된 부분(680A)의 측면과 상부면을 덮는 제2 절연층 패턴(710A)이 형성된다. 상기 식각후, 제5 마스크(M5)를 제거한다. 도 28은 제5 마스크(M5)가 제거된 결과물을 보여준다.
다음, 도 29에 도시한 바와 같이, 제3 물질층(410) 상에 제3 전극층(680) 및 제2 절연층 패턴(710A) 전체를 덮는 제6 마스크(M6)를 형성한다. 제3 물질층(410)의 상부면 상에서 제6 마스크(M6)는 제3 물질층(410)의 상부면의 일부를 덮고 나머지는 노출시킨다. 제6 마스크(M6)의 우측단은 제3 물질층(410)의 우측면으로부터 이격되어 있다. 따라서 제6 마스크(M6)와 제3 물질층(410)의 우측면 사이의 제3 물질층(410)의 상부면은 노출된다. 이와 같이 제6 마스크(M6)를 형성한 후, 제6 마스크(M6) 둘레에서 제3 물질층(410)의 노출된 부분을 식각한다. 이 식각은 전류차단층(415)이 노출될 때까지 실시할 수 있다. 다른 예에서, 상기 식각은 전류차단층(415)이 노출된 후, 전류차단층(415)의 노출된 부분이 일정 부분 식각될 때까지 실시할 수도 있다. 식각후, 전류차단층(415)의 상기 노출된 부분의 두께는 노출되지 않은 부분보다 얇아진다.
상기 식각결과, 도 30에 도시한 바와 같이, 제6 마스크(M6) 둘레에서 제3 물질층(410)의 노출된 부분이 제거되고, 전류차단층(415)의 상기 식각에 노출된 부분은 그렇지 않은 부분에 비해 두께다 얇다. 상기 식각에 의해 전류차단층(415)에 단차(740)가 형성된다. 단차(740)를 기준으로 전류차단층(415)은 왼쪽이 오른쪽보다 두껍다. 상기 식각후, 제6 마스크(M6)를 제거한다. 도 31은 제6 마스크(M6)가 제거된 결과물을 보여준다.
도 31을 참조하면, 제3 물질층(410)의 상부면 상에는 제1 절연층(660)의 일부(660A), 제3 전극층(680)의 일부(680A) 및 제2 절연층 패턴(710A)이 순차적으로 적층되어 있다.
도 32를 참조하면, 제3 물질층(410) 상에 전류차단층(415)과 접촉되고 제2 절연층 패턴(710A) 상으로 확장된 부분(670A)을 갖는 제2 전극층(670)을 형성한다. 제2 전극층(670)은 제3 물질층(410)의 상부면 전체를 덮는다. 제2 전극층(670)의 일부는 제3 물질층(410)의 우측면을 따라 아래로 확장된다. 제3 물질층(410)의 우측면 전체는 제2 전극층(670)으로 덮이고, 전류차단층(415)의 단차(740)가 형성된 부분의 측면 및 상부면 전체도 제2 전극층(670)으로 덮인다. 또한, 제2 전극층(670)은 제2 절연층 패턴(710A)의 우측면 전체를 덮는다. 제2 전극층(670)의 일부(670A)는 제2 절연층 패턴(710A)의 상부면의 일부 영역 상에만 형성되어 있다. 제2 전극층(670)의 일부(670A)의 좌측단은 제2 절연층 패턴(710A)의 좌측단과 이격되어 있다. 이와 같이, 제2 전극층(670)이 형성됨으로써, 제3 물질층(410)의 상부면 상에는 제3 전극층(680)의 일부(680A), 제2 절연층 패턴(710A) 및 제2 전극층(670)의 일부(670A)가 순차적으로 적층된다. 이렇게 순차적으로 적층된 제3 전극층(680)의 일부(680A), 제2 절연층 패턴(710A) 및 제2 전극층(670)의 일부(670A)는 커패시터를 형성한다.
결과적으로는 제2 전극층(670)이 형성됨으로써, 제2 전극층(670)과 제3 전극층(680) 사이에 커패시터도 함께 형성된다. 제3 전극층(680)은 게이트 전극으로 사용되어 제1 전극층(440)과 제2 전극층(670) 사이에 흐르는 전류를 제어하는 바, 제3 전극층(680)의 형성은 발광소자의 구동을 위한 구동 소자, 곧 구동 트랜지스터의 형성을 의미할 수 있다. 상기 커패시터는 구동 트랜지스터 역할을 하는 제3 전극층(680)과 함께 발광소자 내에 구비된 것이고, 저장 커패시터(storage capacitor) 역할을 하여 발광소자의 동작시에 스위칭 트랜지스터가 턴-온(turn-on)된 후, 상기 커패시터가 먼저 충전된다. 이에 따라 게이트 전극으로 사용되는 제3 전극층(680)에 전압이 인가되고, 채널이 형성되어 발광소자에 전류가 흐르게 된다.
제2 전극층(670)이 형성됨으로써, 구동소자를 포함하는 발광소자는 실질적으로 완성된다.
제2 전극층(670)이 형성된 다음에는 도 33에 도시한 바와 같이, 제2 및 제3 전극층(670, 680) 상에 기능층(490)이 형성될 수 있다. 기능층(490)은 제2 및 제3 전극층(670, 680)의 상부면 전체를 덮도록 구비될 수 있다. 기능층(490)은 제2 및 제3 전극층(670, 680)과 전기적으로 연결될 수 있다. 기능층(490)은 화소 구동을 위한 복수의 소자를 포함할 수 있고, 포함된 복수의 소자들 중 하나, 예컨대 스위칭 트랜지스터는 제3 전극층(680)과 전기적으로 연결될 수 있다.
다음에는, 도 34 내지 도 37을 참조하여 또 다른 실시예에 의한 발광소자의 제조방법을 설명한다. 앞에서 설명한 제조방법에서 애노드로 사용되는 제1 전극층(440)에 연결되는 기능층(445)을 제2 및 제3 전극층[(470, 480) 또는 (670, 680)]에 연결되는 기능층(490)보다 먼저 형성하였다면, 도 34 내지 도 37에 예시된 제조방법은 반대로 형성하는 과정을 보여준다.
먼저, 도 34를 참조하면, 기판(900) 상에 버퍼층(905)이 형성된다. 버퍼층(905) 상에 p형 물질층들, 곧 제2 물질층(435) 및 제1 물질층(430)을 순차적으로 형성한다. 계속해서, 제1 물질층(430) 상에 MQW층(425)을 형성하고, MQW층(425) 상에 n형 물질층들, 곧 제4 물질층(420)과 제3 물질층(410)을 순차적으로 형성한다. 이 과정에서 제4 물질층(420)과 제3 물질층(410) 사이에 p형 물질층인 전류차단층(415)을 형성한다. 이들 물질층들을 형성하는 방법으로는, 예를 들면 에피텍셜 성장법이 사용될 수 있다.
다음, 도 35에 도시한 바와 같이, 제4 물질층(20), 전류차단층(415) 및 제3 물질층(410)을 패터닝한 다음, 절연층(460), 제2 및 제3 전극층(470, 480)을 형성하고, 이어 제2 및 제3 전극층(470, 480)과 절연층(46)을 덮는 기능층(490)을 형성하는데, 이러한 형성 과정은 도 14 내지 도 18에서 설명한 과정을 따를 수 있다.
기능층(490)을 형성한 다음에는 도 36에 도시한 바와 같이, 도 35의 결과물에서 기판(900)과 버퍼층(905)을 제거한다. 이어 도 37에 도시한 바와 같이, 제2 물질층(435) 밑면 상에 애노드로 사용되는 제1 전극층(440)을 형성한다. 제1 전극층(440)의 밑면에는 기능층(445)을 형성한다. 제1 전극층(440)을 제2 물질층(435) 밑면 상에 형성하는 과정은 도 36의 결과물을 상하반전시켜 제2 물질층(435)이 맨 위층이 되게 한 다음, 맨 위층에 있는 제2 물질층(435)의 상부면 상에 제1 전극층(440)을 형성하는 과정을 의미한다.
이와 같이, 제1 전극층(440) 상에 형성되는 기능층(445)보다 제2 및 제3 전극층(470, 480) 상에 형성되는 기능층(490)을 먼저 형성함으로써, 기능층(445)이 먼저 형성된 후, 기능층(490)이 형성될 때, 기능층(445)에 포함된 요소들, 예를 들면 형광체나 양자점들이 받는 열이력을 줄일 수 있고, 공정 안성성도 높일 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고, 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
100, 400, 500:발광소자 310, 510:발광다이오드
320, 520:구동 트랜지스터 330, 540:스위칭 트랜지스터
415:전류차단층 410, 420:제3 및 제4 물질층
415A, 415S, 420A, 420S:단차 420C:제4 물질층(420)의 돌출된 부분
425:MQW층 425L:MQW층에서 양자점층에 입사되는 광
430, 435:제1 및 제2 물질층 440, 470, 480:제1 내지 제3 전극층
445, 490:기능층 445A, 445B:확장부분
445C:발광층 445D:투명기판
460, 660:절연층 530:양자점층
530A:양자점 660A, 670A, 680A:확장부분
660S:단차 710:제2 절연층
710A:제2 절연층 패턴 710S, 740:단차
900:기판 905:버퍼층
C1, C2:커패시터 CH1:채널
M1-M6:제1 내지 제6 마스크

Claims (40)

  1. 제1 전극층;
    제2 전극층;
    상기 제1 및 제2 전극층과 이격된 제3 전극층;
    제1 전극층과 제2 및 제3 전극층 사이에 마련된 다중양자우물층;
    상기 제1 전극층과 상기 다중양자우물층 사이에 배치된 것으로, 제1 도전성 불순물이 도핑된 제1 물질층;
    상기 제2 및 제3 전극층과 상기 다중양자우물층 사이에 배치된 것으로, 제2 도전성 불순물이 도핑된 제2 물질층; 및
    상기 제3 전극층과 상기 제2 물질층 사이에 구비된 게이트 절연층;을 포함하고,
    상기 제2 전극층과 상기 다중양자우물층 사이의 전류를 차단하는 전류차단층을 포함하는 발광소자.
  2. 제 1 항에 있어서,
    상기 제2 전극과 상기 제3 전극 사이에 커패시터가 구비된 발광소자.
  3. 제 1 항에 있어서,
    상기 제1 물질층은 순차적으로 적층된 p형 물질층 및 p+형 물질층을 포함하는 발광소자.
  4. 제 1 항에 있어서,
    상기 제2 물질층은 순차적으로 적층된 n형 물질층 및 n+형 물질층을 포함하는 발광소자.
  5. 제 1 항에 있어서,
    상기 전류 차단층은 산화물층인 발광소자.
  6. 제 1 항에 있어서,
    상기 전류 차단층은 질화물층인 발광소자.
  7. 제 1 항에 있어서,
    상기 제1 및 제2 물질층은 화합물 반도체층인 발광소자.
  8. 제 2 항에 있어서,
    상기 커패시터는 상기 제2 전극층의 일부, 상기 제3 전극층의 일부 및 상기 게이트 절연층의 일부로 이루어진 발광소자.
  9. 제 4 항에 있어서,
    상기 전류차단층은 상기 n형 물질층과 상기 n+형 물질층 사이에 배치된 발광소자.
  10. 제 8 항에 있어서,
    상기 제2 전극층의 일부, 상기 제3 전극층의 일부 및 상기 게이트 절연층의 일부는 순차적으로 적층된 발광소자.
  11. 제 9 항에 있어서,
    상기 제3 전극층은 상기 게이트 절연층을 사이에 두고 상기 n+형 물질층 및 상기 전류차단층의 측면과 마주하는 발광소자.
  12. 제 9 항에 있어서,
    상기 제2 전극층은 상기 n+형 물질층의 측면 및 이 측면에 인접한 평면을 덮는 발광소자.
  13. 제 1 항에 있어서,
    상기 제1 전극층은 기능층에 연결된 발광소자.
  14. 제 1 항에 있어서,
    상기 제3 전극층은 스위칭 트랜지스터에 연결된 발광소자.
  15. 제 14 항에 있어서,
    상기 제3 전극층은 구동 트랜지스터의 게이트 전극이고, 상기 구동 트랜지스터의 게이트 전극과 접지단자 사이에 커패시터가 존재하는 발광소자.
  16. 제 13 항 또는 제 14 항에 있어서,
    상기 기능층은 형광층, 양자점층 및 컬러필터 중 하나를 포함하는 발광소자.
  17. 제1 전극;
    제2 전극;
    상기 제1 및 제2 전극 사이에 구비된 다중양자우물층;
    상기 제1 전극과 상기 다중양자우물층 사이에 구비된 p형 물질층;
    상기 제2 전극과 상기 다중양자우물층 사이에 구비된 n형 물질층;
    상기 다중양자우물층에 공급되는 캐리어를 차단하도록 구비된 차단층;
    동작전압 인가시 상기 차단층에 상기 캐리어가 흐를 수 있는 채널을 형성하도록 마련된 제3 전극을 포함하는 발광소자.
  18. 제 17 항에 있어서,
    상기 제2 전극과 상기 제3 전극 사이에 커패시터가 구비된 발광소자.
  19. 제 17 항에 있어서,
    상기 제3 전극과 상기 차단층 및 상기 n형 물질층 사이에 절연층이 구비된 발광소자.
  20. 제 17 항에 있어서,
    상기 제1 전극은 기능층에 연결된 발광소자.
  21. 제 17 항에 있어서,
    상기 제3 전극은 스위칭 트랜지스터에 연결된 발광소자.
  22. 제 18 항에 있어서,
    상기 커패시터는 상기 제2 전극의 일부, 상기 제3 전극의 일부 및 상기 절연층의 일부로 이루어진 발광소자.
  23. 제 22 항에 있어서,
    상기 제2 전극의 일부, 상기 제3 전극의 일부 및 상기 절연층의 일부는 순차적으로 적층된 발광소자.
  24. 제 21 항에 있어서,
    상기 제3 전극은 구동 트랜지스터의 게이트 전극이고, 상기 구동 트랜지스터의 게이트 전극과 접지단자 사이에 커패시터가 존재하는 발광소자
  25. 기판 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 제1 도전형 불순물이 도핑된 제1 물질층, MQW층, 제2 도전성 불순물이 도핑된 제2 물질층 및 상부 전극층을 순차적으로 형성하는 단계;
    상기 기판 및 상기 버퍼층을 제거하는 단계;
    상기 기판 및 상기 버퍼층이 제거되어 노출된 상기 제1 물질층의 노출된 면 상에 하부 전극층을 형성하는 단계; 및
    상기 MQW층에 공급되는 캐리어를 차단하는 차단층을 형성하는 단계;를 포함하고,
    상기 상부 전극층을 형성하는 단계와 상기 하부 전극층을 형성하는 단계 중 하나는 서로 이격된 게이트 전극 및 캐소드를 형성하는 단계를 포함하고,
    상기 게이트 전극은 상기 MQW층과 상기 게이트 전극 사이에 형성된 물질층과 접촉되지 않게 형성하는 발광소자의 제조방법.
  26. 제 25 항에 있어서,
    상기 차단층은 상기 상부 전극층과 상기 MQW층 사이에 형성하는 발광소자의 제조방법.
  27. 제 25 항에 있어서,
    상기 차단층은 상기 하부전극층과 상기 MQW층 사이에 형성하는 발광소자의 제조방법.
  28. 제 25 항에 있어서,
    상기 제1 도전형 불순물은 p형 불순물이고, 상기 제2 도전형 불순물은 n형 불순물이고,
    상기 상부 전극층을 형성하는 단계는,
    상기 게이트 전극을 형성하는 단계; 및
    상기 캐소드를 형성하는 단계;를 포함하는 발광소자의 제조방법.
  29. 제 25 항에 있어서,
    상기 제1 도전형 불순물은 n형 불순물이고, 상기 제2 도전형 불순물은 p형 불순물이고,
    상기 하부 전극층을 형성하는 단계는,
    상기 게이트 전극을 형성하는 단계; 및
    상기 캐소드를 형성하는 단계;를 포함하는 발광소자의 제조방법.
  30. 제 25 항에 있어서,
    상기 게이트 전극과 상기 MQW층 사이에 형성된 물질층과 상기 게이트 전극 사이에 절연층을 형성하는 단계를 더 포함하는 발광소자의 제조방법.
  31. 제 25 항에 있어서,
    상기 제1 물질층을 형성하는 단계는,
    n+형 물질층 및 n형 물질층을 순차적으로 형성하는 단계와 p+형 물질층 및 p형 물질층을 순차적으로 형성하는 단계 중 어느 한 단계를 포함하는 발광소자의 제조방법.
  32. 제 25 항에 있어서,
    상기 제2 물질층을 형성하는 단계는,
    n+형 물질층 및 n형 물질층을 순차적으로 형성하는 단계와 p+형 물질층 및 p형 물질층을 순차적으로 형성하는 단계 중 어느 한 단계를 포함하는 발광소자의 제조방법.
  33. 제 25 항에 있어서,
    상기 차단층은 상기 MQW층에 공급되는 전류를 차단하는 층이고, p형 물질층으로 형성하는 발광소자의 제조방법.
  34. 제 25 항에 있어서,
    상기 상부 전극층과 상기 하부 전극층 중 선택된 한 전극층 상에 제1 기능층을 형성하고, 선택되지 않는 전극층 상에 제2 기능층을 형성하는 발광소자의 제조방법.
  35. 제 26 항에 있어서,
    상기 제2 물질층의 일부는 상기 차단층과 상기 MQW층 사이에 형성하고, 나머지는 상기 차단층과 상기 상부 전극층 사이에 형성하는 발광소자의 제조방법.
  36. 제 27 항에 있어서,
    상기 제1 물질층의 일부는 상기 차단층과 상기 MQW층 사이에 형성하고, 나머지는 상기 차단층과 상기 하부 전극층 사이에 형성하는 발광소자의 제조방법.
  37. 제 28 항에 있어서,
    상기 게이트 전극과 상기 제2 물질층 사이에 절연층을 형성하는 발광소자의 제조방법.
  38. 제 29 항에 있어서,
    상기 게이트 전극과 상기 제1 물질층 사이에 절연층을 형성하는 발광소자의 제조방법.
  39. 제 30 항에 있어서,
    상기 게이트 전극, 상기 캐소드 및 상기 절연층은 상기 게이트 전극과 상기 캐소드 사이에 커패시터가 형성되도록 형성하는 발광소자의 제조방법.
  40. 제 38 항에 있어서,
    상기 게이트 전극의 일부, 상기 절연층의 일부 및 상기 캐소드의 일부를 순차적으로 적층하여 상기 커패시터를 형성하는 발광소자의 제조방법.
KR1020190129341A 2019-10-17 2019-10-17 구동소자를 포함하는 발광소자 및 그 제조방법 KR20210045844A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190129341A KR20210045844A (ko) 2019-10-17 2019-10-17 구동소자를 포함하는 발광소자 및 그 제조방법
US16/885,936 US11227890B2 (en) 2019-10-17 2020-05-28 Light-emitting devices including driving devices, methods of manufacturing the same, and display devices including light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190129341A KR20210045844A (ko) 2019-10-17 2019-10-17 구동소자를 포함하는 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20210045844A true KR20210045844A (ko) 2021-04-27

Family

ID=75492210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190129341A KR20210045844A (ko) 2019-10-17 2019-10-17 구동소자를 포함하는 발광소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US11227890B2 (ko)
KR (1) KR20210045844A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110835B2 (en) 2007-04-19 2012-02-07 Luminus Devices, Inc. Switching device integrated with light emitting device
KR101623960B1 (ko) 2009-06-04 2016-05-25 삼성전자주식회사 광전자 셔터, 이의 동작 방법 및 광전자 셔터를 채용한 광학 장치
JP5789967B2 (ja) 2010-12-03 2015-10-07 富士通株式会社 半導体装置及びその製造方法、電源装置
US9153732B2 (en) 2012-02-23 2015-10-06 Nthdegree Technologies Worldwide Inc. Active LED module
KR102032437B1 (ko) 2012-02-28 2019-10-16 루미리즈 홀딩 비.브이. Ac led들을 위한 실리콘 기판들 상에서의 알루미늄 갈륨 나이트라이드/갈륨 나이트라이드 디바이스들을 갖는 갈륨 나이트라이드 led들의 집적
US10201051B1 (en) 2018-04-10 2019-02-05 Nthdegree Technologies Worldwide Inc. Active LED module with LED and vertical MOS transistor formed on same substrate

Also Published As

Publication number Publication date
US11227890B2 (en) 2022-01-18
US20210118942A1 (en) 2021-04-22

Similar Documents

Publication Publication Date Title
US20200350466A1 (en) Micro light emitting diode chip and display panel
US11575067B2 (en) Display substrate, display apparatus, and manufacturing method for display substrate
KR102565147B1 (ko) 복수의 픽셀들을 포함하는 디스플레이용 발광 다이오드 유닛 및 그것을 갖는 디스플레이 장치
KR101476207B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
US8058663B2 (en) Micro-emitter array based full-color micro-display
US20210005794A1 (en) Method of manufacturing light emitting device package and method of manufacturing display panel using the same
KR102613051B1 (ko) 고해상도 디스플레이 장치
CN113644086B (zh) 一种显示面板的制备方法和显示面板
US9161397B2 (en) Organic EL device
JP4978825B2 (ja) ツェナーダイオードの製造方法
US20040090779A1 (en) Light mixing led and manufacturing method thereof
KR100845549B1 (ko) 백색 발광소자 및 그 제조방법
KR20210045844A (ko) 구동소자를 포함하는 발광소자 및 그 제조방법
US20210384254A1 (en) Full-Color Display Module with Ultra-Wide Color Gamut
KR20200018125A (ko) 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치
KR20110069374A (ko) 반도체 발광소자
US7888152B2 (en) Method of forming laterally distributed LEDs
KR20040005270A (ko) 발광다이오드 및 그 제조방법
CN111128899B (zh) 外延基板及其制造方法
KR102599276B1 (ko) 수직 적층 구조를 가지는 rgcb 마이크로 디스플레이의 화소
KR102599275B1 (ko) 수직 적층 구조를 가지는 마이크로 디스플레이의 화소
TW201409675A (zh) 半導體發光裝置及行動資訊處理終端
US20240063333A1 (en) Emissive led display with high and low blue modes
US11393946B2 (en) Micro LED structure
US20230207609A1 (en) Led structures and maufacturing methods thereof, led devices and manufacturing methods thereof

Legal Events

Date Code Title Description
A201 Request for examination