JP2023035975A - 電界効果トランジスタ、その製造方法、及び電子回路 - Google Patents

電界効果トランジスタ、その製造方法、及び電子回路 Download PDF

Info

Publication number
JP2023035975A
JP2023035975A JP2022135585A JP2022135585A JP2023035975A JP 2023035975 A JP2023035975 A JP 2023035975A JP 2022135585 A JP2022135585 A JP 2022135585A JP 2022135585 A JP2022135585 A JP 2022135585A JP 2023035975 A JP2023035975 A JP 2023035975A
Authority
JP
Japan
Prior art keywords
layer
drain
gate
field plate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022135585A
Other languages
English (en)
Inventor
イ，ホォンシェン
Hong Sheng Yi
ヤン，ガンイ
gang yi Yang
ホアン，ホォイドォン
hui dong Huang
ワン，ハンシン
han xing Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2023035975A publication Critical patent/JP2023035975A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】二次フィールドプレートの製造プロセスを削減する電界効果トランジスタ。【解決手段】電界効果トランジスタにおいて、ソース・ドレインメタル層７は、ソース７１、ドレイン７２及びソースに電気的に接続されたフィールドプレート７３を含む。フィールドプレートは、ソースからドレインの一方側まで延在し、且つ、ドレインから切り離されるように配置される。フィールドプレートは、基板１上へのそれらの正投影がメタルゲート５１とドレインとの間に位置する一次フィールドプレート７３１と、二次フィールドプレート７３２と、を含む。二次フィールドプレートは、ステップ５２を覆い、一次フィールドプレートは、二次フィールドプレート以外の部分である。ソース・ドレインメタル層におけるステップを覆う部分が隆起されて二次フィールドプレートを形成するよう、ゲートメタル層にメタルゲートのパターンを形成しながらステップのパターンも形成する。【選択図】図２

Description

この出願は、半導体技術の分野に関し、特に、電界効果トランジスタ、その製造方法、及び電子回路に関する。
窒化ガリウム（ＧａＮ）は、例えば大きいバンドギャップ及び高い移動度などの利点を持つ。そのため、ＧａＮは、パワーデバイスの分野で基板材料に広く使用されている。ＧａＮは、パワーデバイスの分野では高電子移動度トランジスタ（High Electron Mobility Transistor、ＨＥＭＴ）で最も広く使われている。ハイパワーの高耐圧ＨＥＭＴデバイスでは、ゲートの耐電圧強度を高めるために、通常、ゲートが保護されるようにゲートとドレインとの間の垂直方向の電界強度分布を改善するよう、ソース端のメタルが引き出され、ゲートを迂回してフィールドプレートを形成する。現在、業界では、６００Ｖより高い電圧のデバイスに対して、２つのフィールドプレートの構造が使用されている。それら２つのフィールドプレートは、ゲートとドレインとの間の特定の位置に配置される。ソースの低電位に接続された後、それらフィールドプレートがドレインの高電圧を用いて電界勾配分布を形成して、ゲートを更に保護する。既存のデュアルフィールドプレート構造はゲートを電気的に保護することができるが、二次フィールドプレートを形成するために複数のプロセスが追加され、プロセスフローが複雑である。
この出願は、二次フィールドプレートの製造プロセスを削減するための、電界効果トランジスタ、その製造方法、及び電子回路を提供する。
第１の態様によれば、この出願は、基板上のチャネル層と、該チャネル層上の制御ゲートと、該制御ゲート上のパッシベーション層と、該パッシベーション層上のゲートメタル層と、該ゲートメタル層上の層間誘電体層と、該層間誘電体層上のソース・ドレインメタル層とを含む電界効果トランジスタを提供する。パッシベーション層は、制御ゲートを露出させるゲート開口を含む。ゲートメタル層は、間隔を置いて配置されたメタルゲートとステップとを含む。メタルゲートは、ゲート開口を通して制御ゲートに電気的に接続される。層間誘電体層とパッシベーション層とを通り抜けるソース開口及びドレイン開口がメタルゲートの両側にそれぞれ位置する。基板上へのステップの正投影がドレイン開口とメタルゲートとの間に位置する。ソース・ドレインメタル層は、メタルゲートの両側にそれぞれ位置するソース及びドレインと、該ソースに電気的に接続されたフィールドプレートとを含む。ソースは、ソース開口を通してチャネル層に電気的に接続され、ドレインは、ドレイン開口を通してチャネル層に電気的に接続される。フィールドプレートは、ソースからドレインの一方側まで延在し、且つドレインから切り離されるように配置される。基板上へのフィールドプレートの正投影がステップとの重なり領域を持つ。フィールドプレートは具体的に、基板上へのそれらの正投影がメタルゲートとドレインとの間に位置する一次フィールドプレートと二次フィールドプレートとを含む。二次フィールドプレートは、ステップを覆う部分であり、一次フィールドプレートは、二次フィールドプレート以外の部分である。
この出願のこの実施形態で提供される電界効果トランジスタによれば、ゲートメタル層にメタルゲートのパターンを形成しながらステップのパターンも形成することで、ソース・ドレインメタル層のうちステップを覆う部分が隆起されて二次フィールドプレートを形成し、ステップによって隆起されない部分と二次フィールドプレートとの間に高低差が形成され、ステップによって隆起されない部分が一次フィールドプレートを形成する。斯くして、フィールドプレート全体を処理するのに、パターニングプロセスを一回だけ行えばよい。換言すれば、メタル堆積、フォトエッチング、及びエッチングの各々を一回ずつ行うことによって、フィールドプレート全体が形成される。従って、フィールドプレートの製造プロセスの複雑さ及び産業コストが低減される。
この出願の取り得る一実装において、電界効果トランジスタは更に、ソース・ドレインメタル層上に位置する平坦層と、該平坦層上に位置する接続メタル層とを含み得る。平坦層は、ソース接続孔及びドレイン接続孔を含む。ソース接続孔及びドレイン接続孔は、通常、例えばタングステンなどの導電性の材料で充たされる。ソース接続孔とドレイン接続孔のスルーホール深さは同じである。これは、平坦層のスルーホールエッチングプロセスを制御する助けとなる。接続メタル層は、ソース接続パッド及びドレイン接続パッドを含む。ソース接続パッドは、ソース接続孔を通してソースに電気的に接続され、ドレイン接続パッドは、ドレイン接続孔を通してドレインに電気的に接続される。
この出願の取り得る一実装において、制御ゲートとメタルゲートとでゲート構造を形成する。制御ゲートは積層構造とすることができ、具体的に、チャネル層上に位置するＰＧａＮ層と、該ＰＧａＮ層上に位置するＴｉＮ層とを含む。基板上へのＴｉＮ層の正投影がＰＧａＮ層の範囲内にあるとし得る。具体的には、ＴｉＮ層及びＰＧａＮ層は、パターニングプロセスを一回行うことによって形成されることができ、その後、ＴｉＮ層のパターンがデバイス設計要求に基づいて選択的に縮小されることで、ＴｉＮ層のパターンのサイズがＰＧａＮ層のサイズよりも小さくなるようにし得る。
この出願の取り得る一実装において、制御ゲートは代わりに単層構造であってもよく、具体的にはＰＧａＮ層を含む。パッシベーション層とゲートメタル層との間にＴｉＮ層が配置される。制御ゲートと、ＴｉＮ層と、メタルゲートとでゲート構造を形成する。パッシベーション層が作製された後、パッシベーション層上に直接、ＴｉＮ膜及びゲートメタル膜が成長され、次いで、基板上へのＴｉＮ層の正投影がゲートメタル層と一致するよう、パターニングプロセスを一回行うことによってＴｉＮ層及びゲートメタル層のパターンが形成される。この場合、ＴｉＮ層のパターンは、ステップ及びメタルゲートの両方の下に存在する。
この出願の取り得る一実装において、メタルゲートに面する側のステップの側壁が、パッシベーション層の表面に対して垂直になることができ、ステップの断面が長方形に似たものとなるように、レイアウトが画成されてエッチングプロセスが調整され得る。換言すれば、ゲートメタル層に対してパターニングが実行されるとき、パターンを形成する断面がパッシベーション層の表面に対して垂直である。
この出願の取り得る一実装において、ゲートとドレインとの間の電界分布を最適化するために、メタルゲートに面する側のステップの側壁がドレインの方に傾き、メタルゲートに面する側のステップの側壁と、パッシベーション層に面する側のステップの表面と、の間の夾角θが９０度未満であり、ステップの断面が台形に似たものとなるように、レイアウトが画成されてエッチングプロセスが調整され得る。
この出願の取り得る一実装において、１つのステップ及び１つの二次フィールドプレートが存在し、基板上への一次フィールドプレートの正投影が二次フィールドプレートとメタルゲートとの間に位置し得る。これは、ゲート構造を更に保護するために、ゲート構造とドレインとの間に電界勾配分布を形成する助けとなる。
この出願の取り得る一実装において、二次フィールドプレートは一次フィールドプレートから切り離されるように配置され得る。換言すれば、２つのフィールドプレートの構造同士が切り離され、一次フィールドプレートはソースから直接引き出される。ソースからの電気信号を二次フィールドプレートが受信することを確保するために、平坦層内に更に二次フィールドプレート接続孔を配設することができ、該二次フィールドプレート接続孔を通してソース接続パッドが二次フィールドプレートに電気的に接続される。換言すれば、二次フィールドプレートは、ソース接続パッドを用いることによってソースからの電気信号を受信する。
この出願の取り得る一実装において、ステップは不連続な構造とし得る。換言すれば、ステップは複数のセクションに分散されてもよく、その結果、複数の二次フィールドプレートが存在することができる。また、それら複数の二次フィールドプレートは、一次フィールドプレートを用いることによって互いに導通され得る。あるいは、二次フィールドプレートは互いに切り離されてもよい。あるいは、それら二次フィールドプレートのうちの一部が、一次フィールドプレートを用いることによって互いに導通されるとともに、それら二次フィールドプレートのうちの他の一部が互いに切り離されてもよい。これは、ここで限定されることではない。なお、一次フィールドプレートから切り離された二次フィールドプレートは、二次フィールドプレート接続孔を通してソース接続パッドに電気的に接続される必要がある。
この出願の取り得る一実装において、ソースがドレインを指す方向である第１方向のみに二次フィールドプレートが配列されるように、第１方向において不連続なステップが、ゲートメタル層のレイアウトを調整することによって形成され得る。あるいは、第１方向に対して垂直な第２方向のみに二次フィールドプレートが配列されるように、第２方向において不連続なステップが、ゲートメタル層のレイアウトを調整することによって形成されてもよい。あるいは、つまりは二次フィールドプレートがアレイに配列されると見なし得るよう、第１方向及び第２方向の両方に二次フィールドプレートが配列されるように、第１方向及び第２方向の両方において不連続なステップが、ゲートメタル層のレイアウトを調整することによって形成されてもよい。
第２の態様によれば、この出願の一実施形態は、電界効果トランジスタの製造方法を提供し、当該製造方法は、先ず、基板上にチャネル層、制御ゲート、及びパッシベーション層を順に形成し、パッシベーション層は、制御ゲートを露出させるゲート開口を含み、パッシベーション層上にゲートメタル層を形成し、当該ゲートメタル層は、間隔を置いて配置されたメタルゲートとステップとを含み、メタルゲートは、ゲート開口を通して制御ゲートに電気的に接続され、ゲートメタル層上に層間誘電体層を形成し、当該層間誘電体層とパッシベーション層とがエッチングされて、メタルゲートの両側にそれぞれ位置するソース開口及びドレイン開口を形成し、基板上へのステップの正投影がドレイン開口とメタルゲートとの間に位置し、そして、層間誘電体層上にソース・ドレインメタル層を形成し、当該ソース・ドレインメタル層は、メタルゲートの両側にそれぞれ位置するソース及びドレインと、該ソースに電気的に接続されたフィールドプレートとを含み、ソースは、ソース開口を通してチャネル層に電気的に接続され、ドレインは、ドレイン開口を通してチャネル層に電気的に接続される、ことを含む。フィールドプレートは、ソースからドレインの一方側まで延在し、且つドレインから切り離されるように配置される。基板上へのフィールドプレートの正投影が、メタルゲート及びステップの両方と重なり領域を持つ。フィールドプレートは、基板上へのそれらの正投影がメタルゲートとドレインとの間に位置する一次フィールドプレートと二次フィールドプレートとを含む。二次フィールドプレートは、ステップを覆う部分であり、一次フィールドプレートは、二次フィールドプレート以外の部分である。
この出願のこの実施形態で提供される製造方法によれば、ゲートメタル層にメタルゲートのパターンを形成しながらステップのパターンも形成することで、ソース・ドレインメタル層のうちステップを覆う部分が隆起されて二次フィールドプレートを形成し、ステップによって隆起されない部分と二次フィールドプレートとの間に高低差が形成され、ステップによって隆起されない部分が一次フィールドプレートを形成する。斯くして、フィールドプレート全体を処理するのに、パターニングプロセスを一回だけ行えばよい。換言すれば、メタル堆積、フォトエッチング、及びエッチングの各々を一回ずつ行うことによって、フィールドプレート全体が形成される。従って、フィールドプレートの製造プロセスの複雑さ及び産業コストが低減される。
この出願の取り得る一実装において、当該方法は更に、ソース・ドレインメタル層上に平坦層を形成し、当該平坦層は、ソース接続孔及びドレイン接続孔を含み、ソース接続孔とドレイン接続孔のスルーホール深さは同じであって、平坦層のスルーホールエッチングプロセスを制御する助けとなり、そして、最後に、平坦層上に接続メタル層を形成し、当該接続メタル層は、ソース接続パッド及びドレイン接続パッドを含み、ソース接続パッドは、ソース接続孔を通してソースに電気的に接続され、ドレイン接続パッドは、ドレイン接続孔を通してドレインに電気的に接続される、ことを含み得る。
この出願の取り得る一実装において、メタルゲートに面する側のステップの側壁が、パッシベーション層の表面に対して垂直になることができ、ステップの断面が長方形に似たものとなるように、レイアウトが画成されてエッチングプロセスが調整され得る。あるいは、メタルゲートに面する側のステップの側壁がドレインの方に傾き、メタルゲートに面する側のステップの側壁と、パッシベーション層に面する側のステップの表面と、の間の夾角θが９０度未満であり、ステップの断面が台形に似たものとなる。ステップと形成されるドレインとの間の距離は概して０．５μｍより大きい。
この出願の取り得る一実装において、配置されるステップの位置及び数に基づいて、１つ以上の二次フィールドプレートが形成され得る。１つのステップ及び１つの二次フィールドプレートが存在する場合、基板上への一次フィールドプレートの正投影が二次フィールドプレートとメタルゲートとの間に位置し得る。複数のステップ及び複数の二次フィールドプレートが存在する場合、それら複数の二次フィールドプレートは、第１方向及び／又は第２方向に配列され得る。第１方向は、形成されるソースがドレインを指す方向であり、第２方向は第１方向に対して垂直である。
この出願の取り得る一実装において、二次フィールドプレートは一次フィールドプレートから切り離されるように配置され得る。換言すれば、２つのフィールドプレートの構造同士が切り離され、一次フィールドプレートはソースから直接引き出される。ソースからの電気信号を二次フィールドプレートが受信することを確保するために、平坦層内に更に二次フィールドプレート接続孔を配設することができ、該二次フィールドプレート接続孔を通してソース接続パッドが二次フィールドプレートに電気的に接続される。換言すれば、二次フィールドプレートは、ソース接続パッドを用いることによってソースからの電気信号を受信する。
この出願の取り得る一実装において、制御ゲートはＰＧａＮ層及びＴｉＮ層を含むことができ、ＰＧａＮ層はＴｉＮ層とチャネル層との間に位置する。ＰＧａＮ層及びＴｉＮ層のパターンは、パターニングプロセスを一回行うことによって形成され得る。例えば、チャネル層上にＰＧａＮ膜及びＴｉＮ膜を成長させることができ、次いで、ＰＧａＮ膜及びＴｉＮ膜がエッチングされ、残されたＰＧａＮ層及びＴｉＮ層が制御ゲートとして使用される。また、要求に基づいて選択的に、ＴｉＮ層に対して横サイズ収縮処理が実行され得る。
この出願の取り得る一実装において、制御ゲートがＰＧａＮ層のみを含む場合、ゲートメタル層が堆積される前に、パッシベーション層上に更に、ゲートメタル層とは独立のＴｉＮ層を形成することができ、次いで、パターニングプロセスを一回実行することによって、同じパターンを持つＴｉＮ層とゲートメタル層が形成され得る。
第３の態様によれば、この出願は電子回路を提供し、当該電子回路は、回路基板と、該回路基板上に配置された、この出願の第１の態様の各実装にて提供される電界効果トランジスタとを含む。
既存技術におけるデュアルフィールドプレートを有する電界効果トランジスタの断面構造の概略図である。 既存技術におけるデュアルフィールドプレートを有する他の電界効果トランジスタの断面構造の概略図である。 この出願の一実施形態に従った電界効果トランジスタの断面構造の概略図である。 この出願の一実施形態に従った他の電界効果トランジスタの断面構造の概略図である。 この出願の一実施形態に従った他の電界効果トランジスタの断面構造の概略図である。 この出願の一実施形態に従った他の電界効果トランジスタの断面構造の概略図である。 この出願の一実施形態に従った他の電界効果トランジスタの断面構造の概略図である。 この出願の一実施形態に従った電界効果トランジスタを上から見た構造の概略図である。 この出願の一実施形態に従った他の電界効果トランジスタを上から見た構造の概略図である。 この出願の一実施形態に従った他の電界効果トランジスタを上から見た構造の概略図である。 この出願の一実施形態に従った電界効果トランジスタの製造方法の概略フローチャートである。 図１１ａ及び図１１ｂは、この出願の一実施形態に従った、製造方法の各工程が完了した後の構造の概略図である。 図１１ａ及び図１１ｂは、この出願の一実施形態に従った、製造方法の各工程が完了した後の構造の概略図である。
１：基板； ２：チャネル層； ３：制御ゲート； ３０：ゲート構造； ３１：ＰＧａＮ層； ３２：ＴｉＮ層； ４：パッシベーション層； ４１：ゲート開口； ５：ゲートメタル層； ５１：メタルゲート； ５２：ステップ； ６：層間誘電体層； ６１：ソース開口； ６２：ドレイン開口； ７：ソース・ドレインメタル層； ７１：ソース； ７２：ドレイン； ７３：フィールドプレート； ７３１：一次フィールドプレート； ７３２：二次フィールドプレート； ８：平坦層； ８１：ソース接続孔； ８２：ドレイン接続孔； ８３：二次フィールドプレート接続孔； ９：接続メタル層； ９１：ソース接続パッド； ９２：ドレイン接続パッド； Ｘ：第１方向； Ｙ：第２方向。
この出願の目的、技術的ソリューション、及び利点をいっそう明瞭にするため、以下にて更に、添付の図面を参照してこの出願を詳細に説明する。
ＧａＮ材料に基づくＡｌＧａＮ／ＧａＮヘテロ接合ＨＥＭＴ構造は、例えば高い電子移動度、高い２ＤＥＧ表面密度、高い化学的安定性、高い周波数、及び高いパワーなどの優れた特性を持ち、それ故に、ＧａＮ材料で製造されるデバイスは、無線周波数分野及びパワーエレクトロニクス分野の両方で明らかな利点を持つ。従って、この出願の実施形態で提供される電界効果トランジスタは、様々なシナリオにおける電子回路のコンポーネントとして広く使用され得る。例えば、当該電界効果トランジスタは、情報送受信、エネルギー変換、及び高周波スイッチの分野において、第５世代移動通信技術（5th generation of wireless communications technologies、５Ｇ）無線通信基地局、パワーエレクトロニクスコンポーネント、及びこれらに類するものに広く使用される。
ＧａＮ電界効果トランジスタは主に、チャネル層、ソース、ドレイン、及びゲートを含む。ＧａＮ電界効果トランジスタが使用されるとき、ゲート電圧によってソースとドレインとの導通が制御される。しかしながら、ＧａＮ材料は自己支持基板を持たないため、ＧａＮ材料は通常、エピタキシャル成長法を用いてＳｉ基板上に製造される必要がある。しかし、ＧａＮとＳｉとの間には大きい格子不整合及び熱不整合が存在するため、ＧａＮのエピタキシャル材料内に多量の欠陥が存在する。これらの欠陥は電子を捕獲する。これは、デバイスの動作状態においてキャリア濃度の低下を引き起こす。その結果、デバイス内で“電流コラプス”効果が発生する。換言すれば、動的なオン抵抗が増加する。結果として、システムの動作安定性が影響を受ける。
現在、ＧａＮ電界効果トランジスタの“電流コラプス”効果に対し、高電圧下でのデバイスの動的なオン抵抗の増加を低減させるために、段差傾向のあるソースフィールドプレート（フィールドプレートとも称され得る）が関連技術において導入されている。一般的に、ゲートとドレインとの間の垂直方向の電界強度分布を改善するよう、ソース端のメタルが引き出され、ゲートを迂回してフィールドプレートを形成する。それ故に、ゲートが保護される。現在、業界では、６００Ｖより高い電圧のデバイスに対して、２つのフィールドプレートの構造が一般に使用されている。それら２つのフィールドプレートは、ゲートとドレインとの間の特定の位置に配置される。ソースの低電位に接続された後、それらフィールドプレートがドレインの高電圧を用いて電界勾配分布を形成して、ゲートを更に保護する。
図１ａを参照されたい。既存のデュアルフィールドプレート構造では、マスク（mask）プロセスを三回行うことによってゲート構造３０が製造された後に、層間誘電体層６が堆積され、層間誘電体層６にオーミックコンタクトホール（該オーミックコンタクトホールはソース開口６１とドレイン開口６２とを含む）が開口される。ソース・ドレインメタル層７（これはオーミックメタル層とも称され得る）における堆積が行われるときに、ゲート構造３０の一部を迂回することによって一次フィールドプレート７３１が形成される。換言すれば、一次フィールドプレート７３１、ソース７１、及びドレイン７２が同時に形成され、二次フィールドプレート７３２は、追加のメタルの層が堆積された後にフォトエッチング及びエッチングプロセスを用いて形成される必要がある。２つのフィールドプレート７３が直接的にソース７１に電気的に接続され、フィールドプレート７３全体の処理は、メタル堆積、フォトエッチング、及びエッチングの各々が二回行われることを必要とするとともに、これらのフィールドプレート間の誘電体の堆積が一回行われることを必要とする。
図１ｂを参照されたい。他の既存のデュアルフィールドプレート構造において、ゲート構造３０及び一次フィールドプレート７３１の処理は、図１ａに示した構造と完全に一致しており、二次フィールドプレート７３２もやはり、フォトエッチング及びエッチングプロセスを用いて形成される前に、追加のメタルの層を堆積させる必要がある。違いは、一次フィールドプレート７３１は直接的にソース７１に電気的に接続され、二次フィールドプレート７３２は二次フィールドプレート接続孔８３を通してソース接続パッド９１に電気的に接続されることにある。フィールドプレート７３全体の処理もやはり、メタル堆積、フォトエッチング、及びエッチングの各々が二回行われることを必要とするとともに、これらのフィールドプレート間の誘電体の堆積が一回行われることを必要とする。
図１ａ及び図１ｂを参照されたい。既存のデュアルフィールドプレート構造はゲート構造３０を電気的に保護することができるが、二次フィールドプレート７３２を形成するために複数のプロセスが追加され、プロセスフローが複雑である。さらに、様々な位置で平坦層８の厚さが異なる。図１ａに示したデュアルフィールドプレート構造では、平坦層８におけるソース接続孔８１及びドレイン接続孔８２の深さが相異なる。図１ｂに示したデュアルフィールドプレート構造では、二次フィールドプレート接続孔８３とソース接続孔８１との深さが相異なる。これは、スルーホールエッチングプロセスを制御することを困難にする。
従って、この出願の一実施形態は、二次フィールドプレート製造プロセスを削減することができる電界効果トランジスタ、電界効果トランジスタの製造方法、及び電子回路を提供する。以下、具体的な添付図面及び実施形態を参照して当該電界効果トランジスタを詳細に説明する。
以下の実施形態で使用される用語は、単に特定の実施形態を説明することを意図したものに過ぎず、この出願を限定することを意図したものではない。この出願の明細書及び添付の請求項で使用されるとき、単数形の“一”、“ある”、“その”、“上述の”、“該”、及び“この”はまた、文脈において別段の断りがない限り、例えば、“１つ以上の”を含むことが意図される。
この明細書中に記載される“一実施形態”、“一部の実施形態”、又はこれらに類するものへの言及は、実施形態を参照して説明される特定の機構、構造、又は特性を、この出願の１つ以上の実施形態が含むことを示すものである。従って、この明細書中の様々な箇所に現れる例えば“一実施形態において”、“一部の実施形態において”、“一部の他の実施形態において”、“更なる一部の他の実施形態において”などの記述は、必ずしも同一の実施形態に言及するものではなく、別のように特段に強調されない限り、“全てではない１つ以上の”を意味する。用語“含む”、“有する”、“持つ”、及びそれらの変化形は全て、特段に強調されない限り、“含むが、それに限定されない”を意味する。
図２は、この出願の一実施形態に従った電界効果トランジスタの断面構造の概略図の一例である。図２を参照されたい。この出願の一実施形態において、電界効果トランジスタは、基板１上のチャネル層２と、チャネル層２上の制御ゲート３と、制御ゲート３上のパッシベーション層４と、パッシベーション層４上のゲートメタル層５と、ゲートメタル層５上の層間誘電体層６と、層間誘電体層６上のソース・ドレインメタル層７とを含み得る。パッシベーション層４は、制御ゲート３を露出させるゲート開口４１を含む。ゲートメタル層５は、間隔を置いて配置されたメタルゲート５１とステップ５２とを含む。メタルゲート５１は、ゲート開口４１を通して制御ゲート３に電気的に接続される。層間誘電体層６とパッシベーション層４とを通り抜けるソース開口６１及びドレイン開口６２がメタルゲート５１の両側にそれぞれ位置する。基板１上へのステップ５２の正投影がドレイン開口６２とメタルゲート５１との間に位置する。ソース・ドレインメタル層７は、メタルゲート５１の両側にそれぞれ位置するソース７１及びドレイン７２と、ソース７１に電気的に接続されたフィールドプレート７３とを含む。ソース７１は、ソース開口６１を通してチャネル層２に電気的に接続され、ドレイン７２は、ドレイン開口６２を通してチャネル層２に電気的に接続される。フィールドプレート７３は、ソース７１からドレイン７２の一方側まで延在し、且つドレイン７２から切り離されるように配置される。基板１上へのフィールドプレート７３の正投影がステップ５２との重なり領域を持つ。フィールドプレート７３は具体的に、一次フィールドプレート７３１と二次フィールドプレート７３２とを含み、基板１上へのそれらの正投影がメタルゲート５１とドレイン７２との間に位置する。二次フィールドプレート７３２は、ステップ５２を覆う部分であり、一次フィールドプレート７３１は、二次フィールドプレート７３２以外の部分である。
この出願のこの実施形態で提供される電界効果トランジスタによれば、ゲートメタル層５にメタルゲート５１のパターンを形成しながらステップ５２のパターンも形成することで、ソース・ドレインメタル層７のうちステップ５２を覆う部分が隆起されて二次フィールドプレート７３２を形成し、ステップ５２によって隆起されない部分と二次フィールドプレート７３２との間に高低差が形成され、ステップ５２によって隆起されない部分が一次フィールドプレート７３１を形成する。斯くして、フィールドプレート７３全体の処理は、パターニングプロセスが一回だけ行われることを必要とするのみである。換言すれば、メタル堆積、フォトエッチング、及びエッチングの各々を一回ずつ行うことによって、フィールドプレート全体が形成される。従って、フィールドプレート７３の製造プロセスの複雑さ及び産業コストが低減される。
なおも図２を参照されたい。この出願のこの実施形態において、当該電界効果トランジスタは更に、ソース・ドレインメタル層７上に位置する平坦層８と、平坦層８上に位置する接続メタル層９とを含み得る。平坦層８は、ソース接続孔８１及びドレイン接続孔８２を含む。ソース接続孔８１及びドレイン接続孔８２は、通常、例えばタングステンなどの導電性の材料で充たされる。ソース接続孔８１とドレイン接続孔８２のスルーホール深さは同じである。これは、平坦層８のスルーホールエッチングプロセスを制御する助けとなる。接続メタル層９は、ソース接続パッド９１及びドレイン接続パッド９２を含む。ソース接続パッド９１は、ソース接続孔８１を通してソース７１に電気的に接続され、ドレイン接続パッド９２は、ドレイン接続孔８２を通してドレイン７２に電気的に接続される。
なおも図２を参照されたい。この出願のこの実施形態では、制御ゲート３とメタルゲート５１とでゲート構造３０を形成する。制御ゲート３は積層構造とすることができ、具体的に、チャネル層２上に位置するＰＧａＮ層３１と、ＰＧａＮ層３１上に位置するＴｉＮ層３２とを含む。基板１上へのＴｉＮ層３２の正投影がＰＧａＮ層３１の範囲内にあるとし得る。具体的には、ＴｉＮ層３２及びＰＧａＮ層３１は、パターニングプロセスを一回行うことによって形成されることができ、その後、ＴｉＮ層３２のパターンがデバイス設計要求に基づいて選択的に縮小されることで、ＴｉＮ層３２のパターンのサイズがＰＧａＮ層３１のサイズよりも小さくなるようにし得る。
図３は、この出願の一実施形態に従った他の電界効果トランジスタの断面構造の概略図の一例を示している。図３を参照されたい。この出願の他の一実施形態において、制御ゲート３は単層構造であってもよく、具体的にはＰＧａＮ層３１を含む。パッシベーション層４とゲートメタル層５との間にＴｉＮ層３２が配置される。制御ゲート３と、ＴｉＮ層３２と、メタルゲート５１とでゲート構造３０を形成する。パッシベーション層４が作製された後、パッシベーション層４上に直接、ＴｉＮ膜及びゲートメタル膜が成長され、次いで、基板１上へのＴｉＮ層３２の正投影がゲートメタル層５と一致するよう、パターニングプロセスを一回行うことによってＴｉＮ層３２及びゲートメタル層５のパターンが形成される。この場合、ＴｉＮ層３２のパターンは、ステップ５２及びメタルゲート５１の両方の下に存在する。
なおも図２及び図３を参照されたい。この出願の一部の実施形態において、メタルゲート５１に面する側のステップ５２の側壁が、パッシベーション層４の表面に対して垂直になることができ、ステップ５２の断面が長方形に似たものとなるように、レイアウトが画成されてエッチングプロセスが調整され得る。換言すれば、ゲートメタル層５に対してパターニングが実行されるとき、パターンを形成する断面がパッシベーション層４の表面に対して垂直である。
図４は、この出願の一実施形態に従った他の電界効果トランジスタの断面構造の概略図の一例を示している。図４を参照されたい。この出願の他の一実施形態において、ゲートとドレインとの間の電界分布を最適化するために、メタルゲート５１に面する側のステップ５２の側壁がドレイン７２の方に傾き、メタルゲート５１に面する側のステップ５２の側壁と、パッシベーション層４に面する側のステップ５２の表面と、の間の夾角θが９０度未満であり、ステップ５２の断面が台形に似たものとなるように、レイアウトが画成されてエッチングプロセスが調整され得る。
なおも図２から図４を参照されたい。この出願の一部の実施形態において、１つのステップ５２及び１つの二次フィールドプレート７３２が存在し得る。基板１上への一次フィールドプレート７３１の正投影が二次フィールドプレート７３２とメタルゲート５１との間に位置し得る。これは、ゲート構造３０とドレイン７２との間に電界勾配分布を形成する助けとなる。従って、ゲート構造３０が更に保護される。
図５は、この出願の一実施形態に従った他の電界効果トランジスタの断面構造の概略図の一例を示している。図５を参照されたい。この出願の他の一実施形態において、二次フィールドプレート７３２は一次フィールドプレート７３１から切り離されるように配置され得る。換言すれば、２つのフィールドプレートの構造同士が切り離され、一次フィールドプレート７３１はソース７１から直接引き出される。ソース７１からの電気信号を二次フィールドプレート７３２が受信することを確保するために、平坦層８内に更に二次フィールドプレート接続孔８３を配設することができ、二次フィールドプレート接続孔８３を通してソース接続パッド９１が二次フィールドプレート７３２に電気的に接続される。換言すれば、二次フィールドプレート７３２は、ソース接続パッド９１を用いることによってソース７１からの電気信号を受信する。
図６は、この出願の一実施形態に従った他の電界効果トランジスタの断面構造の概略図の一例を示している。図６を参照されたい。この出願の他の一実施形態において、ステップ５２は不連続な構造とし得る。換言すれば、ステップ５２は複数のセクションに分散されてもよく、その結果、複数の二次フィールドプレート７３２が存在することができる。また、それら複数の二次フィールドプレート７３２は、一次フィールドプレート７３１を用いることによって互いに導通され得る。あるいは、二次フィールドプレート７３２は互いに切り離されてもよい。あるいは、二次フィールドプレート７３２のうちの一部が、一次フィールドプレート７３１を用いることによって互いに導通されるとともに、二次フィールドプレート７３２のうちの他の一部が互いに切り離されてもよい。これは、ここで限定されることではない。なお、一次フィールドプレート７３１から切り離された二次フィールドプレート７３２は、図５に示した構造を参照して、二次フィールドプレート接続孔８３を通してソース接続パッド９１に電気的に接続される必要がある。
図７は、この出願の一実施形態に従った電界効果トランジスタを上から見た構造の概略図の一例である。図８は、この出願の一実施形態に従った他の電界効果トランジスタを上から見た構造の概略図の一例である。図９は、この出願の一実施形態に従った他の電界効果トランジスタを上から見た構造の概略図の一例である。図７を参照されたい。この出願の一実施形態において、ソース７１がドレイン７２を指す方向である第１方向Ｘのみに二次フィールドプレート７３２が配列されるように、第１方向Ｘにおいて不連続なステップ５２が、ゲートメタル層５のレイアウトを調整することによって形成され得る。図８を参照されたい。この出願の他の一実施形態において、第１方向Ｘに対して垂直な第２方向Ｙのみに二次フィールドプレート７３２が配列されるように、第２方向Ｙにおいて不連続なステップ５２も、ゲートメタル層５のレイアウトを調整することによって形成され得る。図９を参照されたい。この出願の他の一実施形態において、つまりは二次フィールドプレート７３２がアレイに配列されると見なし得るよう、第１方向Ｘ及び第２方向Ｙの両方に二次フィールドプレート７３２が配列されるように、第１方向Ｘ及び第２方向Ｙの両方において不連続なステップ５２が、ゲートメタル層５のレイアウトを調整することによって形成されてもよい。
図１０は、この出願の一実施形態に従った電界効果トランジスタの製造方法の概略フローチャートの一例を示している。図１０を参照されたい。当該製造方法は主に以下の工程を含む。
Ｓ１０１： 基板上にチャネル層、制御ゲート、及びパッシベーション層を順に形成し、パッシベーション層は、制御ゲートを露出させるゲート開口を含む。
Ｓ１０２： パッシベーション層上にゲートメタル層を形成し、当該ゲートメタル層は、間隔を置いて配置されたメタルゲートとステップとを含み、メタルゲートは、ゲート開口を通して制御ゲートに電気的に接続される。
Ｓ１０３： ゲートメタル層上に層間誘電体層を形成し、当該層間誘電体層及びパッシベーション層をエッチングして、メタルゲートの両側にそれぞれ位置するソース開口及びドレイン開口を形成し、基板上へのステップの正投影がドレイン開口とメタルゲートとの間に位置する。
Ｓ１０４： 層間誘電体層上にソース・ドレインメタル層を形成し、当該ソース・ドレインメタル層は、メタルゲートの両側にそれぞれ位置するソース及びドレインと、該ソースに電気的に接続されたフィールドプレートとを含み、ソースは、ソース開口を通してチャネル層に電気的に接続され、ドレインは、ドレイン開口を通してチャネル層に電気的に接続され、
フィールドプレートは、ソースからドレインの一方側まで延在し、且つドレインから切り離されるように配置され、基板上へのフィールドプレートの正投影が、メタルゲート及びステップの両方と重なり領域を持ち、フィールドプレートは、基板上へのそれらの正投影がメタルゲートとドレインとの間に位置する一次フィールドプレートと二次フィールドプレートとを含み、二次フィールドプレートは、ステップを覆う部分であり、一次フィールドプレートは、二次フィールドプレート以外の部分である。
この出願のこの実施形態で提供される製造方法によれば、ゲートメタル層にメタルゲートのパターンを形成しながらステップのパターンも形成することで、ソース・ドレインメタル層のうちステップを覆う部分が隆起されて二次フィールドプレートを形成し、ステップによって隆起されない部分と二次フィールドプレートとの間に高低差が形成され、ステップによって隆起されない部分が一次フィールドプレートを形成する。斯くして、フィールドプレート全体を処理するのに、パターニングプロセスを一回だけ行えばよい。換言すれば、メタル堆積、フォトエッチング、及びエッチングの各々を一回ずつ行うことによって、フィールドプレート全体が形成される。従って、フィールドプレートの製造プロセスの複雑さ及び産業コストが低減される。
なおも図１０を参照されたい。この出願のこの実施形態において、当該製造方法は更に以下の工程を含み得る。
Ｓ１０５： ソース・ドレインメタル層上に平坦層を形成し、当該平坦層は、ソース接続孔及びドレイン接続孔を含み、ソース接続孔とドレイン接続孔のスルーホール深さは同じであって、平坦層のスルーホールエッチングプロセスを制御する助けとなる。
Ｓ１０６：平坦層上に接続メタル層を形成し、当該接続メタル層は、ソース接続パッド及びドレイン接続パッドを含み、ソース接続パッドは、ソース接続孔を通してソースに電気的に接続され、ドレイン接続パッドは、ドレイン接続孔を通してドレインに電気的に接続される。
この出願のこの実施形態で提供される製造方法の理解を容易にするため、以下、図４に示した構造を例として用いて、これらの工程を詳細に説明する。図１１ａ及び図１１ｂは、図４に示した構造を製造する各工程が完了した後に得られる構造の概略図の例を示している。図１１ａ及び図１１ｂを参照されたい。この出願のこの実施形態において、当該製造方法は以下の工程を含む。
１： 図１１ａのＡを参照するに、基板１上に順にチャネル層２及び制御ゲート３のパターンが形成される。
具体的には、例えばＩＩＩ－Ｖ族化合物、シリコン、サファイア、又は炭化ケイ素などの半導体材料を用いて基板１が製造され得る。電界効果トランジスタの機能層として、チャネル層２は電界効果トランジスタの２次元電子ガスを形成するように構成される。チャネル層２は、積層式に配設されたＧａＮ層とＡｌＧａＮバリア層とを含むことができ、ＧａＮ層がＡｌＧａＮバリア層と基板１との間に位置する。ＧａＮ層とＡｌＧａＮバリア層との間の接触面上にチャネルが形成され、ＧａＮ層とＡｌＧａＮバリア層との間の接触面上に２次元電子ガスが位置する。ソース７１及びドレイン７２はＧａＮ層とオーミックコンタクトを形成し得る。チャネルが導通するようにゲート構造３０が制御するとき、チャネル内に電子が位置し、チャネル内の電子を介してソース７１とドレイン７２とが導通され得る。チャネルが切られるようにゲート構造３０が制御するとき、チャネル内に自由電子が存在せず、ソース７１とドレイン７２との接続が切られる。
オプションのソリューションとして、チャネル層２が基板１上に形成される前に、基板１上に更にバッファ層が形成されてもよい。バッファ層は具体的に、例えば化学気相成長及びエピタキシャル成長などのプロセスを用いることによって、基板１の表面に形成され得る。バッファ層は、オプションの構造層として機能する。バッファ層は要求に基づいて配設され得る。例えば、基板１がチャネル層２を直接担持することができる場合、バッファ層は配設されなくてもよく、基板１上に直にチャネル層２が形成され得る。チャネル層２の材料が基板１の材料と相容れないものであり、基板１上に直にチャネル層２を形成することはできない場合、基板１とチャネル層２とを隔離するためにバッファ層が配設される。バッファ層の材料は、基板１の材料に基づいて選択される必要がある。これは、ここで限定されることではない。
具体的に、制御ゲート３はＰＧａＮ層３１及びＴｉＮ層３２を含むことができ、ＰＧａＮ層３１はＴｉＮ層３２とチャネル層２との間に位置する。ＰＧａＮ層３１及びＴｉＮ層３２のパターンは、パターニングプロセスを一回行うことによって形成され得る。例えば、チャネル層２上にＰＧａＮ膜及びＴｉＮ膜を成長させることができ、次いで、ＰＧａＮ膜及びＴｉＮ膜がエッチングされ、残されたＰＧａＮ層３１及びＴｉＮ層３２が制御ゲート３として使用される。また、要求に基づいて選択的に、ＴｉＮ層３２に対して横サイズ収縮処理が実行され得る。
２： 図１１ａのＢを参照するに、パッシベーション層４が堆積され、そして、制御ゲート３を露出させるゲート開口４１を形成するために、パッシベーション層４に対して一回だけパターニングプロセスが行われる。ゲート開口４１は一般的に制御ゲート３のサイズより小さい。
具体的に、パッシベーション層４の材料は、以下に限られないが、ＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＯ、ＡｌＮ、又は複数層の誘電体膜の積層構造を含む。
３： 図１１ａのＣを参照するに、ゲートメタル層５が堆積され、そして、メタルゲート５１及びステップ５２を形成するために、ゲートメタル層５に対してパターニングプロセスが行われる。メタルゲート５１は、ゲート開口４１を通して制御ゲート３に電気的に接続される。ステップ５２は、ゲート構造３０と形成されるドレイン７２との間の特定の位置にある。
具体的に、ゲートメタル層５の材料は、以下に限られないが、例えばＴｉＮ、Ｗ、Ｔａ、ＴａＮ、Ｐｄ、又はＷＳｉなどの金属又は金属化合物を含む。
具体的に、図２を参照するに、メタルゲート５１に面する側のステップ５２の側壁が、パッシベーション層４の表面に対して垂直になることができ、ステップ５２の断面が長方形に似たものとなるように、レイアウトが画成されてエッチングプロセスが調整され得る。あるいは、図４を参照されたい。メタルゲート５１に面する側のステップ５２の側壁がドレイン７２の方に傾き、メタルゲート５１に面する側のステップ５２の側壁と、パッシベーション層４に面する側のステップ５２の表面と、の間の夾角θが９０度未満であり、ステップ５２の断面が台形に似たものとなる。ステップ５２と形成されるドレイン７２との間の距離は概して０．５μｍより大きい。
具体的に、形成される必要がある二次フィールドプレート７３２の数に基づいて、１つ以上のステップ５２が製造され得る。図７から図９を参照されたい。第１方向Ｘ及び／又は第２方向Ｙに複数のステップ５２が配列されてもよい、第１方向Ｘは、形成されるソース７１がドレイン７２を指す方向であり、第２方向Ｙは第１方向Ｘに対して垂直である。
図３を参照されたい。制御ゲート３がＰＧａＮ層３１のみを含む場合、ゲートメタル層５が堆積される前に、パッシベーション層４上に更に、ゲートメタル層５とは独立のＴｉＮ層３２を形成することができ、次いで、パターニングプロセスを一回実行することによって、同じパターンを持つＴｉＮ層３２とゲートメタル層５が形成され得る。
４： 図１１ｂのＤを参照するに、層間誘電体層６が堆積され、層間誘電体層６及びパッシベーション層４に対して一回だけパターニングプロセスが行われて、オーミックコンタクト窓をあけることで、メタルゲート５１の両側にそれぞれ位置するソース開口６１及びドレイン開口６２を形成し、次いで、ソース・ドレインメタル層７（これはオーミックメタルとも称され得る）が堆積され、このオーミックメタルに対して一回だけパターニングプロセスが行われて、メタルゲート５１の両側にそれぞれ位置するソース７１及びドレイン７２と、ソース７１に電気的に接続されたフィールドプレート７３と、を形成し、ここで、ソース７１はソース開口６１を通してチャネル層２に電気的に接続され、ドレイン７２はドレイン開口６２を通してチャネル層２に電気的に接続され、すなわち、ソースオーミックメタルが、低電位を引き出し、ゲート構造３０の延在部を迂回して一次フィールドプレート７３１を形成するとともに、ステップ５２の上の部分が二次フィールドプレート７３２を形成する。
具体的に、ステップ５２の位置及び数に基づいて、１つ以上の二次フィールドプレート７３２が形成され得る。図２から図５を参照されたい。１つのステップ５２及び１つの二次フィールドプレート７３２が存在する場合、基板１上への一次フィールドプレート７３１の正投影が二次フィールドプレート７３２とメタルゲート５１との間に位置し得る。図６から図９を参照されたい。複数のステップ５２及び複数の二次フィールドプレート７３２が存在する場合、それら複数の二次フィールドプレート７３２は、第１方向Ｘ及び／又は第２方向Ｙに配列され得る。第１方向Ｘは、形成されるソース７１がドレイン７２を指す方向であり、第２方向Ｙは第１方向Ｘに対して垂直である。
具体的に、オーミックメタルの材料は、以下に限られないが、例えばＡｌ、Ｔｉ、Ｗ、及びＴｉＮなどの金属又は金属化合物を含む。層間誘電体層６の材料は、以下に限られないが、ＳｉＯ２、Ｓｉ３Ｎ４、又はＳｉＯＮなどの材料を含む。
５： 図１１ｂのＥを参照するに、平坦層８が堆積され、平坦層８に対してパターニングプロセスが一回行われてソース接続孔８１及びドレイン接続孔８２を形成し、ソース接続孔８１及びドレイン接続孔８２がタングステンプラグを埋め込まれ、次いで、接続メタル層９が堆積され、接続メタル層９に対してパターニングプロセスが一回行われて、ソース接続パッド９１及びドレイン接続パッド９２を形成し、最終的なデバイス構造が完成する。
図５を参照されたい。二次フィールドプレート７３２が一次フィールドプレート７３１から切り離されるように配置される場合、すなわち、２つのフィールドプレートの構造同士が切り離される場合、一次フィールドプレート７３１はソース７１から直接引き出される。ソース７１からの電気信号を二次フィールドプレート７３２が受信することを確保するために、平坦層８内に更に二次フィールドプレート接続孔８３を配設することができ、二次フィールドプレート接続孔８３を通してソース接続パッド９１が二次フィールドプレート７３２に電気的に接続される。換言すれば、二次フィールドプレート７３２は、ソース接続パッド９１を用いることによってソース７１からの電気信号を受信する。
この出願の一実施形態は更に電子回路を提供する。当該電子回路は、回路基板と、この出願で提供される上述の実施形態のうちのいずれかに従った電界効果トランジスタとを含み得る。電界効果トランジスタは回路基板上に配置される。電子回路の問題解決原理は、上述の電界効果トランジスタの問題解決原理と同様である。従って、電子回路の実装については、上述の電界効果トランジスタの実装を参照されたく、繰り返しとなる内容を再び説明することはしない。
明らかなことには、当業者は、この出願の精神及び範囲から逸脱することなく、この出願に対して様々な変更及び変形を為すことができる。この出願は、以下の請求項及びそれらと均等な技術によって定められる保護範囲に入る限り、この出願に対するそれらの変更及び変形に及ぶことを意図している。

Claims (19)

  1. 基板上に位置するチャネル層と、
    前記チャネル層上に位置する制御ゲートと、
    前記制御ゲート上に位置するパッシベーション層であり、前記制御ゲートを露出させるゲート開口を有するパッシベーション層と、
    前記パッシベーション層上に位置するゲートメタル層であり、当該ゲートメタル層は、間隔を置いて配置されたメタルゲートとステップとを有し、前記メタルゲートは、前記ゲート開口を通して前記制御ゲートに電気的に接続される、ゲートメタル層と、
    前記ゲートメタル層上に位置する層間誘電体層であり、当該層間誘電体層と前記パッシベーション層とを通り抜けるソース開口及びドレイン開口が前記メタルゲートの両側にそれぞれ位置し、前記基板上への前記ステップの正投影が前記ドレイン開口と前記メタルゲートとの間に位置する、層間誘電体層と、
    前記層間誘電体層上に位置するソース・ドレインメタル層であり、当該ソース・ドレインメタル層は、前記メタルゲートの両側にそれぞれ位置するソース及びドレインと、該ソースに電気的に接続されたフィールドプレートとを有し、前記ソースは、前記ソース開口を通して前記チャネル層に電気的に接続され、前記ドレインは、前記ドレイン開口を通して前記チャネル層に電気的に接続される、ソース・ドレインメタル層と、
    を有し、
    前記フィールドプレートは、前記ソースから前記ドレインの一方側まで延在し、且つ前記ドレインから切り離されるように配置され、前記基板上への前記フィールドプレートの正投影が前記ステップとの重なり領域を持ち、前記フィールドプレートは、一次フィールドプレートと二次フィールドプレートとを有し、前記基板上への前記一次フィールドプレート及び前記二次フィールドプレートの正投影が前記メタルゲートと前記ドレインとの間に位置し、前記二次フィールドプレートは、前記ステップを覆う部分であり、前記一次フィールドプレートは、前記二次フィールドプレート以外の部分である、
    電界効果トランジスタ。
  2. 前記メタルゲートに面する側の前記ステップの側壁が、前記パッシベーション層の表面に対して垂直である、又は
    前記メタルゲートに面する側の前記ステップの側壁がドレインの方に傾いており、前記メタルゲートに面する側の前記ステップの前記側壁と、前記パッシベーション層に面する側の前記ステップの表面と、の間の夾角が９０度未満である、
    請求項１に記載の電界効果トランジスタ。
  3. 複数の二次フィールドプレートが存在する、請求項１に記載の電界効果トランジスタ。
  4. 前記複数の二次フィールドプレートは第１方向若しくは第２方向に配列され、又は前記複数の二次フィールドプレートがアレイに配列され、前記第１方向は、前記ソースが前記ドレインを指す方向であり、前記第２方向は、前記第１方向に対して垂直である、請求項３に記載の電界効果トランジスタ。
  5. １つの二次フィールドプレートが存在し、前記基板上への前記一次フィールドプレートの正投影が、前記二次フィールドプレートと前記メタルゲートとの間に位置する、請求項１に記載の電界効果トランジスタ。
  6. 前記ソース・ドレインメタル層上に位置する平坦層であり、ソース接続孔及びドレイン接続孔を有する平坦層と、
    前記平坦層上に位置する接続メタル層であり、当該接続メタル層は、ソース接続パッド及びドレイン接続パッドを有し、前記ソース接続パッドは、前記ソース接続孔を通して前記ソースに電気的に接続され、前記ドレイン接続パッドは、前記ドレイン接続孔を通して前記ドレインに電気的に接続される、接続メタル層と、
    を更に有する請求項１に記載の電界効果トランジスタ。
  7. 前記二次フィールドプレートは、前記一次フィールドプレートから切り離されるように配置され、
    前記平坦層は更に二次フィールドプレート接続孔を有し、前記ソース接続パッドは、前記二次フィールドプレート接続孔を通して前記二次フィールドプレートに電気的に接続される、
    請求項６に記載の電界効果トランジスタ。
  8. 前記制御ゲートは、前記チャネル層上に位置するＰＧａＮ層と、該ＰＧａＮ層上に位置するＴｉＮ層とを有し、前記基板上への前記ＴｉＮ層の正投影が前記ＰＧａＮ層の範囲内にある、請求項１に記載の電界効果トランジスタ。
  9. 前記制御ゲートはＰＧａＮ層を有し、
    当該電界効果トランジスタは更に、前記パッシベーション層と前記ゲートメタル層との間に位置するＴｉＮ層を有し、前記基板上への前記ＴｉＮ層の正投影が前記ゲートメタル層と一致する、
    請求項１に記載の電界効果トランジスタ。
  10. 回路基板と電界効果トランジスタとを有する電子回路であって、前記電界効果トランジスタは、
    基板上に位置するチャネル層と、
    前記チャネル層上に位置する制御ゲートと、
    前記制御ゲート上に位置するパッシベーション層であり、前記制御ゲートを露出させるゲート開口を有するパッシベーション層と、
    前記パッシベーション層上に位置するゲートメタル層であり、当該ゲートメタル層は、間隔を置いて配置されたメタルゲートとステップとを有し、前記メタルゲートは、前記ゲート開口を通して前記制御ゲートに電気的に接続される、ゲートメタル層と、
    前記ゲートメタル層上に位置する層間誘電体層であり、当該層間誘電体層と前記パッシベーション層とを通り抜けるソース開口及びドレイン開口が前記メタルゲートの両側にそれぞれ位置し、前記基板上への前記ステップの正投影が前記ドレイン開口と前記メタルゲートとの間に位置する、層間誘電体層と、
    前記層間誘電体層上に位置するソース・ドレインメタル層であり、当該ソース・ドレインメタル層は、前記メタルゲートの両側にそれぞれ位置するソース及びドレインと、該ソースに電気的に接続されたフィールドプレートとを有し、前記ソースは、前記ソース開口を通して前記チャネル層に電気的に接続され、前記ドレインは、前記ドレイン開口を通して前記チャネル層に電気的に接続される、ソース・ドレインメタル層と、
    を有し、
    前記フィールドプレートは、前記ソースから前記ドレインの一方側まで延在し、且つ前記ドレインから切り離されるように配置され、前記基板上への前記フィールドプレートの正投影が前記ステップとの重なり領域を持ち、前記フィールドプレートは、一次フィールドプレートと二次フィールドプレートとを有し、前記基板上への前記一次フィールドプレート及び前記二次フィールドプレートの正投影が前記メタルゲートと前記ドレインとの間に位置し、前記二次フィールドプレートは、前記ステップを覆う部分であり、前記一次フィールドプレートは、前記二次フィールドプレート以外の部分である、
    電子回路。
  11. 電界効果トランジスタの製造方法であって、
    基板上にチャネル層、制御ゲート、及びパッシベーション層を順に形成し、前記パッシベーション層は、前記制御ゲートを露出させるゲート開口を有し、
    前記パッシベーション層上にゲートメタル層を形成し、当該ゲートメタル層は、間隔を置いて配置されたメタルゲートとステップとを有し、前記メタルゲートは、前記ゲート開口を通して前記制御ゲートに電気的に接続され、
    前記ゲートメタル層上に層間誘電体層を形成し、当該層間誘電体層と前記パッシベーション層とをエッチングして、前記メタルゲートの両側にそれぞれ位置するソース開口及びドレイン開口を形成し、前記基板上への前記ステップの正投影が前記ドレイン開口と前記メタルゲートとの間に位置し、
    前記層間誘電体層上にソース・ドレインメタル層を形成し、当該ソース・ドレインメタル層は、前記メタルゲートの両側にそれぞれ位置するソース及びドレインと、該ソースに電気的に接続されたフィールドプレートとを有し、前記ソースは、前記ソース開口を通して前記チャネル層に電気的に接続され、前記ドレインは、前記ドレイン開口を通して前記チャネル層に電気的に接続される、
    ことを有し、
    前記フィールドプレートは、前記ソースから前記ドレインの一方側まで延在し、且つ前記ドレインから切り離されるように配置され、前記基板上への前記フィールドプレートの正投影が、前記メタルゲート及び前記ステップの両方と重なり領域を持ち、前記フィールドプレートは、一次フィールドプレートと二次フィールドプレートとを有し、前記基板上への前記一次フィールドプレート及び前記二次フィールドプレートの正投影が前記メタルゲートと前記ドレインとの間に位置し、前記二次フィールドプレートは、前記ステップを覆う部分であり、前記一次フィールドプレートは、前記二次フィールドプレート以外の部分である、
    製造方法。
  12. 前記メタルゲートに面する側の前記ステップの側壁が、前記パッシベーション層の表面に対して垂直である、又は
    前記メタルゲートに面する側の前記ステップの側壁がドレインの方に傾いており、前記メタルゲートに面する側の前記ステップの前記側壁と、前記パッシベーション層に面する側の前記ステップの表面と、の間の夾角が９０度未満である、
    請求項１１に記載の製造方法。
  13. 複数の二次フィールドプレートが存在する、請求項１１に記載の製造方法。
  14. 前記二次フィールドプレートは第１方向及び／又は第２方向に配列され、前記第１方向は、前記ソースが前記ドレインを指す方向であり、前記第２方向は、前記第１方向に対して垂直である、請求項１３に記載の製造方法。
  15. １つの二次フィールドプレートが存在し、前記基板上への前記一次フィールドプレートの正投影が、前記二次フィールドプレートと前記メタルゲートとの間に位置する、請求項１１に記載の製造方法。
  16. 前記ソース・ドレインメタル層上に平坦層を形成し、当該平坦層はソース接続孔及びドレイン接続孔を有し、
    前記平坦層上に接続メタル層を形成し、当該接続メタル層は、ソース接続パッド及びドレイン接続パッドを有し、前記ソース接続パッドは、前記ソース接続孔を通して前記ソースに電気的に接続され、前記ドレイン接続パッドは、前記ドレイン接続孔を通して前記ドレインに電気的に接続される、
    ことを更に有する請求項１５に記載の製造方法。
  17. 前記二次フィールドプレートは、前記一次フィールドプレートから切り離されるように配置され、
    前記平坦層は更に二次フィールドプレート接続孔を有し、前記ソース接続パッドは、前記二次フィールドプレート接続孔を通して前記二次フィールドプレートに電気的に接続される、
    請求項１６に記載の製造方法。
  18. 前記制御ゲートを形成することは、前記チャネル層上にＰＧａＮ層を形成し、該ＰＧａＮ層上にＴｉＮ層を形成することを有し、前記基板上への前記ＴｉＮ層の正投影が前記ＰＧａＮ層の範囲内にある、請求項１１に記載の製造方法。
  19. 前記ゲートメタル層を形成する前に、当該製造方法は更に、前記パッシベーション層上にＴｉＮ層を形成することを有し、前記基板上への前記ＴｉＮ層の正投影が前記ゲートメタル層と一致する、請求項１１に記載の製造方法。
JP2022135585A 2021-08-30 2022-08-29 電界効果トランジスタ、その製造方法、及び電子回路 Pending JP2023035975A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111001372.2 2021-08-30
CN202111001372.2A CN115732544A (zh) 2021-08-30 2021-08-30 一种场效应管、其制备方法及电子电路

Publications (1)

Publication Number Publication Date
JP2023035975A true JP2023035975A (ja) 2023-03-13

Family

ID=83151736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022135585A Pending JP2023035975A (ja) 2021-08-30 2022-08-29 電界効果トランジスタ、その製造方法、及び電子回路

Country Status (3)

Country Link
EP (1) EP4141954A1 (ja)
JP (1) JP2023035975A (ja)
CN (1) CN115732544A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116344589B (zh) * 2023-05-22 2023-09-15 深圳智芯微电子科技有限公司 GaN器件及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009522812A (ja) * 2006-01-09 2009-06-11 インターナショナル レクティファイアー コーポレイション 電界緩和機能を有するｉｉｉ族窒化物電力半導体
JP2011210752A (ja) * 2010-03-26 2011-10-20 Nec Corp 半導体装置、電子装置、半導体装置の製造方法、および半導体装置の動作方法
JP2015170821A (ja) * 2014-03-10 2015-09-28 古河電気工業株式会社 窒化物半導体装置、電界効果トランジスタおよびカスコード接続回路
JP2016035989A (ja) * 2014-08-04 2016-03-17 株式会社東芝 半導体装置
CN111613665A (zh) * 2020-06-04 2020-09-01 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
JP2020184609A (ja) * 2019-04-30 2020-11-12 イノサイエンス （チューハイ） テクノロジー カンパニー リミテッドＩｎｎｏｓｃｉｅｎｃｅ （Ｚｈｕｈａｉ） Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． 半導体デバイス及びその製造方法
US20210098285A1 (en) * 2019-09-26 2021-04-01 Raytheon Company Field effect transistor having improved gate structures
US20210151571A1 (en) * 2019-11-20 2021-05-20 Vanguard International Semiconductor Corporation Semiconductor structures and methods of forming the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201900023475A1 (it) * 2019-12-10 2021-06-10 St Microelectronics Srl Transistore hemt includente regioni di field plate e relativo processo di fabbricazione

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009522812A (ja) * 2006-01-09 2009-06-11 インターナショナル レクティファイアー コーポレイション 電界緩和機能を有するｉｉｉ族窒化物電力半導体
JP2011210752A (ja) * 2010-03-26 2011-10-20 Nec Corp 半導体装置、電子装置、半導体装置の製造方法、および半導体装置の動作方法
JP2015170821A (ja) * 2014-03-10 2015-09-28 古河電気工業株式会社 窒化物半導体装置、電界効果トランジスタおよびカスコード接続回路
JP2016035989A (ja) * 2014-08-04 2016-03-17 株式会社東芝 半導体装置
JP2020184609A (ja) * 2019-04-30 2020-11-12 イノサイエンス （チューハイ） テクノロジー カンパニー リミテッドＩｎｎｏｓｃｉｅｎｃｅ （Ｚｈｕｈａｉ） Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． 半導体デバイス及びその製造方法
US20210098285A1 (en) * 2019-09-26 2021-04-01 Raytheon Company Field effect transistor having improved gate structures
US20210151571A1 (en) * 2019-11-20 2021-05-20 Vanguard International Semiconductor Corporation Semiconductor structures and methods of forming the same
CN111613665A (zh) * 2020-06-04 2020-09-01 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
EP4141954A1 (en) 2023-03-01
CN115732544A (zh) 2023-03-03

Similar Documents

Publication Publication Date Title
TW577127B (en) Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment and methods of fabricating same
US9722037B2 (en) Compound semiconductor device and manufacturing method of the same
TWI643338B (zh) 半導體裝置
JP2007142243A (ja) 窒化物半導体電界効果トランジスタ及びその製造方法
JP2008117885A (ja) 電界効果トランジスタおよびその製造方法
US11631664B2 (en) Resistor and resistor-transistor-logic circuit with GaN structure and method of manufacturing the same
KR20230138822A (ko) 파워 소자 및 그 제조방법
JP2023035975A (ja) 電界効果トランジスタ、その製造方法、及び電子回路
US20240213322A1 (en) Field effect transistor, preparation method thereof, and electronic circuit
TW201423871A (zh) 基於氮化鎵之高電子移動率電晶體主動裝置之洩漏阻障
WO2021124706A1 (ja) 半導体装置及びその製造方法、並びに電子機器
US11967521B2 (en) Integrated semiconductor device and method for manufacturing the same
JP2001093913A (ja) 電界効果型トランジスタおよびその製造方法、ならびにバイポーラトランジスタおよびその製造方法
TW202332051A (zh) 高電子遷移率電晶體及其製作方法
CN114843335A (zh) 一种基于非对称欧姆再生长区域的高线性GaN HEMT器件及其制备方法
JP2006186336A (ja) 電界効果トランジスタ及びその製造方法
Durmus et al. AlGaN/GaN HEMT with fT: 100GHz and fmax: 128GHz
CN115863401B (zh) 常闭型晶体管及其制备方法
KR102568409B1 (ko) 전력 반도체 소자
US20230197798A1 (en) Field effect transistors with dual field plates
KR100695670B1 (ko) 고 전계 이동도 트랜지스터의 오프셋 광폭 식각 방법
KR20240035105A (ko) 전력 반도체 소자 및 제조방법
CN116705606A (zh) 一种hemt器件及其制备方法
CN115763559A (zh) 氮化镓基高电子迁移率晶体管及其制备方法
CN118738110A (zh) 一种半导体器件及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240507