TWI643338B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI643338B
TWI643338B TW106104323A TW106104323A TWI643338B TW I643338 B TWI643338 B TW I643338B TW 106104323 A TW106104323 A TW 106104323A TW 106104323 A TW106104323 A TW 106104323A TW I643338 B TWI643338 B TW I643338B
Authority
TW
Taiwan
Prior art keywords
metal layer
gate
source
layer
electrode
Prior art date
Application number
TW106104323A
Other languages
English (en)
Other versions
TW201818543A (zh
Inventor
林立凡
楊竣傑
Original Assignee
台達電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台達電子工業股份有限公司 filed Critical 台達電子工業股份有限公司
Publication of TW201818543A publication Critical patent/TW201818543A/zh
Application granted granted Critical
Publication of TWI643338B publication Critical patent/TWI643338B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種半導體裝置包含主動層、源極電極、汲極電極、閘極電極、第一絕緣層、閘極金屬層、貫穿結構、第一源極金屬層、汲極金屬層與第二源極金屬層。源極電極、汲極電極與閘極電極置於主動層上。閘極電極置於源極電極與汲極電極之間。第一絕緣層置於源極電極、汲極電極與閘極電極上。閘極金屬層置於閘極電極與第一絕緣層上。閘極金屬層包含窄部與寬部。貫穿結構置於閘極金屬層與閘極電極之間。第一源極金屬層置於源極電極與第一絕緣層上。汲極金屬層置於汲極電極與第一絕緣層上。第二源極金屬層置於閘極金屬層與汲極金屬層之間。

Description

半導體裝置
本發明是有關於一種半導體裝置，且特別是有關於一種高電子遷移率電晶體(High Electron Mobility Transistor, HEMT)。
氮化物半導體(nitride semiconductor)具有高崩潰電場與高電子飽和速度，因此，氮化物半導體被期望為製作具有高崩潰電壓與低導通電阻之半導體裝置的半導體材料。許多使用氮化物相關半導體之半導體裝置具有異質結構物。異質結構物係由具不同能隙之氮化物半導體所組成，並於界面生成二維電子氣(two-dimensional electron gas layer)。具有異質結構物之半導體裝置可達成低導通電阻。此種半導體裝置被稱為高電子遷移率電晶體(High Electron Mobility Transistors, HEMT)。
本揭露之一態樣提供一種半導體裝置，包含主動層、至少一源極電極、至少一汲極電極、至少一閘極電極、第一絕緣層、至少一閘極金屬層、至少一貫穿結構、至少一第一源極金屬層、至少一汲極金屬層與至少一第二源極金屬層。源極電極與汲極電極置於主動層上。閘極電極置於主動層上以及源極電極與汲極電極之間。第一絕緣層置於源極電極、汲極電極與閘極電極上。閘極金屬層置於閘極電極與第一絕緣層上。閘極金屬層包含至少一窄部與至少一寬部。貫穿結構置於閘極金屬層與閘極電極之間。第一源極金屬層置於源極電極與第一絕緣層上。汲極金屬層置於汲極電極與第一絕緣層上。第二源極金屬層置於第一絕緣層上以及閘極金屬層與汲極金屬層之間。
在一或多個實施方式中，閘極金屬層的窄部與寬部沿著一方向交替排列，且閘極金屬層、第一源極金屬層、第二源極金屬層與汲極金屬層實質沿該方向延伸。
在一或多個實施方式中，閘極金屬層、第一源極金屬層、第二源極金屬層與汲極金屬層為同層結構。
在一或多個實施方式中，閘極金屬層的窄部與寬部沿著一方向交替排列，且閘極金屬層與閘極電極實質沿著該方向延伸。
在一或多個實施方式中，閘極金屬層之寬部的一部分朝著汲極金屬層延伸。
在一或多個實施方式中，第二源極金屬層包含至少一窄部與至少一寬部。第二源極金屬層之窄部毗鄰閘極金屬層之寬部，且第二源極金屬層之寬部毗鄰閘極金屬層之窄部。
在一或多個實施方式中，閘極金屬層的數量為複數個。一之閘極金屬層之寬部的一部分朝著第一源極金屬層延伸，且連接至另一閘極金屬層之寬部。
在一或多個實施方式中，第一源極金屬層包含互相分開的複數個源極塊。
在一或多個實施方式中，至少一之源極塊被互相連接之閘極金屬層所環繞。
在一或多個實施方式中，閘極金屬層的窄部與寬部沿著一方向交替排列，且閘極電極包含至少一窄部與至少一寬部，閘極電極之窄部與寬部沿著該方向排列。
在一或多個實施方式中，閘極電極之寬部的一部分朝著汲極電極延伸。
在一或多個實施方式中，閘極電極的數量為複數個。一之閘極電極之寬部的一部分朝著源極電極延伸，且連接至另一閘極電極之寬部。
在一或多個實施方式中，源極電極包含互相分開的複數個源極塊。
在一或多個實施方式中，第一源極金屬層包含互相分開的複數個源極塊，且第一源極金屬層之源極塊與源極電極之源極塊重疊。
在一或多個實施方式中，貫穿結構置於閘極金屬層之寬部與閘極電極之寬部之間。
在一或多個實施方式中，閘極金屬層之寬部與閘極電極之寬部重疊，且閘極金屬層之窄部與閘極電極之窄部重疊。
在一或多個實施方式中，上述之半導體裝置更包含第二絕緣層、源極墊與汲極墊。第二絕緣層置於閘極金屬層、第一源極金屬層、第二源極金屬層與汲極金屬層上。源極墊置於第二絕緣層上且連接至第一源極金屬層與第二源極金屬層。汲極墊置於第二絕緣層上且連接至汲極金屬層。
在一或多個實施方式中，第一源極金屬層包含互相分開的複數個源極塊，且源極墊連接至源極塊。
在一或多個實施方式中，貫穿結構置於閘極金屬層之寬部與閘極電極之間。
在一或多個實施方式中，貫穿結構置於閘極金屬層之窄部與閘極電極之間。
在一或多個實施方式中，上述之半導體裝置更包含閘極層，置於閘極電極與主動層之間。閘極層包含p型材料。
在上述實施方式中，因閘極金屬層連接至閘極電極，半導體裝置整個閘極(即閘極電極與閘極金屬層)的電阻可降低。更進一步的，貫穿結構置於閘極金屬層與閘極電極之間。因閘極電極具有平坦的上表面，因此貫穿結構的形成可被改善，並於閘極金屬層與閘極電極之間提供良好的連接。
以下將以圖式揭露本發明的複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1A圖至第7A圖為本揭露一些實施方式之半導體裝置的製程方法於不同階段的上視圖，第1B圖至第7B圖為沿著第1A圖至第7A圖的線段B-B的剖面圖，而第1C圖至第7C圖為沿著第1A圖至第7A圖的線段C-C的剖面圖。請先參照第1A圖、第1B圖與第1C圖。提供一基板110。基板110可為適合達到在此討論之目的的任意基板，例如碳化矽、藍寶石、矽、氮化鋁、氮化鎵或氧化鋅。雖然沒有繪示於第1A圖、第1B圖與第1C圖中，但可形成一過渡層(transistion layer)或一成核層(nucleation layer)於基板110上，以提供一適合裝置層之磊晶成長的基底層。成核層依所使用之基板110材質而定。
形成一主動層120於基板110上。主動層120包含緩衝層122與位障層124。緩衝層122置於基板110上，而位障層124置於緩衝層122上。緩衝層122可提供均勻之結晶面結構以利磊晶沉積，因此可選擇性地加入以改善裝置特性。在一些實施方式中，緩衝層122可為氮基底之材料，以提供形成於其上之層結構良好的晶格匹配，可解決晶格錯位的問題，然而本揭露不以此為限。緩衝層122可為單層結構，例如氮銦鋁鎵(Inx Aly Ga1-x-y N)層，或者為複合層結構。位障層124可具有比緩衝層122還高之能隙，位障層124之材質例如為氮鋁鎵(AlGaN)層。在一些實施方式中，位障層124可摻雜或未摻雜。電荷於緩衝層122與位障層124之間的界面累積以產生二維電子氣(two dimensional electron gas, 2DEG)123。二維電子氣123具有高電子遷移率，其使得半導體裝置在高頻率時具有高轉移電導(transconductance)。
形成複數個閘極層130於基板110上。舉例而言，可先形成一半導體層(未繪示)於位障層124上，而後再圖案化。摻雜被圖案化的半導體層而形成閘極層130。閘極層130包含p型材料。
請參照第2A圖、第2B圖與第2C圖。形成一保護層140以覆蓋閘極層130與主動層120。保護層140之材質可為介電材料，例如氮化矽、氮氧化矽或二氧化矽。保護層140與主動層120之位障層124接著被圖案化以形成複數個第一開口142與複數個第二開口144，而閘極層130分別置於第一開口142與第二開口144之間。第一開口142與第二開口144沿著第一方向D1延伸且分別暴露部分之緩衝層122。
複數個源極電極150與複數個汲極電極160分別形成於第一開口142與第二開口144中。亦即，源極電極150與汲極電極160沿著第二方向D2交替排列，且第二方向D2不同於第一方向D1。舉例而言，第二方向D2實質垂直於第一方向D1。在一些實施方式中，源極電極150與汲極電極160之材質為導電材料，例如為金屬，而源極電極150與汲極電極160皆電性連接至二維電子氣123。
請參照第3A圖、第3B圖與第3C圖。圖案化保護層140以暴露出閘極層130。接著，形成複數個閘極電極170於閘極層130上。在一些實施方式中，閘極電極170的材質為導電材料，例如為金屬。保護層140可防止漏電流。至少一之閘極電極170包含至少一寬部172與至少一窄部174，寬部172與窄部174沿著第一方向D1交替排列。寬部172之寬度W3大於窄部174之寬度W4。舉例而言，在第3A圖中，一之閘極電極170包含三個寬部172與四個窄部174。閘極電極170之部分的寬部172朝著毗鄰之汲極電極160延伸。如第1A圖與第3A圖所示，在一些實施方式中，閘極電極170與閘極層130具有不同的圖案。然而在其他的實施方式中，閘極電極170與閘極層130具有實質相同或相似的圖案。亦即，閘極層130可包含寬部與窄部。只要閘極電極170重疊閘極層130即在本揭露之範疇中。在一些實施方式中，閘極電極170的厚度為約100奈米至約200奈米。
請參照第4A圖、第4B圖與第4C圖。形成第一絕緣層180以覆蓋源極電極150、汲極電極160與閘極電極170。第一絕緣層180之材質可為介電層，例如為氮化矽、氮氧化矽或二氧化矽。接著，形成複數個貫穿孔182、184與186於第一絕緣層180中。貫穿孔182暴露源極電極150，貫穿孔184暴露汲極電極160，且貫穿孔186暴露閘極電極170。在一些實施方式中，貫穿孔186形成於閘極電極170之寬部172上。之後，貫穿結構192、194與196分別形成於貫穿孔182、184與186中。亦即，貫穿結構192位於源極電極150上，貫穿結構194位於汲極電極160上，且貫穿結構196位於閘極電極170上。
請參照第5A圖、第5B圖與第5C圖。形成一金屬層(未繪示)於第一絕緣層180上並圖案化以形成複數個閘極金屬層210、複數個第一源極金屬層220、複數個第二源極金屬層230與複數個汲極金屬層240。亦即，閘極金屬層210、第一源極金屬層220、第二源極金屬層230與汲極金屬層240為同層結構。詳細而言，閘極金屬層210分別形成於閘極電極170上。亦即，貫穿結構196連接閘極電極170之寬部172與閘極金屬層210。至少一之閘極金屬層210包含至少一寬部212與至少一窄部214，寬部212與窄部214沿著第一方向D1交替排列。寬部212之寬度W5大於窄部214之寬度W6。舉例而言，在第5A圖中，一之閘極金屬層210包含三個寬部212與四個窄部214。閘極金屬層210之部分的寬部212朝著毗鄰之汲極金屬層240延伸。在一些實施方式中，閘極金屬層210與閘極電極170具有實質相同或相似的圖案。舉例而言，在第5A圖中，閘極金屬層210與閘極電極170(如第3A圖所繪示)具有實質相同的圖案。亦即，閘極金屬層210與閘極電極170實質朝第一方向D1延伸。然而在其他的實施方式中，閘極金屬層210與閘極電極170具有不同的圖案。只要閘極金屬層210重疊閘極電極170即在本揭露之範疇中。舉例而言，閘極金屬層210之寬部212重疊閘極電極170之寬部172，且閘極金屬層210之窄部214重疊閘極電極170之窄部174。貫穿結構196置於閘極金屬層210之寬部212與閘極電極170之寬部172之間。在一些實施方式中，金屬層的厚度為約1500奈米。
因閘極金屬層210連接至閘極電極170，半導體裝置整個閘極(即閘極電極170與閘極金屬層210)的電阻可降低。更進一步的，貫穿結構196置於閘極金屬層210之寬部212與閘極電極170之寬部172之間。因閘極電極170之寬部172具有平坦的上表面，因此貫穿結構196的形成可被改善，且貫穿結構196於閘極金屬層210與閘極電極170之間提供良好的連接。
第一源極金屬層220分別形成於源極電極150上方。亦即，貫穿結構192置於源極電極150與第一源極金屬層220之間且連接源極電極150與第一源極金屬層220。在一些實施方式中，第一源極金屬層220與源極電極150具有實質相同或相似的圖案。舉例而言，在第5A圖中，第一源極金屬層220與源極電極150(如第3A圖所繪示)具有實質相同的圖案。然而，在其他的實施方式中，第一源極金屬層220與源極電極150具有不同的圖案。只要第一源極金屬層220重疊源極電極150，即在本揭露的實施方式中。
汲極金屬層240分別形成於汲極電極160上。亦即，貫穿結構194置於汲極電極160與汲極金屬層240之間且連接汲極電極160與汲極金屬層240。在一些實施方式中，汲極金屬層240與汲極電極160具有實質相同或相似的圖案。舉例而言，在第5A圖中，汲極金屬層240與汲極電極160(如第3A圖所繪示)具有實質相同的圖案。然而，在其他的實施方式中，汲極金屬層240與汲極電極160具有不同的圖案。只要汲極金屬層240重疊汲極電極160，即在本揭露的實施方式中。
第二源極金屬層230置於第一絕緣層180上且分別置於閘極金屬層210與汲極金屬層240之間。第二源極金屬層230用以分散半導體裝置之電場，以增加其崩潰電壓。至少一之第二源極金屬層230包含至少一寬部232與至少一窄部234，寬部232與窄部234沿著第一方向D1交替排列。寬部232的寬度W7大於窄部234的寬度W8。舉例而言，在第5A圖中，一之第二源極金屬層230包含四個寬部232與三個窄部234。第二源極金屬層230之部分的寬部232朝著毗鄰的閘極金屬層210延伸。在一些實施方式中，閘極金屬層210之寬部212毗鄰第二源極金屬層230之窄部234，而閘極金屬層210之窄部214毗鄰第二源極金屬層230之寬部232。在第5A圖中，閘極金屬層210、第一源極金屬層220、第二源極金屬層230與汲極金屬層240實質沿著第一方向D1延伸。
請參照第6A圖、第6B圖與第6C圖。形成第二絕緣層250以覆蓋閘極金屬層210、第一源極金屬層220、第二源極金屬層230與汲極金屬層240。第二絕緣層250之材質可為介電層，例如為氮化矽、氮氧化矽或二氧化矽。接著，形成複數個貫穿孔252與254於第二絕緣層250中。貫穿孔252暴露第一源極金屬層220與第二源極金屬層230，且貫穿孔254暴露汲極金屬層240。之後，貫穿結構257與259分別形成於貫穿孔252與254中。亦即，貫穿結構257位於第一源極金屬層220與第二源極金屬層230上，且貫穿結構259位於汲極金屬層240上。
請參照第7A圖、第7B圖與第7C圖。形成另一金屬層(未繪示)於第二絕緣層250上，而後被圖案化為源極墊260與汲極墊270。亦即，源極墊260與汲極墊270為同層結構。在一些實施方式中，源極墊260包含主體262與至少一分支264。舉例而言，在第7A圖中具有三分支264。主體262沿著第二方向D2延伸，而分支264沿著第一方向D1延伸。分支264置於第一源極金屬層220與第二源極金屬層230上。貫穿結構257置於源極墊260與第一源極金屬層220/第二源極金屬層230之間並連接源極墊260與第一源極金屬層220/第二源極金屬層230。在一些實施方式中，汲極墊270包含主體272與至少一分支274。舉例而言，在第7A圖中具有二分支274。主體272沿著第二方向D2延伸，而分支274沿著第一方向D1延伸。源極墊260的分支264與汲極墊270的分支274沿著第二方向D2交替排列。分支274置於汲極金屬層240上。貫穿結構259置於汲極墊270與汲極金屬層240之間並連接汲極墊270與汲極金屬層240。應注意的是，源極墊260與汲極墊270的圖案為例示，並非用以限制本揭露。本揭露所屬技術領域中具有通常知識者，應視實際需要，彈性設計源極墊260與汲極墊270適合的圖案。在一些實施方式中，半導體裝置更包含閘極墊(未繪示)，而閘極墊電性連接閘極金屬層210與/或閘極電極170。
第8圖為根據一些實施方式的半導體裝置的剖面圖。第8圖的剖面位置與第7C圖的剖面位置相同。在第8圖中，半導體裝置更包含貫穿結構198，置於第一絕緣層180中並連接至閘極電極170的窄部174與閘極金屬層210的窄部214。此種結構可使得整體閘極(閘極電極170與閘極金屬層210)的電阻降低。至於第8圖的半導體裝置的其他相關結構細節因與第7C圖的半導體裝置相似，因此便不再贅述。
第9A圖至第15A圖為本揭露一些實施方式之半導體裝置的製程方法於不同階段的上視圖，第9B圖至第15B圖為沿著第9A圖至第15A圖的線段B-B的剖面圖，而第9C圖至第15C圖為沿著第9A圖至第15A圖的線段C-C的剖面圖。應注意的是，在下面的半導體裝置製程方法中，已在上述實施方式提過的半導體裝置製程方法之細節因與第1A圖至第7C圖的製程方法相似，因此將不再贅述，僅就下列實施方式的變化處加以詳述。請先參照第9A圖、第9B圖與第9C圖。提供一基板110。形成一主動層120於基板110上。形成複數個閘極層130於基板110上。至少一之閘極層130包含至少一寬部132與至少一窄部134，寬部132與窄部134沿著第一方向D1交替排列。寬部132的寬度W1’大於窄部134的寬度W2’。舉例而言，在第9A圖中，一之閘極層130包含三個寬部132與四個窄部134。相鄰二閘極層130之二寬部132互相連接，因此相鄰二閘極層130形成複數個容置空間136。容置空間136被閘極層130的寬部132分開。
請參照第10A圖、第10B圖與第10C圖。形成保護層140以覆蓋閘極層130與主動層120。保護層140與主動層120之位障層124接著被圖案化以形成複數個第一開口142與複數個第二開口144，而閘極層130的窄部134分別置於第一開口142與第二開口144之間。閘極層130之部分的寬部132朝著第一開口142延伸。換言之，第一開口142分別形成於容置空間136中。第一開口142置於相鄰之閘極層130之間、沿著第一方向D1排列且互相分開。
複數個源極塊152與複數個汲極電極160分別形成於第一開口142與第二開口144中。源極塊152置於相鄰之閘極層130之間且沿著第一方向D1排列以形成源極電極150。換言之，源極電極150的源極塊152被相連的閘極層130所圍繞。
請參照第11A圖、第11B圖與第11C圖。圖案化保護層140以暴露出閘極層130。接著，形成複數個閘極電極170於閘極層130上。至少一之閘極電極170包含至少一寬部172與至少一窄部174，寬部172與窄部174沿著第一方向D1交替排列。寬部172之寬度W3’大於窄部174之寬度W4’。舉例而言，在第11A圖中，一之閘極電極170包含三個寬部172與四個窄部174。閘極電極170之部分的寬部172朝著源極電極150延伸。在一些實施方式中，閘極電極170與閘極層130具有實質相同或相似的圖案。舉例而言，在第11圖中，閘極電極170與閘極層130(如第9A圖所示)具有實質相同的圖案。然而在其他的實施方式中，閘極電極170與閘極層130具有不同的圖案。只要閘極電極170重疊閘極層130即在本揭露之範疇中。舉例而言，閘極電極170的寬部172重疊閘極層130的寬部132，且閘極電極170的窄部174重疊閘極層130的窄部134。
請參照第12A圖、第12B圖與第12C圖。形成第一絕緣層180以覆蓋源極電極150、汲極電極160與閘極電極170。接著，形成複數個貫穿孔182、184與186於第一絕緣層180中。貫穿孔182暴露源極電極150，貫穿孔184暴露汲極電極160，且貫穿孔186暴露閘極電極170。在一些實施方式中，貫穿孔186形成於閘極電極170之寬部172上。之後，貫穿結構192、194與196分別形成於貫穿孔182、184與186中。亦即，貫穿結構192位於源極電極150上，貫穿結構194位於汲極電極160上，且貫穿結構196位於閘極電極170上。
請參照第13A圖、第13B圖與第13C圖。形成一金屬層(未繪示)於第一絕緣層180上並圖案化以形成複數個閘極金屬層210、複數個第一源極金屬層220、複數個第二源極金屬層230與複數個汲極金屬層240。亦即，閘極金屬層210、第一源極金屬層220、第二源極金屬層230與汲極金屬層240為同層結構。詳細而言，閘極金屬層210分別形成於閘極電極170上。亦即，貫穿結構196連接閘極電極170之寬部172與閘極金屬層210。至少一之閘極金屬層210包含至少一寬部212與至少一窄部214，寬部212與窄部214沿著第一方向D1交替排列。寬部212之寬度W5’大於窄部214之寬度W6’。舉例而言，在第13A圖中，一之閘極金屬層210包含三個寬部212與四個窄部214。閘極金屬層210之部分的寬部212朝著第一源極金屬層220延伸。在一些實施方式中，閘極金屬層210與閘極電極170具有實質相同或相似的圖案。舉例而言，在第13A圖中，閘極金屬層210與閘極電極170(如第11A圖所繪示)具有實質相同的圖案。亦即，閘極金屬層210與閘極電極170實質朝第一方向D1延伸。然而在其他的實施方式中，閘極金屬層210與閘極電極170具有不同的圖案。只要閘極金屬層210重疊閘極電極170即在本揭露之範疇中。舉例而言，閘極金屬層210之寬部212重疊閘極電極170之寬部172，且閘極金屬層210之窄部214重疊閘極電極170之窄部174。貫穿結構196置於閘極金屬層210之寬部212與閘極電極170之寬部172之間。
因閘極金屬層210連接至閘極電極170，半導體裝置整個閘極(即閘極電極170與閘極金屬層210)的電阻可降低。更進一步的，貫穿結構196置於閘極金屬層210之寬部212與閘極電極170之寬部172之間。因閘極電極170之寬部172具有平坦的上表面，因此貫穿結構196的形成可被改善，且貫穿結構196於閘極金屬層210與閘極電極170之間提供良好的連接。
第一源極金屬層220分別形成於源極電極150上方。至少一之第一源極金屬層220包含複數個互相分開的源極塊222。第一源極金屬層220的源極塊222分別置於源極電極150的源極塊152上。第一源極金屬層220的至少一源極塊222被連接在一起的閘極金屬層210所環繞。貫穿結構192置於源極電極150的源極塊152與第一源極金屬層220的源極塊222之間且連接源極電極150的源極塊152與第一源極金屬層220的源極塊222。在一些實施方式中，第一源極金屬層220與源極電極150具有實質相同或相似的圖案。舉例而言，在第13A圖中，第一源極金屬層220與源極電極150(如第11A圖所繪示)具有實質相同的圖案。然而，在其他的實施方式中，第一源極金屬層220與源極電極150具有不同的圖案。只要第一源極金屬層220重疊源極電極150，即在本揭露的實施方式中。
汲極金屬層240分別形成於汲極電極160上。亦即，貫穿結構194置於汲極電極160與汲極金屬層240之間且連接汲極電極160與汲極金屬層240。在一些實施方式中，汲極金屬層240與汲極電極160具有實質相同或相似的圖案。舉例而言，在第13A圖中，汲極金屬層240與汲極電極160(如第11A圖所繪示)具有實質相同的圖案。然而，在其他的實施方式中，汲極金屬層240與汲極電極160具有不同的圖案。只要汲極金屬層240重疊汲極電極160，即在本揭露的實施方式中。
第二源極金屬層230置於第一絕緣層180上且分別置於閘極金屬層210與汲極金屬層240之間。第二源極金屬層230用以分散半導體裝置之電場，以增加其崩潰電壓。在第13A圖中，閘極金屬層210、第一源極金屬層220、第二源極金屬層230與汲極金屬層240實質沿著第一方向D1延伸。
請參照第14A圖、第14B圖與第14C圖。形成第二絕緣層250以覆蓋閘極金屬層210、第一源極金屬層220、第二源極金屬層230與汲極金屬層240。接著，形成複數個貫穿孔252與254於第二絕緣層250中。貫穿孔252暴露第一源極金屬層220與第二源極金屬層230，且貫穿孔254暴露汲極金屬層240。之後，貫穿結構257與259分別形成於貫穿孔252與254中。亦即，貫穿結構257位於第一源極金屬層220與第二源極金屬層230上，且貫穿結構259位於汲極金屬層240上。
請參照第15A圖、第15B圖與第15C圖。形成另一金屬層(未繪示)於第二絕緣層250上，而後被圖案化為源極墊260與汲極墊270。亦即，源極墊260與汲極墊270為同層結構。在一些實施方式中，源極墊260包含主體262與至少一分支264。舉例而言，在第15A圖中具有三分支264。主體262沿著第二方向D2延伸，而分支264沿著第一方向D1延伸。分支264置於第一源極金屬層220與第二源極金屬層230上。貫穿結構257置於源極墊260與第一源極金屬層220的源極塊222之間以及第二源極金屬層230之間，並連接源極墊260與第一源極金屬層220的源極塊222以及第二源極金屬層230。在一些實施方式中，汲極墊270包含主體272與至少一分支274。舉例而言，在第15A圖中具有二分支274。主體272沿著第二方向D2延伸，而分支274沿著第一方向D1延伸。源極墊260的分支264與汲極墊270的分支274沿著第二方向D2交替排列。分支274置於汲極金屬層240上。貫穿結構259置於汲極墊270與汲極金屬層240之間並連接汲極墊270與汲極金屬層240。應注意的是，源極墊260與汲極墊270的圖案為例示，並非用以限制本揭露。本揭露所屬技術領域中具有通常知識者，應視實際需要，彈性設計源極墊260與汲極墊270適合的圖案。在一些實施方式中，半導體裝置更包含閘極墊(未繪示)，而閘極墊電性連接閘極金屬層210與/或閘極電極170。
第16圖為根據一些實施方式的半導體裝置的剖面圖。第16圖的剖面位置與第15C圖的剖面位置相同。在第16圖中，半導體裝置更包含貫穿結構198，置於第一絕緣層180中並連接至閘極電極170的窄部174與閘極金屬層210的窄部214。此種結構可使得整體閘極(閘極電極170與閘極金屬層210)的電阻降低。至於第16圖的半導體裝置的其他相關結構細節因與第15C圖的半導體裝置相似，因此便不再贅述。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110‧‧‧基板
120‧‧‧主動層
122‧‧‧緩衝層
123‧‧‧二維電子氣
124‧‧‧位障層
130‧‧‧閘極層
132、172、212、232‧‧‧寬部
134、174、214、234‧‧‧窄部
136‧‧‧容置空間
140‧‧‧保護層
142‧‧‧第一開口
144‧‧‧第二開口
150‧‧‧源極電極
152、222‧‧‧源極塊
160‧‧‧汲極電極
170‧‧‧閘極電極
180‧‧‧第一絕緣層
182、184、186、252、254‧‧‧貫穿孔
192、194、196、198、257、259‧‧‧貫穿結構
210‧‧‧閘極金屬層
220‧‧‧第一源極金屬層
230‧‧‧第二源極金屬層
240‧‧‧汲極金屬層
250‧‧‧第二絕緣層
260‧‧‧源極墊
262、272‧‧‧主體
264、274‧‧‧分支
270‧‧‧汲極墊
B-B、C-C‧‧‧線段
D1‧‧‧第一方向
D2‧‧‧第二方向
W1’、W2’、W3、W3’、W4、W4’、W5、W5’、W6、W6’、W7、W8‧‧‧寬度
第1A圖至第7A圖為本揭露一些實施方式之半導體裝置的製程方法於不同階段的上視圖。 第1B圖至第7B圖為沿著第1A圖至第7A圖的線段B-B的剖面圖。 第1C圖至第7C圖為沿著第1A圖至第7A圖的線段C-C的剖面圖。 第8圖為根據一些實施方式的半導體裝置的剖面圖。 第9A圖至第15A圖為本揭露一些實施方式之半導體裝置的製程方法於不同階段的上視圖。 第9B圖至第15B圖為沿著第9A圖至第15A圖的線段B-B的剖面圖。 第9C圖至第15C圖為沿著第9A圖至第15A圖的線段C-C的剖面圖。 第16圖為根據一些實施方式的半導體裝置的剖面圖。

Claims (20)

  1. 一種半導體裝置，包含：一主動層；至少一源極電極與至少一汲極電極，置於該主動層上；至少一閘極電極，置於該主動層上以及該源極電極與該汲極電極之間；一第一絕緣層，置於該源極電極、該汲極電極與該閘極電極上；至少一閘極金屬層，置於該閘極電極與該第一絕緣層上，其中該閘極金屬層包含至少一窄部與至少一寬部；至少一貫穿結構，置於該閘極金屬層與該閘極電極之間；至少一第一源極金屬層，置於該源極電極與該第一絕緣層上；至少一汲極金屬層，置於該汲極電極與該第一絕緣層上；以及至少一第二源極金屬層，置於該第一絕緣層上以及該閘極金屬層與該汲極金屬層之間，其中該閘極金屬層的該窄部與該寬部沿著一方向交替排列，且該閘極金屬層、該第一源極金屬層、該第二源極金屬層與該汲極金屬層實質沿該方向延伸。
  2. 如請求項1所述之半導體裝置，其中該閘極金屬層、該第一源極金屬層、該第二源極金屬層與該汲極金屬層為同層結構。
  3. 如請求項1所述之半導體裝置，其中該閘極電極實質上沿著該方向延伸。
  4. 如請求項1所述之半導體裝置，其中該閘極金屬層之該寬部的一部分朝著該汲極金屬層延伸。
  5. 如請求項1所述之半導體裝置，其中該第二源極金屬層包含至少一窄部與至少一寬部，該第二源極金屬層之該窄部毗鄰該閘極金屬層之該寬部，且該第二源極金屬層之該寬部毗鄰該閘極金屬層之該窄部。
  6. 如請求項1所述之半導體裝置，其中該閘極金屬層的數量為複數個，一之該些閘極金屬層之該寬部的一部分朝著該第一源極金屬層延伸，且連接至另一該些閘極金屬層之該寬部。
  7. 如請求項6所述之半導體裝置，其中該第一源極金屬層包含互相分開的複數個源極塊。
  8. 如請求項7所述之半導體裝置，其中至少一之該些源極塊被互相連接之該些閘極金屬層所環繞。
  9. 如請求項1所述之半導體裝置，其中該閘極電極包含至少一窄部與至少一寬部，該閘極電極之該窄部與該寬部沿著該方向排列。
  10. 如請求項9所述之半導體裝置，其中該閘極電極之該寬部的一部分朝著該汲極電極延伸。
  11. 如請求項9所述之半導體裝置，其中該閘極電極的數量為複數個，一之該些閘極電極之該寬部的一部分朝著該源極電極延伸，且連接至另一該些閘極電極之該寬部。
  12. 如請求項9所述之半導體裝置，其中該源極電極包含互相分開的複數個源極塊。
  13. 如請求項10所述之半導體裝置，其中該第一源極金屬層包含互相分開的複數個源極塊，且該第一源極金屬層之該些源極塊與該源極電極之該些源極塊重疊。
  14. 如請求項9所述之半導體裝置，其中該貫穿結構的的數量為複數個，該些貫穿結構置於該閘極金屬層之該寬部與該閘極電極之該寬部之間。
  15. 如請求項9所述之半導體裝置，其中該閘極金屬層之該寬部與該閘極電極之該寬部重疊，且該閘極金屬層之該窄部與該閘極電極之該窄部重疊。
  16. 如請求項1所述之半導體裝置，更包含： 一第二絕緣層，置於該閘極金屬層、該第一源極金屬層、該第二源極金屬層與該汲極金屬層上；一源極墊，置於該第二絕緣層上且連接至該第一源極金屬層與該第二源極金屬層；以及一汲極墊置於該第二絕緣層上且連接至該汲極金屬層。
  17. 如請求項16所述之半導體裝置，其中該第一源極金屬層包含互相分開的複數個源極塊，且該源極墊連接至該些源極塊。
  18. 如請求項1所述之半導體裝置，其中該貫穿結構置於該閘極金屬層之該寬部與該閘極電極之間。
  19. 如請求項1所述之半導體裝置，其中該貫穿結構置於該閘極金屬層之該窄部與該閘極電極之間。
  20. 如請求項1所述之半導體裝置，更包含一閘極層，置於該閘極電極與該主動層之間，其中該閘極層包含p型材料。
TW106104323A 2016-08-15 2017-02-10 半導體裝置 TWI643338B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/236,497 2016-08-15
US15/236,497 US10249725B2 (en) 2016-08-15 2016-08-15 Transistor with a gate metal layer having varying width

Publications (2)

Publication Number Publication Date
TW201818543A TW201818543A (zh) 2018-05-16
TWI643338B true TWI643338B (zh) 2018-12-01

Family

ID=61159340

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106104323A TWI643338B (zh) 2016-08-15 2017-02-10 半導體裝置

Country Status (3)

Country Link
US (2) US10249725B2 (zh)
CN (1) CN107768438B (zh)
TW (1) TWI643338B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741682B2 (en) 2016-11-17 2020-08-11 Semiconductor Components Industries, Llc High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US10770415B2 (en) 2018-12-04 2020-09-08 Cree, Inc. Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
US11417746B2 (en) * 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers
KR20210123003A (ko) * 2020-04-02 2021-10-13 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150243657A1 (en) * 2013-09-10 2015-08-27 Delta Electronics, Inc. Semiconductor device and semiconductor device package using the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269586A (ja) * 2005-03-23 2006-10-05 Toshiba Corp 半導体素子
JP2008277604A (ja) * 2007-05-01 2008-11-13 Oki Electric Ind Co Ltd 電界効果トランジスタ
US8823012B2 (en) 2009-04-08 2014-09-02 Efficient Power Conversion Corporation Enhancement mode GaN HEMT device with gate spacer and method for fabricating the same
US20110248283A1 (en) 2010-04-07 2011-10-13 Jianjun Cao Via structure of a semiconductor device and method for fabricating the same
JP2012038885A (ja) * 2010-08-06 2012-02-23 Panasonic Corp 半導体装置及びその製造方法
JP2012134198A (ja) 2010-12-20 2012-07-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP6014984B2 (ja) 2011-09-29 2016-10-26 富士通株式会社 半導体装置及びその製造方法
JP2013157407A (ja) * 2012-01-27 2013-08-15 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
CN104425571B (zh) * 2013-09-10 2017-03-01 台达电子工业股份有限公司 半导体装置
JP6133191B2 (ja) * 2013-10-18 2017-05-24 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
DE102014113467B4 (de) * 2014-09-18 2022-12-15 Infineon Technologies Austria Ag Metallisierung eines Feldeffekt-Leistungstransistors
JP6468886B2 (ja) * 2015-03-02 2019-02-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN106158926B (zh) * 2015-05-12 2019-05-07 台达电子工业股份有限公司 半导体装置及其制作方法
CN105633144B (zh) * 2015-06-26 2019-09-24 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
JP6222174B2 (ja) * 2015-06-26 2017-11-01 トヨタ自動車株式会社 窒化物半導体装置
JP6527423B2 (ja) * 2015-08-11 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20170069744A1 (en) * 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation via counterdopant profile matching

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150243657A1 (en) * 2013-09-10 2015-08-27 Delta Electronics, Inc. Semiconductor device and semiconductor device package using the same

Also Published As

Publication number Publication date
CN107768438B (zh) 2021-06-04
US20190189764A1 (en) 2019-06-20
US10249725B2 (en) 2019-04-02
TW201818543A (zh) 2018-05-16
US20180047822A1 (en) 2018-02-15
CN107768438A (zh) 2018-03-06

Similar Documents

Publication Publication Date Title
TWI643338B (zh) 半導體裝置
US11296195B2 (en) Semiconductor device manufacturing method
CN105938799B (zh) 半导体器件的制造方法和半导体器件
US9911843B2 (en) Semiconductor device
JP5242068B2 (ja) ＧａＮ系半導体デバイスおよびその製造方法
JP6268366B2 (ja) 半導体装置
US10868164B2 (en) Nitride semiconductor device
JP5386829B2 (ja) 半導体装置
JP2022191421A (ja) 半導体装置
JP2006005005A (ja) 窒素化合物含有半導体装置
US9755027B2 (en) Electronical device
US10304819B2 (en) Semiconductor device with multigate transistor structure
JP6834546B2 (ja) 半導体装置及びその製造方法
JP7464763B2 (ja) 窒化物半導体装置
CN116504759B (zh) 一种半导体器件及其制备方法
JP7161915B2 (ja) 半導体装置
US20130146888A1 (en) Monolithic semiconductor device and method for manufacturing the same
TW202332051A (zh) 高電子遷移率電晶體及其製作方法
US20140299946A1 (en) Semiconductor device
CN115881795A (zh) 一种hemt器件
US11728419B2 (en) High electron mobility transistor
US20240014307A1 (en) High electron mobility transistor (hemt) device and method of forming the same
JP2022130685A (ja) 半導体装置
KR20240114185A (ko) 반도체 소자 및 그 제조방법
JP2015130374A (ja) 窒化物半導体装置の製造方法