CN107768438A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107768438A
CN107768438A CN201710073456.4A CN201710073456A CN107768438A CN 107768438 A CN107768438 A CN 107768438A CN 201710073456 A CN201710073456 A CN 201710073456A CN 107768438 A CN107768438 A CN 107768438A
Authority
CN
China
Prior art keywords
source
gate
metal layer
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710073456.4A
Other languages
English (en)
Other versions
CN107768438B (zh
Inventor
林立凡
杨竣杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anchorage Semiconductor Co ltd
Original Assignee
Delta Optoelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Optoelectronics Inc filed Critical Delta Optoelectronics Inc
Publication of CN107768438A publication Critical patent/CN107768438A/zh
Application granted granted Critical
Publication of CN107768438B publication Critical patent/CN107768438B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体装置包含主动层、源极电极、漏极电极、栅极电极、第一绝缘层、栅极金属层、贯穿结构、第一源极金属层、漏极金属层与第二源极金属层。源极电极、漏极电极与栅极电极置于主动层上。栅极电极置于源极电极与漏极电极之间。第一绝缘层置于源极电极、漏极电极与栅极电极上。栅极金属层置于栅极电极与第一绝缘层上。栅极金属层包含窄部与宽部。贯穿结构置于栅极金属层与栅极电极之间。第一源极金属层置于源极电极与第一绝缘层上。漏极金属层置于漏极电极与第一绝缘层上。第二源极金属层置于栅极金属层与漏极金属层之间。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，且特别涉及一种高电子迁移率晶体管(HighElectron Mobility Transistor,HEMT)。
背景技术
氮化物半导体(nitride semiconductor)具有高崩溃电场与高电子饱和速度，因此，氮化物半导体被期望为制作具有高崩溃电压与低导通电阻的半导体装置的半导体材料。许多使用氮化物相关半导体的半导体装置具有异质结构物。异质结构物是由具不同能隙的氮化物半导体所组成，并于界面生成二维电子气(two-dimensional electron gaslayer)。具有异质结构物的半导体装置可实现低导通电阻。此种半导体装置被称为高电子迁移率晶体管(High Electron Mobility Transistors,HEMT)。
发明内容
本公开的一实施方式提供一种半导体装置，包含主动层、至少一源极电极、至少一漏极电极、至少一栅极电极、第一绝缘层、至少一栅极金属层、至少一贯穿结构、至少一第一源极金属层、至少一漏极金属层与至少一第二源极金属层。源极电极与漏极电极置于主动层上。栅极电极置于主动层上以及源极电极与漏极电极之间。第一绝缘层置于源极电极、漏极电极与栅极电极上。栅极金属层置于栅极电极与第一绝缘层上。栅极金属层包含至少一窄部与至少一宽部。贯穿结构置于栅极金属层与栅极电极之间。第一源极金属层置于源极电极与第一绝缘层上。漏极金属层置于漏极电极与第一绝缘层上。第二源极金属层置于第一绝缘层上以及栅极金属层与漏极金属层之间。
在一或多个实施方式中，栅极金属层的窄部与宽部沿着一方向交替排列，与门栅极金属层、第一源极金属层、第二源极金属层与漏极金属层实质沿该方向延伸。
在一或多个实施方式中，栅极金属层、第一源极金属层、第二源极金属层与漏极金属层为同层结构。
在一或多个实施方式中，栅极金属层的窄部与宽部沿着一方向交替排列，与门栅极金属层与栅极电极实质沿着该方向延伸。
在一或多个实施方式中，栅极金属层的宽部的一部分朝着漏极金属层延伸。
在一或多个实施方式中，第二源极金属层包含至少一窄部与至少一宽部。第二源极金属层的窄部毗邻栅极金属层的宽部，且第二源极金属层的宽部毗邻栅极金属层的窄部。
在一或多个实施方式中，栅极金属层的数量为多个。一栅极金属层的宽部的一部分朝着第一源极金属层延伸，且连接至另一栅极金属层的宽部。
在一或多个实施方式中，第一源极金属层包含互相分开的多个源极块。
在一或多个实施方式中，至少一源极块被互相连接的栅极金属层所环绕。
在一或多个实施方式中，栅极金属层的窄部与宽部沿着一方向交替排列，与门栅极电极包含至少一窄部与至少一宽部，栅极电极的窄部与宽部沿着该方向排列。
在一或多个实施方式中，栅极电极的宽部的一部分朝着漏极电极延伸。
在一或多个实施方式中，栅极电极的数量为多个。一栅极电极的宽部的一部分朝着源极电极延伸，且连接至另一栅极电极的宽部。
在一或多个实施方式中，源极电极包含互相分开的多个源极块。
在一或多个实施方式中，第一源极金属层包含互相分开的多个源极块，且第一源极金属层的源极块与源极电极的源极块重叠。
在一或多个实施方式中，贯穿结构置于栅极金属层的宽部与栅极电极的宽部之间。
在一或多个实施方式中，栅极金属层的宽部与栅极电极的宽部重叠，与门栅极金属层的窄部与栅极电极的窄部重叠。
在一或多个实施方式中，上述的半导体装置还包含第二绝缘层、源极垫与漏极垫。第二绝缘层置于栅极金属层、第一源极金属层、第二源极金属层与漏极金属层上。源极垫置于第二绝缘层上且连接至第一源极金属层与第二源极金属层。漏极垫置于第二绝缘层上且连接至漏极金属层。
在一或多个实施方式中，第一源极金属层包含互相分开的多个源极块，且源极垫连接至源极块。
在一或多个实施方式中，贯穿结构置于栅极金属层的宽部与栅极电极之间。
在一或多个实施方式中，贯穿结构置于栅极金属层的窄部与栅极电极之间。
在一或多个实施方式中，上述的半导体装置还包含栅极层，置于栅极电极与主动层之间。栅极层包含p型材料。
在上述实施方式中，因栅极金属层连接至栅极电极，半导体装置整个栅极(即栅极电极与栅极金属层)的电阻可降低。更进一步的，贯穿结构置于栅极金属层与栅极电极之间。因栅极电极具有平坦的上表面，因此贯穿结构的形成可被改善，并于栅极金属层与栅极电极之间提供良好的连接。
附图说明
图1A至图7A为本公开一些实施方式之半导体装置的制程方法于不同阶段的上视图。
图1B至图7B为沿着图1A至图7A的线段B-B的剖面图。
图1C至图7C为沿着图1A至图7A的线段C-C的剖面图。
图8为根据一些实施方式的半导体装置的剖面图。
图9A至图15A为本公开一些实施方式之半导体装置的制程方法于不同阶段的上视图。
图9B至图15B为沿着图9A至图15A的线段B-B的剖面图。
图9C至图15C为沿着图9A至图15A的线段C-C的剖面图。
图16为根据一些实施方式的半导体装置的剖面图。
附图标记说明：
110：基板
120：主动层
122：缓冲层
123：二维电子气
124：位障层
130：栅极层
132、172、212、232：宽部
134、174、214、234：窄部
136：容置空间
140：保护层
142：第一开口
144：第二开口
150：源极电极
152、222：源极块
160：漏极电极
170：栅极电极
180：第一绝缘层
182、184、186、252、254：贯穿孔
192、194、196、198、257、259：贯穿结构
210：栅极金属层
220：第一源极金属层
230：第二源极金属层
240：漏极金属层
250：第二绝缘层
260：源极垫
262、272：主体
264、274：分支
270：漏极垫
B-B、C-C：线段
D1：第一方向
D2：第二方向
W1’、W2’、W3、W3’、W4、W4’、W5、W5’、W6、W6’、W7、W8：宽度
具体实施方式
以下将以附图公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些现有惯用的结构与元件在附图中将以简单示意的方式示出的之。
图1A至图7A为本公开一些实施方式的半导体装置的制程方法于不同阶段的上视图，图1B至图7B为沿着图1A至图7A的线段B-B的剖面图，而图1C至图7C为沿着图1A至图7A的线段C-C的剖面图。请先参照图1A、图1B与图1C。提供一基板110。基板110可为适合达到在此讨论的目的的任意基板，例如碳化硅、蓝宝石、硅、氮化铝、氮化镓或氧化锌。虽然没有示出的于图1A、图1B与图1C中，但可形成一过渡层(transistion layer)或一成核层(nucleation layer)于基板110上，以提供一适合装置层的磊晶成长的基底层。成核层依所使用的基板110材质而定。
形成一主动层120于基板110上。主动层120包含缓冲层122与位障层124。缓冲层122置于基板110上，而位障层124置于缓冲层122上。缓冲层122可提供均匀的结晶面结构以利磊晶沉积，因此可选择性地加入以改善装置特性。在一些实施方式中，缓冲层122可为氮基底的材料，以提供形成于其上的层结构良好的晶格匹配，可解决晶格错位的问题，然而本公开不以此为限。缓冲层122可为单层结构，例如氮铟铝镓(InxAlyGa1-x-yN)层，或者为复合层结构。位障层124可具有比缓冲层122还高的能隙，位障层124的材质例如为氮铝镓(AlGaN)层。在一些实施方式中，位障层124可掺杂或未掺杂。电荷于缓冲层122与位障层124之间的界面累积以产生二维电子气(two dimensional electron gas,2DEG)123。二维电子气123具有高电子迁移率，其使得半导体装置在高频率时具有高转移电导(transconductance)。
形成多个栅极层130于基板110上。举例而言，可先形成一半导体层(未示出的)于位障层124上，而后再图案化。掺杂被图案化的半导体层而形成栅极层130。栅极层130包含p型材料。
请参照图2A、图2B与图2C。形成一保护层140以覆盖栅极层130与主动层120。保护层140的材质可为介电材料，例如氮化硅、氮氧化硅或二氧化硅。保护层140与主动层120的位障层124接着被图案化以形成多个第一开口142与多个第二开口144，而栅极层130分别置于第一开口142与第二开口144之间。第一开口142与第二开口144沿着第一方向D1延伸且分别暴露部分的缓冲层122。
多个源极电极150与多个漏极电极160分别形成于第一开口142与第二开口144中。亦即，源极电极150与漏极电极160沿着第二方向D2交替排列，且第二方向D2不同于第一方向D1。举例而言，第二方向D2实质垂直于第一方向D1。在一些实施方式中，源极电极150与漏极电极160的材质为导电材料，例如为金属，而源极电极150与漏极电极160皆电性连接至二维电子气123。
请参照图3A、图3B与图3C。图案化保护层140以暴露出栅极层130。接着，形成多个栅极电极170于栅极层130上。在一些实施方式中，栅极电极170的材质为导电材料，例如为金属。保护层140可防止漏电流。至少一栅极电极170包含至少一宽部172与至少一窄部174，宽部172与窄部174沿着第一方向D1交替排列。宽部172的宽度W3大于窄部174的宽度W4。举例而言，在图3A中，一的栅极电极170包含三个宽部172与四个窄部174。栅极电极170的部分的宽部172朝着毗邻的漏极电极160延伸。如图1A与图3A所示，在一些实施方式中，栅极电极170与栅极层130具有不同的图案。然而在其他的实施方式中，栅极电极170与栅极层130具有实质相同或相似的图案。亦即，栅极层130可包含宽部与窄部。只要栅极电极170重叠栅极层130即在本公开的实施方式中。在一些实施方式中，栅极电极170的厚度为约100纳米至约200纳米。
请参照图4A、图4B与图4C。形成第一绝缘层180以覆盖源极电极150、漏极电极160与栅极电极170。第一绝缘层180的材质可为介电层，例如为氮化硅、氮氧化硅或二氧化硅。接着，形成多个贯穿孔182、184与186于第一绝缘层180中。贯穿孔182暴露源极电极150，贯穿孔184暴露漏极电极160，且贯穿孔186暴露栅极电极170。在一些实施方式中，贯穿孔186形成于栅极电极170的宽部172上。之后，贯穿结构192、194与196分别形成于贯穿孔182、184与186中。亦即，贯穿结构192位于源极电极150上，贯穿结构194位于漏极电极160上，且贯穿结构196位于栅极电极170上。
请参照图5A、图5B与图5C。形成一金属层(未示出的)于第一绝缘层180上并图案化以形成多个栅极金属层210、多个第一源极金属层220、多个第二源极金属层230与多个漏极金属层240。亦即，栅极金属层210、第一源极金属层220、第二源极金属层230与漏极金属层240为同层结构。详细而言，栅极金属层210分别形成于栅极电极170上。亦即，贯穿结构196连接栅极电极170的宽部172与栅极金属层210。至少一栅极金属层210包含至少一宽部212与至少一窄部214，宽部212与窄部214沿着第一方向D1交替排列。宽部212的宽度W5大于窄部214的宽度W6。举例而言，在图5A中，一栅极金属层210包含三个宽部212与四个窄部214。栅极金属层210的部分的宽部212朝着毗邻的漏极金属层240延伸。在一些实施方式中，栅极金属层210与栅极电极170具有实质相同或相似的图案。举例而言，在图5A中，栅极金属层210与栅极电极170(如图3A所示出的)具有实质相同的图案。亦即，栅极金属层210与栅极电极170实质朝第一方向D1延伸。然而在其他的实施方式中，栅极金属层210与栅极电极170具有不同的图案。只要栅极金属层210重叠栅极电极170即在本公开的实施方式中。举例而言，栅极金属层210的宽部212重叠栅极电极170的宽部172，与门栅极金属层210的窄部214重叠栅极电极170的窄部174。贯穿结构196置于栅极金属层210的宽部212与栅极电极170的宽部172之间。在一些实施方式中，金属层的厚度为约1500纳米。
因栅极金属层210连接至栅极电极170，半导体装置整个栅极(即栅极电极170与栅极金属层210)的电阻可降低。更进一步的，贯穿结构196置于栅极金属层210的宽部212与栅极电极170的宽部172之间。因栅极电极170的宽部172具有平坦的上表面，因此贯穿结构196的形成可被改善，且贯穿结构196于栅极金属层210与栅极电极170之间提供良好的连接。
第一源极金属层220分别形成于源极电极150上方。亦即，贯穿结构192置于源极电极150与第一源极金属层220之间且连接源极电极150与第一源极金属层220。在一些实施方式中，第一源极金属层220与源极电极150具有实质相同或相似的图案。举例而言，在图5A中，第一源极金属层220与源极电极150(如图3A所示出的)具有实质相同的图案。然而，在其他的实施方式中，第一源极金属层220与源极电极150具有不同的图案。只要第一源极金属层220重叠源极电极150，即在本公开的实施方式中。
漏极金属层240分别形成于漏极电极160上。亦即，贯穿结构194置于漏极电极160与漏极金属层240之间且连接漏极电极160与漏极金属层240。在一些实施方式中，漏极金属层240与漏极电极160具有实质相同或相似的图案。举例而言，在图5A中，漏极金属层240与漏极电极160(如图3A所示出的)具有实质相同的图案。然而，在其他的实施方式中，漏极金属层240与漏极电极160具有不同的图案。只要漏极金属层240重叠漏极电极160，即在本公开的实施方式中。
第二源极金属层230置于第一绝缘层180上且分别置于栅极金属层210与漏极金属层240之间。第二源极金属层230用以分散半导体装置的电场，以增加其崩溃电压。至少一第二源极金属层230包含至少一宽部232与至少一窄部234，宽部232与窄部234沿着第一方向D1交替排列。宽部232的宽度W7大于窄部234的宽度W8。举例而言，在图5A中，一第二源极金属层230包含四个宽部232与三个窄部234。第二源极金属层230的部分的宽部232朝着毗邻的栅极金属层210延伸。在一些实施方式中，栅极金属层210的宽部212毗邻第二源极金属层230的窄部234，而栅极金属层210的窄部214毗邻第二源极金属层230的宽部232。在图5A中，栅极金属层210、第一源极金属层220、第二源极金属层230与漏极金属层240实质沿着第一方向D1延伸。
请参照图6A、图6B与图6C。形成第二绝缘层250以覆盖栅极金属层210、第一源极金属层220、第二源极金属层230与漏极金属层240。第二绝缘层250的材质可为介电层，例如为氮化硅、氮氧化硅或二氧化硅。接着，形成多个贯穿孔252与254于第二绝缘层250中。贯穿孔252暴露第一源极金属层220与第二源极金属层230，且贯穿孔254暴露漏极金属层240。之后，贯穿结构257与259分别形成于贯穿孔252与254中。亦即，贯穿结构257位于第一源极金属层220与第二源极金属层230上，且贯穿结构259位于漏极金属层240上。
请参照图7A、图7B与图7C。形成另一金属层(未示出的)于第二绝缘层250上，而后被图案化为源极垫260与漏极垫270。亦即，源极垫260与漏极垫270为同层结构。在一些实施方式中，源极垫260包含主体262与至少一分支264。举例而言，在图7A中具有三分支264。主体262沿着第二方向D2延伸，而分支264沿着第一方向D1延伸。分支264置于第一源极金属层220与第二源极金属层230上。贯穿结构257置于源极垫260与第一源极金属层220/第二源极金属层230之间并连接源极垫260与第一源极金属层220/第二源极金属层230。在一些实施方式中，漏极垫270包含主体272与至少一分支274。举例而言，在图7A中具有二分支274。主体272沿着第二方向D2延伸，而分支274沿着第一方向D1延伸。源极垫260的分支264与漏极垫270的分支274沿着第二方向D2交替排列。分支274置于漏极金属层240上。贯穿结构259置于漏极垫270与漏极金属层240之间并连接漏极垫270与漏极金属层240。应注意的是，源极垫260与漏极垫270的图案为例示，并非用以限制本公开。本公开所属技术领域中技术人员，应视实际需要，弹性设计源极垫260与漏极垫270适合的图案。在一些实施方式中，半导体装置还包含栅极垫(未示出的)，而栅极垫电性连接栅极金属层210与/或栅极电极170。
图8为根据一些实施方式的半导体装置的剖面图。图8的剖面位置与图7C的剖面位置相同。在图8中，半导体装置还包含贯穿结构198，置于第一绝缘层180中并连接至栅极电极170的窄部174与栅极金属层210的窄部214。此种结构可使得整体栅极(栅极电极170与栅极金属层210)的电阻降低。至于图8的半导体装置的其他相关结构细节因与图7C的半导体装置相似，因此便不再赘述。
图9A至图15A为本公开一些实施方式的半导体装置的制程方法于不同阶段的上视图，图9B至图15B为沿着图9A至图15A的线段B-B的剖面图，而图9C至图15C为沿着图9A至图15A的线段C-C的剖面图。应注意的是，在下面的半导体装置制程方法中，已在上述实施方式提过的半导体装置制程方法的细节因与图1A至图7C的制程方法相似，因此将不再赘述，仅就下列实施方式的变化处加以详述。请先参照图9A、图9B与图9C。提供一基板110。形成一主动层120于基板110上。形成多个栅极层130于基板110上。至少一栅极层130包含至少一宽部132与至少一窄部134，宽部132与窄部134沿着第一方向D1交替排列。宽部132的宽度W1’大于窄部134的宽度W2’。举例而言，在图9A中，一栅极层130包含三个宽部132与四个窄部134。相邻二栅极层130的二宽部132互相连接，因此相邻二栅极层130形成多个容置空间136。容置空间136被栅极层130的宽部132分开。
请参照图10A、图10B与图10C。形成保护层140以覆盖栅极层130与主动层120。保护层140与主动层120的位障层124接着被图案化以形成多个第一开口142与多个第二开口144，而栅极层130的窄部134分别置于第一开口142与第二开口144之间。栅极层130的部分的宽部132朝着第一开口142延伸。换言之，第一开口142分别形成于容置空间136中。第一开口142置于相邻的栅极层130之间、沿着第一方向D1排列且互相分开。
多个源极块152与多个漏极电极160分别形成于第一开口142与第二开口144中。源极块152置于相邻的栅极层130之间且沿着第一方向D1排列以形成源极电极150。换言之，源极电极150的源极块152被相连的栅极层130所围绕。
请参照图11A、图11B与图11C。图案化保护层140以暴露出栅极层130。接着，形成多个栅极电极170于栅极层130上。至少一栅极电极170包含至少一宽部172与至少一窄部174，宽部172与窄部174沿着第一方向D1交替排列。宽部172的宽度W3’大于窄部174的宽度W4’。举例而言，在图11A中，一栅极电极170包含三个宽部172与四个窄部174。栅极电极170的部分的宽部172朝着源极电极150延伸。在一些实施方式中，栅极电极170与栅极层130具有实质相同或相似的图案。举例而言，在图11中，栅极电极170与栅极层130(如图9A所示)具有实质相同的图案。然而在其他的实施方式中，栅极电极170与栅极层130具有不同的图案。只要栅极电极170重叠栅极层130即在本公开的实施方式中。举例而言，栅极电极170的宽部172重叠栅极层130的宽部132，与门栅极电极170的窄部174重叠栅极层130的窄部134。
请参照图12A、图12B与图12C。形成第一绝缘层180以覆盖源极电极150、漏极电极160与栅极电极170。接着，形成多个贯穿孔182、184与186于第一绝缘层180中。贯穿孔182暴露源极电极150，贯穿孔184暴露漏极电极160，且贯穿孔186暴露栅极电极170。在一些实施方式中，贯穿孔186形成于栅极电极170的宽部172上。之后，贯穿结构192、194与196分别形成于贯穿孔182、184与186中。亦即，贯穿结构192位于源极电极150上，贯穿结构194位于漏极电极160上，且贯穿结构196位于栅极电极170上。
请参照图13A、图13B与图13C。形成一金属层(未示出的)于第一绝缘层180上并图案化以形成多个栅极金属层210、多个第一源极金属层220、多个第二源极金属层230与多个漏极金属层240。亦即，栅极金属层210、第一源极金属层220、第二源极金属层230与漏极金属层240为同层结构。详细而言，栅极金属层210分别形成于栅极电极170上。亦即，贯穿结构196连接栅极电极170的宽部172与栅极金属层210。至少一栅极金属层210包含至少一宽部212与至少一窄部214，宽部212与窄部214沿着第一方向D1交替排列。宽部212的宽度W5’大于窄部214的宽度W6’。举例而言，在图13A中，一栅极金属层210包含三个宽部212与四个窄部214。栅极金属层210的部分的宽部212朝着第一源极金属层220延伸。在一些实施方式中，栅极金属层210与栅极电极170具有实质相同或相似的图案。举例而言，在图13A中，栅极金属层210与栅极电极170(如图11A所示出的)具有实质相同的图案。亦即，栅极金属层210与栅极电极170实质朝第一方向D1延伸。然而在其他的实施方式中，栅极金属层210与栅极电极170具有不同的图案。只要栅极金属层210重叠栅极电极170即在本公开的实施方式中。举例而言，栅极金属层210的宽部212重叠栅极电极170的宽部172，与门栅极金属层210的窄部214重叠栅极电极170的窄部174。贯穿结构196置于栅极金属层210的宽部212与栅极电极170的宽部172之间。
因栅极金属层210连接至栅极电极170，半导体装置整个栅极(即栅极电极170与栅极金属层210)的电阻可降低。更进一步的，贯穿结构196置于栅极金属层210的宽部212与栅极电极170的宽部172之间。因栅极电极170的宽部172具有平坦的上表面，因此贯穿结构196的形成可被改善，且贯穿结构196于栅极金属层210与栅极电极170之间提供良好的连接。
第一源极金属层220分别形成于源极电极150上方。至少一第一源极金属层220包含多个互相分开的源极块222。第一源极金属层220的源极块222分别置于源极电极150的源极块152上。第一源极金属层220的至少一源极块222被连接在一起的栅极金属层210所环绕。贯穿结构192置于源极电极150的源极块152与第一源极金属层220的源极块222之间且连接源极电极150的源极块152与第一源极金属层220的源极块222。在一些实施方式中，第一源极金属层220与源极电极150具有实质相同或相似的图案。举例而言，在图13A中，第一源极金属层220与源极电极150(如图11A所示出的)具有实质相同的图案。然而，在其他的实施方式中，第一源极金属层220与源极电极150具有不同的图案。只要第一源极金属层220重叠源极电极150，即在本公开的实施方式中。
漏极金属层240分别形成于漏极电极160上。亦即，贯穿结构194置于漏极电极160与漏极金属层240之间且连接漏极电极160与漏极金属层240。在一些实施方式中，漏极金属层240与漏极电极160具有实质相同或相似的图案。举例而言，在图13A中，漏极金属层240与漏极电极160(如图11A所示出的)具有实质相同的图案。然而，在其他的实施方式中，漏极金属层240与漏极电极160具有不同的图案。只要漏极金属层240重叠漏极电极160，即在本公开的实施方式中。
第二源极金属层230置于第一绝缘层180上且分别置于栅极金属层210与漏极金属层240之间。第二源极金属层230用以分散半导体装置的电场，以增加其崩溃电压。在图13A中，栅极金属层210、第一源极金属层220、第二源极金属层230与漏极金属层240实质沿着第一方向D1延伸。
请参照图14A、图14B与图14C。形成第二绝缘层250以覆盖栅极金属层210、第一源极金属层220、第二源极金属层230与漏极金属层240。接着，形成多个贯穿孔252与254于第二绝缘层250中。贯穿孔252暴露第一源极金属层220与第二源极金属层230，且贯穿孔254暴露漏极金属层240。之后，贯穿结构257与259分别形成于贯穿孔252与254中。亦即，贯穿结构257位于第一源极金属层220与第二源极金属层230上，且贯穿结构259位于漏极金属层240上。
请参照图15A、图15B与图15C。形成另一金属层(未示出的)于第二绝缘层250上，而后被图案化为源极垫260与漏极垫270。亦即，源极垫260与漏极垫270为同层结构。在一些实施方式中，源极垫260包含主体262与至少一分支264。举例而言，在图15A中具有三分支264。主体262沿着第二方向D2延伸，而分支264沿着第一方向D1延伸。分支264置于第一源极金属层220与第二源极金属层230上。贯穿结构257置于源极垫260与第一源极金属层220的源极块222之间以及第二源极金属层230之间，并连接源极垫260与第一源极金属层220的源极块222以及第二源极金属层230。在一些实施方式中，漏极垫270包含主体272与至少一分支274。举例而言，在图15A中具有二分支274。主体272沿着第二方向D2延伸，而分支274沿着第一方向D1延伸。源极垫260的分支264与漏极垫270的分支274沿着第二方向D2交替排列。分支274置于漏极金属层240上。贯穿结构259置于漏极垫270与漏极金属层240之间并连接漏极垫270与漏极金属层240。应注意的是，源极垫260与漏极垫270的图案为例示，并非用以限制本公开。本公开所属技术领域中技术人员，应视实际需要，弹性设计源极垫260与漏极垫270适合的图案。在一些实施方式中，半导体装置还包含栅极垫(未示出的)，而栅极垫电性连接栅极金属层210与/或栅极电极170。
图16为根据一些实施方式的半导体装置的剖面图。图16的剖面位置与图15C的剖面位置相同。在图16中，半导体装置还包含贯穿结构198，置于第一绝缘层180中并连接至栅极电极170的窄部174与栅极金属层210的窄部214。此种结构可使得整体栅极(栅极电极170与栅极金属层210)的电阻降低。至于图16的半导体装置的其他相关结构细节因与图15C的半导体装置相似，因此便不再赘述。
虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的构思构思和范围内，当可作各种的变动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (21)

1.一种半导体装置，包含：
一主动层；
至少一源极电极与至少一漏极电极，置于该主动层上；
至少一栅极电极，置于该主动层上以及该源极电极与该漏极电极之间；
一第一绝缘层，置于该源极电极、该漏极电极与该栅极电极上；
至少一栅极金属层，置于该栅极电极与该第一绝缘层上，其中该栅极金属层包含至少一窄部与至少一宽部；
至少一贯穿结构，置于该栅极金属层与该栅极电极之间；
至少一第一源极金属层，置于该源极电极与该第一绝缘层上；
至少一漏极金属层，置于该漏极电极与该第一绝缘层上；以及
至少一第二源极金属层，置于该第一绝缘层上以及该栅极金属层与该漏极金属层之间。
2.如权利要求1所述的半导体装置，其中该栅极金属层的该窄部与该宽部沿着一方向交替排列，且该栅极金属层、该第一源极金属层、该第二源极金属层与该漏极金属层实质沿该方向延伸。
3.如权利要求1所述的半导体装置，其中该栅极金属层、该第一源极金属层、该第二源极金属层与该漏极金属层为同层结构。
4.如权利要求1所述的半导体装置，其中该栅极金属层的该窄部与该宽部沿着一方向交替排列，且该栅极金属层与该栅极电极实质沿着该方向延伸。
5.如权利要求1所述的半导体装置，其中该栅极金属层之该宽部的一部分朝着该漏极金属层延伸。
6.如权利要求1所述的半导体装置，其中该第二源极金属层包含至少一窄部与至少一宽部，该第二源极金属层之该窄部毗邻该栅极金属层之该宽部，且该第二源极金属层的该宽部毗邻该栅极金属层的该窄部。
7.如权利要求1所述的半导体装置，其中该栅极金属层的数量为多个，一所述多个栅极金属层的该宽部的一部分朝着该第一源极金属层延伸，且连接至另一所述多个栅极金属层的该宽部。
8.如权利要求7所述的半导体装置，其中该第一源极金属层包含互相分开的多个源极块。
9.如权利要求8所述的半导体装置，其中至少一所述多个源极块被互相连接的所述多个栅极金属层所环绕。
10.如权利要求1所述的半导体装置，其中该栅极金属层的该窄部与该宽部沿着一方向交替排列，且该栅极电极包含至少一窄部与至少一宽部，该栅极电极的该窄部与该宽部沿着该方向排列。
11.如权利要求10所述的半导体装置，其中该栅极电极的该宽部的一部分朝着该漏极电极延伸。
12.如权利要求10所述的半导体装置，其中该栅极电极的数量为多个，一所述多个栅极电极的该宽部的一部分朝着该源极电极延伸，且连接至另一所述栅极电极的该宽部。
13.如权利要求10所述的半导体装置，其中该源极电极包含互相分开的多个源极块。
14.如权利要求13所述的半导体装置，其中该第一源极金属层包含互相分开的多个源极块，且该第一源极金属层之所述多个源极块与该源极电极之所述多个源极块重叠。
15.如权利要求10所述的半导体装置，其中所述多个贯穿结构置于该栅极金属层的该宽部与该栅极电极的该宽部之间。
16.如权利要求10所述的半导体装置，其中该栅极金属层的该宽部与该栅极电极的该宽部重叠，且该栅极金属层的该窄部与该栅极电极的该窄部重叠。
17.如权利要求1所述的半导体装置，还包含：
一第二绝缘层，置于该栅极金属层、该第一源极金属层、该第二源极金属层与该漏极金属层上；
一源极垫，置于该第二绝缘层上且连接至该第一源极金属层与该第二源极金属层；以及
一漏极垫置于该第二绝缘层上且连接至该漏极金属层。
18.如权利要求17所述的半导体装置，其中该第一源极金属层包含互相分开的多个源极块，且该源极垫连接至所述多个源极块。
19.如权利要求1所述的半导体装置，其中该贯穿结构置于该栅极金属层的该宽部与该栅极电极之间。
20.如权利要求1所述的半导体装置，其中该贯穿结构置于该栅极金属层的该窄部与该栅极电极之间。
21.如权利要求1所述的半导体装置，还包含一栅极层，置于该栅极电极与该主动层之间，其中该栅极层包含p型材料。
CN201710073456.4A 2016-08-15 2017-02-10 半导体装置 Active CN107768438B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/236,497 US10249725B2 (en) 2016-08-15 2016-08-15 Transistor with a gate metal layer having varying width
US15/236,497 2016-08-15

Publications (2)

Publication Number Publication Date
CN107768438A true CN107768438A (zh) 2018-03-06
CN107768438B CN107768438B (zh) 2021-06-04

Family

ID=61159340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710073456.4A Active CN107768438B (zh) 2016-08-15 2017-02-10 半导体装置

Country Status (3)

Country Link
US (2) US10249725B2 (zh)
CN (1) CN107768438B (zh)
TW (1) TWI643338B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741682B2 (en) 2016-11-17 2020-08-11 Semiconductor Components Industries, Llc High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US10770415B2 (en) 2018-12-04 2020-09-08 Cree, Inc. Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
US11417746B2 (en) 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers
KR20210123003A (ko) * 2020-04-02 2021-10-13 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269586A (ja) * 2005-03-23 2006-10-05 Toshiba Corp 半導体素子
CN103227198A (zh) * 2012-01-27 2013-07-31 富士通半导体股份有限公司 化合物半导体器件及其制造方法
CN104425571A (zh) * 2013-09-10 2015-03-18 台达电子工业股份有限公司 半导体装置
US20150243657A1 (en) * 2013-09-10 2015-08-27 Delta Electronics, Inc. Semiconductor device and semiconductor device package using the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277604A (ja) * 2007-05-01 2008-11-13 Oki Electric Ind Co Ltd 電界効果トランジスタ
US8823012B2 (en) 2009-04-08 2014-09-02 Efficient Power Conversion Corporation Enhancement mode GaN HEMT device with gate spacer and method for fabricating the same
US20110248283A1 (en) 2010-04-07 2011-10-13 Jianjun Cao Via structure of a semiconductor device and method for fabricating the same
JP2012038885A (ja) * 2010-08-06 2012-02-23 Panasonic Corp 半導体装置及びその製造方法
JP2012134198A (ja) 2010-12-20 2012-07-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP6014984B2 (ja) 2011-09-29 2016-10-26 富士通株式会社 半導体装置及びその製造方法
JP6133191B2 (ja) * 2013-10-18 2017-05-24 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
DE102014113467B4 (de) * 2014-09-18 2022-12-15 Infineon Technologies Austria Ag Metallisierung eines Feldeffekt-Leistungstransistors
JP6468886B2 (ja) * 2015-03-02 2019-02-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
TWI621265B (zh) * 2015-05-12 2018-04-11 台達電子工業股份有限公司 半導體裝置及其製作方法
JP6222174B2 (ja) * 2015-06-26 2017-11-01 トヨタ自動車株式会社 窒化物半導体装置
CN105633144B (zh) * 2015-06-26 2019-09-24 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
JP6527423B2 (ja) * 2015-08-11 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20170069744A1 (en) * 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation via counterdopant profile matching

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269586A (ja) * 2005-03-23 2006-10-05 Toshiba Corp 半導体素子
CN103227198A (zh) * 2012-01-27 2013-07-31 富士通半导体股份有限公司 化合物半导体器件及其制造方法
CN104425571A (zh) * 2013-09-10 2015-03-18 台达电子工业股份有限公司 半导体装置
US20150243657A1 (en) * 2013-09-10 2015-08-27 Delta Electronics, Inc. Semiconductor device and semiconductor device package using the same

Also Published As

Publication number Publication date
US20190189764A1 (en) 2019-06-20
TW201818543A (zh) 2018-05-16
US10249725B2 (en) 2019-04-02
CN107768438B (zh) 2021-06-04
TWI643338B (zh) 2018-12-01
US20180047822A1 (en) 2018-02-15

Similar Documents

Publication Publication Date Title
CN107768438A (zh) 半导体装置
JP5242068B2 (ja) ＧａＮ系半導体デバイスおよびその製造方法
US10249727B2 (en) Semiconductor device with silicon nitride film over nitride semiconductor layer and between electrodes
JP5550740B2 (ja) 半導体装置、および半導体装置の製造方法
US11881479B2 (en) Nitride semiconductor device
JP2016162879A (ja) 半導体装置の製造方法および半導体装置
JP6268366B2 (ja) 半導体装置
JP2014072528A (ja) ノーマリーオフ高電子移動度トランジスタ
JP2022191421A (ja) 半導体装置
JP5817833B2 (ja) 半導体装置及びその製造方法、電源装置
JP2006196869A (ja) 半導体装置及びその製造方法
TW201946239A (zh) 具有最佳化場板設計的功率半導體裝置
JP2009182069A (ja) 半導体装置及びその製造方法
CN108198855A (zh) 半导体元件、半导体基底及其形成方法
CN105229792A (zh) Iii族氮化物晶体管布局
CN104037211B (zh) 半导体器件和电子装置
JP5487590B2 (ja) 半導体装置及びその製造方法
JP2014135439A (ja) 半導体装置および半導体装置の製造方法
TWM529274U (zh) 常關式疊接型高電子遷移率電晶體
US20140299946A1 (en) Semiconductor device
JP7450719B2 (ja) Ｉｉｉ族窒化物半導体集積回路構造、その製造方法および使用
TW202332051A (zh) 高電子遷移率電晶體及其製作方法
JP2014060427A (ja) 半導体装置及びその製造方法
TWI662707B (zh) 半導體功率元件及其製造方法
US20240194759A1 (en) Field effect transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221109

Address after: No. 252, Shanying Road, Guishan District, Taoyuan City, Taiwan, China, China (6/F)

Patentee after: Anchorage Semiconductor Co.,Ltd.

Address before: Taoyuan City, Taiwan, China

Patentee before: DELTA ELECTRONICS, Inc.

TR01 Transfer of patent right