CN105229792A - Iii族氮化物晶体管布局 - Google Patents
Iii族氮化物晶体管布局 Download PDFInfo
- Publication number
- CN105229792A CN105229792A CN201480024829.3A CN201480024829A CN105229792A CN 105229792 A CN105229792 A CN 105229792A CN 201480024829 A CN201480024829 A CN 201480024829A CN 105229792 A CN105229792 A CN 105229792A
- Authority
- CN
- China
- Prior art keywords
- grid
- semiconductor device
- gate insulator
- ganfet
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 70
- 238000009413 insulation Methods 0.000 claims description 70
- 239000012212 insulator Substances 0.000 claims description 42
- 230000004888 barrier function Effects 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 31
- 230000007547 defect Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- 229910002601 GaN Inorganic materials 0.000 claims description 12
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 3
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 43
- 238000002955 isolation Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910017083 AlN Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Abstract
一种包含GaN？FET(124)的半导体装置(100)在沟道区域外具有绝缘栅极结构(112)，该绝缘栅极结构可操作以阻断半导体装置的两个区域之间的二维电子气中的电流。绝缘栅极结构(112)与GaN？FET的栅极同时形成并具有与该栅极相同的结构。
Description
技术领域
本发明涉及半导体装置领域。更具体地，本发明涉及半导体装置中的氮化镓FET。
背景技术
III族氮化物材料(例如GaN)形成的场效应晶体管(FET)对电源开关表现出令人满意的特性，例如相比于硅FET，表现出高带隙和高热导率。然而，不理想的是，GaNFET易受到从漏极通过区域外的二维电子气到源极的泄漏电流的影响。
发明内容
包含GaNFET的半导体装置在区域外具有绝缘栅极结构，该绝缘栅极结构可操作以阻断半导体装置的两个域之间的二维电子气中的电流。绝缘栅极结构与GaNFET的栅极同时形成并具有与该栅极相同的结构。
附图说明
图1A-1D是一个示例半导体装置的横截面。
图2-7是具有绝缘栅极结构的示例性配置的半导体装置的俯视图。
具体实施方式
以下共同未决的专利申请通过引用结合在此：申请号US13/886,378；US2014/0042452Al；申请号US13/886,652(TI-71492WO，对应与本申请同时提交的PCT申请)；申请号US13/886,688(TI-72417WO，对应与本申请同时提交的PCT申请)；申请号US13/886,709以及申请号US13/886,744(TI-72605WO，对应与本申请同时提交的PCT申请)。
一种包含GaNFET的半导体装置在区域外具有绝缘栅极结构，该绝缘栅极结构阻断该半导体装置的两个域之间的二维电子气中的电流。该绝缘栅极结构与GaNFET的栅极同时形成。
III族氮化物半导体材料是以下材料：III族(硼族)元素(硼、铝、镓、铟)提供半导体材料中的一部分原子并且氮原子提供剩余部分。III族氮化物半导体材料的实例有氮化镓、硼氮化镓、铝氮化镓、氮化铟以及铝氮化镓铟。III族氮化物材料可以用可变下标书写以表明可能的计量比范围。例如，铝氮化铟可以写为AlxGa1-xN，而铝氮化镓铟可以写为InxAlyGa1-x-yN。GaNFET是包括III族氮化物半导体材料的场效应晶体管的一个实例。
图1A-1D是一个示例半导体装置的横截面。参考图1A，半导体装置100在衬底(例如电绝缘层)102上形成。电绝缘层可以是，例如300至2000纳米的半绝缘氮化镓。电绝缘层可以是，例如，半绝缘的，以便在电绝缘层下方的层和电绝缘层上方的层之间提供所需电绝缘水平。衬底102还可以包括例如硅基晶片以及硅基晶片和电绝缘层之间的氮化铝绝缘层和分级AlxGa1-xN缓冲层。
低缺陷层104在衬底102的电绝缘层上形成。低缺陷层104可以是，例如25至1000纳米的氮化镓。可以形成低缺陷层104以最小化晶体缺陷，该缺陷可能对电子迁移率有不利影响，这可以使得低缺陷层104被掺杂有碳、铁或其他掺杂类物质，如具有小于1017cm-3的掺杂密度。
阻挡层106形成在低缺陷层104上。阻挡层106可以是，例如，8至30纳米的AlxGa1-xN或InxAlyGa1-x-yN。阻挡层234中的III族元素的成分可以是，例如，24％至28％的氮化铝和72％至76％的氮化镓。在低缺陷层104上形成阻挡层106会在阻挡层106正下方的低缺陷层104中产生二维电子气，该电子气具有例如为1×l012至2×1013cm-2的电子密度。阻挡层106可以包括在阻挡层106的上表面处的可选盖层，例如氮化镓盖层。
绝缘掩模108在阻挡层106的上方形成以暴露阻挡层106的区域以用作绝缘区。绝缘掩模108可以包括，例如，200纳米至2微米、由光刻工艺形成的光刻胶。
参考图1B，执行绝缘过程，其在阻挡层106和低缺陷层104中、绝缘掩模108暴露的区域中形成绝缘区110。在图1B描述的示例的其中一个版本中，绝缘过程可以是绝缘蚀刻，其从阻挡层106和低缺陷层104去除材料以形成绝缘沟槽110。在本示例的另一个版本中，绝缘过程可以是绝缘注入，其将掺杂物注入阻挡层106和低缺陷层104中以形成高度掺杂的绝缘屏障。绝缘区110减少或消除二维电子气中的电流穿过绝缘区110。绝缘区110可以延伸跨越半导体装置100或可以封闭半导体装置100内的区域。在形成绝缘区110后，可以移除绝缘掩模108。
参考图1C，执行栅极形成过程，该过程同时形成栅极112、邻接栅极112的第一绝缘栅极结构114和与栅极112分离的第二绝缘栅极结构116。栅极112和第一绝缘栅极结构114相连(contiguous，相连/邻近)；图1C-1D中提供的边界线118描绘它们各自的范围。第二绝缘栅极结构116可以与绝缘区110交叠，如图1C中所描绘的。第一绝缘栅极结构114还可以可选地与绝缘区110交叠。
栅极112、第一绝缘栅极结构114和第二绝缘栅极结构116可以是，例如，直接位于阻挡层106上的金属栅极结构，该金属栅极结构在金属和阻挡层106的III族氮化物材料之间形成肖特基结。在另一个示例中，栅极112、第一绝缘栅极结构114和第二绝缘栅极结构116可以是绝缘金属栅极结构，在该绝缘金属栅极结构中，金属栅极结构形成在阻挡层106的栅极介电层上。在一个进一步示例中，栅极112、第一绝缘栅极结构114和第二绝缘栅极结构116可以是III族氮化物半导体栅极结构，该半导体栅极结构不破坏二维电子气，除非有偏压施加到半导体栅极结构。在另一个示例中，栅极112、第一绝缘栅极结构114和第二绝缘栅极结构116可以是p型III族氮化物半导体栅极结构，其在没有偏压施加到该p型半导体栅极结构时破坏二维电子气。
参考图1D，至少一个漏极接触120和至少一个源极接触122形成在阻挡层106上。漏极接触120和源极接触122可以例如被设置在阻挡层106的上表面下方，并形成到低缺陷层104中的二维电子气的隧穿电连接。栅极112、漏极接触120和源极接触122是半导体装置100的GaNFET124的部分。
第一绝缘栅极结构114和第二绝缘栅极结构116将二维电子气的一个或更多个区域彼此电绝缘。在一些类型的栅极结构中，例如p型半导体栅极结构，可以在不施加偏压(相对于阻挡层106)至第一绝缘栅极结构114和第二绝缘栅极结构116的情况下实现电绝缘。在其他类型的栅极结构中，例如半导体栅极结构或肖特基金属栅极结构，可以通过施加负偏压(相对于阻挡层106)至第一绝缘栅极结构114和第二绝缘栅极结构116实现电绝缘。在图1D描绘的示例中，由第一绝缘栅极结构114将邻近漏极接触120的二维电子气与邻近源极接触122的二维电子气电绝缘。类似地，邻近源极接触122的二维电子气与第二绝缘栅极结构116的相对侧上的二维电子气电绝缘。未示出的场板可以在栅极附近形成以减弱阻挡层106和低缺陷层104中的电场。场板可以包括栅极112以及第一绝缘栅极结构114和第二绝缘栅极结构116的延展部分并且可以包括源极接触122的延展部分。
图2-7示出具有绝缘栅极结构的示例配置的半导体装置。参考图2，半导体装置200在衬底202上和衬底202中形成，例如参见图1A所描述的。二维电子气由低缺陷层上的阻挡层在衬底202中形成。栅极212和栅极绝缘结构214同时形成在衬底202的上表面上。在本示例中，栅极212具有两个平行的区段，并且栅极绝缘结构214具有两个弧形区段。栅极绝缘结构214区段与栅极212区段相连；图2中提供的边界线218描绘它们各自的范围。栅极212和栅极绝缘结构214具有闭环配置。
两个漏极接触220形成在栅极212和栅极绝缘结构214的闭环外，闭环的每侧上具有一个漏极接触，方向为平行于栅极212。源极接触222形成在栅极212和栅极绝缘结构214的闭环内，方向也是平行于栅极212。栅极212、漏极接触220和源极接触222是半导体装置200的GaNFET224的部分。在本示例中，栅极绝缘结构214将源极接触222邻近的二维电子气和漏极接触220邻近的二维电子气电绝缘。
参考图3，半导体装置300在衬底302上和衬底302中形成，例如参见图1A所描述。二维电子气由低缺陷层上的阻挡层在衬底302中形成。栅极312和栅极绝缘结构314同时形成在衬底302的上表面上。在本示例中，栅极312具有两个平行的区段，并且栅极绝缘结构314具有与栅极312区段邻近的C形区段。图3中提供的边界线318描绘它们各自的范围。栅极绝缘结构314区段可以可选地由栅极结构的一部分连接，如图3所示。
源极接触322在栅极312区段之间形成，方向为平行于栅极312区段。两个漏极接触320相邻栅极312区段形成，与源极接触322相对，栅极312区段的每一侧上具有一个漏极接触。栅极312、漏极接触320和源极接触322是半导体装置300的GaNFET324的部分。栅极绝缘结构314具有与栅极312区段连接的两个C型区段以形成两个闭环结构，每个闭环结构封闭漏极接触320中的一个。在本示例中，栅极绝缘结构314将漏极接触320邻近的二维电子气和源极接触322邻近的二维电子气电绝缘。
参考图4，半导体装置400在衬底402上和衬底402中形成，例如参见图1A所描述。绝缘结构410(例如绝缘沟槽结构或绝缘注入结构)如参考图1A和图1B所描述的，经形成以封闭衬底402的区域。二维电子气由低缺陷层上的阻挡层在衬底402中形成。
第一栅极412、第一栅极绝缘结构414、第二栅极424、第二栅极绝缘结构426和第三栅极绝缘结构428同时形成在衬底402的上表面上。第三栅极绝缘结构428延伸跨过绝缘结构410封闭的区域并且可以与绝缘结构410交叠。
在本示例中，第一栅极412具有两个平行的区段并且第一栅极绝缘结构414具有与第一栅极412区段邻近的三个弧形区段。图4中提供的第一边界线418描绘它们各自的范围。两个第一漏极接触420形成在两个第一栅极412区段之外，第一栅极412区段的每侧上具有一个第一漏极接触，方向为平行于第一栅极412区段。第一源极接触422在第一栅极412区段之间形成，方向也是平行于第一栅极412区段。第一栅极412、第一漏极接触420和第一源极接触422是半导体装置400的第一GaNFET436的部分。三个第一栅极绝缘结构414弧形区段和两个第一栅极412平行区段具有开环结构，该结构具有将三个第一栅极绝缘结构414弧形区段中的两个分离的窄夹断区域。二维电子气被窄夹断区域阻断，这可能在施加偏压到第一栅极绝缘结构414时发生。在本示例中，第一栅极绝缘结构414将第一源极接触422邻近的二维电子气和第一漏极接触420邻近的二维电子气电绝缘。包含窄夹断区域可以促进第一栅极412和第一栅极绝缘结构414的制成，例如针对金属栅极使用剥离工艺。
第二栅极424和第二栅极绝缘结构426具有类似结构。图4中提供的第二边界线430描绘它们各自的范围。第二源极接触432在第二栅极424的平行区段之间形成，而第二漏极接触434在第二栅极424外形成。第二栅极424、第二漏极接触434和第二源极接触432是半导体装置400的第二GaNFET438的部分。第二栅极绝缘结构426将第二源极接触432邻近的二维电子气和第二漏极接触434邻近的二维电子气电绝缘。附加地，第三栅极绝缘结构428将第一漏极接触420邻近的二维电子气和第二漏极接触434邻近的二维电子气电绝缘。有利地，第一漏极接触420可以与第二漏极接触434被偏置到不同电势而不导致不希望的泄露电流。在本示例的一个版本中，第一GaNFET436和第二GaNFET438可以都是耗尽型FET。在另一个版本中，第一GaNFET436和第二GaNFET438可以都是增强型FET。在进一步的版本中，第一GaNFET436可以是耗尽型FET而第二GaNFET438可以是增强型FET。
参考图5，半导体装置500在衬底502上和衬底502中形成，例如参见图1A所描述。二维电子气由低缺陷层上的阻挡层在衬底502中形成。栅极512和栅极绝缘结构514同时形成在衬底502的上表面上。在本示例中，栅极512具有两个平行的区段并且栅极绝缘结构514具有与栅极512区段邻近的区段。图5中提供的边界线518描绘它们各自的范围。栅极512和栅极绝缘结构514形成闭环结构，该闭环结构围绕输入/输出(I/O)结构536和至少一个漏极接触520。I/O结构536可以是，例如，探针焊盘或接合焊盘并且可以直接电连接到至少一个漏极接触520或可以通过过压保护电路电耦合至至少一个漏极接触520。至少一个源极接触522在栅极512和栅极绝缘结构514的闭环结构外形成。源极接触522设置在栅极512附近、与漏极接触520相对。栅极512、源极接触522和漏极接触520是半导体装置500的GaNFET524的部分。在本示例中，栅极绝缘结构514将漏极接触520邻近的二维电子气和源极接触522邻近的二维电子气电绝缘。有利地，在栅极512和栅极绝缘结构514的闭环结构内设置I/O结构536允许偏置漏极接触520而没有来自I/O结构536的不希望的泄漏电流。
参考图6，半导体装置600在衬底602上和衬底602中形成，例如参见图1A所描述。二维电子气由低缺陷层上的阻挡层在衬底602中形成。第一源极接触622和第一漏极接触620以及由第一边界线618画定的第一栅极612和第一栅极绝缘结构614在半导体装置600的第一区域638中形成，如参考图2描述的。第一栅极612、第一源极接触622和第一漏极接触620是半导体装置600的第一GaNFET654的部分。在第一区域638中，第一栅极绝缘结构614将第一源极接触622邻近的二维电子气和第一漏极接触620邻近的二维电子气电绝缘。
在半导体装置600的第二区域640中，第二源极接触632和第二漏极接触634以及由第二边界线630画定的第二栅极624和第二栅极绝缘结构626具有与第一区域638中它们的相对部分类似的结构。第二栅极624、第二源极接触632和第二漏极接触634是半导体装置600的第二GaNFET656的部分。第二栅极绝缘结构626将第二源极接触632邻近的二维电子气和第二漏极接触634邻近的二维电子气电绝缘。类似地，在半导体装置600的第三区域642中，第三源极接触650和第三漏极接触652以及由第三边界线648画定的第三栅极644和第三栅极绝缘结构646具有与第一区域638中它们的相对部分类似的结构。第三栅极644、第三源极接触650和第三漏极接触652是半导体装置600的第三GaNFET658的部分。第三栅极绝缘结构646将第三源极接触650邻近的二维电子气和第三漏极接触652邻近的二维电子气电绝缘。
第四栅极绝缘结构660包围并且分隔第一区域638、第二区域640和第三区域642。有利地，第一漏极接触620、第二漏极接触634和第三漏极接触652可以被偏置到不同电势而不导致不期望的泄露电流。
参考图7，半导体装置700在衬底702上和衬底702中形成，例如参见图1A所描述。二维电子气由低缺陷层上的阻挡层在衬底702中形成。第一栅极712和邻近第一栅极712的第一栅极绝缘结构714同时形成。第一边界线718画定第一栅极712和第一栅极绝缘结构714的范围。第一栅极绝缘结构714围绕漏极接触720。第一源极接触722在第一栅极712附近形成、与漏极接触720相对。第一栅极712、漏极接触720和第一源极接触722是半导体装置700的第一GaNFET734的部分。第一栅极绝缘结构714将第一源极接触722邻近的二维电子气和漏极接触720邻近的二维电子气电绝缘。
第二栅极724在漏极接触720附近形成、与第一栅极712相对。第二栅极绝缘结构726与第二栅极724接近并围绕第二源极接触732。第二栅极724、第二漏极接触720和第二源极接触732是半导体装置700的第二GaNFET736的部分。第二边界线730画定第二栅极724和第二栅极绝缘结构726的范围。第二栅极绝缘结构726围绕第二源极接触732，使得第二源极接触732邻近的二维电子气和漏极接触720邻近的二维电子气电绝缘。第一栅极绝缘结构714围绕第二栅极724和第二栅极绝缘结构726。有利地，第二源极接触可以与第一源极接触722在不同电势上浮动或操作。第二源极接触732和第二栅极724可以是感测晶体管的部分，其中感测晶体管可以有利地感测漏极接触720上的漏极电势而不中断通过第一源极接触722的电流。
本领域的技术人员将认识到，在本发明要求保护的范围内，可以对所描述的实施例进行修改，并且很多其他实施例是可能的。
Claims (20)
1.一种半导体装置，包括：
衬底，包括III族氮化物半导体材料；
III族氮化物半导体材料的低缺陷层，其被设置在所述衬底上；
III族氮化物半导体材料的阻挡层，其被设置在所述低缺陷层上；
氮化镓场效应晶体管，即GaNFET，其包括：
栅极，其被设置在所述阻挡层上；
漏极接触，其被设置在所述低缺陷层上；和
源极接触，其被设置在所述低缺陷层上；和
栅极绝缘结构，其被设置在所述阻挡层上并具有与所述栅极相同的结构，所述栅极绝缘结构可操作以将所述半导体装置的第一区域与所述半导体装置的第二区域电绝缘。
2.如权利要求1所述的半导体装置，其中所述栅极绝缘结构与所述栅极相连。
3.如权利要求1所述的半导体装置，其中所述栅极绝缘结构与所述栅极分离。
4.如权利要求1所述的半导体装置，其中：
所述第一区域与所述漏极接触相连；并且
所述第二区域与所述源极接触相连。
5.如权利要求1所述的半导体装置，其中：
所述GaNFET是第一GaNFET；
所述半导体装置包括第二GaNFET；
所述第一区域与所述第一GaNFET相连；并且
所述第二区域与所述第二GaNFET相连。
6.如权利要求1所述的半导体装置，其中：
所述半导体装置包括绝缘结构；并且
所述栅极绝缘结构延伸至所述绝缘结构并与所述绝缘结构交叠。
7.如权利要求1所述的半导体装置，其中所述栅极绝缘结构围绕输入/输出结构即I/O结构。
8.如权利要求1所述的半导体装置，其中所述栅极绝缘结构围绕所述GaNFET。
9.如权利要求1所述的半导体装置，其中所述栅极绝缘结构包括金属栅极层。
10.如权利要求1所述的半导体装置，其中所述栅极绝缘结构包括III族氮化物半导体材料的半导体栅极层。
11.一种形成半导体装置的方法，包括以下步骤：
提供衬底，所述衬底包括III族氮化物半导体材料；
在所述衬底上形成III族氮化物半导体材料的低缺陷层；
在所述低缺陷层上形成III族氮化物半导体材料的阻挡层；
通过包括下列步骤的过程形成GaNFET：
在所述阻挡层上形成栅极；
在所述低缺陷层上形成漏极接触；以及
在所述低缺陷层上形成源极接触；以及
与所述栅极同时在所述阻挡层上形成栅极绝缘结构，所述栅极绝缘结构可操作以将所述半导体装置的第一区域与所述半导体装置的第二区域电绝缘。
12.如权利要求11所述的方法，其中所述栅极绝缘结构与所述栅极相连。
13.如权利要求11所述的方法，其中所述栅极绝缘结构与所述栅极分离。
14.如权利要求11所述的方法，其中：
所述第一区域与所述漏极接触相连；并且
所述第二区域与所述源极接触相连。
15.如权利要求11所述的方法，其中所述GaNFET是第一GaNFET，并且所述方法进一步包括形成第二GaNFET的步骤，其中：
所述第一区域与所述第一GaNFET相连；并且
所述第二区域与所述第二GaNFET相连。
16.如权利要求11所述的方法，进一步包括形成绝缘结构的步骤，并且所述栅极绝缘结构经形成以延伸至所述绝缘结构并与所述绝缘结构交叠。
17.如权利要求11所述的方法，其中所述栅极绝缘结构围绕输入/输出结构，即I/O结构。
18.如权利要求11所述的方法，其中所述栅极绝缘结构围绕所述GaNFET。
19.如权利要求11所述的方法，其中形成所述栅极绝缘结构的步骤包括形成金属栅极层。
20.如权利要求11所述的方法，其中形成所述栅极绝缘结构的步骤包括形成III族氮化物半导体材料的半导体栅极层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/886,429 | 2013-05-03 | ||
| US13/886,429 US9054027B2 (en) | 2013-05-03 | 2013-05-03 | III-nitride device and method having a gate isolating structure |
| PCT/US2014/036788 WO2014179796A1 (en) | 2013-05-03 | 2014-05-05 | Iii-nitride transistor layout |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105229792A true CN105229792A (zh) | 2016-01-06 |
| CN105229792B CN105229792B (zh) | 2019-10-08 |
Family
ID=51840998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480024829.3A Active CN105229792B (zh) | 2013-05-03 | 2014-05-05 | Iii族氮化物晶体管布局 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US9054027B2 (zh) |
| JP (2) | JP2016518723A (zh) |
| CN (1) | CN105229792B (zh) |
| WO (1) | WO2014179796A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109952634A (zh) * | 2016-11-17 | 2019-06-28 | 德州仪器公司 | 在漏极指尖与源极之间具有导电势垒的hemt |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015173237A (ja) * | 2014-03-12 | 2015-10-01 | 株式会社東芝 | 半導体装置 |
| US9728600B2 (en) * | 2015-09-11 | 2017-08-08 | Nxp Usa, Inc. | Partially biased isolation in semiconductor devices |
| US10381456B2 (en) | 2017-05-04 | 2019-08-13 | Texas Instruments Incorporated | Group IIIA-N HEMT with a tunnel diode in the gate stack |
| US10811514B2 (en) * | 2018-03-28 | 2020-10-20 | Semiconductor Components Industries, Llc | Electronic device including an enhancement-mode HEMT and a method of using the same |
| US11742390B2 (en) | 2020-10-30 | 2023-08-29 | Texas Instruments Incorporated | Electronic device with gallium nitride transistors and method of making same |
| US20220139709A1 (en) * | 2020-11-05 | 2022-05-05 | International Business Machines Corporation | Confined gallium nitride epitaxial layers |
| CN113990950A (zh) * | 2020-12-01 | 2022-01-28 | 深圳市晶相技术有限公司 | 一种半导体器件及其应用与制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010062552A (ja) * | 2008-08-08 | 2010-03-18 | Furukawa Electric Co Ltd:The | 電界効果トランジスタおよび電界効果トランジスタの製造方法 |
| CN102097467A (zh) * | 2009-12-10 | 2011-06-15 | 三垦电气株式会社 | 化合物半导体装置及其制造方法 |
| CN102171830A (zh) * | 2008-07-31 | 2011-08-31 | 克里公司 | 常关型半导体器件及其制造方法 |
| WO2012111393A1 (ja) * | 2011-02-15 | 2012-08-23 | シャープ株式会社 | 半導体装置 |
| US20130087803A1 (en) * | 2011-10-06 | 2013-04-11 | Epowersoft, Inc. | Monolithically integrated hemt and schottky diode |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11121468A (ja) * | 1997-10-08 | 1999-04-30 | Sanyo Electric Co Ltd | 半導体装置 |
| US7030428B2 (en) * | 2001-12-03 | 2006-04-18 | Cree, Inc. | Strain balanced nitride heterojunction transistors |
| JP2007059595A (ja) * | 2005-08-24 | 2007-03-08 | Toshiba Corp | 窒化物半導体素子 |
| JP5125512B2 (ja) * | 2005-09-30 | 2013-01-23 | 日本電気株式会社 | 電界効果トランジスタ |
| DE112007000092B4 (de) * | 2006-01-09 | 2014-07-24 | International Rectifier Corp. | Gruppe-III-Nitrid-Leistungshalbleiter mit einem Feld-Relaxations-Merkmal |
| JP4908886B2 (ja) * | 2006-03-23 | 2012-04-04 | 日本電信電話株式会社 | 半導体装置 |
| JP2008112868A (ja) * | 2006-10-30 | 2008-05-15 | Eudyna Devices Inc | 半導体装置およびその製造方法 |
| US9147644B2 (en) * | 2008-02-26 | 2015-09-29 | International Rectifier Corporation | Semiconductor device and passive component integration in a semiconductor package |
| JP5526470B2 (ja) * | 2007-09-03 | 2014-06-18 | サンケン電気株式会社 | 窒化物系化合物半導体装置 |
| JP5553997B2 (ja) * | 2009-02-06 | 2014-07-23 | 古河電気工業株式会社 | トランジスタおよびその製造方法 |
| US8384129B2 (en) | 2009-06-25 | 2013-02-26 | The United States Of America, As Represented By The Secretary Of The Navy | Transistor with enhanced channel charge inducing material layer and threshold voltage control |
| CN102484049B (zh) * | 2009-08-07 | 2015-05-20 | 日本碍子株式会社 | 半导体元件用外延基板、半导体元件用外延基板的制造方法以及半导体元件 |
| US8389977B2 (en) | 2009-12-10 | 2013-03-05 | Transphorm Inc. | Reverse side engineered III-nitride devices |
| JP5636867B2 (ja) * | 2010-10-19 | 2014-12-10 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| US20120153351A1 (en) * | 2010-12-21 | 2012-06-21 | International Rectifier Corporation | Stress modulated group III-V semiconductor device and related method |
| US8643062B2 (en) | 2011-02-02 | 2014-02-04 | Transphorm Inc. | III-N device structures and methods |
| JP2012238808A (ja) * | 2011-05-13 | 2012-12-06 | Sharp Corp | 電界効果トランジスタ |
| JP2013077638A (ja) * | 2011-09-29 | 2013-04-25 | Sumitomo Electric Ind Ltd | 半導体装置 |
| US8759879B1 (en) * | 2013-05-03 | 2014-06-24 | Texas Instruments Incorporated | RESURF III-nitride HEMTs |
-
2013
- 2013-05-03 US US13/886,429 patent/US9054027B2/en active Active
-
2014
- 2014-05-05 JP JP2016512988A patent/JP2016518723A/ja active Pending
- 2014-05-05 WO PCT/US2014/036788 patent/WO2014179796A1/en active Application Filing
- 2014-05-05 CN CN201480024829.3A patent/CN105229792B/zh active Active
-
2015
- 2015-06-05 US US14/731,744 patent/US9553151B2/en active Active
-
2019
- 2019-03-04 JP JP2019038204A patent/JP2019117935A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102171830A (zh) * | 2008-07-31 | 2011-08-31 | 克里公司 | 常关型半导体器件及其制造方法 |
| JP2010062552A (ja) * | 2008-08-08 | 2010-03-18 | Furukawa Electric Co Ltd:The | 電界効果トランジスタおよび電界効果トランジスタの製造方法 |
| CN102097467A (zh) * | 2009-12-10 | 2011-06-15 | 三垦电气株式会社 | 化合物半导体装置及其制造方法 |
| WO2012111393A1 (ja) * | 2011-02-15 | 2012-08-23 | シャープ株式会社 | 半導体装置 |
| US20130087803A1 (en) * | 2011-10-06 | 2013-04-11 | Epowersoft, Inc. | Monolithically integrated hemt and schottky diode |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109952634A (zh) * | 2016-11-17 | 2019-06-28 | 德州仪器公司 | 在漏极指尖与源极之间具有导电势垒的hemt |
| CN109952634B (zh) * | 2016-11-17 | 2022-09-23 | 德州仪器公司 | 在漏极指尖与源极之间具有导电势垒的hemt |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140327011A1 (en) | 2014-11-06 |
| US20150270357A1 (en) | 2015-09-24 |
| JP2016518723A (ja) | 2016-06-23 |
| CN105229792B (zh) | 2019-10-08 |
| US9054027B2 (en) | 2015-06-09 |
| JP2019117935A (ja) | 2019-07-18 |
| WO2014179796A1 (en) | 2014-11-06 |
| US9553151B2 (en) | 2017-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105229792A (zh) | Iii族氮化物晶体管布局 | |
| JP4002918B2 (ja) | 窒化物含有半導体装置 | |
| CN100420034C (zh) | 绝缘横向双扩散金属氧化物半导体（ldmos）集成电路技术 | |
| CN103515422A (zh) | 具有高迁移率和应变沟道的FinFET | |
| CN104521000A (zh) | 具有可调的高栅极-源极额定电压的iii族氮化物增强型晶体管 | |
| US9899507B2 (en) | Nitride semiconductor transistor device | |
| Jebalin et al. | Unique model of polarization engineered AlGaN/GaN based HEMTs for high power applications | |
| Li et al. | Design and fabrication of a 1.2 kV GaN‐based MOS vertical transistor for single chip normally off operation | |
| CN104134659A (zh) | 能够进行雪崩能量处理的iii族氮化物晶体管 | |
| CN108447907A (zh) | 晶体管及其制备方法 | |
| JP2013172152A (ja) | セグメント化ゲートを有するパワートランジスタ | |
| CN103715240A (zh) | 常闭型高电子迁移率晶体管 | |
| CN110326109A (zh) | 短沟道沟槽功率mosfet | |
| JP2016529712A (ja) | 閾値電圧がマッチングした集積回路およびこれを作製するための方法 | |
| Wang et al. | Proposal of a novel enhancement type AlGaN/GaN HEMT using recess-free field coupled gate | |
| JP5576731B2 (ja) | 電界効果トランジスタ | |
| CN108807540B (zh) | 沟槽式栅极功率金属氧化物半导体场效应晶体管的结构 | |
| CN104241351B (zh) | 具有体内复合场板结构的氮化镓基异质结场效应管 | |
| CN104201204B (zh) | 横向对称dmos管制造方法 | |
| JP2015176991A (ja) | 半導体装置 | |
| KR101632314B1 (ko) | 전계 효과형 반도체 소자 및 그 제조 방법 | |
| CN108493245B (zh) | 一种常闭型氮化镓hemt器件 | |
| JP2004327891A (ja) | 半導体装置 | |
| KR101756580B1 (ko) | 반도체 장치 | |
| US9202874B2 (en) | Gallium nitride (GaN) device with leakage current-based over-voltage protection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |