JP2015130374A - 窒化物半導体装置の製造方法 - Google Patents

窒化物半導体装置の製造方法 Download PDF

Info

Publication number
JP2015130374A
JP2015130374A JP2014000190A JP2014000190A JP2015130374A JP 2015130374 A JP2015130374 A JP 2015130374A JP 2014000190 A JP2014000190 A JP 2014000190A JP 2014000190 A JP2014000190 A JP 2014000190A JP 2015130374 A JP2015130374 A JP 2015130374A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
layer
insulating layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014000190A
Other languages
English (en)
Inventor
則之 渡邉
Noriyuki Watanabe
則之 渡邉
真一 田邉
Shinichi Tanabe
真一 田邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2014000190A priority Critical patent/JP2015130374A/ja
Publication of JP2015130374A publication Critical patent/JP2015130374A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】GaN系縦型トランジスタにおいて、トランジスタ動作時の電流値を低減させる影響を抑制し、素子サイズを小型化しつつ大電流で動作させることができるようにする。【解決手段】基板101に到達する開口部103を絶縁層102に形成、絶縁層102の開口部103において、露出している基板101の上に、第1導電型の第1窒化物半導体層104,第2導電型の第2窒化物半導体層105,および第1導電型の第3窒化物半導体層106を、これらの順に選択的に成長させ、第1窒化物半導体層104,第2窒化物半導体層105,第3窒化物半導体層106の積層構造からなる柱状部121を形成し、この後、柱状部121の側面を覆う絶縁層107を形成する。【選択図】図1E

Description

本発明は、窒化物半導体より構成された窒化物半導体装置の製造方法に関する。
GaNをはじめとした窒化物半導体は、高い絶縁破壊電界強度、高い熱伝導率および高い電子飽和速度等の特性を有しており、高周波のハイパワーデバイス向けの材料として優れている。例えば、サファイア基板上にIII族極性のGaNバッファ層を形成し、この上にAlGaNバリア層を形成したヘテロ接合構造がある。このヘテロ接合構造は、ヘテロ接合界面近傍に電子が高濃度に蓄積され、いわゆる2次元電子ガス(2DEG)を形成する。
この2次元電子ガスは、散乱要因となる導電性不純物が存在しないアンドープGaN層内を走行できるために高い電子移動度を示す。従って、上述したようなヘテロ接合構造を用いることで、いわゆる高電子移動度トランジスタ(HEMT)として動作させるデバイスを構成することが可能である。窒化物系HEMTにおいては、上記分極効果によって発生する2次元電子ガス濃度が非常に高いことから、高電流密度でのトランジスタ動作が可能となり、この点でもハイパワーデバイス向けとして有利である。
上に述べた例をはじめ、窒化物半導体から構成されるHEMTでは、バリア層をAlGaNから構成することが多い。これは、AlGaNの層が比較的容易に形成できること、AlGaNにおけるAl組成および層厚を変化させることにより、2次元電子ガスのシートキャリア濃度を制御できることなど、デバイス製造上・設計上のフレキシビリティがあるためである。
ところで、AlGaNとGaNのヘテロ構造を用いたHEMTにおいては、上で述べたように2次元電子ガスをチャネルとして用いているため、電流は基板に対し水平方向に流れる。このように、電流が基板に平行な方向に流れる構造のトランジスタを、以下では横型トランジスタと呼ぶ。チャネルは、バリア層直下の数十〜数百nmの領域に形成され、また、チャネルの実効的な断面積は、チャネルの厚さとゲート幅の積で規定される。
ハイパワートランジスタでは、100Aを超えるような電流が流れるため、横型トランジスタにおいては、ゲート幅を大きくとることでチャネル断面積を確保し、高電流を流せるように設計される。例えば、非特許文献1では、ゲート電極を折り曲げて配置することで、1.5mm×6.8mm(=10.2mm2)の素子領域に、340mmという長いゲート幅を確保し、120Aの電流値を得ている(非特許文献1参照)。
しかし、上記のような横型のハイパワートランジスタにおいては、ゲート幅を長くする必要があるために、素子領域の面積を小さくすることに制限があった。一方、Siなどの他の材料系による、大電流ハイパワー動作させるトランジスタでは、基板に垂直方向に電流を流す構造が広く採用されている。例えば、ハイパワーの金属酸化膜半導体電界効果トランジスタ(MOSFET)では、基板表面側にソース電極とゲート電極を配置し、基板裏面側にドレイン電極を配置する素子構造を有している。
このような素子構造では、電流はソース→ドレイン(p型チャネル)あるいはドレイン→ソース(n型チャネル)の方向に流れるため、この配置を取ることで、電流は基板に垂直な方向に流れる。このように、電流が基板に垂直な方向に流れる構造のトランジスタを、以下では縦型トランジスタと呼ぶ。この場合、チャネル断面積は、基本的には素子領域にほぼ等しくすることができるため、小さい素子面積でも大電流を流すことが可能となる。
例えば、非特許文献1におけるチャネル厚を0.1μmと仮定すると、このトランジスタと同じ電流を得るために必要な縦型トランジスタの素子サイズは、0.2mm角程度(=0.04mm2弱)と、横型トランジスタの1/250程度まで小さくすることが可能となる。窒化物トランジスタにおける縦型トランジスタに関しては、非特許文献2および非特許文献3などが報告されている。しかしながら、縦型トランジスタに期待されるような、小型で、かつ、大電流での動作はまだ実現されていない。
上述した縦型トランジスタについて図3を用いて説明する。図3は、非特許文献2に示された縦型トランジスタの構成を示す断面図である。この縦型トランジスタは、まず、n型のGaNからなる基板301の上に、Siをわずかにドーピングしてn型としたGaNからなる第1半導体層302,Mgをドーピングしてp型としたGaNからなる第2半導体層303,Siをわずかにドーピングしてn型としたGaNからなる第3半導体層304、アンドープのAlGaNからなる第4半導体層305を備える。
ここで、第2半導体層303には、開口部321が形成されている。また、開口部321が形成されている領域の上部には、ゲート絶縁層306およびゲート電極307が形成されている。また、ゲート電極307形成領域の両脇には、第4半導体層305から一部の第3半導体層304にかけてSiをイオン注入することで形成した不純物領域308が形成されている。また、不純物領域308に接続してソース電極309が形成されている。また、基板301の裏面にはドレイン電極310が形成されている。
上記構成とした縦型トランジスタは、まず、図4Aに示すように、基板301の上に,第1半導体層302,第2半導体層303,第3半導体層304を順次堆積し、また、Mgの表面への拡散を抑制するアンドープAlN層405、アンドープGaN層406を順次堆積する。
次に、図4Bに示すように、SiO2などの絶縁材料によるマスクパターン421を形成し、マスクパターン421の開口領域422より、アンドープGaN層406,アンドープAlN層405,第3半導体層304,第2半導体層303を選択的にエッチングし、また、層厚方向に一部の第1半導体層302をエッチングする。これらのパターニングにより、チャネルとなる領域を形成するための開口部321を形成する。
次に、図4Bに示すように、第3半導体層304,第4半導体層305を再成長し、ゲート絶縁層306,ゲート電極307を形成し、不純物領域308を形成し、ソース電極309,ドレイン電極310を形成する。
この縦型トランジスタでは、第3半導体層304と第4半導体層305とによるヘテロ構造の界面に生成する2次元電子ガスの電子が、開口部321を通り、第1半導体層302→基板301と流れてドレイン電極310に至る。なお、図3において、電子の流れを矢印で示している。開口部321の領域上部に形成したゲート電極307に印加する電圧で、上記ヘテロ構造界面の2次元電子ガス濃度を変化させることで、上述したように流れる電子の量を制御する。
池田成明 他、「Si基板301上高出力GaN HFETの開発」、古河電工時報、第122号、22〜28ページ、2008年。 M. Kanechika et al. "A Vertical Insulated Gate AlGaN/GaN Heterojunction Field-Effect Transistor", Japanese Journal of Applied Physics, vo.46, no.21, pp. L503-L505, 2007. M. Kodama et al. ,"GaN-Based Trench Gate Metal Oxide Semiconductor Field-Effect Transistor Fabricated with Novel Wet Etching", Applied Physics Express, vol.1, 021104, 2008.
しかしながら、上述した縦型トランジスタでは、次に示すような問題がある。まず、導電性不純物としてのMgは、表面偏析する性質を持ち、成長中にMg原料の供給を止めても、成長表面に偏析したMgが、そのまま窒化物半導体内に取り込まれて成長が進む。このため、例えばアンドープであるべき層が、Mgドープ層になるという特性を有している。これを回避するために非特許文献2では、アンドープAlN層405を形成している。
しかしながら、上述した層によって完全に表面側への偏析を止めることができるわけではない。このため、再成長した第3半導体層304および第4半導体層305に、若干のMgがドーピングされた形態となる可能性がある。このような状態では、第3半導体層304と第4半導体層305とのヘテロ界面に生成する2次元電子ガスが、Mgによってトラップされ、実効的な2次元電子ガス濃度が低下する可能性がある。
上述した2次元電子ガス濃度が低下する可能性は、トランジスタ動作時の電流値を低減させる影響を与える。非特許文献2において得られている電流密度は、およそ2.5×103A/cm2である。この値から、非特許文献1の横型トランジスタにおいて得られている電流値を、非特許文献2の縦型トランジスタで得るには、素子サイズとしておよそ5mm2の大きさが必要となり、期待される小型化は達成できていない。
上述したように、従来のGaN系縦型トランジスタでは、トランジスタ動作時の電流値を低減させる影響により、縦型トランジスタにおいて期待される、素子サイズを小型化しつつ大電流動作をさせることが容易ではないという問題があった。
本発明は、以上のような問題点を解消するためになされたものであり、GaN系縦型トランジスタにおいて、トランジスタ動作時の電流値を低減させる影響を抑制し、素子サイズを小型化しつつ大電流で動作させることができるようにすることを目的とする。
本発明に係る窒化物半導体装置の製造方法は、第1導電型の窒化物半導体からなる基板の主表面上に開口部を備えるマスクパターンを形成する第1工程と、マスクパターンの開口部において、露出している基板の上に第1導電型の第1窒化物半導体層,第2導電型の第2窒化物半導体層,および第1導電型の第3窒化物半導体層を、これらの順に選択的に成長させ、第1窒化物半導体層,第2窒化物半導体層,第3窒化物半導体層の積層構造からなる柱状部を形成する第2工程と、柱状部の少なくとも側面を覆う絶縁層を形成する第3工程と、柱状部の側面に絶縁層を介してゲート電極を形成する第4工程と、柱状部の上面の第3窒化物半導体層上にソース電極を接続する第5工程と、基板の裏面に接続するドレイン電極を形成する第6工程とを備える。
上記窒化物半導体装置の製造方法において、第2工程および第3工程は、同一の成長装置を用いて連続して実施するとよい。
以上説明したことにより、本発明によれば、GaN系縦型トランジスタにおいて、トランジスタ動作時の電流値を低減させる影響を抑制し、素子サイズを小型化しつつ大電流で動作させることができるようになるという優れた効果が得られる。
図1Aは、本発明の実施の形態における半導体装置の製造方法を説明する、各途中工程の状態を示す構成図である。 図1Bは、本発明の実施の形態における半導体装置の製造方法を説明する、各途中工程の状態を示す構成図である。 図1Cは、本発明の実施の形態における半導体装置の製造方法を説明する、各途中工程の状態を示す構成図である。 図1Dは、本発明の実施の形態における半導体装置の製造方法を説明する、各途中工程の状態を示す構成図である。 図1Eは、本発明の実施の形態における半導体装置の製造方法を説明する、各途中工程の状態を示す構成図である。 図1Fは、本発明の実施の形態における半導体装置の製造方法を説明する、各途中工程の状態を示す構成図である。 図1Gは、本発明の実施の形態における半導体装置の製造方法を説明する、各途中工程の状態を示す構成図である。 図2Aは、複数の柱状部121の配置状態を示す平面図である。 図2Bは、複数の柱状部121の配置状態を示す斜視図である。 図3は、従来よりある縦型トランジスタの構成を示す断面図である。 図4Aは、従来よりある縦型トランジスタの製造方法を説明する、各途中工程の状態を示す断面図である。 図4Bは、従来よりある縦型トランジスタの製造方法を説明する、各途中工程の状態を示す断面図である。 図4Cは、従来よりある縦型トランジスタの製造方法を説明する、各途中工程の状態を示す断面図である。
以下、本発明の実施の形態について図を参照して説明する。図1A〜図1Gは、本発明の実施の形態における窒化物半導体装置の製造方法を説明するための、本発明の実施の形態における半導体装置(縦型トランジスタ)の製造方法を説明する、各途中工程の状態を示す構成図である。ここでは、断面を示している。
まず、図1Aに示すように、第1導電型の窒化物半導体からなる基板101を用意する。例えば、高濃度にn型不純物が導入されたGaNから基板101が構成されていればよい。次に、図1Bに示すように、基板101の上に、絶縁層102を形成する。例えば、プラズマ援用化学気相堆積(P−CVD)装置等を用い、SiO2を堆積して絶縁層102とすればよい。
次に、公知のリソグラフィー技術およびエッチング技術により絶縁層102をパターニングし、図1Cに示すように、基板101に到達する開口部103を絶縁層102に形成する(第1工程)。開口部103を形成した絶縁層102は、後述する選択成長におけるマスクパターンとなる。ここでは、複数の開口部103を形成する場合を例に説明する。
次に、図1Dに示すように、絶縁層102の開口部103において、露出している基板101の上に、第1導電型の第1窒化物半導体層104,第2導電型の第2窒化物半導体層105,および第1導電型の第3窒化物半導体層106を、これらの順に選択的に成長させる。例えば、n型の不純物であるSiが比較的低濃度にドープされたn型のGaNから、第1窒化物半導体層104が構成されていればよい。また、p型の不純物であるMgがドープされたp型のGaNから、第2窒化物半導体層105が構成されていればよい。また、n型の不純物であるSiが比較的高濃度にドープされたn型のGaNから、第3窒化物半導体層106が構成されていればよい。
上述した各窒化物半導体の層は、有機金属化学気相成長(MOCVD)装置などの気相成長装置を用いることで、同一装置内で連続して成長させることができる。なお、上述した構成では、第1導電型がn型、第2導電型がp型の例となる。上述したように選択成長することで、第1窒化物半導体層104,第2窒化物半導体層105,第3窒化物半導体層106の積層構造からなる柱状部121が形成される。また、実施の形態では、複数の開口部103を設けているので、複数の柱状部121が形成される。以上のことにより、n+−p−n-構造の柱状部121が、n+−GaNの基板101の上に形成される(第2工程)。
次に、図1Eに示すように、柱状部121の少なくとも側面を覆う絶縁層107を形成する(第3工程)。この実施の形態では、全域に絶縁層107を形成する。
例えば、上述した各窒化物半導体層の成長に用いた気相成長装置において、基板を取り出すことなく継続(連続)してSiNを堆積することで、絶縁層107を形成すればよい。この気相成長装置では、窒化物半導体のV族原料であるN原料(例えばアンモニアガス)と、n型不純物であるSi原料(例えばシランガス)が供給可能とされている。従って、これらのソースガスを用いることで、同一装置でSiNが堆積可能であり、絶縁層107が形成可能である。このように絶縁層107を形成すれば、トランジスタにおけるチャネルとなる第2窒化物半導体層105の側面と絶縁層107との界面(p−GaN/絶縁層界面)が、大気に触れることなく形成されるものとなる。この結果、良好な金属−絶縁膜−半導体(MIS)界面を得ることが可能となる。
引き続き、図1Fに示すように、絶縁層107の上に、新たに絶縁層108を形成する。絶縁層108は、例えばSiO2,Al23などから構成すればよい。SiO2は、プラズマアシストCVD装置で堆積すればよい。また、Al23は、原子層堆積(ALD)装置で堆積すればよい。
次に、図1Gに示すように、柱状部121の側面に絶縁層107を介してゲート電極109を形成する(第4工程)。実施の形態では、絶縁層107および絶縁層108を介し、柱状部121の側面にゲート電極109を形成する。例えば、ゲート電極109を形成する領域に開口部を有するマスクパターンを形成し、この上からゲート電極材料を堆積し、この後、マスクパターンを除去(リフトオフ)するリフトオフ法により、ゲート電極109が形成できる。ゲート電極材料の堆積は、例えば、よく知られた真空蒸着法により実施すればよい。実施の形態では、複数の柱状部121を形成しており、隣り合う柱状部121の間に、絶縁層107(絶縁層108)を介して充填する状態に、ゲート電極109が形成されている。従って、1つの柱状部121に着目すると、この側面を囲う状態に、ゲート電極109が形成されていることになる。
また、柱状部121の上面の第3窒化物半導体層106上に、ソース電極110を形成して接続する(第5工程)。例えば、まず、絶縁層108および絶縁層107の、第3窒化物半導体層106上に、公知のリソグラフィー技術およびエッチング技術により、開口部を形成する。次いで、エッチングに用いたレジストマスクパターンを除去せずに、ソース電極材料を堆積する。この後、レジストマスクパターンを除去(リフトオフ)するリフトオフ法により、ソース電極110を形成すればよい。なお、リフトオフ用のマスクパターンは、開口部形成のマスクパターンを除去した後、新たに形成してもよい。
また、基板101の裏面に接続するドレイン電極111を形成する(第6工程)。例えば、ドレイン電極材料を、真空蒸着法などにより堆積することで、ドレイン電極111とすればよい。
次に、上述した実施の形態における製造方法で製造された縦型トランジスタの動作について説明する。まず、上述したように、トランジスタのチャネルは、第2窒化物半導体層105の側面と絶縁層107との界面に形成される。ここで、第2窒化物半導体層105は、ソースとなる第3窒化物半導体層106と、ドレインとなる第1窒化物半導体層104との間に配置される。このため、ゲート電圧=0Vでは、ソース・ドレイン間に電流は流れない、すなわち、エンハンスモード動作をするトランジスタとなる。ゲート電極109に印加した電位により、絶縁層107(絶縁層108)を介して第2窒化物半導体層105の電位を制御することができ、+の電圧を印加することによって、ソース・ドレイン間に電流が流れるようになる。
上述した実施の形態における製造方法によって作製された縦型トランジスタにおいては、p−GaN/絶縁層界面にチャネルが形成されるので、例えば、導電性不純物としてのMgに、チャネルを構成している電子がトラップされることが抑制されるようになる。また、先に述べたようにチャネルとなる第2窒化物半導体層105の側面と絶縁層107との界面を、気相成長装置による一貫工程によって形成することも可能であり、大気にさらされることによる酸化等の影響を受けずに、良好なMIS界面を形成することができる。このようにすることで、チャネル電子移動度を劣化されることなくチャネル形成することができ、従って、高電流密度を得ることが容易である。
また、上述したように柱状部121としているので、この周囲を囲う状態にゲート電極109を形成可能であり、上述したように形成されるチャネルを、周囲からゲート電極109で囲んだ構造とすることができる。このことにより、ゲート電圧のチャネルへの印加が非常に効率的となり、オフ時のリーク電流を非常に低くすることができて、結果としてオン−オフ比を高くすることができる
ところで、複数の柱状部121を形成する場合、例えば、円柱形状とし、図2A,図2Bに示すように、直径を1μmとし、各柱状部121の間隔を1.5μm程度とすることができる。このように配置した柱状部121より、上述した実施の形態における縦型トランジスタを作製した場合、p−GaN/絶縁層界面に形成されるチャネル層断面積は、素子領域(柱状部121)の面積の1/6程度となる。従って、例えば非特許文献1にある横型トランジスタと同じチャネル面積を得るには、素子サイズとしては0.5mm角程度(=0.2mm2強)あればよく、非特許文献1の横型トランジスタの1/50程度、非特許文献2の縦型デバイスの1/25程度の小型化が可能となる。
以上に説明したように、本発明では、マスクパターンを用いた選択成長により第1窒化物半導体層,第2窒化物半導体層,第3窒化物半導体層の積層構造からなる柱状部を形成し、柱状部の少なくとも側面を覆う絶縁層を形成し、絶縁層と第2窒化物半導体層との界面にチャネルが形成されるようにした。この結果、本発明によれば、GaN系縦型トランジスタにおいて、トランジスタ動作時の電流値を低減させる影響を抑制し、素子サイズを小型化しつつ大電流で動作させることができる。
また、本発明によれば、半導体層の積層による柱状部の形成において、半導体を直接エッチングすることがないので、エッチングによるダメージがチャネル形成部に発生することがない。非特許文献2の技術では、開口部の形成においてエッチングによるダメージが発生し、電子移動度低下が発生し得る。これに対し、本発明では、エッチングによるダメージが発生しないので、電子移動度の低下が発生することがない。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、柱状部の縦方向の導電型の配列をnpnとしたが、これに限るものではなく、pnpとしてもよいことは、言うまでもない。また、例えば、複数の柱状部の形状,配置,サイズは、上述した構成に限るのではない。例えば、柱状部は、円柱形状ではなく、側面が窒化物半導体の結晶系に合うように、マスク形状を六角形にて形成することで、六角柱の形状としてもよい。
また、各柱状部の配置も、正三角形格子の頂点ではなく、矩形による格子の頂点であってもよく、また、ランダムに配置させてもよい。また、各柱状部のサイズ(径)については特に制限はないが、トランジスタの小型化を重視するのであれば、できるだけ柱状構造の径方向のサイズを小さくし、また、間隔も短くするほうが効果的である。ただし、選択成長のしやすさ、柱状構造の機械的な強度を保つ、などの観点から、柱状構造の径は選択成長する窒化物半導体層の厚さの1/10程度以上、また、柱状構造の間隔については、柱状構造の側壁間の最短距離を0.1μm以上にすることが望ましい。
101…基板、102…絶縁層、103…開口部、104…第1窒化物半導体層、105…第2窒化物半導体層、106…第3窒化物半導体層、107,108…絶縁層、109…ゲート電極、110…ソース電極、111…ドレイン電極、121…柱状部。

Claims (2)

  1. 第1導電型の窒化物半導体からなる基板の主表面上に開口部を備えるマスクパターンを形成する第1工程と、
    前記マスクパターンの開口部において、露出している前記基板の上に第1導電型の第1窒化物半導体層,第2導電型の第2窒化物半導体層,および第1導電型の第3窒化物半導体層を、これらの順に選択的に成長させ、前記第1窒化物半導体層,前記第2窒化物半導体層,前記第3窒化物半導体層の積層構造からなる柱状部を形成する第2工程と、
    前記柱状部の少なくとも側面を覆う絶縁層を形成する第3工程と、
    前記柱状部の側面に前記絶縁層を介してゲート電極を形成する第4工程と、
    前記柱状部の上面の前記第3窒化物半導体層上にソース電極を接続する第5工程と、
    前記基板の裏面に接続するドレイン電極を形成する第6工程と
    を備えることを特徴とする窒化物半導体装置の製造方法。
  2. 請求項1記載の窒化物半導体装置の製造方法において、
    前記第2工程および前記第3工程は、同一の成長装置を用いて連続して実施することを特徴とする窒化物半導体装置の製造方法。
JP2014000190A 2014-01-06 2014-01-06 窒化物半導体装置の製造方法 Pending JP2015130374A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014000190A JP2015130374A (ja) 2014-01-06 2014-01-06 窒化物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014000190A JP2015130374A (ja) 2014-01-06 2014-01-06 窒化物半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015130374A true JP2015130374A (ja) 2015-07-16

Family

ID=53760917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014000190A Pending JP2015130374A (ja) 2014-01-06 2014-01-06 窒化物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2015130374A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008226907A (ja) * 2007-03-08 2008-09-25 Ritsumeikan 窒化物半導体積層構造およびその形成方法、ならびに窒化物半導体素子およびその製造方法
JP2009049121A (ja) * 2007-08-17 2009-03-05 Oki Electric Ind Co Ltd ヘテロ接合型電界効果トランジスタ及びその製造方法
JP2009117649A (ja) * 2007-11-07 2009-05-28 Fuji Electric Device Technology Co Ltd 半導体装置
JP2009188397A (ja) * 2008-01-11 2009-08-20 Furukawa Electric Co Ltd:The 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2011211037A (ja) * 2010-03-30 2011-10-20 Oki Electric Industry Co Ltd 半導体装置及びその製造方法
WO2012060014A1 (ja) * 2010-11-05 2012-05-10 富士通株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008226907A (ja) * 2007-03-08 2008-09-25 Ritsumeikan 窒化物半導体積層構造およびその形成方法、ならびに窒化物半導体素子およびその製造方法
JP2009049121A (ja) * 2007-08-17 2009-03-05 Oki Electric Ind Co Ltd ヘテロ接合型電界効果トランジスタ及びその製造方法
JP2009117649A (ja) * 2007-11-07 2009-05-28 Fuji Electric Device Technology Co Ltd 半導体装置
JP2009188397A (ja) * 2008-01-11 2009-08-20 Furukawa Electric Co Ltd:The 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2011211037A (ja) * 2010-03-30 2011-10-20 Oki Electric Industry Co Ltd 半導体装置及びその製造方法
WO2012060014A1 (ja) * 2010-11-05 2012-05-10 富士通株式会社 半導体装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
TWI770134B (zh) 半導體裝置及半導體裝置之製造方法
JP6251071B2 (ja) 半導体装置
JP5776217B2 (ja) 化合物半導体装置
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
CN102694019B (zh) 氮化物半导体器件及其制造方法
JP2012109492A (ja) 化合物半導体装置
JP2013098284A (ja) 半導体装置
JP2010103425A (ja) 窒化物半導体装置
JP6199147B2 (ja) 電界効果型化合物半導体装置及びその製造方法
JP6834546B2 (ja) 半導体装置及びその製造方法
KR102329663B1 (ko) 이질접합 전계효과 트랜지스터
JP2012124438A (ja) 化合物半導体装置及びその製造方法
JP6343807B2 (ja) 電界効果トランジスタおよびその製造方法
JP2008210936A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2017073525A (ja) 窒化物半導体装置
JP2008147593A (ja) Mis構造を内蔵するhemt
JP5991000B2 (ja) 半導体装置およびその製造方法
JP2016134541A (ja) 化合物半導体装置及びその製造方法
JP6236919B2 (ja) 化合物半導体装置及びその製造方法
JP5379391B2 (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
JP2013229458A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2019009366A (ja) 半導体装置および半導体装置の製造方法
JP5638846B2 (ja) 電界効果トランジスタ
JP2018101755A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
CN110875383B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170620