JP2012227490A - 半導体装置とその製造方法 - Google Patents

Abstract

【課題】 エッチングによるダメージを抑制しながら、ヘテロ接合面の近傍に負イオンを導入する技術を提供する。
【解決手段】 導入領域８上に保護膜３０を形成する保護膜形成工程と、保護膜形成工程の後に、導入領域８を負イオンを含むプラズマに曝すプラズマ工程を備えている。保護膜３０は、プラズマに対するエッチング速度が導入領域８よりも小さい。保護膜３０には、負イオンを通過させることが可能な材料が用いられている。プラズマ中の負イオンは、保護膜３０を通過し、導入領域８に導入される。
【選択図】図６

Description

本発明は、ヘテロ接合を構成している半導体層を有する半導体装置とその製造方法に関する。

ヘテロ接合を構成している半導体層を有する半導体装置が知られており、その一例が特許文献１に開示されている。特許文献１には、ヘテロ接合とゲート電極の間に負イオンが導入された導入領域を備えた半導体装置が開示されている。このような半導体装置では、ゲート電極の閾値が導入領域に導入された負イオンの量に依存する。具体的には、導入領域に導入される負イオン量が多いと、ヘテロ接合近傍の電子に対するポテンシャルを高くなり、ゲート電極の閾値が正側にシフトする。例えば、導入領域に導入される負イオン量が十分に多い場合、ゲート電極に電圧が印加されていない状態でもヘテロ接合近傍が空乏化するので、半導体装置がノーマリオフで動作することができるようになる。

特開２００８−１３０６７２号公報

導入領域に負イオンを導入するためには、負イオンを含むプラズマを利用することが考えられる。しかしながら、プラズマを利用する方法では、導入領域の表面がエッチングによるダメージを受けるという問題がある。本明細書では、エッチングによるダメージを抑えながら導入領域に負イオンを導入する技術を提供することを目的とする。

本明細書で開示する技術は、プラズマを用いて負イオンを導入することに先立って、導入領域上に保護膜を形成することを特徴とする。これにより、導入領域の表面が保護膜によって保護されるので、プラズマによるダメージが抑えられる。

本明細書で開示される１つの技術は、ヘテロ接合とゲート電極との間に負イオンが導入された導入領域が設けられている半導体装置の製造方法に用いられている。その製造方法は、導入領域上に保護膜を形成する保護膜形成工程と、保護膜形成工程の後に、導入領域を負イオンを含むプラズマに曝すプラズマ工程を備えている。本製造方法で用いる保護膜は、プラズマに対するエッチング速度が導入領域よりも小さい。また、保護膜は、負イオンを通過させることが可能な材料である。上記した製造方法によると、導入領域のエッチングが抑制された状態で、導入領域に負イオンを導入することができる。

負イオンは、負電荷を帯びたハロゲンであってもよい。このようなハロゲンの一例には、フッ素（Ｆ），塩素（Ｃｌ），臭素（Ｂｒ）等が挙げられる。フッ素イオン（Ｆ⁻）を含むプラズマの一例としては、ＣＦ_４プラズマが挙げられる。

プラズマ工程は、保護膜が残存しているうちに終了してもよい。保護膜が残存しているうちにプラズマ工程を終了すれば、導入領域がプラズマによってエッチングされることを確実に防止することができる。この場合、残存した保護膜は、ゲート電極の少なくとも一部として用いられてもよい。残存する保護膜をゲート電極の少なくとも一部として用いれば、保護膜をわざわざ除去する必要がなく、製造工程が簡素化される。

本明細書で開示される他の１つの技術は、ヘテロ接合とゲート電極との間に負イオンが導入されたゲート絶縁膜が設けられている半導体装置の製造方法に用いられている。その製造方法は、ゲート絶縁膜上に保護膜を形成する保護膜形成工程と、保護膜形成工程の後に、ゲート絶縁膜を負イオンを含むプラズマに曝すプラズマ工程を備えている。本製造方法で用いる保護膜は、プラズマに対するエッチング速度がゲート絶縁膜よりも小さい。また、保護膜は、負イオンを通過させることが可能な材料である。上記した製造方法によると、ゲート絶縁膜の表面のエッチングが抑制された状態で、ゲート絶縁膜に負イオンを導入することができる。また、ゲート絶縁膜の材料が酸化膜であってもよい。酸化膜はプラズマによってエッチングされ易いことが知られている。本明細書で開示される技術を用いれば、そのようなゲート絶縁膜に対しても、エッチングが抑制された状態で負イオンを導入することができる。

本明細書で開示される技術は、ヘテロ接合とゲート電極の間に負イオンが導入された導入領域が設けられている半導体装置に具現化される。本明細書で開示される半導体装置は、導入領域とゲート電極の間に設けられている保護膜を備えている。保護膜は、負イオンを含むプラズマに対するエッチング速度が導入領域よりも小さい。また、保護膜は、負イオンを通過させることが可能な材料である。

本明細書で開示する半導体装置の製造方法によると、エッチングによるダメージを抑えながら、負イオンが導入された導入領域を有する半導体装置を製造することができる。

実施形態の半導体装置の断面図を示す。 実施形態の半導体装置の製造工程を示す（１）。 実施形態の半導体装置の製造工程を示す（２）。 実施形態の半導体装置の製造工程を示す（３）。 実施形態の半導体装置の製造工程を示す（４）。 実施形態の半導体装置の製造工程を示す（５）。 実施形態の半導体装置の製造工程を示す（６）。 絶縁膜の深さと、絶縁膜内の負イオンの濃度との関係を示す。

本願明細書で開示される技術的特徴の幾つかを以下に整理して記す。
（特徴１）導入領域はヘテロ接合とゲート電極の間に設けられており、その材料の一例には、半導体膜、多結晶膜、絶縁膜が含まれる。例えば、導入領域の一例には、負イオンが導入されたゲート絶縁膜が含まれる。
（特徴２）保護膜形成工程では、ニッケル（Ｎｉ），クロム（Ｃｒ）及び窒化チタン（ＴｉＮ）の群から選択される材料の保護膜を導入領域上に形成することが望ましい。ニッケル，クロム及び窒化チタンは、耐プラズマ性が高く、プラズマによるエッチング速度が小さい。そのため、保護膜の厚みを薄くすることができるので、負イオンを導入領域に多量に導入することができる。
（特徴３）へテロ接合は、窒化ガリウム（ＧａＮ）を材料とする第１半導体層と、窒化アルミニウムガリウム（Ａｌ_ｘＧａ_１−ｘＮ）を材料とする第２半導体層によって構成されている。窒化アルミニウムガリウムに含まれるアルミニウム（Ａｌ）のモル割合は、１５〜２５％（Ａｌ_ｘＧａ_１−ｘＮ，１５≦ｘ≦２５）に調整されている。

（実施形態）
図１に示すように、半導体装置１００は、半導体層１６と、ドレイン電極２と、ソース電極１０と、ゲート部５を備えている。半導体層１６は、第１半導体層１４と第２半導体層１８を有している。第１半導体層１４の一例には、窒化ガリウムを材料とするｉ型の半導体材料が用いられている。第２半導体層１８の一例には、窒化アルミニウムガリウムを材料とするｉ型の半導体材料が用いられている。第２半導体層１８では、アルミニウムのモル割合が１５〜２５％に調整されていることが望ましい。第１半導体層１４と第２半導体層１８によりへテロ接合１２が構成されている。第１半導体層１４の厚みはおよそ１〜５μｍであり、第２半導体層１８の厚みはおよそ１０〜３０ｎｍであることが望ましい。

ドレイン電極２とソース電極１０は、ゲート部５を挟んで離れた位置に設けられており、各々半導体層１６の表面に接触している。ドレイン電極２は電源の高電圧側に接続されており、ソース電極１０は接地されている。ゲート部５は、ゲート電極６とゲート絶縁膜４を有している。ゲート電極６は、ドレイン電極２とソース電極１０の間に設けられており、ゲート絶縁膜４を介して半導体層１６の一部に対向している。ゲート電極６の材料はアルミニウムであり、ゲート絶縁膜４の材料は酸化シリコン（ＳｉＯ_２）であることが望ましい。

半導体装置１００を平面視したときにゲート電極６と重複する導入領域８には、負イオンが導入されており、この例ではフッ素イオンが導入されている。導入領域８は、ゲート絶縁膜４の一部と第２半導体層１８の表層の一部によって構成されている。導入領域８は、第１半導体層１４には達していない。導入領域８内のフッ素イオンの濃度は、表面から深部に向けて減少する勾配を有している。フッ素イオンの表面濃度はおよそ１×１０^２０〜１×１０^２１ｃｍ^−３であることが望ましい。

第１半導体層１４と第２半導体層１８で構成されるヘテロ接合面１２には、第１半導体層１４と第２半導体層１８の間の自発分極、さらに、第１半導体層１４と第２半導体層１８の間の格子不整合によるピエゾ分極によって、およそ１０^１３ｃｍ^−２の濃度の２次元電子ガス層が形成される。しかしながら、導入領域８の近傍では、導入領域８に導入されたフッ素イオンによっての電子に対するポテンシャルが引き上げられている。そのため、ゲート電極６に正の電圧が印加していない状態では、導入領域８の近傍のヘテロ接合面１２が空乏化されている。半導体装置１００は、ゲート電極６に正の電圧を印加していない状態では、ドレイン電極２とソース電極１０の間に空乏化された領域を有するので、ノーマリオフの動作をする。

半導体装置１００の製造方法を説明する。まず、図２に示すように、第１半導体層１４と第２半導体層１８が積層された半導体層１６を用意する。半導体層１６は、エピタキシャル成長技術を利用して、図示しないサファイア基板、炭化珪素基板、又はシリコン基板上に形成することができる。その後、ドレイン電極２とソース電極１０を、第２半導体層１８の表面に間隔をあけて形成する。ドレイン電極２とソース電極１０の間では、第２半導体層１８の表面１８ａが露出する。なお、ドレイン電極２とソース電極１０は、ＣＶＤ法、スパッタ法等の公知の方法で形成することができる。

次に、図３に示すように、開口４ａを有するゲート絶縁膜４を、第２半導体層１８の露出面１８ａ（図２を参照）上，ドレイン電極２及びソース電極１０上に形成する。開口４ａは、ドレイン電極２及びソース電極１０上に形成する。ゲート絶縁膜４の厚みは、およそ１０〜１００ｎｍである。ゲート絶縁膜４は、ＣＶＤ法を利用して形成することができる。

次に、図４に示すように、開口２０ａを有するレジスト膜２０を、ゲート絶縁膜４，ドレイン電極２及びソース電極１０上に形成する。開口２０ａは、ドレイン電極２とソース電極１０の間に形成する。開口２０ａは、ゲート電極６（図１を参照）が形成される位置に対応している。

次に、図５に示すように、ニッケルを材料とする保護膜３０を、レジスト膜２０の表面と露出しているゲート絶縁膜４の表面に蒸着する（保護膜形成工程）。保護膜３０の厚みはおよそ３〜８ｎｍである。その後、半導体層１６をＣＦ_４プラズマに曝す（プラズマ工程）。ニッケルは、ＣＦ_４プラズマ内に含まれるフッ素イオンを通過させることができる。そのため、プラズマ工程を実施することにより、フッ素イオンが、保護膜３０を通過してゲート絶縁膜４の一部と第２半導体層１８の表層の一部に導入され、導入領域８が形成される。なお、フッ素イオンは、保護膜３０を通過してレジスト膜２０にも導入されるが、レジスト膜２０の厚みが十分に厚いので、レジスト膜２０を超えてレジスト膜２０の下方に導入されることが防止されている。このため、フッ素イオンは、レジスト膜２０の開口２０ａに対応したゲート絶縁膜４の一部と第２半導体層１８の表層の一部にのみ選択的に導入される。

ニッケルは、耐プラズマ性が高く、プラズマに対するエッチング速度がゲート絶縁膜４よりも小さい。そのため、ゲート絶縁膜４の表面にニッケルの保護膜３０を形成することにより、ゲート絶縁膜４がプラズマでエッチングされることを防止しながら、ゲート絶縁膜４内にフッ素イオンを導入することができる。プラズマ工程は、保護膜３０が消失する前に終了させることで、ゲート絶縁膜４の表面がエッチングされることを確実に防止することができる。なお、保護膜３０が残存したとしても、後の工程で保護膜３０をわざわざ除去する必要はない。保護膜３０は導電性を有する金属であり、ゲート電極の一部として用いればよい。このように、保護膜３０に導電性を有する材料が用いられていると、製造工程を簡素化することができる。なお、この例では、プラズマ工程を、保護膜３０が消失した時点で終了させている。

プラズマ工程が終了した後、図７に示すように、レジスト膜２０の表面と導入領域８の表面にゲート電極６を形成する。ゲート電極６は、ＥＢ（電子ビーム）蒸着法で形成することができる。その後、リフトオフ法を用いて、レジスト膜２０とレジスト膜２０上のゲート電極６を除去する。以上より、図１に示す半導体装置１００が完成する。

保護膜の厚みと絶縁膜に導入されるフッ素イオンの濃度との関係について検討した。図８は、１３０ｎｍの酸化シリコン膜（絶縁膜）上にニッケル膜（保護膜）を形成し、酸化シリコン膜をＣＦ_４プラズマに５分間曝したときの、酸化シリコン膜中のフッ素イオンの濃度を示している。プラズマ発生装置として日本真空社製のＲＩＥ（Reactive Ion Etching）装置を使用し、プラズマの出力を２００Ｗとした。グラフの横軸は酸化シリコン膜の表面からの深さを示しており、縦軸はフッ素イオンの濃度を示している。図８は、酸化シリコン膜上に形成したニッケル膜の厚みが３ｎｍの結果と１０ｎｍの結果を示している。

図８の結果より、フッ素イオンの濃度は、酸化シリコン膜の表面で最も高く、表面から深部に向けて減少していることが判明した。また、ニッケル膜の厚みが３ｎｍの場合、酸化シリコン膜の表面から３０ｎｍの深さにおけるフッ素イオンの濃度が１０^２０ｃｍ^−３を超えている。この濃度を面密度に換算すると、酸化シリコン膜の表面から３０ｎｍの深さにおけるフッ素イオンの濃度は１０^１４ｃｍ^−２を超えている。典型的に、窒化アルミニウムガリウムと窒化ガリウムのヘテロ接合面には、およそ１０^１３ｃｍ^−２の２次元電子ガス層が形成される。すなわち、図８の結果は、ニッケル膜の厚みを３ｎｍとすることにより、酸化シリコン膜の深部に、２次元電子ガス層の濃度よりも多量のフッ素イオンを導入することができることを示している。

また、図８の結果は、ニッケル膜の厚みが薄いほど、酸化シリコン膜に導入されるフッ素イオンの濃度が濃いことを示している。この結果は、保護膜（ニッケル膜）の厚みを調整することによって、絶縁膜内に導入されるフッ素イオンの濃度が任意に調整可能であることを示している。絶縁膜内のフッ素イオンの濃度を制御することにより、半導体装置の閾値電圧を調整することができる。また、絶縁膜（酸化シリコン膜）の厚みを調整することによっても半導体装置の閾値電圧を調整することができる。

上記実施例では保護膜の材料としてニッケル使用する例を示したが、負イオンを通過させる材料であればよく、例えば窒化チタン，クロム等を使用してもよい。特に、窒化チタンは、ニッケル、クロム等よりも耐プラズマ性が高いので、保護膜の厚みを薄くすることができる。保護膜の厚みを薄くすることにより、絶縁膜又は半導体層内に多量の負イオンを導入することができる。

絶縁膜の材料として酸化シリコン以外に、例えば酸化アルミニウム（Ａｌ_２Ｏ_３），酸化ハフニウム（ＨｆＯ_２），窒化ケイ素（Ｓｉ_３Ｎ_４）等を使用してもよい。これらの材料は窒化アルミニウムガリウムよりもバンドギャップが広く、ゲート順方向電流が流れることを抑制することができる。なお、ヘテロ接合を構成している半導体層に、ゲート電極をショットキー接触させてもよい。この場合、ゲート電極と接触する半導体層内に負イオンが導入された導入領域を設ければよい。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

６：ゲート電極
８：導入領域
１２：ヘテロ接合
１６：半導体層
３０：保護膜
１００：半導体装置

Claims (7)

1. ヘテロ接合とゲート電極との間に負イオンが導入された導入領域が設けられている半導体装置の製造方法であって、
   前記導入領域上に保護膜を形成する保護膜形成工程と、
   前記保護膜形成工程の後に、前記導入領域を前記負イオンを含むプラズマに曝すプラズマ工程と、を備えており、
   前記保護膜は、前記プラズマに対するエッチング速度が前記導入領域よりも小さく、
   前記保護膜は、前記負イオンを通過させることが可能な材料である半導体装置の製造方法。
2. 前記負イオンは、負電荷を帯びたハロゲンである請求項１に記載の半導体装置の製造方法。
3. 前記プラズマ工程は、前記保護膜が残存しているうちに終了する請求項１又は２に記載の半導体装置の製造方法。
4. 前記保護膜が、前記ゲート電極の少なくとも一部である請求項３に記載の半導体装置の製造方法。
5. ヘテロ接合とゲート電極との間に負イオンが導入されたゲート絶縁膜が設けられている半導体装置の製造方法であって、
   前記ゲート絶縁膜上に保護膜を形成する保護膜形成工程と、
   前記保護膜形成工程の後に、前記ゲート絶縁膜を前記負イオンを含むプラズマに曝すプラズマ工程と、を備えており、
   前記保護膜は、前記プラズマに対するエッチング速度が前記ゲート絶縁膜よりも小さく、
   前記保護膜は、前記負イオンを通過させることが可能な材料である半導体装置の製造方法。
6. 前記ゲート絶縁膜の材料が酸化膜である請求項５に記載の半導体装置の製造方法。
7. ヘテロ接合とゲート電極との間に負イオンが導入された導入領域が設けられている半導体装置であって、
   前記導入領域と前記ゲート電極の間に設けられている保護膜を備えており、
   前記保護膜は、前記負イオンを含むプラズマに対するエッチング速度が前記導入領域よりも小さく、
   前記保護膜は、前記負イオンを通過させることが可能な材料である半導体装置。
   

Images