CN102820392B - 一种发光二极管的外延片及其制造方法 - Google Patents

Abstract

本发明公开了一种发光二极管的外延片及其制造方法，属于半导体技术领域。该外延片包括衬底层、依次覆盖在衬底层上的缓冲层、N型层、多量子阱层和P型层；多量子阱层包括若干个量子垒层和若干个与各量子垒层相互交替生长的量子阱层，每个量子垒层为超晶格结构；超晶格结构由不掺杂的GaN层和n型掺杂的Al_xIn_yGa_1-x-yN层交替层叠而成，其中，0≤x＜1，0≤y＜1。本发明通过将发光二极管的外延片的中的每个量子垒层设置为超晶格结构，该超晶格结构由不掺杂的GaN层和n型掺杂的Al_xIn_yGa_1-x-yN层交替而成，提高了内量子效率；同时，采用n型掺杂的Al_xIn_yGa_1-x-yN可以有效的增加电子隧穿几率，提高了晶体质量的同时降低了工作电压，提高了抗静电能力，并减小了热阻，降低了结温。

Description

一种发光二极管的外延片及其制造方法

技术领域

本发明涉及半导体技术领域，特别涉及一种发光二极管的外延片。

背景技术

发光二极管芯片为半导体晶片，是发光二极管的核心组件。发光二极管芯片包括在衬底上生长的外延片、以及在外延片上制作的电极。

其中，外延片主要包括N型层、多量子阱层和P型层，多量子阱层为由量子垒层和量子阱层交替生长形成的多层结构，且量子垒层和量子阱层由不同的材料制成。现有的发光二极管芯片的外延片的量子垒层一般由不掺杂的GaN制成。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

现有外延片的多量子阱层中各量子垒层为单层的不掺杂的GaN层，每一层中的原子排列整齐，在量子垒层与相邻的量子阱层交接处会产生晶格失配；而晶格失配将产生压应力，加强了量子阱区极化作用，致使量子阱区的能带弯曲，影响发光二极管的内量子效率；且单层的不掺杂的GaN层，其结晶质量较差，影响了发光二极管的抗静电能力，同时，单层的不掺杂的GaN层自身热阻较大，造成了发光二极管的结温较大，从而降低了发光二极管的寿命。

发明内容

为了提高发光二极管的内量子效率和抗静电能力，降低发光二极管的工作电压和结温，本发明实施例提供了一种发光二极管的外延片及其制造方法。所述技术方案如下：

一方面，本发明实施例提供了一种发光二极管的外延片，所述外延片包括：

衬底层、依次覆盖在所述衬底层上的缓冲层、N型层、多量子阱层和P型层；所述多量子阱层包括若干个量子垒层和若干个与各所述量子垒层相互交替生长的量子阱层，每个所述量子垒层为超晶格结构；所述由不掺杂的GaN层和n型掺杂的Al_xIn_yGa_1-x-yN层交替层叠而成，其中，0.05≤x≤0.3，0≤y≤0.2；

每个所述量子垒层包括交替层叠的两个不掺杂的GaN层和两个n型掺杂的In_0.05Ga_0.95N层，两个n型掺杂的In_0.05Ga_0.95N层中一层的掺杂浓度为1×10¹⁸/cm³，两个n型掺杂的In_0.05Ga_0.95N层中另一层的掺杂浓度为5×10¹⁶cm^-3；

或者，每个所述量子垒层包括交替层叠的两个不掺杂的GaN层和一个n型掺杂的Al_0.05Ga_0.95N层和一个n型掺杂的Al_0.3In_0.2Ga_0.5N层，掺杂浓度为1×10¹⁸/cm³。

具体地，所述N型层由n型掺杂的GaN制成，所述n型掺杂的Al_xIn_yGa_1-x-yN层的n型掺杂的浓度不高于所述N型层的n型掺杂的浓度。

具体地，所述n型掺杂的Al_xIn_yGa_1-x-yN层的n型掺杂为Si掺杂，所述n型掺杂的Al_xIn_yGa_1-x-yN层的n型掺杂的浓度不高于1×10¹⁸/cm³。

优选地，所述量子垒层的厚度不大于20nm。

优选地，所述不掺杂的GaN层的厚度不大于5nm，所述n型掺杂的Al_xIn_yGa_1-x-yN层的厚度不大于10nm。

可选地，各所述n型掺杂的Al_xIn_yGa_1-x-yN层的所述n型掺杂的浓度不同。

可选地，各所述n型掺杂的Al_xIn_yGa_1-x-yN层的组分含量不同。

可选地，各所述量子垒层的厚度不同。

另一方面，本发明实施例还提供了一种发光二极管的外延片的制造方法，所述方法包括：提供衬底并在所述衬底上依次生长缓冲层、N型层、多量子阱层、以及P型层，所述多量子阱层包括若干个量子垒层和若干个与各所述量子垒层相互交替生长的量子阱层，其中，生长每个所述量子垒层包括：交替层叠生长不掺杂的GaN层和n型掺杂的Al_xIn_yGa_1-x-yN层，每个所述量子垒至少包括四层，其中，0.05≤x≤0.3，0≤y≤0.2；

每个所述量子垒层包括交替层叠的两个不掺杂的GaN层和两个n型掺杂的In_0.05Ga_0.95N层，两个n型掺杂的In_0.05Ga_0.95N层中一层的掺杂浓度为1×10¹⁸/cm³，两个n型掺杂的In_0.05Ga_0.95N层中另一层的掺杂浓度为5×10¹⁶cm^-3；

或者，每个所述量子垒层包括交替层叠的两个不掺杂的GaN层和一个n型掺杂的Al_0.05Ga_0.95N层和一个n型掺杂的Al_0.3In_0.2Ga_0.5N层，掺杂浓度为1×10¹⁸/cm³。

本发明实施例提供的技术方案带来的有益效果是：通过将发光二极管的外延片的中的每个量子垒层设置为超晶格结构，该超晶格结构由不掺杂的GaN层和n型掺杂的Al_xIn_yGa_1-x-yN层交替而成，Al_xIn_yGa_1-x-yN层对GaN层产生的拉应力，部分抵消掉了量子垒对于量子阱之间由于晶格失配产生的压应力，减小了极化作用，提高了发光二极管的内量子效率；同时，采用n型掺杂的Al_xIn_yGa_1-x-yN可以有效的增加电子隧穿几率，提高了晶体质量的同时降低了发光二极管的工作电压，提高了发光二极管的抗静电能力，并减小了发光二极管的热阻，降低了发光二极管的结温。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例1中提供的一种发光二极管的外延片的结构示意图；

图2是本发明实施例2中提供的一种发光二极管的外延片的结构示意图；

图3是本发明实施例2中提供的一个量子垒层的结构示意图；

图4是本发明实施例5中提供的一个量子垒层的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

实施例1

本发明实施例提供了一种发光二极管的外延片，如图1所示，该外延片包括：

衬底层1、依次覆盖在衬底层1上的缓冲层2、N型层3、多量子阱层4和P型层5；多量子阱层4包括若干个量子垒层41和若干个与各量子垒层41相互交替生长的量子阱42层，每个量子垒层41为超晶格结构，该超晶格结构包括由不掺杂的GaN和n型掺杂的Al_xIn_yGa_1-x-yN交替层叠而成，其中，0≤x＜1，0≤y＜1。

本发明实施例提供的技术方案带来的有益效果是：通过将发光二极管的外延片的中的每个量子垒层设置为超晶格结构，该超晶格结构由不掺杂的GaN层和n型掺杂的Al_xIn_yGa_1-x-yN层交替而成，Al_xIn_yGa_1-x-yN层对GaN层产生的拉应力，部分抵消掉了量子垒对于量子阱之间由于晶格失配产生的压应力，减小了极化作用，提高了发光二极管的内量子效率；同时，采用n型掺杂的Al_xIn_yGa_1-x-yN可以有效的增加电子隧穿几率，提高了晶体质量的同时降低了发光二极管的工作电压，提高了发光二极管的抗静电能力，并减小了发光二极管的热阻，降低了发光二极管的结温。

实施例2

本发明实施例提供了一种发光二极管的外延片，如图2所示，该外延片包括：

衬底层11、依次覆盖在衬底层11上的缓冲层12、N型层13、多量子阱层14和P型层15；多量子阱层14包括若干个量子垒层141和若干个与各量子垒层141相互交替生长的量子阱142层，每个量子垒层141为超晶格结构，该超晶格结构由不掺杂的GaN层和n型掺杂的Al_xIn_yGa_1-x-yN层交叠层叠而成，其中，0≤x＜1，0≤y＜1。

优选地，0.05≤x≤0.3，0≤y≤0.2。

具体地，衬底层11可以为蓝宝石衬底。

具体地，缓冲层12可以为复合层，包括低温缓冲层和不掺杂的GaN层。

具体地，N型层13由n型掺杂的GaN制成，n型掺杂的Al_xIn_yGa_1-x-yN层的n型掺杂的浓度不高于N型层的n型掺杂的浓度。更具体地，其N型层3的n型掺杂通过Si掺杂获取，其掺杂浓度为5×10¹⁸cm^-3。

具体地，n型掺杂的Al_xIn_yGa_1-x-yN层的n型掺杂为Si掺杂，n型掺杂的Al_xIn_yGa_1-x-yN层的n型掺杂的浓度不高于1×10¹⁸/cm³。

优选地，量子垒层141的厚度不大于20nm。

优选地，不掺杂的GaN层的厚度不大于5nm，n型掺杂的Al_xIn_yGa_1-x-yN层的厚度不大于10nm。

可选地，在本实施中，各n型掺杂的Al_xIn_yGa_1-x-yN层的n型掺杂浓度不同。在其他实施例中，各n型掺杂的Al_xIn_yGa_1-x-yN层的n型掺杂浓度也可以是相同的，或是部分相同，部分不同。

可选地，在本实施中，各n型掺杂的Al_xIn_yGa_1-x-yN层的组分含量不同。组分含量不同是指n型掺杂的Al_xIn_yGa_1-x-yN中的x，y的取值不同。在其他实施例中，各n型掺杂的Al_xIn_yGa_1-x-yN层的组分含量也可以是相同的，或是部分相同，部分不同。

可选地，在本实施例中，各量子垒层141的厚度不同。在其他实施例中，各个量子垒层141的厚度可以是一样的，也可以是逐渐变厚或逐渐变薄，还可以是厚薄交替的。

具体地，每个量子垒层141的厚度为20nm。参见图3，该每个量子垒层141包括交替层叠的2个不掺杂的GaN层1411和2个n-In_0.05Ga_0.95N层1412，其中，每个不掺杂的GaN层1411的厚度为5nm，每个n-In_0.05Ga_0.95N层1412的厚度也为5nm，且n-In_0.05Ga_0.95N层1412的n型掺杂为浓度为1×10¹⁸/cm³的Si掺杂。

具体地，各量子阱层142由InGaN制成，其厚度为3nm。

其中，P型层15可以为复合层，包括P型AlGaN电子阻挡层、P型GaN层和P型GaN接触层。具体地，P型AlGaN电子阻挡层由Al_0.15Ga_0.85N制成。P型GaN层的Mg掺杂浓度为5×10¹⁹cm^-3。

本发明实施例提供的技术方案带来的有益效果是：通过将发光二极管的外延片的中的每个量子垒层设置为超晶格结构，该超晶格结构由不掺杂的GaN层和n型掺杂的Al_xIn_yGa_1-x-yN层交替而成，Al_xIn_yGa_1-x-yN层对GaN层产生的拉应力，部分抵消掉了量子垒对于量子阱之间由于晶格失配产生的压应力，减小了极化作用，提高了发光二极管的内量子效率；同时，采用n型掺杂的Al_xIn_yGa_1-x-yN可以有效的增加电子隧穿几率，提高了晶体质量的同时降低了发光二极管的工作电压，提高了发光二极管的抗静电能力，并减小了发光二极管的热阻，降低了发光二极管的结温。

实施例3

本发明实施例中提供了一种发光二极管的外延片，实施例3提供的外延片的结构与实施例2提供的外延片的结构基本相同，不同之处仅在于，实施例3的外延片的每个量子垒层中各n型掺杂的Al_xIn_yGa_1-x-yN层的n型掺杂的浓度不同。

具体地，每个量子垒层的厚度为20nm。该每个量子垒层包括交替层叠的2个不掺杂的GaN层和2个n-In_0.05Ga_0.95N层，其中，每个不掺杂的GaN层的厚度为5nm，每个n-In_0.05Ga_0.95N层的厚度也为5nm，且n-In_0.05Ga_0.95N层的n型掺杂为浓度为5×10¹⁸/cm³的Si掺杂。

显然地，在本实施例中，各n-In_0.05Ga_0.95N层1412的Si掺杂浓度也可以不同，可以一个为1×10¹⁸/cm³，另一个为5×10¹⁶cm^-3。

本发明实施例提供的技术方案带来的有益效果是：通过将发光二极管的外延片的中的每个量子垒层设置为超晶格结构，该超晶格结构由不掺杂的GaN层和n型掺杂的Al_xIn_yGa_1-x-yN层交替而成，Al_xIn_yGa_1-x-yN层对GaN层产生的拉应力，部分抵消掉了量子垒对于量子阱之间由于晶格失配产生的压应力，减小了极化作用，提高了发光二极管的内量子效率；同时，采用n型掺杂的Al_xIn_yGa_1-x-yN可以有效的增加电子隧穿几率，提高了晶体质量的同时降低了发光二极管的工作电压，提高了发光二极管的抗静电能力，并减小了发光二极管的热阻，降低了发光二极管的结温。

实施例4

本发明实施例中提供了一种发光二极管的外延片，实施例4提供的外延片的结构与实施例2提供的外延片的结构基本相同，不同之处仅在于，实施例4的外延片的每个量子垒层中各n型掺杂的Al_xIn_yGa_1-x-yN层的组分不同。

具体地，每个量子垒层的厚度为20nm。该每个量子垒层包括交替层叠的2个不掺杂的GaN层和2个n-Al_0.05Ga_0.95N层，其中，每个不掺杂的GaN层的厚度为5nm，每个n-Al_0.05Ga_0.95N层的厚度也为5nm，且n-Al_0.05Ga_0.95N层的n型掺杂为浓度为1×10¹⁸/cm³的Si掺杂。

显然地，在本实施例中，各n型掺杂的Al_xIn_yGa_1-x-yN层的组分也可以不同，例如一个为n-Al_0.05Ga_0.95N层，另一个为n-Al_0.3In_0.2Ga_0.5N层。

本发明实施例提供的技术方案带来的有益效果是：通过将发光二极管的外延片的中的每个量子垒层设置为超晶格结构，该超晶格结构由不掺杂的GaN层和n型掺杂的Al_xIn_yGa_1-x-yN层交替而成，Al_xIn_yGa_1-x-yN层对GaN层产生的拉应力，部分抵消掉了量子垒对于量子阱之间由于晶格失配产生的压应力，减小了极化作用，提高了发光二极管的内量子效率；同时，采用n型掺杂的Al_xIn_yGa_1-x-yN可以有效的增加电子隧穿几率，提高了晶体质量的同时降低了发光二极管的工作电压，提高了发光二极管的抗静电能力，并减小了发光二极管的热阻，降低了发光二极管的结温。

实施例5

本发明实施例中提供了一种发光二极管的外延片，实施例5提供的外延片的结构与实施例2提供的外延片的结构基本相同，不同之处仅在于，实施例5的外延片的每个量子垒层的层数与厚度不同。

每个量子垒层141的厚度为16nm。参见图4，该每个量子垒层141包括交替层叠的2个不掺杂的GaN层141a和3个n-In_0.05Ga_0.95N层141b，其中，每个不掺杂的GaN层141a的厚度为5nm，每个n-In_0.05Ga_0.95N层141b的厚度也为2nm，且n-In_0.05Ga_0.95N层141b的n型掺杂为浓度为1×10¹⁸/cm³的Si掺杂。

显然地，在本实施例中，每个量子垒层141中各层的厚度也可以是渐变的，例如每个量子垒层141的厚度为16nm，第一层的n-In_0.05Ga_0.95N层的厚度为1nm，第二层的不掺杂的GaN层的厚度为2nm，第三层的n-In_0.05Ga_0.95N层的厚度为3nm，第四层的不掺杂的GaN层的厚度为4nm，第五层的n-In_0.05Ga_0.95N层的厚度为6nm。

本发明实施例提供的技术方案带来的有益效果是：通过将发光二极管的外延片的中的每个量子垒层设置为超晶格结构，该超晶格结构由不掺杂的GaN层和n型掺杂的Al_xIn_yGa_1-x-yN层交替而成，Al_xIn_yGa_1-x-yN层对GaN层产生的拉应力，部分抵消掉了量子垒对于量子阱之间由于晶格失配产生的压应力，减小了极化作用，提高了发光二极管的内量子效率；同时，采用n型掺杂的Al_xIn_yGa_1-x-yN可以有效的增加电子隧穿几率，提高了晶体质量的同时降低了发光二极管的工作电压，提高了发光二极管的抗静电能力，并减小了发光二极管的热阻，降低了发光二极管的结温。

实施例6

本发明实施例提供了一种发光二极管的外延片的制造方法，该方法包括：

提供衬底并在所述衬底上依次生长缓冲层、N型层、多量子阱层、以及P型层，多量子阱层包括若干个量子垒层和若干个与各量子垒层相互交替生长的量子阱层，生长每个量子垒层包括：交替层叠生长不掺杂的GaN层和n型掺杂的Al_xIn_yGa_1-x-yN层，每个量子垒至少包括四层，其中，0≤x＜1，0≤y＜1。

具体地，每个量子垒层为超晶格结构，该超晶格结构由不掺杂的GaN层和n型掺杂的Al_xIn_yGa_1-x-yN层交替层叠而成。

具体地，生长所有量子垒层中至少一个量子垒层为同温度生长。

另外，提供衬底并在衬底上依次生长缓冲层、N型层、多量子阱层中若干个与各量子垒层相互交替的量子阱层、以及P型层；这一生长过程为本领域技术人员熟知，在此不再详述。进一步地，生长完P型层后，将反应腔的温度降至650℃至850℃之间，纯氮气氛围中退火处理5至15分钟，然后降至室温，结束外延片生长。

本发明实施例提供的技术方案带来的有益效果是：通过将发光二极管的外延片的每个量子垒层设置为交替层叠生长的不掺杂的GaN层和n型掺杂的Al_xIn_yGa_1-x-yN层，使得量子垒层为超晶格结构，Al_xIn_yGa_1-x-yN层对GaN层产生的拉应力，部分抵消掉了量子垒对于量子阱之间由于晶格失配产生的压应力，减小了极化作用，提高了发光二极管的内量子效率；同时，采用n型掺杂的Al_xIn_yGa_1-x-yN可以有效的增加电子隧穿几率，提高了晶体质量的同时降低了发光二极管的工作电压，提高了发光二极管的抗静电能力，并减小了发光二极管的热阻，降低了发光二极管的结温。

需要说明的是，上述实施例中的量子垒层的层数仅为举例，并不作为对本发明的限制，量子垒层的层数也可以为其他的数量，例如包括5个不掺杂的GaN层和6个n型掺杂的Al_xIn_yGa_1-x-yN，或是10个不掺杂的GaN层和10个n型掺杂的Al_xIn_yGa_1-x-yN等等。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种发光二极管的外延片，所述外延片包括衬底层、依次覆盖在所述衬底层上的缓冲层、N型层、多量子阱层和P型层；所述多量子阱层包括若干个量子垒层和若干个与各所述量子垒层相互交替生长的量子阱层，其特征在于，每个所述量子垒层为超晶格结构；所述超晶格结构由不掺杂的GaN层和n型掺杂的Al_xIn_yGa_1-x-yN层交替层叠而成，其中，0.05≤x≤0.3，0≤y≤0.2；

每个所述量子垒层包括交替层叠的两个不掺杂的GaN层和两个n型掺杂的In_0.05Ga_0.95N层，两个n型掺杂的In_0.05Ga_0.95N层中一层的掺杂浓度为1×10¹⁸/cm³，两个n型掺杂的In_0.05Ga_0.95N层中另一层的掺杂浓度为5×10¹⁶cm^-3；

或者，每个所述量子垒层包括交替层叠的两个不掺杂的GaN层和一个n型掺杂的Al_0.05Ga_0.95N层和一个n型掺杂的Al_0.3In_0.2Ga_0.5N层，掺杂浓度为1×10¹⁸/cm³。

2.如权利要求1所述的外延片，其特征在于，所述N型层由n型掺杂的GaN制成，所述n型掺杂的Al_xIn_yGa_1-x-yN层的n型掺杂的浓度不高于所述N型层的n型掺杂的浓度。

3.如权利要求2所述的外延片，其特征在于，所述n型掺杂为Si掺杂，所述n型掺杂的浓度不高于1×10¹⁸/cm³。

4.如权利要求1所述的外延片，其特征在于，所述量子垒层的厚度不大于20nm。

5.如权利要求4所述的外延片，其特征在于，所述不掺杂的GaN层的厚度不大于5nm，所述n型掺杂的Al_xIn_yGa_1-x-yN层的厚度不大于10nm。

6.如权利要求1-5任一项所述的外延片，其特征在于，各所述n型掺杂的Al_xIn_yGa_1-x-yN层的所述n型掺杂的浓度不同。

7.如权利要求1-5任一项所述的外延片，其特征在于，各所述n型掺杂的Al_xIn_yGa_1-x-yN层的组分含量不同。

8.如权利要求1-5任一项所述的外延片，其特征在于，各所述量子垒层的厚度不同。

9.一种发光二极管的外延片的制造方法，所述方法包括：提供衬底并在所述衬底上依次生长缓冲层、N型层、多量子阱层、以及P型层，所述多量子阱层包括若干个量子垒层和若干个与各所述量子垒层相互交替生长的量子阱层，其特征在于，生长每个所述量子垒层包括：交替层叠生长不掺杂的GaN层和n型掺杂的Al_xIn_yGa_1-x-yN层，每个所述量子垒至少包括四层，其中，0.05≤x≤0.3，0≤y≤0.2；

每个所述量子垒层包括交替层叠的两个不掺杂的GaN层和两个n型掺杂的In_0.05Ga_0.95N层，两个n型掺杂的In_0.05Ga_0.95N层中一层的掺杂浓度为1×10¹⁸/cm³，两个n型掺杂的In_0.05Ga_0.95N层中另一层的掺杂浓度为5×10¹⁶cm^-3；

或者，每个所述量子垒层包括交替层叠的两个不掺杂的GaN层和一个n型掺杂的Al_0.05Ga_0.95N层和一个n型掺杂的Al_0.3In_0.2Ga_0.5N层，掺杂浓度为1×10¹⁸/cm³。