CN103594570B - 含有超晶格势垒层的led结构外延生长方法及其结构 - Google Patents

含有超晶格势垒层的led结构外延生长方法及其结构 Download PDF

Info

Publication number
CN103594570B
CN103594570B CN201310572098.3A CN201310572098A CN103594570B CN 103594570 B CN103594570 B CN 103594570B CN 201310572098 A CN201310572098 A CN 201310572098A CN 103594570 B CN103594570 B CN 103594570B
Authority
CN
China
Prior art keywords
layer
gan
growth
thickness
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310572098.3A
Other languages
English (en)
Other versions
CN103594570A (zh
Inventor
艾剑雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangneng Hualei Optoelectrical Co Ltd
Original Assignee
Xiangneng Hualei Optoelectrical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangneng Hualei Optoelectrical Co Ltd filed Critical Xiangneng Hualei Optoelectrical Co Ltd
Priority to CN201310572098.3A priority Critical patent/CN103594570B/zh
Publication of CN103594570A publication Critical patent/CN103594570A/zh
Application granted granted Critical
Publication of CN103594570B publication Critical patent/CN103594570B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种含有超晶格势垒层的LED结构外延生长方法及其结构,生长发光层MQW层中生长GaN:Si/GaN超晶格势垒层的步骤为:停止通入In离子,升高温度至800-850℃,反应室内InxGa(1-x)N层上生长GaN层,通入SiH4,反应室内GaN层上生长GaN:Si层,反复通入和停止通入SiH4,GaN层和GaN:Si层相互交错形成GaN:Si/GaN超晶格势垒层;GaN:SiH4通入和停止通入的时间比例为6:1-1:6。本发明将原本不掺杂Si的发光层GaN势垒层用GaN/GaN:Si的超晶格层取代,不影响器件的漏电和发光强度的前提下,将发光层的阻值降低,使得器件的驱动电压下降。

Description

含有超晶格势垒层的LED结构外延生长方法及其结构
技术领域
本发明涉及LED外延设计技术领域,特别地,涉及一种含有超晶格势垒层的LED结构外延生长方法及其结构。
背景技术
目前国内MOCVD厂家在生长LED外延层时,传统的结构都包含N层、发光层、P层,N层采用SiH4作为掺杂剂,P层采取Cp2Mg作为掺杂剂,发光层是由InGaN/GaN超晶格材料组成,这三大部分的阻抗分别是:R发光层>RP层>RN层。由于发光层InGaN、GaN材料都是不添加掺杂剂的,并且总厚度一般为200-300nm,所以这一层的阻抗相对掺杂N、P层阻值高。
而LED器件是采用横流驱动的,发光层阻抗高带来的负面影响是LED驱动电压升高。如果将发光层变成N型或P型,发光层的阻抗可以下降,但是会影响发光层中的电子和空穴复合效率,并且发光层掺杂浓度过高将导致器件不能工作。为了降低发光层的阻抗,目前比较传统的做法是降低发光层的厚度,但损失了器件的发光效率;或者将发光层一段掺杂Si或者Mg,降低阻抗,负面影响是电子和空穴的复合效率不高。
发明内容
本发明目的在于提供一种含有超晶格势垒层的LED结构外延生长方法及其结构,以解决发光层阻抗高的技术问题。
为实现上述目的,本发明提供的一种含有超晶格势垒层的LED结构外延生长方法依次包括处理衬底、生长低温缓冲GaN层、生长不掺杂GaN层、生长掺Si的GaN层、生长发光层MQW、生长P型AlGaN层、生长P型GaN层步骤,
所述生长发光层MQW层的步骤为:
在温度为750-850℃、200mbar到400mbar压力的反应室内,采用H2和/或N2作为载气,通入In离子、NH3和Ga离子,生长掺杂In的3-3.5nm厚度的InxGa(1-x)N层,其中x=0.15-0.25,In掺杂浓度2E20-3E20个/cm3,
其中,生长GaN:Si/GaN超晶格势垒层的步骤为:
停止通入In离子,升高温度至800-850℃,反应室内InxGa(1-x)N层上生长GaN层,再通入SiH4,反应室内GaN层上生长GaN:Si层;
反复通入SiH4和停止通入SiH4,GaN层和GaN:Si层相互交错形成GaN:Si/GaN超晶格势垒层;SiH4通入和停止通入的时间比例为6:1-1:6,Si的掺杂浓度1E17-6E17个/cm3,GaN:Si/GaN超晶格势垒层的周期数为1-7;
InxGa(1-x)N/(GaN:Si/GaN)周期数为14-15。
优选地,所述生长低温缓冲GaN层、生长不掺杂GaN层、生长掺Si的GaN层的步骤为:
生长低温缓冲GaN层:在600-650℃的反应室内,在衬底上生长厚度为30-40nm的低温缓冲GaN层;
生长不掺杂GaN层:升高温度到1100-1200℃,持续生长厚度为2-3um的不掺杂GaN层;
生长掺Si的GaN层:持续生长掺杂Si的N型GaN,Si的掺杂浓度为9E18-1E19个/cm3,总厚度控制在2-3μm。
优选地,生长P型AlGaN层、生长P型GaN层的步骤为:
生长P型AlGaN层:在930-980℃的反应室内持续生长厚度为30-40nm的P型AlGaN层,Al的掺杂浓度为2E20-3E20个/cm3,Mg的掺杂浓度为5E19-6E19个/cm3
生长P型GaN层:升高温度到930-950℃持续生长厚度为100-150nm的掺镁的P型GaN层,Mg的掺杂浓度为1E19-1E20个/cm3
本发明还提供一种含有超晶格势垒层的LED外延结构,在发光层MQW中包括InxGa(1-x)N层和GaN:Si/GaN超晶格势垒层:
每个GaN:Si/GaN超晶格势垒层包含1-7个双层组合单元,每个组合单元包含一个GaN:Si层和一个GaN层,GaN:Si层和GaN层的厚度比例为6:1-1:6,Si的掺杂浓度1E17-6E17个/cm3
在第一个GaN:Si/GaN超晶格势垒层的双层组合单元中,GaN层位于GaN:Si层之下;
InxGa(1-x)N/(GaN:Si/GaN)的周期数为14-15。
优选地,发光层MQW中的InGaN层厚度为2.5-3nm,GaN:Si/GaN超晶格势垒层的厚度为11-13nm。
优选地,在发光层MQW层之下,从下至上依次包括:
衬底;
低温缓冲GaN层:厚度为30-40nm;
不掺杂GaN层:厚度为2-3um;
掺Si的GaN层:Si的掺杂浓度为9E18-1E19个/cm3,总厚度控制在2-3μm。
优选地,在发光层MQW层之上,从下至上依次包括:
P型AlGaN层:厚度为30-40nm,Al的掺杂浓度为2E20-3E20个/cm3,Mg的掺杂浓度5E19-6E19个/cm3
P型GaN层:厚度为100-150nm,Mg的掺杂浓度为1E19-1E20个/cm3
优选地,在每个所述双层组合单元中:GaN:Si层在GaN层之上。
本发明具有以下有益效果:
本发明将原本不掺杂Si的发光层GaN势垒层用GaN/GaN:Si的超晶格层取代,将发光层的阻值降低,使得器件的驱动电压下降,但同时不影响器件的漏电和发光强度。
GaN/GaN:Si交错的双层结构超晶格层优势在于部分层含Si,部分层不含Si,避免整个势垒全部掺杂Si导致器件漏电的问题,也避免了发光层的阻值过高影响器件驱动电压的劣势。
除了上面所描述的目的、特征和优点之外,本发明还有其它的目的、特征和优点。下面将参照图,对本发明作进一步详细的说明。
附图说明
构成本申请的一部分的附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1是现有的LED外延结构示意图;
图2是本发明优选实施例的LED外延结构示意图;
图3是现有的发光层和电子阻挡层的能带结构示意图;
图4是本发明优选实施例的发光层和电子阻挡层的能带结构示意图;
图5是本发明优选实施例和对比实施例的芯片亮度对比示意图;
图6是本发明优选实施例和对比实施例的芯片漏电情况对比示意图;
图7是本发明优选实施例和对比实施例的驱动电压对比示意图;
其中,1、衬底,2、低温缓冲GaN层,3、不掺杂GaN层,4、掺Si的GaN层,5、发光层MQW层,6、InxGa(1-x)N层;7、GaN/GaN:Si超晶格势垒层,8、P型AlGaN层,9、P型GaN层。
具体实施方式
以下结合附图对本发明的实施例进行详细说明,但是本发明可以根据权利要求限定和覆盖的多种不同方式实施。
参见图2,本发明提供了一种含有超晶格势垒层的LED结构外延生长方法,依次包括处理衬底、生长低温缓冲GaN层、生长不掺杂GaN层、生长掺Si的GaN层、生长发光层MQW、生长P型AlGaN层、生长P型GaN层步骤,
所述生长发光层MQW层的步骤为:
在温度为750-850℃、200mbar到400mbar压力的反应室内,采用H2和/或N2作为载气,通入In离子、NH3和Ga离子,生长掺杂In的3-3.5nm厚度的InxGa(1-x)N层,其中x=0.15-0.25,In掺杂浓度2E20-3E20个/cm3
其中,生长GaN:Si/GaN超晶格势垒层的步骤为:
停止通入In离子,升高温度至800-850℃,反应室内InxGa(1-x)N层上生长GaN层,通入SiH4,反应室内GaN层上生长GaN:Si层,GaN层和GaN:Si层相互交错形成GaN:Si/GaN超晶格势垒层;GaN:Si层和GaN层的厚度比例为6:1-1:6,Si的掺杂浓度1E17-6E17个/cm3,GaN:Si/GaN超晶格势垒层的周期数为1-7;
InxGa(1-x)N/(GaN:Si/GaN)周期数为14-15。
本发明用GaN/GaN:Si的超晶格层取代传统的不掺杂Si的发光层GaN势垒层,将发光层的阻值降低,使得器件的驱动电压下降,但同时不影响器件的漏电和发光强度。
以下分别说明采用以现有传统方法制备样品1的对比实施例一,和采用本发明生长方法制备样品2的实施例一,再将两种方法得到样品1和样品2进行性能检测比较。
对比实施例一、
1、在1100-1200℃的氢气气氛下高温处理蓝宝石衬底5-6分钟;
2、降温至600-650℃下,在蓝宝石衬底上生长厚度为30-40nm的低温缓冲层GaN;
3、升高温度到1100-1200℃下,持续生长2-3um的不掺杂GaN;
4、然后持续生长掺杂Si的N型GaN,Si的掺杂浓度为9E18-1E19个/cm3,总厚度控制在2-3μm;
5、周期性生长发光层MQW,低温700-750℃生长掺杂In的3-3.5nm厚度的InxGa(1-x)N(x=0.15-0.25)层,In的掺杂浓度为2E20-3E20个/cm3,高温800-850℃生长10-14nm厚度的GaN层,InxGa(1-x)N/GaN周期数为14-15;
6、再升高温度到950-1000℃持续生长30-40nm厚度的P型AlGaN层,Al的掺杂浓度为2E20-3E20个/cm3,Mg的掺杂浓度为5E19-6E19个/cm3
7、再升高温度到930-950℃持续生长100-150nm的掺镁的P型GaN层,Mg的掺杂浓度为1E19-1E20个/cm3
8、最后降温至700-750℃,保温20-30min,接着炉内冷却,得到样品1。
样品1的结构可参见图1所示,其能带图见图3所示。其中,上方曲线为GaN导带能级,中间虚线为GaN费米能级;下方曲线为GaN价带能级,A、B点分别表示GaN层、InGaN层。
实施例一、
本发明运用VEECOMOCVD来生长高亮度GaN基LED外延片。采用高纯H2或高纯N2或高纯H2和高纯N2的混合气体作为载气,高纯NH3作为N源,金属有机源三甲基镓(TMGa)、三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,N型掺杂剂为硅烷(SiH4),三甲基铝(TMAl)作为铝源,P型掺杂剂为二茂镁(CP2Mg),衬底为(0001)面蓝宝石,反应压力在100mbar到800mbar之间。具体生长方式如下(外延结构请参考图2,第5步能带请参考图4):
1、在1100-1200℃的氢气气氛下高温处理蓝宝石衬底5-6分钟;
2、降温至600-650℃下,在蓝宝石衬底上生长厚度为30-40nm的低温缓冲层GaN;
3、升高温度到1100-1200℃下,持续生长2-3um的不掺杂GaN;
4、然后持续生长掺杂Si的N型GaN,Si的掺杂浓度为9E18-1E19个/cm3,总厚度控制在2-3μm;
5、周期性生长发光层MQW,低温700-750℃生长掺杂In的3-3.5nm厚度的InxGa(1-x)N(x=0.15-0.25)层,In的掺杂浓度为2E20-3E20个/cm3
高温800-850℃生长10-14nm厚度的GaN:Si/GaN超晶格层:停止通入In离子,升高温度至800-850℃,反应室内InxGa(1-x)N层上生长GaN层,通入SiH4,反应室内GaN层上生长GaN:Si层,GaN层和GaN:Si层相互交错形成GaN:Si/GaN超晶格势垒层;GaN:Si层和GaN层的厚度比例为6:1-1:6,Si的掺杂浓度1E17-6E17个/cm3,GaN:Si/GaN超晶格势垒层的周期数为1-7;
InxGa(1-x)N/(GaN:Si/GaN)的周期数为14-15;
6、再升高温度到950-1000℃持续生长30-40nm的P型AlGaN层,Al的掺杂浓度为2E20-3E20个/cm3,Mg的掺杂浓度为5E19-6E19个/cm3
7、再升高温度到930-950℃持续生长100-150nm的掺镁的P型GaN层,Mg的掺杂浓度为1E19-1E20个/cm3
8、最后降温至700-750℃,保温20-30min,接着炉内冷却;得到样品2。
样品2的结构可参见图2所示,其能带图见图4所示。其中,上方曲线为GaN导带能级,中间虚线为GaN费米能级;下方曲线为GaN价带能级,D、E、F点分别表示GaN层、InGaN层、GaN:Si层;GaN层、GaN:Si层为发光层GaN/GaN:Si超晶格层的双层复合结构。
参照实施例一的方法,继续生成样品3和样品4,其工艺条件的差别请参见下表1至表3。
表1样品1与样品2生长参数的对比
表2样品1与样品3生长参数的对比
表3生长参数的对比
样品1和样品2、3、4在相同的前工艺条件下镀ITO层约150nm,相同的条件下镀Cr/Pt/Au电极约200nm,相同的条件下镀保护层SiO2约50nm,然后在相同的条件下将样品研磨切割成762μm*762μm(30mi*30mil)的芯片颗粒,然后在相同位置挑选样品1和样品2、3、4各自150颗晶粒,在相同的封装工艺下,封装成白光LED。然后采用积分球在驱动电流350mA条件下测试样品1和样品2、3、4的光电性能。
参考附图5,样品2、3、4较样品1光效提升效果不明显;参考附图6,样品2、3、4较样品1的漏电情况变化不大;参考附图7,样品2、3、4较样品1的驱动电压下降约0.15-0.2v,效果突出。
本发明还提供了一种含有超晶格势垒层的LED外延结构,参见图2,在发光层MQW层5中包括InxGa(1-x)N层6和GaN:Si/GaN超晶格势垒层7:
每个GaN:Si/GaN超晶格势垒层7包含1-7个双层组合单元,每个组合单元包含一个GaN:Si层和一个GaN层,GaN:Si层和GaN层的厚度比例为6:1-1:6,Si的掺杂浓度1E17-6E17个/cm3
在第一个GaN:Si/GaN超晶格势垒层7的双层组合单元中,GaN层位于GaN:Si层之下。
InxGa(1-x)N/(GaN:Si/GaN)的周期数为14-15。
优选地,发光层MQW中的InGaN层厚度可为2.5-3nm,GaN:Si/GaN超晶格势垒层7的厚度为11-13nm。
优选地,在发光层MQW层5之下,从下至上依次包括:
衬底1;
低温缓冲GaN层2:厚度为30-40nm;
不掺杂GaN层3:厚度为2-3um;
掺Si的GaN层4:Si的掺杂浓度为9E18-1E19个/cm3,总厚度控制在2-3μm。
优选地,在发光层MQW层5之上,从下至上依次包括:
P型AlGaN层8:厚度为30-40nm,Al的掺杂浓度为2E20-3E20个/cm3,Mg的掺杂浓度5E19-6E19个/cm3
P型GaN层9:厚度为100-150nm,Mg的掺杂浓度为1E19-1E20个/cm3
优选地,在每个所述双层组合单元中:GaN:Si层在GaN层之上。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种含有超晶格势垒层的LED结构外延生长方法,依次包括处理衬底、生长低温缓冲GaN层、生长不掺杂GaN层、生长掺Si的GaN层、生长发光层MQW、生长P型AlGaN层、生长P型GaN层步骤,其特征在于,
所述生长发光层MQW层的步骤为:
在温度为750-850℃、200mbar到400mbar压力的反应室内,采用H2和/或N2作为载气,通入In离子、NH3和Ga离子,生长掺杂In的3-3.5nm厚度的InxGa(1-x)N层,其中x=0.15-0.25,In掺杂浓度2E20-3E20个/cm3
其中,生长GaN:Si/GaN超晶格势垒层的步骤为:
停止通入In离子,升高温度至800-850℃,反应室内InxGa(1-x)N层上生长GaN层,再通入SiH4,反应室内GaN层上生长GaN:Si层;
反复通入SiH4和停止通入SiH4,GaN层和GaN:Si层相互交错形成GaN:Si/GaN超晶格势垒层;SiH4通入和停止通入的时间比例为6:1-1:6,Si的掺杂浓度1E17-6E17个/cm3,GaN:Si/GaN超晶格势垒层的周期数为1-7;
InxGa(1-x)N/(GaN:Si/GaN)周期数为14-15。
2.根据权利要求1所述的一种含有超晶格势垒层的LED结构外延生长方法,其特征在于,所述生长低温缓冲GaN层、生长不掺杂GaN层、生长掺Si的GaN层的步骤为:
生长低温缓冲GaN层:在600-650℃的反应室内,在衬底上生长厚度为30-40nm的低温缓冲GaN层;
生长不掺杂GaN层:升高温度到1100-1200℃,持续生长厚度为2-3um的不掺杂GaN层;
生长掺Si的GaN层:持续生长掺杂Si的N型GaN,Si的掺杂浓度为9E18-1E19个/cm3,总厚度控制在2-3μm。
3.根据权利要求1所述的一种含有超晶格势垒层的LED结构外延生长方法,其特征在于,生长P型AlGaN层、生长P型GaN层的步骤为:
生长P型AlGaN层:在930-980℃的反应室内持续生长厚度为30-40nm的P型AlGaN层,Al的掺杂浓度为2E20-3E20个/cm3,Mg的掺杂浓度为5E19-6E19个/cm3
生长P型GaN层:升高温度到930-950℃持续生长厚度为100-150nm的掺镁的P型GaN层,Mg的掺杂浓度为1E19-1E20个/cm3
4.一种含有超晶格势垒层的LED外延结构,其特征在于,在发光层MQW中包括InxGa(1-x)N层和GaN:Si/GaN超晶格势垒层:
每个GaN:Si/GaN超晶格势垒层包含1-7个双层组合单元,每个组合单元包含一个GaN:Si层和一个GaN层,GaN:Si层和GaN层的厚度比例为6:1-1:6,Si的掺杂浓度1E17-6E17个/cm3
在第一个GaN:Si/GaN超晶格势垒层的双层组合单元中,GaN层位于GaN:Si层之下;
InxGa(1-x)N/(GaN:Si/GaN)的周期数为14-15。
5.根据权利要求4所述的一种含有超晶格势垒层的LED外延结构,其特征在于,发光层MQW中的InGaN层厚度为2.5-3nm,GaN:Si/GaN超晶格势垒层的厚度为11-13nm。
6.根据权利要求4所述的一种含有超晶格势垒层的LED外延结构,其特征在于,在发光层MQW层之下,从下至上依次包括:
衬底;
低温缓冲GaN层:厚度为30-40nm;
不掺杂GaN层:厚度为2-3um;
掺Si的GaN层:Si的掺杂浓度为9E18-1E19个/cm3,总厚度控制在2-3μm。
7.根据权利要求5所述的一种含有超晶格势垒层的LED外延结构,其特征在于,在发光层MQW层之上,从下至上依次包括:
P型AlGaN层:厚度为30-40nm,Al的掺杂浓度为2E20-3E20个/cm3,Mg的掺杂浓度5E19-6E19个/cm3
P型GaN层:厚度为100-150nm,Mg的掺杂浓度为1E19-1E20个/cm3
8.根据权利要求5所述的一种含有超晶格势垒层的LED外延结构,其特征在于,在每个所述双层组合单元中:GaN:Si层在GaN层之上。
CN201310572098.3A 2013-11-15 2013-11-15 含有超晶格势垒层的led结构外延生长方法及其结构 Active CN103594570B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310572098.3A CN103594570B (zh) 2013-11-15 2013-11-15 含有超晶格势垒层的led结构外延生长方法及其结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310572098.3A CN103594570B (zh) 2013-11-15 2013-11-15 含有超晶格势垒层的led结构外延生长方法及其结构

Publications (2)

Publication Number Publication Date
CN103594570A CN103594570A (zh) 2014-02-19
CN103594570B true CN103594570B (zh) 2016-05-25

Family

ID=50084635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310572098.3A Active CN103594570B (zh) 2013-11-15 2013-11-15 含有超晶格势垒层的led结构外延生长方法及其结构

Country Status (1)

Country Link
CN (1) CN103594570B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105350074A (zh) * 2015-11-03 2016-02-24 湘能华磊光电股份有限公司 一种提高led外延晶体质量的外延生长方法
CN106601879B (zh) * 2016-11-24 2019-05-17 深圳市立洋光电子股份有限公司 一种用于led的氮化镓基半导体的制备方法
CN107293619B (zh) * 2017-06-30 2019-07-02 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
CN108807618A (zh) * 2018-04-24 2018-11-13 河源市众拓光电科技有限公司 一种GaN基发光二极管InGaN/GaN量子阱结构及其制备方法
CN108649108B (zh) * 2018-05-15 2019-10-18 芜湖德豪润达光电科技有限公司 量子阱发光层和发光二极管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101188264A (zh) * 2006-11-22 2008-05-28 夏普株式会社 氮化物半导体发光器件
CN102820392A (zh) * 2012-08-31 2012-12-12 华灿光电股份有限公司 一种发光二极管的外延片及其制造方法
CN102956769A (zh) * 2011-08-12 2013-03-06 夏普株式会社 氮化物半导体发光器件以及制造其的方法
CN103022290A (zh) * 2012-12-19 2013-04-03 湘能华磊光电股份有限公司 具有四元InAlGaN的LED外延结构及其制备方法
CN103178175A (zh) * 2011-12-23 2013-06-26 丰田合成株式会社 第iii族氮化物半导体发光器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101188264A (zh) * 2006-11-22 2008-05-28 夏普株式会社 氮化物半导体发光器件
CN102956769A (zh) * 2011-08-12 2013-03-06 夏普株式会社 氮化物半导体发光器件以及制造其的方法
CN103178175A (zh) * 2011-12-23 2013-06-26 丰田合成株式会社 第iii族氮化物半导体发光器件及其制造方法
CN102820392A (zh) * 2012-08-31 2012-12-12 华灿光电股份有限公司 一种发光二极管的外延片及其制造方法
CN103022290A (zh) * 2012-12-19 2013-04-03 湘能华磊光电股份有限公司 具有四元InAlGaN的LED外延结构及其制备方法

Also Published As

Publication number Publication date
CN103594570A (zh) 2014-02-19

Similar Documents

Publication Publication Date Title
CN103560187B (zh) 含有超晶格势垒层的led结构外延生长方法及其结构
CN103474539B (zh) 含有超晶格层的led结构外延生长方法及其结构
CN104157746A (zh) 新型量子阱势垒层的led外延生长方法及外延层
CN103594570B (zh) 含有超晶格势垒层的led结构外延生长方法及其结构
CN103996769B (zh) Led外延层结构、生长方法及具有该结构的led芯片
CN106129198B (zh) Led外延生长方法
CN103996759A (zh) Led外延层生长方法及led外延层
CN104009136A (zh) 提高发光效率的led外延层生长方法及led外延层
CN100580966C (zh) 一种绿光发光二极管
CN103346226A (zh) Led外延结构及其生长方法
CN105633235A (zh) 一种n型GaN结构的GaN基LED外延结构及生长方法
CN105023976A (zh) 一种led外延生长方法
CN103811601A (zh) 一种以蓝宝石衬底为基板的GaN基LED多阶缓冲层生长方法
CN105789388A (zh) 提高外延晶体质量的led生长方法
CN103985797B (zh) 多量子阱结构及其生长方法、及具有该结构的led芯片
CN103346219B (zh) 复式多量子阱发光层结构的生长方法及led外延结构
CN103943740B (zh) 增加发光效率的led外延层生长方法及led外延层
CN106328780B (zh) 基于AlN模板的发光二极管衬底外延生长的方法
CN103337451B (zh) 外延结构的电子阻挡层生长方法及其相应的外延结构
CN106374021A (zh) 基于蓝宝石图形化衬底的led外延生长方法
CN103952684B (zh) Led外延层生长方法及led外延层
CN104103724A (zh) 渐变量子阱的led外延片、生长方法及led结构
CN113540296A (zh) 适用于小间距显示屏的led外延片制作方法
CN105720152A (zh) 一种led外延结构及其生长方法
CN105576090B (zh) 发光二极管外延片的制备方法及发光二极管外延片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant