RU169283U1 - ГЕТЕРОСТРУКТУРНЫЙ ПОЛЕВОЙ ТРАНЗИСТОР InGaAIN/SiC - Google Patents
ГЕТЕРОСТРУКТУРНЫЙ ПОЛЕВОЙ ТРАНЗИСТОР InGaAIN/SiC Download PDFInfo
- Publication number
- RU169283U1 RU169283U1 RU2016144690U RU2016144690U RU169283U1 RU 169283 U1 RU169283 U1 RU 169283U1 RU 2016144690 U RU2016144690 U RU 2016144690U RU 2016144690 U RU2016144690 U RU 2016144690U RU 169283 U1 RU169283 U1 RU 169283U1
- Authority
- RU
- Russia
- Prior art keywords
- layer
- thickness
- sic
- buffer layer
- transistor
- Prior art date
Links
- 230000005669 field effect Effects 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000007704 transition Effects 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims abstract description 7
- 229910002704 AlGaN Inorganic materials 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 26
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 25
- 229910002601 GaN Inorganic materials 0.000 description 15
- 238000000407 epitaxy Methods 0.000 description 11
- 239000000203 mixture Substances 0.000 description 8
- 238000001816 cooling Methods 0.000 description 7
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Гетероструктурный полевой транзистор InGaAlN/SiC, включает эпитаксиально выращенную на полуизолирующей полупроводниковой подложке (1) из SiC политипа 6Н или 4Н толщиной 360-380 микрон слоистую гетероструктуру из полупроводников, включающую переходной слой (2) из AlxGal-xN, где х=0,45-0,55 толщиной 90-110 нм, буферный слой (3) из CaN толщиной 1500-1700 нм, слой AlN (4), барьерный слой (5) из AlyGal-yN, металлические контакты к истоку (6), стоку (7) и затвору (8). Техническим результатом является обеспечение изолирующих свойств буферного слоя транзистора, а также кривизну поверхности при комнатной температуре менее 30 км. 3 з.п.ф-лы, 2 ил.
Description
Изобретение относится к полупроводниковой электронике и может быть использовано для создания с мощных высокочастотных полевых транзисторов с повышенными эксплуатационными характеристиками.
В последние десятилетия в мире постоянно возрастал интерес к полевым транзисторам на основе широкозонных материалов, таких как карбид кремния и нитрид галлия и к гетероструктурным полевым транзисторам на основе соединений А3В5, так как существующие транзисторы на основе кремния практически достигли предела своих характеристик. Новые типы гетероструктур, такие как структуры с двумерным электронным газом и новые типы полупроводниковых соединений с параметрами, превосходящими кремний позволяют достичь сочетания параметров (например рабочей частоты и удельной мощности), ранее невозможных для традиционных транзисторов на основе кремния. Это обуславливает возможность использования новых полупроводниковых структур для улучшения рабочих характеристик полевых транзисторов.
Значительное ограничение на свойства гетероструктурных транзисторов накладывают свойства полупроводниковых материалов, из которых выполнены элементы полупроводниковой структуры. В первую очередь, это относится к параметру кристаллической решетки. Наличие рассогласования материалов по параметру решетки и коэффициенту теплового расширения приводит к накапливанию упругих напряжений, которые будут релаксировать при достижении определенной толщины с образованием дефектов, и к существенному изгибу гетероструктуры, что может усложнять или даже делать невозможной пост-ростовую обработку и сильно ухудшать параметры и срок службы транзистора.
Необходимость использования стандартизованных методик пост-ростовой обработки накладывает ограничения на кривизну поверхности созданной структуры. Так, например, стандарт SEMI М55 предъявляет требования к кривизне поверхности не более 30 км-1, что обеспечивает величину прогиба/коробления (bow/warp) не более 40 микрон для подложки диаметром 100 мм.
Таким образом, создание полевых тразисторов, имеющих заданные свойства и требуемую кривизну поверхности при комнатной температуре является важной задачей для реализации массового производства полевых транзисторов.
В гетероструктурных полевых транзисторах на основе соединений InGaAIN используется возникновение двумерного газа электронов, обладающих высокой подвижностью, на интерфейсе между слоями GaN и (Ga)AlN за счет разницы в ширинах запрещенной зоны, параметрах решетки и в пиро- и пьезоэлектрических константах. Большое значение величины разрыва зон проводимости в сочетании с большой эффективной массой электрона позволяет создать двумерный газ с высокой плотностью. Свойства двумерного электронного газа определяются дизайном узкой области около интерфейса GaN и (Ga)AlN толщиной обычно не превосходящей 30 нанометров. При росте на инородной подложке (например карбида кремния) обычно выращивается достаточно толстый (единицы микрон) буферный слой для снижения плотности дислокаций, которые могут негативно влиять на свойства двумерного электронного газа, и, соответственно, транзистора. К данному буферному слою предъявляется два требования - хорошее структурное совершенство и отсутствие проводимости.
Как правило, для эпитаксии гетероструктур AlInGaN используют монокристаллические подложки карбида кремния, полученные из монокристаллов выращенных методом сублимации, что обеспечивает хорошее кристаллическое совершенство и хорошую теплопроводность гетероструктур AlInGaN/SiC. Для эпитаксии чаще всего используют метод газофазной эпитаксии из металлорганических соединений (в зарубежной литературе именуется как метод MOVPE - metal-organic vapour phase epitaxy). В качестве источников компонентов при синтезе пленок нитридов III группы используются стандартные соединения - триметилгаллий, триметилалюминий, триметилиндий и аммиак. Эпитаксия проводится при достаточно высоких температурах - 1000-1100 градусов цельсия. Однако, по причине большой разницы в коэффициентах термического расширения решеток карбида кремния и нитридов III группы при охлаждении гетероструктур от температуры эпитаксии до комнатной температуры возникают существенные механические напряжения, которые негативно влияют на их свойства. В частности, возникающие механические напряжения приводят к сильному искривлению поверхности, что негативно влияет на свойства транзистора и срок его службы. Одним из подходов, применяемых при эпитаксии гетероструктур AlInGaN, является создание упругих напряжений в процессе роста, которые компенсируют возникающие при охлаждении до комнатной температуры.
Известен гетероструктурный полевой транзистор InGaAlN/SiC (см. заявка US 2009016984, МПК H01L 21/00, опубликована 02.07.2009), содержащий подложку SiC и 3 слоя различного полупроводникового материала, причем второй слой подбирается по толщине и свойствам таким, чтобы обеспечить минимальную плотность дефектов в верхнем (третьем) слое и увеличить его критическую толщину.
Недостатком известного транзистора является то, что она обеспечивает низкую плотность дефектов, но не обеспечивает контроль кривизны поверхности выращенной многослойной гетероструктуры.
Известен гетероструктурный полевой транзистор InGaAlN/SiC (см. заявка US 20080220555, МПК H01L 21/00, опубликована 11.09.2008), содержащий подложку SiC и несколько слоев нитридных полупроводников AlGaN с возможным градиентом состава, при этом суммарная толщина первого и второго слоя составляют не менее 0,5 микрона. Подбором толщин и составов слоев обеспечивается снижение среднего уровня упругих напряжений в многослойной структуре и обеспечивается возможность выращивания относительно толстых слоев.
Недостатком известного транзистора является то, что он не обеспечивает создание многослойной гетероструктуры для полевого транзистора с заданными ствойствами, а именно с кривизной поверхности менее 30 км-1, и полуизолиующими свойствами буферного слоя.
Известен гетероструктурный полевой транзистор InGaAlN/SiC (см. заявка US 20060226412, МПК H01L 31/072, опубликована 12.10.2006), содержащий подложку SiC и полуизолирующин слой GaN толщиной не менее 4 микрон, обеспечивающий высокие пробойные напряжения.
Недостатком известного транзистора является то, что хотя он обеспечивает полуизолиующие свойства буферного слоя и может быть использован для дальнейшего изготовления транзистора, он не обеспечивает минимальную кривизну поверхности при комнатной температуре.
Наиболее близким к настоящему техническому решению по совокупности существенных признаков является гетероструктурный полевой транзистор InGaAlN/SiC с компенсацией упругих напряжений (см. заявка US 20040012015, МПК H01L 21/20, опубликована 22.01.2004, US Pat 6841001) принятый за прототип. Гетероструктурный полевой транзистор InCaAlN/SiC - прототип включает подложку SiC, буферный слой, слой, отличающийся по параметру рашетки, слой, согласованный по параметру решетки и приборные слои. При этом в качестве подложки может быть использован SiC политипов 4Н, 6Н, 15R или 3С, первый слой представляет собой (Al)GaN, второй слой также представляет собой (Al)GaN, то есть может быть использована последовательность слоев GaN/AlGaN/SiC. В транзисторе - прототипе важную роль играет то, что толщина и параметры решетки слоев подбираются так, чтобы обеспечить отсутствие образования трещин при эпитаксии и охлаждении структуры, в частности рассогласование параметров решетки между слоями не превышает 1%.
Недостатком известного транзистора является то, что он не обеспечивает минимальную кривизну поверхности при комнатной температуре.
Задачей настоящего решения является создание гетероструктурного полевого транзистора InGaAlN/SiC с такой последовательностью слоев, которая бы обеспечивала изолирующие свойства буферного слоя, не ухудшение качества приборной последовательности слоев и кривизну поверхности при комнатной температуре менее 30 км-1 (по модулю). Выполнение поставленных условий обеспечит создание транзистора с требуемыми параметрами и долговечностью.
Поставленная задача достигается тем, что гетероструктурный полевой транзистор InGaAlN/SiC включает в себя полуизолурующую полупроводниковую подложку SiC ориентации (0001) политипа 6Н или 4Н толщиной 360-380 микрон, переходной слой AlxGal-xN, буферный слой GaN, слой AlN, слой AlyGal-yN и металлические контакты к областям истока, стока и затвора. При этом содержание алюминия в переходном слое х находится в пределах 45-55 мол. процентов, толщина переходного слоя находится в пределах 90-110 нанометров, толщина буферного слоя находится в пределах 1500-1700 нанометров, толщина слоя AlN составляет 0,5-1 нанометр, толщина и состав у слоя AlGaN составляет 22-27 нанометров и 22-27 мол. процентов, соответственно.
Новым в многослойной структуре является сочетание толщин и составов переходного и буферного слоя, обеспечивающее предварительное накопление упругих напряжений в процессе эпитаксии и создающий кривизну поверхности структуры, которая компенсирует изгиб, возникающий за счет разницы в коэффициентах теплового расширения подложки и полупроводниковых слоев при охлаждении структуры от температуры эпитаксии до комнатной температуры.
Выбор параметров переходного и буферного слоя обусловлен тем, что при содержании алюминия в переходном слое х менее 45 мол. процентов или его толщины более 110 нм релаксация напряжений в выращиваемом на нем буферном слое GaN происходит слишком быстро и не удается создать изгиб структуры по величине равный возникающему при охлаждении. При содержании алюминия в переходном слое х более 55 мол. процентов или его толщины менее 90 нм могут наблюдаться образование трещин в буферном слое GaN. При толщине буферного слоя GaN менее 1500 нм итогавая кривизна поверхности структуры оказывается менее -30 км-1 а при толщине более 1700 нм более 30 км-1, что находится вне пределов стандарта SEMI М55 на подложки SiC и структуры на их основе.
Настоящая полезная модель поясняется чертежами, где:
на фиг. 1 представлено схематичное изображение поперечного сечения гетероструктурного полевого НЕМТ транзистора на основе гетероструктуры InGaAlN/SiC.
На чертеже обозначены: 1 - подложка SiC (политипа 6Н или 4Н, толщина 360-380 микрон); 2 - переходной слой AlxGa1-xN (содержание алюминия 45-55 процентов, толщина 90-110 нанометров); 3 - буферный слоя GaN (толщина 1500-1700 нм); 4 - слой A1N (толщина 0,5-1 нм); 5 - слой AlyGa1-yN (содержание алюминия 22-27 мол. процентов, толщина 22-27 нм); 6 - металлический контакт к истоку; 7 - металлический контакт к затвору; 8 - металлический контакт к стоку.
на фиг. 2 представлено изменение кривизны поверхности при росте гетероструктуры InGaAlN/SiC с толщиной и составом переходного слоя AlGaN 100 нм и 50 мол. процентов, соответственно, и толщиной буферного слоя GaN 1570 нм.
Настоящий гетероструктурный полевой транзистор изготавливают с использованием оптической и электронной литографии для формирования контактов 6, 8, 7 соответственно к областям истока, стока и затвора. Важным фактором, обуславливающим преимущество настоящего гетероструктурного полевого транзистора InGaAlN/SiC является возможность проводить его пост-ростовую обработку на стандартизованном оборудовании, так как его геометрические параметры кривизны поверхности укладываются в стандарт полупроводниковой промышленности, что обеспечивается сочетанием толщин и составов преходного 2 и буферного слоя 3.
В основе предлагаемого изобретения лежит оригинальный метод формирования полупроводниковой многослойной гетероструктуры из решеточно-несогласованных материалов в которой происходит накопление и частичная релаксация упругих напряжений в процессе эпитаксиального роста и охлаждения. Использование рассогласованных по параметру решетки слоев (Al)GaN позволяет создать при эпитаксии изгиб, компенсирующий возникающий за счет разницы в коэффициентах теплового расширения подложки и полупроводниковых слоев при охлаждении структуры от температуры эпитаксии до комнатной температуры. Данный процесс проиллюстрирован на фиг. 2, где показано измеренное in-situ изменение кривизны поверхности при росте гетероструктуры InGaAlN/SiC. Выделены следующие стадии процесса: нагрев 1, рост переходного слоя AlxGa1-xN 2, рост буферного слоя GaN 3, рост слоя AlN 4, рост слоя AlyGa1-yN 5, охлаждение 6.
Пример. На подложке SiC диаметром 76,2 мм толщиной 368 микрон политипа 4Н была эпитаксиально выращена полупроводниковая структура InGaAlN с толщиной и составом переходного слоя 100 нм и 50 мол. процентов, соответственно, толщиной буферного слоя 1570 нм, толщиной слоя AlN 1 нм, толщиной и составом, барьерного слоя AlGaN 25 нм и 25 мол. процентов, обладающая кривизной поверхности 12 км-1 при комнатной температуре на основе которой методами пост-ростовой обработки на стандартизованном оборудовании был создан полевой транзистор с шириной затвора 0,2 микрона и плотностью мощности 5,5 Вт/мм.
Claims (4)
1. Гетероструктурный полевой транзистор InGaAlN/SiC, включающий последовательно эпитаксиально выращенную на полуизолурующей полупроводниковой подложке из SiC политипа 6Н или 4Н слоистую гетероструктуру из полупроводников, включающую переходной слой AlxGa1-xN, буферный слой GaN, слой AlN, барьерный слой AlyGa1-yN, металлические контакты к истоку, стоку и затвору, отличающийся тем, что содержание алюминия в переходном слое x находится в пределах 45-55 мол. процентов, толщина переходного слоя находится в пределах 90-110 нанометров, толщина буферного слоя находится в пределах 1500-1700 нанометров.
2. Транзистор по п. 1, отличающийся тем, что между буферным слоем и барьерным слоем выращен слой из AlN толщиной 0,5-1,0 нм.
3. Транзистор по п. 1, отличающийся тем, что барьерный слой AlGaN выполнен толщиной 22-27 нм.
4. Транзистор по п. 1, отличающийся тем, что барьерный слой AlGaN выполнен составом 22-27 мол. процентов.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2016144690U RU169283U1 (ru) | 2016-11-15 | 2016-11-15 | ГЕТЕРОСТРУКТУРНЫЙ ПОЛЕВОЙ ТРАНЗИСТОР InGaAIN/SiC |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2016144690U RU169283U1 (ru) | 2016-11-15 | 2016-11-15 | ГЕТЕРОСТРУКТУРНЫЙ ПОЛЕВОЙ ТРАНЗИСТОР InGaAIN/SiC |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU169283U1 true RU169283U1 (ru) | 2017-03-14 |
Family
ID=58450008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2016144690U RU169283U1 (ru) | 2016-11-15 | 2016-11-15 | ГЕТЕРОСТРУКТУРНЫЙ ПОЛЕВОЙ ТРАНЗИСТОР InGaAIN/SiC |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU169283U1 (ru) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112242435A (zh) * | 2019-07-19 | 2021-01-19 | 环球晶圆股份有限公司 | 半导体外延结构及其形成方法 |
| CN112242435B (zh) * | 2019-07-19 | 2024-06-11 | 环球晶圆股份有限公司 | 半导体外延结构及其形成方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040012015A1 (en) * | 2002-07-19 | 2004-01-22 | Saxler Adam William | Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures |
| US20070295992A1 (en) * | 2006-06-27 | 2007-12-27 | Sharp Kabushiki Kaisha | Hetero junction field effect transistor and method of fabricating the same |
| US20080237639A1 (en) * | 2007-03-26 | 2008-10-02 | Mitsubishi Electric Corporation | Semiconductor device and manufacturing method of the same |
| US20090045439A1 (en) * | 2007-08-17 | 2009-02-19 | Oki Electric Industry Co., Ltd. | Heterojunction field effect transistor and manufacturing method thereof |
| US7598131B1 (en) * | 2001-12-06 | 2009-10-06 | Hrl Laboratories, Llc | High power-low noise microwave GaN heterojunction field effect transistor |
| RU154437U1 (ru) * | 2015-02-05 | 2015-08-27 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский университет "МИЭТ" (МИЭТ) | Гетероструктурный полевой транзистор на основе нитрида галлия с улучшенной стабилизацией вольт-амперной характеристики |
| US20150270382A1 (en) * | 2014-03-24 | 2015-09-24 | University Of South Carolina | Multi-Finger Large Periphery AlInN/AlN/GaN Metal-Oxide-Semiconductor Heterostructure Field Effect Transistors on Sapphire Substrate |
-
2016
- 2016-11-15 RU RU2016144690U patent/RU169283U1/ru active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7598131B1 (en) * | 2001-12-06 | 2009-10-06 | Hrl Laboratories, Llc | High power-low noise microwave GaN heterojunction field effect transistor |
| US20040012015A1 (en) * | 2002-07-19 | 2004-01-22 | Saxler Adam William | Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures |
| US20070295992A1 (en) * | 2006-06-27 | 2007-12-27 | Sharp Kabushiki Kaisha | Hetero junction field effect transistor and method of fabricating the same |
| US20080237639A1 (en) * | 2007-03-26 | 2008-10-02 | Mitsubishi Electric Corporation | Semiconductor device and manufacturing method of the same |
| US20090045439A1 (en) * | 2007-08-17 | 2009-02-19 | Oki Electric Industry Co., Ltd. | Heterojunction field effect transistor and manufacturing method thereof |
| US20150270382A1 (en) * | 2014-03-24 | 2015-09-24 | University Of South Carolina | Multi-Finger Large Periphery AlInN/AlN/GaN Metal-Oxide-Semiconductor Heterostructure Field Effect Transistors on Sapphire Substrate |
| RU154437U1 (ru) * | 2015-02-05 | 2015-08-27 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский университет "МИЭТ" (МИЭТ) | Гетероструктурный полевой транзистор на основе нитрида галлия с улучшенной стабилизацией вольт-амперной характеристики |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112242435A (zh) * | 2019-07-19 | 2021-01-19 | 环球晶圆股份有限公司 | 半导体外延结构及其形成方法 |
| CN112242435B (zh) * | 2019-07-19 | 2024-06-11 | 环球晶圆股份有限公司 | 半导体外延结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5815948B2 (ja) | 歪み補償半導体構造および歪み補償半導体構造を製作する方法 | |
| US10192737B2 (en) | Method for heteroepitaxial growth of III metal-face polarity III-nitrides on substrates with diamond crystal structure and III-nitride semiconductors | |
| JP4908886B2 (ja) | 半導体装置 | |
| JP6484328B2 (ja) | バッファ層スタック上にｉｉｉ−ｖ族の活性半導体層を備える半導体構造および半導体構造を製造するための方法 | |
| US9543146B2 (en) | Manufacturing method of semiconductor device that includes forming plural nitride semiconductor layers of identical material | |
| JP2009231561A (ja) | 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法 | |
| KR20070032721A (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
| US8994032B2 (en) | III-N material grown on ErAIN buffer on Si substrate | |
| JP3753068B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハの製造方法 | |
| KR102273305B1 (ko) | 신뢰성을 개선한 다이아몬드 기판 상 질화 갈륨 반도체 구조체 및 이를 제조하는 공정 | |
| JP4904726B2 (ja) | 半導体エピタキシャルウェハ及びｈｅｍｔ用半導体エピタキシャルウェハの製造方法 | |
| JP2013145782A (ja) | ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ | |
| RU169283U1 (ru) | ГЕТЕРОСТРУКТУРНЫЙ ПОЛЕВОЙ ТРАНЗИСТОР InGaAIN/SiC | |
| JP6815278B2 (ja) | 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法 | |
| RU2316076C1 (ru) | Полупроводниковая гетероструктура полевого транзистора | |
| US20160118486A1 (en) | Semiconductor device | |
| JP7457053B2 (ja) | 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法 | |
| JP6205497B2 (ja) | 窒化物半導体の製造方法 | |
| Chen et al. | Enhanced Electrical Properties of AlInN/AlN/GaN Heterostructure using $\mathbf {Al} _ {\mathbf {x}}\mathbf {Ga} _ {1-\mathbf {x}}\mathbf {N}/\mathbf {Al} _ {\mathbf {y}}\mathbf {Ga} _ {1-\mathbf {y}}\mathbf {N} $ superlattice | |
| US10497783B2 (en) | Semiconductor structure and method of preparing semiconductor structure | |
| JP2021100051A (ja) | ヘテロ構造およびその製造方法 | |
| JP2003218128A (ja) | 電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| QB9K | Licence granted or registered (utility model) |
Free format text: LICENCE FORMERLY AGREED ON 20191017 Effective date: 20191017 |