JP2021100051A - ヘテロ構造およびその製造方法 - Google Patents

Abstract

【課題】耐熱性の低い異種基板の上に形成する場合であっても、ヘテロ構造とした臨界膜厚以上のチャネル層において、より高い移動度が得られるようにする。【解決手段】異種基板１０１の上に形成された第１窒化物半導体からなるバッファー層１０２と、バッファー層１０２の上に形成された第２窒化物半導体からなる中間層１０３と、中間層１０３の上に形成された、第１窒化物半導体より小さいバンドギャップエネルギーの第３窒化物半導体からなり、臨界膜厚以上の厚さのチャネル層１０４とを備える。第２窒化物半導体は、各々の層の平面方向における格子定数が、第１窒化物半導体と第３窒化物半導体との間の値とされている。【選択図】 図１Ｃ

Description

本発明は、窒化物半導体によるヘテロ構造およびその製造方法に関する。

窒化物半導体であるＡｌＮ、ＧａＮ、ＩｎＮにおける室温のバンドギャップエネルギーは、各々、６．３ｅＶ、３．４ｅＶ、０．７ｅＶである。このため、これらの混晶では、０．７ｅＶから６．３ｅＶまでの広いエネルギー範囲でバンドギャップエネルギーを変化させることができる。また、これらの混晶を組み合わせた超格子は、タイプＩの超格子となる。このようなことから、ＡｌＮ、ＧａＮ、ＩｎＮからなる混晶を組み合わせた超格子やヘテロ構造は、様々なデバイスに使用されている。

また、ＧａＮやＡｌＮに比べて、ＩｎＮにおける電子の有効質量は小さいため、Ｉｎを含むＩｎＧａＮにおける電子の移動度は高いことが知られている。このため、ＩｎＧａＮを電子のチャネル層（電子が走行する層）に用いることにより、電界効果トランジスタ（ＦＥＴ）の特性が向上することが報告されている（非特許文献１参照）。

上述したような特徴を有するＩｎＧａＮをチャネル層としたＦＥＴの特性を向上させるために、窒化物半導体によるヘテロ構造が用いられる。例えば、図１０に示すような、ＳｉＣからなる基板３０１の上に、ＧａＮからなる厚さ４００ｎｍのバッファー層３０２を形成し、バッファー層３０２の上に、臨界膜厚以下の厚さ（５ｎｍ）の薄いＩｎＧａＮからなるチャネル層３０３を成長し、チャネル層３０３の上にＡｌＧａＮからなる厚さ２５ｎｍのキャップ層３０４を成長したヘテロ構造を用いて、窒化物半導体によるＦＥＴが作製されている。なお、図１０は、上述した層構成の断面を模式的に示している。

このヘテロ構造では、ｃ軸方向に成長した窒化物半導体のヘテロ接合界面における分極による分極電荷により、チャネル層３０３に電子キャリア（二次元電子ガス）誘起され、電子が走行する。また、チャネル層３０３を挾むバッファー層３０２とキャップ層３０４が、障壁層となる。このヘテロ構造では、臨界膜厚以下とされているチャネル層３０３に二次元電子ガスを閉じ込めることができるため、ＦＥＴ特性が向上するという利点もある。

上述した窒化物半導体を用いたＦＥＴにおけるヘテロ構造は、有機金属気相成長（ＭＯＶＰＥ）法や分子線エピタキシ（ＭＢＥ）法などを用いて、サファイア基板、Ｓｉ基板、ＳｉＣ基板などの、窒化物半導体以外の結晶基板（異種基板）の上に成長されることが多い。このヘテロ構造を用いたＦＥＴの特性を向上させるためには、チャネル層における高い移動度を得る必要がある。

このため、従来、５００℃から１２００℃程度の高温の条件で高品位な結晶を成長することで窒化物半導体ヘテロ構造を作製することにより、室温において１０００ｃｍ²／Ｖｓ以上の高い電子移動度が得られている。特に、窒化物半導体以外の基板を用いる際には、チャネル層における電子の移動度を高くするために、転位と呼ばれる結晶欠陥をなるべく低くする工夫が施されている。例えば、バッファー層を３００ｎｍ以上と厚く形成し、格子不整合のために基板との界面で生成される転位が、チャネル層に貫通することを抑制している。

ところで、上述した窒化物半導体によるＦＥＴは、高い耐圧を備えるなどの窒化物半導体の特性を生かし、高周波領域で大きな電力を制御する必要のある無線通信用に使われている。さらに、低周波領域であるが、大きな電力を制御する必要のあるパワーエレクトロニクスの産業分野で利用されることが期待されている。これらの分野では、ＳｉやＧａＡｓなどを使って作製したＦＥＴの移動度が高いために、競合するこれらのＦＥＴよりも良い特性を示す必要があり、窒化物半導体のチャネル層には、１０００ｃｍ²／Ｖｓ以上の高い移動度を得ることが重要となる。

一方で、プラスティックなどの材料から構成した基板上に作製した薄膜電界効果トランジスタ（薄膜ＦＥＴ）は、ディスプレイの制御などに用いられている。プラスティックなどの基板上に薄膜ＦＥＴを作製する場合には、基板の耐熱温度が低いために、成長温度を高くすることができない。このため、当初の薄膜ＦＥＴは、アモルファスＳｉを用いて作製されていた。しかしながら、アモルファスＳｉの移動度が０．５ｃｍ²／Ｖｓと低いためにより、薄膜ＦＥＴの特性は良くなかった。このため、低温で成長しても移動度の高い薄膜材料が望まれていた。

このような要望に対し、ＩｎＧａＺｎＯ（ＩＧＺＯ）などの酸化物半導体薄膜が用いられ、透明薄膜ＦＥＴを作製する技術が報告されている（非特許文献２参照）。この技術により、低温で成長したＩＧＺＯの移動度を、１０ｃｍ²／Ｖｓ程度まで上昇させることが可能となった。ただし、ＩＧＺＯの移動度も十分に高いわけではないので、さらに高い移動度が望まれていた。このため、低温で成長した様々な酸化物薄膜半導体の研究が現在でも進められている。

ＩＧＺＯなどの酸化物薄膜に対して、窒化物半導体薄膜を用いて透明薄膜ＦＥＴを作製する研究が進められている。先に述べたように、５００℃以上の高温で成長した窒化物半導体ヘテロ構造の移動度は１０００ｃｍ²／Ｖｓ以上の高い移動度を示すが、４００℃以下の低温で成長を行うと、窒化物半導体の結晶性が劣化する。

しかしながら、４００℃以下の低温成長により成長した窒化物半導体層においても、１０ｃｍ²／Ｖｓ以上の移動度を得ることは期待できるものと考えられる。例えば、スパッタ法を用いて、３００℃の低温でＩｎＧａＮをガラス基板上に成長し、形成したＩｎＧａＮにおいて２２ｃｍ²／Ｖｓの高い移動度を得た報告がある（非特許文献３参照）。ただし、この報告では、ＩｎＧａＮだけの成長であるので、前述したようなヘテロ構造が用いられていない。

前述したようなヘテロ構造を使うことにより、電子を狭いチャネル層に閉じ込めることができるので、ＦＥＴの特性を示す指標である相互コンダクタンス（ｇｍ）を高くすることが期待できる。さらに、後で述べるような臨界膜厚の条件を選ばなければ、このヘテロ構造における電子のチャネル層と障壁層の間に存在する伝導帯の不連続量を１ｅＶ以上とすることも可能である。このように、低温で成長した窒化物半導体を用いても、ヘテロ構造とすることで、高濃度の電子を狭いチャネル層に閉じ込めることが可能となり、高いｇｍが期待できる。

しかしながら、以下に説明するように、ヘテロ構造とした窒化物半導体によるチャネル層には、転位と呼ばれる欠陥が発生する。ヘテロ構造とするために、バッファー層（障壁層）とチャネル層との間においては、伝導帯の不連続が１ｅＶ以上となる。このように、バンドギャップエネルギーが異なる２つの窒化物半導体の間には、ヘテロ接合界面の面方向において、大きな格子定数の差が存在するものとなる。この結果、上述したように、欠陥（転位）が発生する。チャネル層に発生した転位は、電子の散乱源になるので、移動度を大きく減少させることが知られている。このため、一般には、転移が発生しないような条件で、ヘテロ構造を作製している。

例えば、バッファー層の上に、バッファー層との間に格子定数差があるチャネル層を形成しても、チャネル層の厚さが、ある値以下に薄い場合には、転位が発生しない。これに対して、チャネル層の厚さが厚くなると転位が発生する。ここで、転位が発生しないチャネル層の厚さの最大値を「臨界膜厚」と呼ぶ。このように、従来、窒化物半導体のヘテロ構造によるチャネル層で高い移動度を得るために、チャネル層を臨界膜厚以下としている。このように、従来は、高い移動度を得るためにはチャネル層の厚さに制限があり、ヘテロ構造に大きな制約があった。

ここで、上述した臨界膜厚は「Ｍａｔｔｈｅｗｓ」の臨界膜厚モデル（非特許文献４参照）や、「Ｐｅｏｐｌｅ」の臨界膜厚モデル（非特許文献５参照）を用いて計算できる。「Ｍａｔｔｈｅｗｓ」の臨界膜厚モデルを用いた場合の臨界膜厚ｈ_cは、以下の式（１）により求めることができる。また、「Ｐｅｏｐｌｅ」の臨界膜厚モデルを用いた場合の臨界膜厚ｈ_cは、以下の式（２）により求めることができる。

ｂ：バーガースベクトルの大きさ
ν：ポアソン比
α：バーガースベクトルと界面の転位線との角度
ｆ：格子不整合差
λ：界面と転位のすべり面のなす角度
ａ（ｘ）：格子定数

ここで、ｃ軸方向に成長して主表面をｃ面としたＧａＮの層の上に、ＩｎＧａＮを成長する場合の、臨界膜厚を計算した例を図１１に示す（非特許文献６参照）。式（１）の計算結果と式（２）の計算結果とは異なるが、実際の臨界膜厚は式（１）と式（２）の間の値をとるものと考えられる。図１１に示すように、少なくともＩｎ組成が５０％のＩｎ_0.5Ｇａ_0.5Ｎによるチャネル層の臨界膜厚は１ｎｍ以下になる。また、ＧａＮ上にＩｎＮを成長した場合は、さらに格子定数差が大きくなるので、チャネル層の臨界膜厚は１ｎｍよりも小さくなる。

よく知られているように、基板の格子定数と、この上に結晶成長する半導体薄膜との格子定数とが大きく異なる場合、半導体薄膜には多くの転位が発生する。窒化物半導体の層を高温で成長して作製する従来のＦＥＴの研究では、転位の発生をなるべく少なくするために、異種基板とチャネル層との間に、バッファー層として３００ｎｍ以上の窒化物半導体層を成長している。さらに、バッファー層と基板との間に、別の窒化物半導体薄膜を挿入することがある。ただし、この挿入する別の窒化物半導体薄膜の厚さは、１００ｎｍ以上であることが多い。

G. Simin et al., "AlGaN/InGaN/GaN Double Heterostructure Field-Effect Transistor", Japanese Journal of Applied Physics, vol. 40, no. 11A, pp. L1142-L1144, 2001. K. Nomura et al., "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors", NATURE, vol. 432, no. 25, pp. 488-492, 2004. T. Itoh et al., "Fabrication of InGaN thin-film transistors using pulsed sputtering deposition", Scientific Reports, 6:29500, DOI: 10.1038, 2016. J. W. Matthews and A. E. Blakeslee, "DEFECTS IN EPITAXIAL MULTILAYERS", Journal of Crystal Growth, vol. 27, pp. 118-125, 1974. R. People, and J. C. Bean, "Calculation of critical layer thickness versus lattice mismatch for GexSi1-x/Si strainedlayer heterostructures", Applied Physics Letters, vol. 47, no. 3, pp. 322-324, 1985. M. R. Correia et al., "Structural and optical properties of InGaN/GaN layers close to the critical layer thickness", Applied Physics Letters, vol. 81, no. 7, pp. 1207-1209, 2002.

前述したように、異種基板の上に臨界膜厚を超えた窒化物半導体によるヘテロ構造を成長する場合には、まず、異種基板とバッファー層の間で転位が発生する。さらに、バッファー層の上に成長した、臨界膜厚を超えたチャネル層中に新たに転位が発生する。このため、臨界膜厚以上の厚さとしたチャネル層を用いる窒化物半導体によるヘテロ構造では、バッファー層からチャネル層に引き継がれる転位（貫通転位）と、チャネル層に新たに発生した転位とによって、チャネル層を走行するキャリアは散乱を受けることになる。

この結果、上述したヘテロ構造では、耐熱性の低い異種基板の上に、３００℃以下の低温で窒化物半導体（チャネル層）を臨界膜厚以上に成長する場合、ヘテロ構造とせずに異種基板上に成長する場合に比較して、より高い移動度を得ることが容易ではないという問題がある。

本発明は、以上のような問題点を解消するためになされたものであり、耐熱性の低い異種基板の上に形成する場合であっても、ヘテロ構造とした臨界膜厚以上のチャネル層において、より高い移動度が得られるようにすることを目的とする。

本発明に係るヘテロ構造の製造方法は、窒化物半導体以外の材料から構成された基板の上に、第１窒化物半導体を成長してバッファー層を形成する第１工程と、バッファー層の上に、第２窒化物半導体を成長して中間層を形成する第２工程と、中間層の上に、第１窒化物半導体より小さいバンドギャップエネルギーの第３窒化物半導体を成長し、臨界膜厚以上の厚さのチャネル層を形成する第３工程とを備え、第２窒化物半導体は、各々の層の平面方向における格子定数を、第１窒化物半導体と第３窒化物半導体との間の値とし、第１工程、第２工程、および第３工程は、３００℃以下の温度条件で実施し、チャネル層における電子の移動度が最大となるように温度条件に合わせて、バッファー層の厚さを設定する。

本発明に係るヘテロ構造は、窒化物半導体以外の材料から構成された基板の上に形成された第１窒化物半導体からなるバッファー層と、バッファー層の上に形成された第２窒化物半導体からなる中間層と、中間層の上に形成された、第１窒化物半導体より小さいバンドギャップエネルギーの第３窒化物半導体からなり、臨界膜厚以上の厚さのチャネル層とを備え、第２窒化物半導体は、各々の層の平面方向における格子定数が、第１窒化物半導体と第３窒化物半導体との間の値とされ、バッファー層の厚さは、チャネル層における電子の移動度が最大となるように、バッファー層、中間層、およびチャネル層の形成温度に合わせて設定されている。

以上説明したように、本発明によれば、バッファー層とチャネル層との間に、これら各々の層の格子定数の間の格子定数とした中間層を設けたので、耐熱性の低い異種基板の上に形成する場合であっても、ヘテロ構造とした臨界膜厚以上のチャネル層において、より高い移動度が得られる。

図１Ａは、本発明の実施の形態におけるヘテロ構造の製造方法における途中工程における層構成を示す構成図である。 図１Ｂは、本発明の実施の形態におけるヘテロ構造の製造方法における途中工程における層構成を示す構成図である。 図１Ｃは、本発明の実施の形態におけるヘテロ構造の製造方法における途中工程における層構成を示す構成図である。 図２は、格子定数差、層の厚さ、移動度の関係について調査するために実際に作製したヘテロ構造の構成を示す構成図である。 図３は、チャネル層１１４における電子の移動度μの、チャネル層１１４の厚さ依存性を示す特性図である。 図４は、チャネル層１１４におけるシート電子濃度ｎ_sの、チャネル層１１４の厚さ依存性を示す特性図である。 図５Ａは、本発明の実施の形態における他のヘテロ構造の製造方法における途中工程における層構成を示す構成図である。 図５Ｂは、本発明の実施の形態における他のヘテロ構造の製造方法における途中工程における層構成を示す構成図である。 図６は、成長温度３００℃で作製したチャネル層１０４における電子の移動度μの、バッファー層１０２の厚さ依存性を示す特性図である。 図７は、成長温度３００℃で作製したチャネル層１０４におけるシート電子濃度ｎ_sの、バッファー層１０２の厚さ依存性を示す特性図である。 図８は、室温成長で作製したチャネル層１０４における電子の移動度μの、バッファー層１０２の厚さ依存性を示す特性図である。 図９は、室温成長で作製したチャネル層１０４におけるシート電子濃度ｎ_sの、バッファー層１０２の厚さ依存性を示す特性図である。 図１０は、窒化物半導体を用いた一般的なヘテロ構造の層構成を示す構成図である。 図１１は、ＩｎＧａＮを成長する場合の、臨界膜厚の計算結果を示す特性図である。

以下、本発明の実施の形態に係るヘテロ構造の製造方法について、図１Ａ〜図１Ｃを参照して説明する。図１Ａ〜図１Ｃは、層構成の断面を模式的に示している。

まず、図１Ａに示すように、窒化物半導体以外の材料から構成された異種基板１０１の上に、第１窒化物半導体を成長してバッファー層１０２を形成する（第１工程）。異種基板１０１は、例えば、主表面をｃ面としたサファイア（ｃ面サファイア）基板、単結晶Ｓｉ基板、単結晶ＳｉＣ基板とすることができる。

第１窒化物半導体は、例えば、ＧａＮである。例えば、金属ガリウム源および窒素ガスを用いたプラズマアシスト分子線エピタキシ（Molecular Beam Epitaxy：ＭＢＥ）法により、ＧａＮが成長できる。この成長条件として、例えば、成長温度は３００℃、窒素ガスのプラズマは、高周波プラズマとし、ＲＦパワーは５００Ｗとすることができる。また、このプラズマ生成において、窒素ガスは、２ｓｃｃｍで供給する。なお、ｓｃｃｍは流量の単位であり、０℃・１０１３ｈＰａの流体が１分間に１ｃｍ³流れることを示す。このプラズマＭＢＥ法による成長では、窒化物半導体がｃ軸方向に配向した状態で形成され、バッファー層１０２は、ｃ軸方向に配向した状態となる。なお、この工程において、例えば、第１窒化物半導体をｃ軸方向に結晶成長（エピタキシャル成長）してバッファー層１０２を形成することもできる。

次に、図１Ｂに示すように、バッファー層１０２の上に、第２窒化物半導体を成長して中間層１０３を形成する（第２工程）。なお、中間層１０３は、厚さ１０ｎｍ以下に形成する。第２窒化物半導体は、例えば、ＩｎＧａＮである。例えば、金属ガリウム源、金属インジウム源、および窒素ガスを用いたプラズマＭＢＥ法により、ＩｎＧａＮが成長できる。この成長条件として、例えば、成長温度は３００℃、窒素ガスのプラズマは、高周波プラズマとし、ＲＦパワーは５００Ｗとすることができる。また、このプラズマ生成において、窒素ガスは、２ｓｃｃｍで供給する。前述したように、プラズマＭＢＥ法による成長では、窒化物半導体がｃ軸方向に配向した状態で形成され、中間層１０３は、ｃ軸方向に配向した状態となる。なお、この工程においても、例えば、第２窒化物半導体をｃ軸方向にエピタキシャル成長して中間層１０３を形成することもできる。

次に、図１Ｃに示すように、中間層１０３の上に、第１窒化物半導体より小さいバンドギャップエネルギーの第３窒化物半導体を成長し、臨界膜厚以上の厚さのチャネル層１０４を形成する（第３工程）。第３窒化物半導体は、例えば、ＩｎＮである。例えば、金属インジウム源および窒素ガスを用いたプラズマＭＢＥ法により、ＩｎＮが成長できる。この成長条件として、例えば、成長温度は３００℃、窒素ガスのプラズマは、高周波プラズマとし、ＲＦパワーは５００Ｗとすることができる。また、このプラズマ生成において、窒素ガスは、２ｓｃｃｍで供給する。なお、この工程においても、第３窒化物半導体をｃ軸方向にエピタキシャル成長してチャネル層１０４を形成することもできる。

ここで、第２窒化物半導体は、各々の層の平面方向における（ａ軸方向の）格子定数を、第１窒化物半導体と第３窒化物半導体との間の値とする。また、上述した各工程（第１工程、第２工程、および第３工程）では、成長温度の条件（温度条件）を３００℃以下とする。ここで、以下に説明するように、チャネル層１０４における電子の移動度が最大となるように、温度条件に合わせて、バッファー層１０２の厚さを設定することが重要である。

上述した実施の形態に係る製造方法により製造されるヘテロ構造は、窒化物半導体以外の材料から構成された異種基板１０１の上に形成された第１窒化物半導体からなるバッファー層１０２と、バッファー層１０２の上に形成された第２窒化物半導体からなる中間層１０３と、中間層１０３の上に形成された、第１窒化物半導体より小さいバンドギャップエネルギーの第３窒化物半導体からなり、臨界膜厚以上の厚さのチャネル層１０４とを備えるものとなる。また、このヘテロ構造において、第２窒化物半導体は、各々の層の平面方向における格子定数が、第１窒化物半導体と第３窒化物半導体との間の値とされている。また、バッファー層１０２の厚さは、チャネル層１０４における電子の移動度が最大となるように、バッファー層１０２、中間層１０３、およびチャネル層１０４の形成温度に合わせて設定されている。

以下、実際に作製したヘテロ構造により、格子定数差、層の厚さ、移動度の関係について調査した結果について説明する。

はじめに、作製したヘテロ構造について、図２を参照して説明する。作製したヘテロ構造の試料は、ｃ面サファイアからなる異種基板１０１と、この上に形成されたＧａＮからなる厚さ１１０ｎｍのバッファー層１０２と、この上に形成された、ＩｎＮからなるチャネル層１１４とを備える。また、この試料は、チャネル層１１４の上に、ＧａＮからなる厚さ１０ｎｍのキャップ層１１１を形成している。このように、キャップ層１１１を備える構成は、ダブルヘテロ構造とも呼ばれている。また、この調査では、チャネル層１１４の厚さを、各々２ｎｍ、５ｎｍ、１０ｎｍ、１７ｎｍとした４つの試料を作製した。

各層の成長は、プラズマＭＢＥ法により実施した。成長条件は、成長温度：３００℃、ＲＦパワー：５００Ｗ、窒素流量：２ｓｃｃｍとした。なお、ＧａＮの成長速度は、４．２３ｎｍ／ｍｉｎであり、ＩｎＮの成長速度は、５．４６ｎｍ／ｍｉｎであった。

上述したヘテロ構造では、バンドギャップエネルギーが３．４ｅＶのＧａＮからなるバッファー層１０２の上に、バンドギャップエネルギーが０．７ｅＶのＩｎＮからなるチャネル層１１４が形成されている。また、チャネル層１１４の上に、ＧａＮからなるキャップ層１１１を形成している。従って、上下の層に比較してバンドギャップエネルギーの小さなチャネル層１１４に、電子が蓄積することになる。

ここで、成長面をｃ面としているＧａＮの層の上にＩｎＮを成長した場合の、これら層間の格子定数差は、「［（ＩｎＮの格子定数）−（ＧａＮの格子定数）］／（ＧａＮの格子定数）・・・（３）」で表すことができる。ＩｎＮのａ軸方向の格子定数は、０．３５５ｎｍであり、ＧａＮのａ軸方向の格子定数は、０．３１９ｎｍであるので、式（３）より、バッファー層１０２とチャネル層１１４との間の格子定数差は１１％となる。一般的に、格子定数差が１％を超えると、両者の格子定数差が大きくなると言える。このようにバッファー層１０２とチャネル層１１４との間の格子定数差は大きいので、チャネル層１１４は、厚さが２ｎｍである場合にも、臨界膜厚を超えている。

上述した各試料の、室温でのホール効果測定を実施し、チャネル層１１４における電子の移動素およびシート電子濃度ｎ_sの、チャネル層１１４の厚さ依存性について調査した。調査結果を図３，図４に示す。図３は、チャネル層１１４における電子の移動度μの、チャネル層１１４の厚さ依存性を示す。図４は、チャネル層１１４におけるシート電子濃度ｎ_sの、チャネル層１１４の厚さ依存性を示す。

図３に示すように、チャネル層１１４を厚くするほど移動度μが向上することがわかる。また、図４に示すように、チャネル層１１４を厚くするほどシート電子濃度ｎ_sが増加することがわかる。これらの結果より、確認した範囲において、チャネル層１１４を厚くすれば、移動度μが向上することが判明した。このように、窒化物半導体によるヘテロ構造では、チャネル層を臨界膜厚より厚くすることで、より高い移動度が得られるようになる。

ところで、上述したような窒化物半導体によるヘテロ構造のチャネル層を厚くすると、この層に誘起されるシート電子濃度も増加し、実使用において以下に示す問題が発生する。上述したような窒化物半導体によるヘテロ構造は、前述したように、ＦＥＴに利用することができる。例えば、チャネル層の上にキャップ層を介してゲート電極を設け、ゲート電極を挟んで、チャネル層にオーミック接続するソース電極、ドレイン電極を設けることで、ＦＥＴとすることができる。

上述したようにチャネル層におけるシート電子濃度が高すぎると、チャネル層の電子を無くすＯＦＦ状態にするためのゲート電圧が高くなる。このため、ゲート電圧を最大にしても、チャネル層の抵抗（ソース・ドレイン間の抵抗）を高くできないという問題が発生する。また、チャネル層が厚くなると、ＦＥＴの素子構造を作製する際のエッチング加工が難しくなる。以上のことから、確認した範囲では、チャネル層は、できるだけ薄いほうが望ましいものと考えられる。このことより、チャネル層を薄く保ったままで、移動度を向上させることを検討した。

窒化物半導体によるヘテロ構造では、バリア層となるバッファー層と、チャネル層との間の格子定数差が大きいため、チャネル層には新たな転位が発生する。この転位によって電子が散乱されるため、チャネル層では移動度μが劣化するものと考えられる。このチャネル層中の転位による散乱を抑えることができれば、チャネル層を必要以上に厚くすることなく（電子濃度を上げることなく）、移動度を向上させることができる。このために、図１Ａ〜図１Ｃを用いて説明したように、バッファー層１０２とチャネル層１０４との間に、ａ軸方向の格子定数が、バッファー層１０２とチャネル層１０４との間となる中間層１０３を設ける。

例えば、バッファー層１０２をＧａＮから構成し、チャネル層１０４をＩｎＮから構成する場合、Ｉｎ_0.56Ｇａ_0.44Ｎから構成された中間層１０３を用いる。ベガード則より、Ｉｎ_0.56Ｇａ_0.44Ｎのａ軸方向の格子定数は０．３３９ｎｍとなる。ＩｎＮのａ軸方向の格子定数は、０．３５５ｎｍであり、ＧａＮのａ軸方向の格子定数は、０．３１９ｎｍであるので、Ｉｎ_0.56Ｇａ_0.44Ｎによる中間層１０３のａ軸方向の格子定数は、バッファー層１０２とチャネル層１０４との間となる。

Ｉｎ_0.56Ｇａ_0.44Ｎをｃ軸方向に結晶成長して表面をｃ面とした中間層１０３の上に、ＩｎＮをエピタキシャル成長させてチャネル層１０４を形成した場合、中間層１０３とチャネル層１０４との間の格子定数差は、式（３）の考え方を適用すると、５％となる。このように、中間層１０３とチャネル層１０４との間の格子定数差の値自体は大きいが、ｃ面ＧａＮ上にＩｎＮを成長した場合（１１％）に比べて、格子定数差の値を半減させることができる。この結果、チャネル層１０４に発生する転位が減少することが期待できる。

また、ＧａＮの室温のバンドギャップエネルギーは、３．４ｅＶであり、ＩｎＮの室温のバンドギャップエネルギーは、０．７ｅＶである。また、ＧａＮとＩｎＮとの混晶であるＩｎＧａＮのバンドギャップエネルギーは、ＧａＮとＩｎＮのバンドギャップエネルギーの間の値を取る。ベガード則に従う場合、Ｉｎ_0.56Ｇａ_0.44Ｎバンドギャップエネルギーは、１．９ｅＶとなる。以上のことから、ＧａＮからなるバッファー層１０２の上に、Ｉｎ_0.56Ｇａ_0.44Ｎからなる中間層１０３を介し、ＩｎＮからなるチャネル層１０４を積層したダブルヘテロ構造では、バンドギャップエネルギーの最も小さなチャネル層１０４に電子が蓄積する。

ところで、バッファー層１０２、チャネル層１０４によるヘテロ構造を用いて、例えばＦＥＴを構成する場合、図２を用いて説明したように、チャネル層１０４の上にキャップ層を設けることになる（ダブルヘテロ構造）。このように、キャップ層を設ける場合、チャネル層１０４とキャップ層との間にも中間層を設ける。例えば、次に示すように、チャネル層１０４の上に、他中間層１０５を介してキャップ層１０６を設ける。このヘテロ構造を用い、キャップ層１０６の上にゲート電極やソース電極、ドレイン電極を設ければ、ＦＥＴとすることができる。

他中間層１０５およびキャップ層１０６を備えるヘテロ構造の製造方法について説明すると、まず、図５Ａに示すように、チャネル層１０４の上に、第４窒化物半導体を３００℃以下の温度条件で成長して他中間層１０５を形成する（第４工程）。第４窒化物半導体は、例えばＩｎ_0.56Ｇａ_0.44Ｎである。例えば、金属ガリウム源、金属インジウム源、および窒素ガスを用いたプラズマＭＢＥ法により、Ｉｎ_0.56Ｇａ_0.44Ｎが成長できる。この成長条件として、例えば、成長温度は３００℃、窒素ガスのプラズマは、高周波プラズマとし、ＲＦパワーは５００Ｗとすることができる。また、このプラズマ生成において、窒素ガスは、２ｓｃｃｍで供給する。

次に、図５Ｂに示すように、他中間層１０５の上に、第３窒化物半導体（例えばＩｎＮ）より大きいバンドギャップエネルギーの第５窒化物半導体（例えばＧａＮ）を、３００℃以下の温度条件で成長し、キャップ層１０６を形成する（第５工程）。例えば、金属ガリウム源および窒素ガスを用いたプラズマＭＢＥ法により、ＧａＮが成長できる。この成長条件として、例えば、成長温度は３００℃、窒素ガスのプラズマは、高周波プラズマとし、ＲＦパワーは５００Ｗとすることができる。また、このプラズマ生成において、窒素ガスは、２ｓｃｃｍで供給する。

ここで、第４窒化物半導体は、各々の層の平面方向における格子定数が、第３窒化物半導体と第５窒化物半導体（例えばＩｎ_0.56Ｇａ_0.44Ｎ）との間の値とされている。なお、バッファー層１０２、中間層１０３、チャネル層１０４は、ｃ軸が厚さ方向とされているので、これらに続いてエピタキシャル成長して形成した他中間層１０５、キャップ層１０６も、ｃ軸が厚さ方向となる。

上述した窒化物半導体によるヘテロ構造を実際に作製し、室温でのホール効果測定を行った。なお、実際の作製において、成長温度を３００℃としたプラズマＭＢＥ法による、ＧａＮの成長速度は、４．２３ｎｍ／ｍｉｎであり、ＩｎＮの成長速度は、５．４６ｎｍ／ｍｉｎであり、Ｉｎ_0.56Ｇａ_0.44Ｎの成長速度は、９．６９ｎｍ／ｍｉｎであった。また、バッファー層１０２の厚さは１１０ｎｍ、中間層１０３の厚さは６ｎｍ、チャネル層１０４の厚さは５ｎｍ、他中間層１０５の厚さは６ｎｍ、キャップ層１０６の厚さは１０ｎｍとした。室温でのホール効果測定の結果、チャネル層１０４における移動度μは８．８ｃｍ²／Ｖｓであった。図２を用いて説明したヘテロ構造では、チャネル層１０４の厚さを５ｎｍとすると、図３に示すように、移動度μが３．６ｃｍ²／Ｖｓであった。これに対し、中間層１０３、他中間層１０５を設けたヘテロ構造では、上述したように移動度μが８．８ｃｍ²／Ｖｓとなり、移動度μを高くすることができた。

次に、上述した窒化物半導体によるヘテロ構造（ダブルヘテロ構造）において、バッファー層１０２の厚さを変化させた複数の試料を作製し、これら試料における電気的特性を調べた結果について説明する。バッファー層１０２の厚さを、各々２０ｎｍ、３０ｎｍ、５５ｎｍ、１１０ｎｍ、２２０ｎｍとした５個の試料を作製した。基本的な製造条件および他の層の厚さは、前述同様である。また、各試料について、室温においてホール効果測定を行った。

調査結果を図６，図７に示す。図６は、チャネル層１０４における電子の移動度μの、バッファー層１０２の厚さ依存性を示す。図７は、チャネル層１０４におけるシート電子濃度ｎ_sの、バッファー層１０２の厚さ依存性を示す。図６に示すように、厚さが３０ｎｍまでは、バッファー層１０２が薄くなるほど移動度μが大きくなり、バッファー層１０２の厚さが３０ｎｍで移動度が最大値となり、これより薄い場合は低下する。また、図７に示すように、厚さが３０ｎｍまでは、バッファー層１０２が薄くなるほどシート電子濃度ｎ_sが小さくなり、バッファー層１０２の厚さが３０ｎｍでシート電子濃度の最小値となり、これより薄い場合は増加する。

５００℃から１２００℃程度の高温で窒化物半導体を成長する従来の研究では、バッファー層が厚いほど移動度μが大きくなる傾向がある。これに対して、上述した窒化物半導体によるダブルヘテロ構造では、バッファー層が厚ければ良いわけではなく、バッファー層の厚さには最適値が存在するものと考えられる。

次に、プラズマＭＢＥ法による成長温度を室温（２５℃程度）として各層を成長した試料を作製し、作製した試料における電気的特性を調べた結果について説明する。このように成長温度が室温であれば、プラスティックなどの材料から構成した基板（異種基板）の上に、窒化物半導体によるヘテロ構造（ダブルヘテロ構造）が作製できる。

この調査は、ｃ面サファイアからなる異種基板１０１の上に、成長温度以外は前述同様にバッファー層１０２、中間層１０３、チャネル層１０４、他中間層１０５、キャップ層１０６を積層したダブルヘテロ構造を対象とする。なお、成長温度を室温としたプラズマＭＢＥ法では、ＧａＮの成長速度は、３．５３ｎｍ／ｍｉｎであり、ＩｎＮの成長速度は、７．０６ｎｍ／ｍｉｎであり、Ｉｎ_0.56Ｇａ_0.44Ｎの成長速度は、１０．６ｎｍ／ｍｉｎであった。また、バッファー層１０２の厚さを変化させた複数の試料を作製した。バッファー層１０２の厚さを、各々２０ｎｍ、３０ｎｍ、５５ｎｍ、８０ｎｍ、１１０ｎｍ、１６０ｎｍ、２２０ｎｍとした７個の試料を作製した。室温においてホール効果測定を行った。

調査結果を図８，図９に示す。図８は、チャネル層１０４における電子の移動度μの、バッファー層１０２の厚さ依存性を示す。図９は、チャネル層１０４におけるシート電子濃度ｎ_sの、バッファー層１０２の厚さ依存性を示す。図８に示すように、室温成長では、バッファー層１０２の厚さが８０ｎｍおよび１１０ｎｍにおいて、移動度が最大値となる。バッファー層１０２の厚さが１６０ｎｍでは、移動度が急激に低下している。このように、移動度に最大値が存在する現象は、３００℃で成長した試料の測定結果の特徴と似ている。ただし、バッファー層１０２の最適な厚さは異なり、成長温度３００℃に比較し、室温で成長では、少し厚いバッファー層１０２が必要となる。このように、チャネル層の電子移動度が最も高くなる最適なバッファー層の厚は、成長温度が低くなると厚くなることがわかった。

なお、図９に示すように、室温成長では、バッファー層１０２厚さが２０ｎｍ〜２２０ｎｍの範囲でにおいて、シート電子濃度ｎ_sが６×１０¹⁴ｃｍ^-2を超えることが無く、前述した実使用における問題はあまりないものと考えられる。

ところで、上述した測定は、異種基板としてｃ面サファイア基板を用い、バッファー層をＧａＮ、チャネル層をＩｎＮ、中間層（他中間層）をＩｎ_0.56Ｇａ_0.44Ｎとし、キャップ層をＧａＮとしたが、これらの限定されるものではない。例えば、異種基板として、Ｓｉ基板やＳｉＣ基板を用いた場合でも同様な効果が期待できる。また、各層を他の窒化物半導体から構成しても、同様の層構成とすることができ、また、同様な効果が期待できる。例えば、各層を、各々適宜に組成比を設定したＩｎＡｌＧａＮ混晶から構成することができる。

以上に説明したように、本発明によれば、バッファー層とチャネル層との間に、これら各々の層の格子定数の間の格子定数とした中間層を設けたので、耐熱性の低い異種基板の上に形成する場合であっても、ヘテロ構造とした臨界膜厚以上のチャネル層において、より高い移動度が得られるようになる。これにより、例えば、本発明による窒化物半導体によるヘテロ構造を用いたＦＥＴの特性を改善することが可能となる。

本発明は、発明者らの鋭意の検討の結果、チャネル層に存在する２種類の転位を最適化すれば、移動度の減少を最小限に抑えることが可能であるとの考察の結果、成し得たものである。本発明によれば、例えば、室温という低温で成長した窒化物半導体のヘテロ構造によるＦＥＴ特性の劣化を最小限に抑えることができ、ＩＧＺＯなどで作製したＦＥＴに遜色ないＦＥＴの作製が可能になる。

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。

１０１…異種基板、１０２…バッファー層、１０３…中間層、１０４…チャネル層。

Claims (8)

1. 窒化物半導体以外の材料から構成された基板の上に、第１窒化物半導体を成長してバッファー層を形成する第１工程と、
   前記バッファー層の上に、第２窒化物半導体を成長して中間層を形成する第２工程と、
   前記中間層の上に、前記第１窒化物半導体より小さいバンドギャップエネルギーの第３窒化物半導体を成長し、臨界膜厚以上の厚さのチャネル層を形成する第３工程と
   を備え、
   前記第２窒化物半導体は、各々の層の平面方向における格子定数を、前記第１窒化物半導体と前記第３窒化物半導体との間の値とし、
   前記第１工程、前記第２工程、および前記第３工程は、３００℃以下の温度条件で実施し、
   前記チャネル層における電子の移動度が最大となるように温度条件に合わせて、前記バッファー層の厚さを設定する
   ことを特徴とするヘテロ構造の製造方法。
2. 請求項１記載のヘテロ構造の製造方法において、
   前記第１工程は、前記第１窒化物半導体をｃ軸方向に結晶成長し、
   前記第２工程は、前記第２窒化物半導体をｃ軸方向に結晶成長し、
   前記第３工程は、前記第３窒化物半導体をｃ軸方向に結晶成長する
   ことを特徴とするヘテロ構造の製造方法。
3. 請求項１または２記載のヘテロ構造の製造方法において、
   前記第２工程は、前記中間層を厚さ１０ｎｍ以下に形成することを特徴とするヘテロ構造の製造方法。
4. 請求項１〜３のいずれか１項に記載のヘテロ構造の製造方法において、
   前記チャネル層の上に、第４窒化物半導体を成長して他中間層を形成する第４工程と、
   前記他中間層の上に、前記第３窒化物半導体より大きいバンドギャップエネルギーの第５窒化物半導体を成長し、キャップ層を形成する第５工程と
   をさらに備え、
   前記第４窒化物半導体は、各々の層の平面方向における格子定数を、前記第３窒化物半導体と前記第５窒化物半導体との間の値とし、
   前記第４工程および前記第５工程は、３００℃以下の温度条件で実施する
   ことを特徴とするヘテロ構造の製造方法。
5. 窒化物半導体以外の材料から構成された基板の上に形成された第１窒化物半導体からなるバッファー層と、
   前記バッファー層の上に形成された第２窒化物半導体からなる中間層と、
   前記中間層の上に形成された、前記第１窒化物半導体より小さいバンドギャップエネルギーの第３窒化物半導体からなり、臨界膜厚以上の厚さのチャネル層と
   を備え、
   前記第２窒化物半導体は、各々の層の平面方向における格子定数が、前記第１窒化物半導体と前記第３窒化物半導体との間の値とされ、
   前記バッファー層の厚さは、前記チャネル層における電子の移動度が最大となるように、前記バッファー層、前記中間層、および前記チャネル層の形成温度に合わせて設定されている
   ことを特徴とするヘテロ構造。
6. 請求項５記載のヘテロ構造において、
   前記バッファー層、前記中間層、および前記チャネル層は、ｃ軸が厚さ方向とされていることを特徴とするヘテロ構造。
7. 請求項５または６記載のヘテロ構造において、
   前記中間層は、厚さが１０ｎｍ以下とされていることを特徴とするヘテロ構造。
8. 請求項５〜７のいずれか１項に記載のヘテロ構造において、
   前記チャネル層の上に形成された第４窒化物半導体からなる他中間層と、
   前記他中間層の上に形成された、前記第３窒化物半導体より大きいバンドギャップエネルギーの第５窒化物半導体からなるキャップ層と
   をさらに備え、
   前記第４窒化物半導体は、各々の層の平面方向における格子定数が、前記第３窒化物半導体と前記第５窒化物半導体との間の値とされている
   ことを特徴とするヘテロ構造。

Images