WO2010058561A1 - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
WO2010058561A1
WO2010058561A1 PCT/JP2009/006176 JP2009006176W WO2010058561A1 WO 2010058561 A1 WO2010058561 A1 WO 2010058561A1 JP 2009006176 W JP2009006176 W JP 2009006176W WO 2010058561 A1 WO2010058561 A1 WO 2010058561A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
layer
dislocation density
threading dislocation
nitride semiconductor
Prior art date
Application number
PCT/JP2009/006176
Other languages
English (en)
French (fr)
Inventor
田中健一郎
上田哲三
松尾尚慶
引田正洋
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN2009801463633A priority Critical patent/CN102224581A/zh
Publication of WO2010058561A1 publication Critical patent/WO2010058561A1/ja
Priority to US13/111,357 priority patent/US20110278540A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Definitions

  • the present invention relates to a field effect transistor using a nitride semiconductor applicable to a power transistor used in a power circuit of a consumer device such as an air conditioner.
  • Nitride semiconductors have larger band gaps, breakdown electric fields, and electron saturation drift rates than Si and GaAs. Further, in an AlGaN / GaN heterostructure formed on a substrate having a (0001) plane as a main surface, two-dimensional electron gas is generated at the heterointerface due to spontaneous polarization and piezopolarization, and 1 ⁇ 10 13 cm without any doping. A sheet carrier concentration of -2 or higher is obtained. High electron mobility transistors (HEMTs) using this high-concentration two-dimensional electron gas as a carrier have recently attracted attention, and HEMTs having various structures have been proposed.
  • HEMTs High electron mobility transistors
  • FIG. 13 is a cross-sectional view showing a conventional field effect transistor 700 having an AlGaN / GaN heterostructure (see, for example, Patent Document 1).
  • a low-temperature AlN buffer layer 702, an undoped GaN layer 703, and an undoped AlGaN layer 704 are formed in this order on a Si substrate 701.
  • a source electrode 705 and a drain electrode 707 made of a Ti layer and an Al layer are formed on the undoped AlGaN layer 704.
  • a gate electrode 706 made of a Ni layer, a Pt layer, and an Au layer is formed between the source electrode 705 and the drain electrode 707.
  • a SiN layer (not shown) is formed as a passivation film.
  • a two-dimensional electron gas formed at the interface between the undoped AlGaN layer 704 and the undoped GaN layer 703 is used as a carrier.
  • a voltage is applied between the source and drain, electrons in the channel move from the source electrode 705 toward the drain electrode 707.
  • the voltage applied to the gate electrode 706 and changing the thickness of the depletion layer immediately below the gate electrode 706 electrons moving from the source electrode 705 to the drain electrode 707, that is, the drain current can be controlled. It becomes.
  • an object of the present invention is to provide a field effect transistor capable of suppressing current collapse.
  • a field effect transistor according to the present invention is formed on a first semiconductor layer made of a first nitride semiconductor and the first semiconductor layer, and the first nitride semiconductor is formed. And a second semiconductor layer made of a second nitride semiconductor having a larger band gap than the first semiconductor layer, wherein the first semiconductor layer has a region in which threading dislocation density increases in the stacking direction.
  • the threading dislocation density at the joint surface between the first semiconductor layer and the second semiconductor layer is 2 ⁇ 10 9 cm ⁇ 2 or more.
  • the threading dislocation density of the first semiconductor layer in the channel is increased and the current collapse is not deteriorated. can do.
  • a field effect transistor capable of suppressing current collapse can be realized.
  • the first semiconductor layer includes a third semiconductor layer, a crystallinity control layer formed on the third semiconductor layer, a fourth semiconductor layer formed on the crystallinity control layer, In the crystalline control layer, the threading dislocation density may increase in the stacking direction, and the threading dislocation density of the fourth semiconductor layer may be larger than the threading dislocation density of the third semiconductor layer.
  • the thickness of the first semiconductor layer can be increased by using a part of the first semiconductor layer as a layer having a high threading dislocation density and the other as a layer having a low threading dislocation density. As a result, it is possible to achieve both high breakdown voltage and suppression of current collapse.
  • the first semiconductor layer may have a region where the threading dislocation density decreases in the stacking direction.
  • the threading dislocation density at the joint surface between the first semiconductor layer and the second semiconductor layer is lowered to 1.6 ⁇ 10 10 cm ⁇ 2 or less, and the sheet resistance is suppressed to a practically usable range. it can.
  • the thickness of the first semiconductor layer can be increased, a high withstand voltage field effect transistor can be realized.
  • the film thickness of the first semiconductor layer may be 2 ⁇ m or more.
  • a high breakdown voltage field effect transistor capable of suppressing current collapse can be realized.
  • FIG. 1 is a cross-sectional view schematically showing a configuration of a HEMT as a nitride field effect transistor according to an embodiment of the present invention.
  • FIG. 2 is a diagram illustrating the relationship between the full width at half maximum of the (1012) line of the X-ray rocking curve and the current collapse degree R af / R bf .
  • FIG. 3 is a diagram showing the relationship between the threading dislocation density and the full width at half maximum of the (1012) line of the X-ray rocking curve.
  • FIG. 4 is a graph showing the relationship between the full width at half maximum of the (1012) line of the X-ray rocking curve and the sheet resistance of the channel.
  • FIG. 1 is a cross-sectional view schematically showing a configuration of a HEMT as a nitride field effect transistor according to an embodiment of the present invention.
  • FIG. 2 is a diagram illustrating the relationship between the full width at half maximum of the (1012) line of the X
  • FIG. 5 is a graph showing the relationship between the full width at half maximum of the (1012) line of the X-ray rocking curve and the film thickness of the first nitride semiconductor layer.
  • FIG. 6 is a cross-sectional view schematically illustrating the configuration of the HEMT according to the first embodiment.
  • FIG. 7 is a graph schematically showing how the full width at half maximum of the X-ray (1012) line changes in the stacking direction in the HEMT according to each example.
  • FIG. 8 is a cross-sectional view schematically illustrating the configuration of the HEMT according to the second embodiment.
  • FIG. 9 is a cross-sectional view schematically showing a configuration of a modified example of the HEMT according to the second embodiment.
  • FIG. 10 is a cross-sectional view schematically illustrating a configuration of a modified example of the HEMT according to the second embodiment.
  • FIG. 11 is a cross-sectional view schematically illustrating the configuration of the HEMT according to the third embodiment.
  • FIG. 12 is a cross-sectional view schematically illustrating the configuration of the HEMT according to the fourth embodiment.
  • FIG. 13 is a cross-sectional view schematically showing a configuration of a conventional field effect transistor.
  • FIG. 1 is a cross-sectional view schematically showing a configuration of a HEMT 100 as a field effect transistor according to an embodiment of the present invention.
  • the HEMT 100 includes a first nitride semiconductor layer 103 and a second nitride semiconductor layer 104 that are sequentially stacked on a substrate 101 via a buffer layer 102.
  • the HEMT 100 includes a source electrode 107, a gate electrode 108, and a drain electrode 109, which are formed side by side on the second nitride semiconductor layer 104.
  • the first nitride semiconductor layer 103 is an example of the first semiconductor layer of the present invention, and is a layer made of the first nitride semiconductor formed on the buffer layer 102.
  • the second nitride semiconductor layer 104 is an example of the second semiconductor layer of the present invention, and is formed on the first nitride semiconductor layer 103 and has a band gap larger than that of the first nitride semiconductor.
  • 2 is a layer made of a nitride semiconductor.
  • the first nitride semiconductor layer 103 included in the HEMT 100 will be described.
  • the present inventors predicted that the channel crystallinity of the first nitride semiconductor layer 103 in the HEMT 100 has a correlation with the current collapse. Therefore, a plurality of HEMTs 100 having the structure shown in FIG. 1 are manufactured by changing the crystallinity of the first nitride semiconductor layer 103, and the X-ray rocking curve (1012) line of the first nitride semiconductor layer 103 is produced. The correlation between full width at half maximum and current collapse was investigated. As the measurement sample, the first nitride semiconductor layer 103 made of GaN having a thickness of 2 ⁇ m was used.
  • FIG. 2 is a graph showing the relationship between the full width at half maximum of the (1012) line of the X-ray rocking curve and the current collapse degree R af / R bf .
  • the full width at half maximum of the (1012) line of the X-ray rocking curve represents the full width at half maximum of the rocking curve obtained by X-ray diffraction with respect to the (1012) plane measured in the ⁇ scan mode.
  • the X-rays used when acquiring the rocking curve need not be interpreted as being limited to Cu K ⁇ rays, and other X-rays such as Mo K ⁇ rays may be used.
  • the method of measuring the current collapse degree shown in FIG. 2 is as follows.
  • a source electrode 107 is applied with 0V
  • a gate electrode 108 is applied with 0V
  • a substrate 101 is applied with 0V
  • a drain electrode 109 is applied with 2V. Is R bf .
  • -5 V is once applied to the gate electrode 108 and 200 V is applied to the drain electrode 109 to turn off the HEMT 100 and hold it for 30 seconds.
  • a voltage of 2 V is applied again to the drain electrode 109, the resistance between the source and the drain is measured, and this is defined as Raf .
  • This increase rate R af / R bf can be handled as an index representing the magnitude of current collapse.
  • the current collapse is poor when the current collapse degree R af / R bf is large, and the current collapse is good when the value is small.
  • the current collapse degree increases (current collapse deteriorates).
  • the full width at half maximum of the (1012) line of the X-ray rocking curve is 800 arcsec or less, the current collapse is significantly deteriorated. Therefore, the first nitride semiconductor layer 103 is formed so that the full width at half maximum of the (1012) line of the X-ray rocking curve is 800 arcsec or more at the joint surface with the second nitride semiconductor layer 104.
  • the full width at half maximum of the (1012) line of the X-ray rocking curve is 800 arcsec or more.
  • the full width at half maximum of the (1012) line of the X-ray rocking curve of the first nitride semiconductor layer 103 can correspond to the threading dislocation density existing in the first nitride semiconductor layer 103.
  • FIG. 3 shows the relationship between the full width at half maximum of the (1012) line of the X-ray rocking curve of the first nitride semiconductor layer 103 and the threading dislocation density present in the first nitride semiconductor layer 103 (
  • Non-Patent Document 1 P. Gay, P. B. Hirsch, A. Kelly, Acta Metal, 1 (1953), 315.).
  • the first nitride semiconductor layer 103 has a full width at half maximum of 800 arcsec or more of the (1012) line of the X-ray rocking curve.
  • the threading dislocation density of the first nitride semiconductor layer 103 is 2 ⁇ 10 9. Can be converted to cm -2 or more. Therefore, the first nitride semiconductor layer 103 is a junction surface with the second nitride semiconductor layer 104, preferably a portion in contact with the second nitride semiconductor layer 104 functioning as a channel, and the threading dislocation density is 2 ⁇ . It is formed to be 10 9 cm ⁇ 2 or more.
  • FIG. 4 is a graph showing the relationship between the full width at half maximum of the (1012) line of the X-ray rocking curve and the sheet resistance of the channel.
  • the sheet resistance of the first nitride semiconductor layer 103 as a channel increases. There is a tendency to go.
  • the sheet resistance is 1200 ⁇ / sq.
  • the full width at half maximum of the (1012) line of the X-ray rocking curve needs to be 1900 arcsec or less.
  • the full width at half maximum of the (1012) line of this X-ray rocking curve of 1900 arcsec or less can be converted to 1.6 ⁇ 10 10 cm -2 or less from FIG.
  • the first nitride semiconductor layer 103 is formed so that the threading dislocation density is 1.6 ⁇ 10 10 cm ⁇ 2 or less at the joint surface with the second nitride semiconductor layer 104.
  • the threading dislocation density is 1.6 ⁇ 10 10 cm ⁇ 2 or less at a portion of the first nitride semiconductor layer 103 that functions as a channel and in contact with the second nitride semiconductor layer 104.
  • the withstand voltage of the HEMT 100 is 400 V or less and does not have a practically sufficient withstand voltage. This is because breakdown between the source and the drain occurs through the conductive substrate 101 when a strong voltage is applied between the source and the drain. Therefore, in order to manufacture the HEMT 100 having a higher breakdown voltage, it is necessary to increase the breakdown voltage between the source and the substrate and between the drain and the substrate, that is, to increase the thickness of the first nitride semiconductor layer 103.
  • the required film thickness of the first nitride semiconductor layer 103 is, for example, 4 ⁇ m or more when a breakdown voltage of 800 V or more is required as the breakdown voltage of the HEMT 100, and 3 ⁇ m when a breakdown voltage of 600 V or more is required. As described above, when a breakdown voltage of 400 V or more is required, a film thickness of 2 ⁇ m or more is desirable. However, as shown in the graph showing the relationship between the film thickness of the first nitride semiconductor layer 103 and the full width at half maximum of the (1012) line of the X-ray rocking curve in FIG.
  • the inventor has described the first nitride semiconductor layer. It was found that current collapse is improved by inserting a layer for widening the full width at half maximum of the (1012) line of the X-ray rocking curve as a part of 103. Accordingly, a region in which the threading dislocation density for increasing the full width at half maximum of the (1012) line of the X-ray rocking curve increases in the stacking direction is provided in the first nitride semiconductor layer 103.
  • the region where the threading dislocation density increases in the stacking direction may be provided in a minute region of the first nitride semiconductor layer 103 in the stacking direction, but the direction perpendicular to the stacking direction (in-plane direction) ) Is preferably provided in a region having a width equal to or larger than a predetermined width of the first nitride semiconductor layer 103. Specifically, it is preferably provided in a region having a width in the in-plane direction that is half or more of the distance between the source electrode 107 and the drain electrode 109.
  • a region where the threading dislocation density increases in the stacking direction is provided over substantially the entire region in the in-plane direction, that is, substantially the entire region where the channel is formed.
  • the first nitride semiconductor layer 103 is preferably further provided with a region where the threading dislocation density decreases in the stacking direction.
  • the thickness of the first nitride semiconductor layer 103 is preferably set to 2 ⁇ m or more in order to increase the breakdown voltage.
  • the threading dislocation density at the joint surface between the first nitride semiconductor layer 103 and the second nitride semiconductor layer 104 is 2 ⁇ 10 9 cm ⁇ 2 or more and 1. It is formed to be 6 ⁇ 10 10 cm ⁇ 2 or less. Therefore, current collapse can be suppressed while suppressing sheet resistance to a practically usable range.
  • the nitride semiconductor layer 103 is a region having a high threading dislocation density of 2 ⁇ 10 9 cm ⁇ 2 or more in the range of 100 nm from the junction surface with the second nitride semiconductor layer 104, and the other regions have low threading dislocations. It is considered as a density area. Therefore, both high breakdown voltage and suppression of current collapse can be achieved.
  • Example 1 An application example of the HEMT 100 of the present embodiment is shown by Example 1.
  • FIG. 6 is a cross-sectional view schematically showing the configuration of the HEMT 200 according to the present embodiment.
  • the HEMT 200 includes an undoped GaN layer 203, a crystallinity control layer 204, an undoped GaN layer 205, and an undoped AlGaN layer 206 that are sequentially stacked on a substrate 201 via a buffer layer 202.
  • the undoped GaN layer 203 is an example of the third semiconductor layer of the present invention
  • the undoped GaN layer 205 is an example of the fourth semiconductor layer of the present invention.
  • the substrate 201 is, for example, a Si substrate, a SiC substrate, a sapphire substrate, a GaN substrate, or the like.
  • the buffer layer 202 is a semiconductor layer made of, for example, AlN formed by low temperature growth.
  • the crystallinity control layer 204 is a semiconductor layer made of a superlattice structure composed of undoped AlN and GaN. In the crystallinity control layer 204, the threading dislocation density increases in the stacking direction.
  • the “superlattice structure” here is a structure in which, for example, a pair of AlN having a thickness of 5 nm and GaN having a thickness of 20 nm is paired, and 20 pairs thereof are alternately stacked.
  • the film thickness of the undoped GaN layer 203 is, for example, 1.5 ⁇ m, and the film thickness of the undoped GaN layer 205 is, for example, 1 ⁇ m.
  • the threading dislocation density decreases in the stacking direction. However, since the threading dislocation density is increased in the crystalline control layer 204, the threading dislocation density of the undoped GaN layer 205 formed above the crystalline control layer 204 is the threading dislocation density of the undoped GaN layer 203 formed below. Larger than
  • the undoped GaN layer 203, the crystallinity control layer 204, and the undoped GaN layer 205 constitute the first nitride semiconductor layer 103 in the HEMT 100 of this embodiment.
  • the undoped AlGaN layer 206 constitutes the second nitride semiconductor layer 104 in the HEMT 100 of the present embodiment.
  • the HEMT 200 further includes a source electrode 207, a gate electrode 208, and a drain electrode 209 formed side by side on the undoped AlGaN layer 206.
  • the source electrode 207 and the drain electrode 209 as ohmic electrodes are each composed of a Ti layer and an Al layer stacked on the undoped AlGaN layer 206.
  • the gate electrode 208 as a Schottky electrode is composed of a Pt layer and an Au layer stacked on the undoped AlGaN layer 206.
  • a schematic diagram of the film thickness direction dependence of threading dislocation density in the HEMT 200 according to this example is shown in a curve 800 in FIG. 7G, and a schematic diagram of a crystal structure is shown in FIG. 7A.
  • the undoped GaN layer 203 monotonously decreases the threading dislocation density in the stacking direction (GaN growth direction).
  • the threading dislocation is caused by the superlattice structure of the crystalline control layer 204.
  • the density increases once.
  • the threading dislocation density is decreased again in the stacking direction (GaN growth direction) by the undoped GaN layer 205.
  • the X-ray rocking curve (1012) at the junction surface of the undoped GaN layer 205 with the undoped AlGaN layer 206 is obtained.
  • the full width at half maximum of the line is 1000 arcsec, which is 4.4 ⁇ 10 9 cm ⁇ 2 in terms of threading dislocation density.
  • the current collapse degree R af / R bf 2.8 was achieved, and it was at a level where there was no practical problem. Further, the first nitride semiconductor layer 103 as a whole became 2.5 ⁇ m, and the withstand voltage at this time was 500 V, which could exceed the withstand voltage of 400 V required for a Japanese commercial power supply.
  • the crystallinity of the channel is controlled by the crystallinity control layer 204, and the threading dislocation density is 2 ⁇ 10 9 cm ⁇ 2 or more and 1.6 ⁇ 10 10 cm ⁇ 2 or less. It is adjusted to become. Therefore, current collapse can be suppressed while suppressing sheet resistance to a practically usable range.
  • an undoped GaN layer 203 and an undoped GaN layer 205 in which the threading dislocation density monotonously decreases in the stacking direction are provided. Therefore, both high breakdown voltage and suppression of current collapse can be achieved.
  • Example 2 An application example of the HEMT 100 of the present embodiment is shown by Example 2.
  • FIG. 8 is a cross-sectional view schematically showing the configuration of the HEMT 300 according to the present embodiment.
  • the HEMT 300 includes an undoped GaN layer 303, a crystallinity control layer 304, and an undoped AlGaN layer 206, which are sequentially stacked on a substrate 201 via a buffer layer 202.
  • the HEMT 300 further includes a source electrode 207, a gate electrode 208, and a drain electrode 209 formed side by side on the undoped AlGaN layer 206.
  • the crystallinity control layer 304 is a semiconductor layer made of, for example, 1 ⁇ m of GaN, and crystallizes GaN at a lower temperature (900 ° C. to 1000 ° C.) or higher temperature (1040 ° C. to 1100 ° C.) than the normal growth temperature of 1020 ° C. It is formed by growing. Therefore, in the crystallinity control layer 304, the threading dislocation density gradually increases in the stacking direction.
  • the film thickness of the undoped GaN layer 303 is 1.5 ⁇ m, for example. Since the undoped GaN layer 303 is a single semiconductor layer that is formed without adding impurities by normal crystal growth, the threading dislocation density decreases in the stacking direction.
  • the undoped GaN layer 303 and the crystallinity control layer 304 constitute the first nitride semiconductor layer 103 in the HEMT 100 of this embodiment.
  • a schematic diagram of the film thickness direction dependence of threading dislocation density in the HEMT 300 according to this example is shown in a curve 801 in FIG. 7G, and a schematic diagram of a crystal structure is shown in FIG. 7B.
  • the threading dislocation density monotonously decreases in the stacking direction (GaN growth direction) by the undoped GaN layer 303, but the stacking direction (GaN growth direction) by the crystalline control layer 304.
  • the threading dislocation density gradually increases.
  • the crystallinity control layer 304 is formed by growing 1 ⁇ m of GaN at a growth temperature of 1050 ° C.
  • the (1012) line of the X-ray rocking curve at the interface between the crystallinity control layer 304 and the undoped AlGaN layer 206 is formed.
  • the full width at half maximum is 1050 arcsec, which is 4.9 ⁇ 10 9 cm ⁇ 2 in terms of threading dislocation density.
  • the current collapse degree R af / R bf of the HEMT 300 becomes 2.7, and the current collapse can be suppressed to a level where there is no practical problem.
  • the first nitride semiconductor layer 103 is composed of the undoped GaN layer 303 and the crystallinity control layer 304, and includes the undoped GaN layer 303 as a region where the threading dislocation density monotonously decreases.
  • the first nitride semiconductor layer 103 may be formed of the crystalline control layer 304 and may include only a region where the threading dislocation density monotonously increases.
  • the structure of the HEMT 300 in this case is schematically shown in the cross-sectional view of FIG. 9, a schematic diagram of the dependency of threading dislocation density on the film thickness direction is shown by a curve 802 in FIG. 7G, and a schematic diagram of the crystal structure is shown. 7 (C).
  • the crystallinity control layer 304 gradually increases the threading dislocation density in the stacking direction (GaN growth direction).
  • the first nitride semiconductor layer 103 includes an undoped GaN layer 303, a crystalline control layer 304, and an undoped GaN layer 305, and includes a region in which the threading dislocation density monotonously decreases on the crystalline control layer 304. May be.
  • the undoped GaN layer 305 is a single semiconductor layer formed without adding impurities by normal crystal growth.
  • the structure of the HEMT 300 in this case is schematically shown in the cross-sectional view of FIG. 10, a schematic diagram of the dependency of threading dislocation density on the film thickness direction is shown by a curve 803 in FIG. 7G, and a schematic diagram of the crystal structure is shown. 7 (D). As shown in FIGS.
  • the crystallinity control layer 304 gradually increases the threading dislocation density in the stacking direction (GaN growth direction), but the undoped GaN layer 305 increases the stacking direction (GaN growth). Direction), the threading dislocation density gradually decreases.
  • Example 3 An application example of the HEMT 100 of the present embodiment is shown in Example 3.
  • FIG. 11 is a cross-sectional view schematically showing the configuration of the HEMT 400 according to the present embodiment.
  • the HEMT 400 includes an undoped GaN layer 203, crystallinity control layers 404 and 405, and an undoped AlGaN layer 206 that are sequentially stacked on a substrate 201 via a buffer layer 202.
  • the HEMT 400 further includes a source electrode 207, a gate electrode 208, and a drain electrode 209 formed side by side on the undoped AlGaN layer 206.
  • the crystallinity control layer 404 is a semiconductor layer made of a superlattice structure composed of undoped AlN and GaN. In the crystallinity control layer 404, the threading dislocation density increases in the stacking direction.
  • the “superlattice structure” here is a structure in which, for example, a pair of AlN having a thickness of 5 nm and GaN having a thickness of 20 nm is paired, and 20 pairs thereof are alternately stacked.
  • the crystallinity control layer 405 is a semiconductor layer made of, for example, 1 ⁇ m of GaN, and crystallizes GaN at a lower temperature (900 ° C. to 1000 ° C.) or higher temperature (1040 ° C. to 1100 ° C.) than the normal growth temperature of 1020 ° C. It is formed by growing. Accordingly, in the crystallinity control layer 405, the threading dislocation density gradually increases in the stacking direction.
  • the undoped GaN layer 203 and the crystallinity control layers 404 and 405 constitute the first nitride semiconductor layer 103 in the HEMT 100 of this embodiment.
  • a schematic diagram of the film thickness direction dependence of threading dislocation density in HEMT 400 according to this example is shown in a curve 804 in FIG. 7G, and a schematic diagram of a crystal structure is shown in FIG. 7E.
  • the undoped GaN layer 203 monotonously decreases the threading dislocation density in the stacking direction (GaN growth direction), but the crystallinity control layer 404 temporarily increases the threading dislocation density. Furthermore, the threading dislocation density gradually increases in the stacking direction (GaN growth direction) by the crystallinity control layer 405.
  • the full width at half maximum of the (1012) line of the X-ray rocking curve at the joint surface between the crystalline control layer 405 and the undoped AlGaN layer 206 is 1080 arcsec, which is 5.2 ⁇ 10 9 cm ⁇ in terms of threading dislocation density. 2
  • the current collapse degree R af / R bf of the HEMT 400 becomes 2.9, and the current collapse can be suppressed to a level where there is no practical problem.
  • Example 4 An application example of the HEMT 100 of the present embodiment is shown in Example 4.
  • FIG. 12 is a cross-sectional view schematically showing the configuration of the HEMT 500 according to the present embodiment.
  • the HEMT 500 includes an undoped GaN layer 203, a crystalline control layer 504, an undoped GaN layer 505, crystalline control layers 506 and 507, which are sequentially stacked on a substrate 201 with a buffer layer 202 interposed therebetween.
  • An undoped AlGaN layer 206 is provided.
  • the HEMT 500 further includes a source electrode 207, a gate electrode 208, and a drain electrode 209 formed side by side on the undoped AlGaN layer 206.
  • the crystallinity control layers 504 and 506 are semiconductor layers made of a superlattice structure composed of undoped AlN and GaN, respectively. In the crystallinity control layers 504 and 506, the threading dislocation density increases in the stacking direction.
  • the “superlattice structure” here is a structure in which, for example, a pair of AlN having a thickness of 5 nm and GaN having a thickness of 20 nm is paired, and 20 pairs thereof are alternately stacked.
  • the undoped GaN layer 505 is a single semiconductor layer that is formed without adding impurities by normal crystal growth, the threading dislocation density decreases in the stacking direction.
  • the film thickness of the undoped GaN layer 505 is, for example, 0.5 ⁇ m.
  • the crystallinity control layer 507 is a semiconductor layer made of, for example, 1 ⁇ m of GaN, and crystallizes GaN at a lower temperature (900 ° C. to 1000 ° C.) or higher temperature (1040 ° C. to 1100 ° C.) than the normal growth temperature of 1020 ° C. It is formed by growing. Therefore, in the crystallinity control layer 507, the threading dislocation density gradually increases in the stacking direction.
  • the undoped GaN layer 203, the crystallinity control layers 504, 506 and 507 and the undoped GaN layer 505 constitute the first nitride semiconductor layer 103 in the HEMT 100 of this embodiment.
  • a schematic diagram of the dependency of threading dislocation density on the film thickness direction in HEMT 500 according to this example is shown in a curve 805 in FIG. 7G, and a schematic diagram of a crystal structure is shown in FIG. 7F.
  • the undoped GaN layer 203 monotonously decreases the threading dislocation density in the stacking direction (GaN growth direction), but the threading dislocations are formed by the superlattice structure of the crystalline control layer 504. The density increases once. Thereafter, the threading dislocation density is once decreased by the undoped GaN layer 505, and then the threading dislocation density is once again increased by the superlattice structure of the crystalline control layer 506, and further the threading dislocation density is gradually increased by the crystalline control layer 507. .
  • the full width at half maximum of the (1012) line of the X-ray rocking curve at the joint surface between the crystalline control layer 507 and the undoped AlGaN layer 206 is 1100 arcsec, which is 5.3 ⁇ 10 9 cm ⁇ in terms of threading dislocation density. 2
  • the current collapse degree R af / R bf of the HEMT 500 becomes 2.5, and the current collapse can be suppressed to a level where there is no practical problem.
  • the first nitride semiconductor layer 103 (GaN layer functioning as a channel) includes a crystalline control layer.
  • the full width at half maximum of the (1012) line of the X-ray rocking curve is between 800 and 1900 arcsec at the joint surface between the first nitride semiconductor layer 103 and the second nitride semiconductor layer 104, and the threading dislocation density is increased. It is not limited to this as long as it is 2 ⁇ 10 9 cm ⁇ 2 or more and 4.4 ⁇ 10 10 cm ⁇ 2 or less.
  • Such a region is formed by appropriately controlling the formation conditions of the first nitride semiconductor layer 103.
  • a GaN layer is crystal-grown on the buffer layer 102 while increasing the flow ratio of ammonia and trimethylgallium (ratio of group V element and group III element), the ratio of group V element and group III element is 1150, and GaN It is formed by growing the layer by 2 ⁇ m.
  • the full width at half maximum of the (1012) line of the X-ray rocking curve in the channel is 950 arcsec, which is 4.0 ⁇ 10 9 cm ⁇ 2 in terms of threading dislocation density.
  • the current collapse degree R af / R bf of the HEMT becomes 3.5, and the current collapse can be suppressed to a level where there is no practical problem.
  • a GaN layer when a GaN layer is crystal-grown on the buffer layer 102, it is formed by doping impurities such as B, As, P or N at an impurity concentration of 10 16 cm ⁇ 3 or more.
  • the formed GaN layer B, As contains an impurity concentration of 10 16 cm -3 or more impurities such as P or N. Due to the difference in size between these dopant atoms and N atoms, the lattice constant of GaN is distorted and dislocations are introduced into the GaN layer.
  • the full width at half maximum of the (1012) line of the X-ray rocking curve in the channel is 850 arcsec, which is 3.2 ⁇ 10 9 cm ⁇ 2 in terms of threading dislocation density.
  • the current collapse degree R af / R bf of the HEMT becomes 3.8, and the current collapse can be suppressed to a level where there is no practical problem.
  • the first nitride semiconductor layer 103 is made of GaN.
  • the present invention is useful as a field effect transistor, and particularly useful as a power transistor used in a power supply circuit of a consumer device such as an air conditioner.

Abstract

　本発明は、電流コラプスを抑制することができる電界効果トランジスタを提供することを目的とするものであって、電界効果トランジスタとしてのＨＥＭＴ（１００）は、第１の窒化物半導体からなる第１の窒化物半導体層（１０３）と、第１の窒化物半導体層（１０３）の上に形成されて、第１の窒化物半導体よりもバンドギャップの大きな第２の窒化物半導体からなる第２の窒化物半導体層（１０４）とを備え、第１の窒化物半導体層（１０３）は、貫通転位密度が積層方向に増大する領域を有している。

Description

電界効果トランジスタ
　本発明は、例えばエアコン等の民生機器の電源回路に用いられるパワートランジスタに適用可能な窒化物半導体を用いた電界効果トランジスタに関わるものである。
　窒化物半導体はＳｉやＧａＡｓなどと比べ、バンドギャップ、絶縁破壊電界、および電子の飽和ドリフト速度のいずれもが大きい。また、（０００１）面を主面とする基板上に形成したＡｌＧａＮ／ＧａＮヘテロ構造では、自発分極およびピエゾ分極によりヘテロ界面に２次元電子ガスが生じ、何もドープしなくとも１×１０13ｃｍ-2以上のシートキャリア濃度が得られる。この高濃度の２次元電子ガスをキャリアとして用いた高電子移動度トランジスタ（ＨＥＭＴ）が近年注目を集めており、種々の構造のＨＥＭＴが提案されている。
　図１３は、ＡｌＧａＮ／ＧａＮヘテロ構造を有する従来の電界効果型トランジスタ７００を示す断面図である（例えば、特許文献１参照）。
　同図に示す従来の窒化物半導体を用いた電界効果トランジスタ７００において、Ｓｉ基板７０１上に低温ＡｌＮバッファ層７０２、アンドープＧａＮ層７０３、およびアンドープＡｌＧａＮ層７０４がこの順に形成されている。また、Ｔｉ層およびＡｌ層からなるソース電極７０５およびドレイン電極７０７がアンドープＡｌＧａＮ層７０４上に形成されている。さらに、Ｎｉ層、Ｐｔ層およびＡｕ層からなるゲート電極７０６がソース電極７０５およびドレイン電極７０７の間に形成されている。さらにまた、パシベーション膜としてＳｉＮ層（図外）が形成されている。
　このような構造の電界効果トランジスタ７００では、アンドープＡｌＧａＮ層７０４とアンドープＧａＮ層７０３との界面に形成される２次元電子ガスがキャリアとして利用される。ソース・ドレイン間に電圧を印加するとチャネル内の電子がソース電極７０５からドレイン電極７０７に向かって移動する。このとき、ゲート電極７０６に加える電圧を制御してゲート電極７０６直下の空乏層の厚さを変化させることで、ソース電極７０５からドレイン電極７０７へ移動する電子、すなわちドレイン電流を制御することが可能となる。
特開２００７－２５１１４４号公報
　しかしながら、ＧａＮを用いたこのようなＨＥＭＴにおいては、電流コラプスとよばれる現象が観測され、デバイス動作時に問題を引き起こすことが知られている。この現象は、ソース・ドレイン間、ソース・ゲート間、およびドレイン・基板間などにいったん強い電界がかかるとその後ソース・ドレイン間のチャネル電流が減少する現象である。
　そこで、本発明は上記の課題に鑑み、電流コラプスを抑制することができる電界効果トランジスタを提供することを目的とする。
　上述した課題を解決するために、本発明の電界効果トランジスタは、第１の窒化物半導体からなる第１の半導体層と、前記第１の半導体層上に形成され、前記第１の窒化物半導体よりもバンドギャップの大きな第２の窒化物半導体からなる第２の半導体層とを備え、前記第１の半導体層は、貫通転位密度が積層方向に増大する領域を有していることを特徴とする。ここで、前記第１の半導体層の前記第２の半導体層との接合面での貫通転位密度は、２×１０9ｃｍ-2以上であることが好ましい。
　これにより、第１の半導体層および第２の半導体層が接する部分をチャネルとする電界効果トランジスタにおいて、チャネルの第１の半導体層の貫通転位密度を高くし、電流コラプスを悪化させない貫通転位密度とすることができる。その結果、電流コラプスを抑制することが可能な電界効果トランジスタを実現できる。
　また、前記第１の半導体層は、第３の半導体層と、前記第３の半導体層上に形成された結晶性コントロール層と、前記結晶性コントロール層上に形成された第４の半導体層とを有し、前記結晶性コントロール層では、貫通転位密度が積層方向に増大し、前記第４の半導体層の貫通転位密度は、前記第３の半導体層の貫通転位密度に比べ大きくてもよい。
　これにより、第１の半導体層の一部を貫通転位密度の高い層とし、それ以外を貫通転位密度の低い層として第１の半導体層の膜厚を高くすることができる。その結果、高耐圧と電流コラプスの抑制とを両立することができる。
　また、前記第１の半導体層は、貫通転位密度が積層方向に減少する領域を有していてもよい。
　これにより、第１の半導体層の第２の半導体層との接合面での貫通転位密度を１．６×１０10ｃｍ-2以下に低くし、シート抵抗を実用上使用できる範囲に抑えることができる。また、第１の半導体層の膜厚を高くすることができるので、高耐圧の電界効果トランジスタを実現できる。
　また、前記第１の半導体層の膜厚は、２μｍ以上であってもよい。
　これにより、高耐圧の電界効果トランジスタを実現できる。
　本発明により、電流コラプスを抑制することが可能な高耐圧の電界効果トランジスタを実現できる。
図１は、本発明の実施形態に係る窒化物電界効果トランジスタとしてのＨＥＭＴの構成を模式的に示す断面図である。 図２は、Ｘ線ロッキングカーブの（１０１２）線の半値全幅と電流コラプス度Ｒaf／Ｒbfとの関係を表す図である。 図３は、貫通転位密度とＸ線ロッキングカーブの（１０１２）線の半値全幅との関係を表す図である。 図４は、Ｘ線ロッキングカーブの（１０１２）線の半値全幅とチャネルのシート抵抗との関係を示すグラフである。 図５は、Ｘ線ロッキングカーブの（１０１２）線の半値全幅と第１の窒化物半導体層の膜厚との関係を表すグラフである。 図６は、実施例１に係るＨＥＭＴの構成を模式的に示す断面図である。 図７は、各実施例に係るＨＥＭＴにおいて積層方向にＸ線（１０１２）線の半値全幅が変化する様子を模式的に表したグラフである。 図８は、実施例２に係るＨＥＭＴの構成を模式的に示す断面図である。 図９は、実施例２に係るＨＥＭＴの変形例の構成を模式的に示す断面図である。 図１０は、実施例２に係るＨＥＭＴの変形例の構成を模式的に示す断面図である。 図１１は、実施例３に係るＨＥＭＴの構成を模式的に示す断面図である。 図１２は、実施例４に係るＨＥＭＴの構成を模式的に示す断面図である。 図１３は、従来の電界効果型トランジスタの構成を模式的に示す断面図である。
　以下、本発明の実施形態における電界効果トランジスタについて図面を参照しながら説明する。
　図１は、本発明の実施形態に係る電界効果トランジスタとしてのＨＥＭＴ１００の構成を模式的に示す断面図である。
　図１に示すように、ＨＥＭＴ１００は、基板１０１上にバッファ層１０２を介して順次積層された、第１の窒化物半導体層１０３および第２の窒化物半導体層１０４を備える。ＨＥＭＴ１００は、第２の窒化物半導体層１０４上に並んで形成された、ソース電極１０７、ゲート電極１０８およびドレイン電極１０９を備える。
　第１の窒化物半導体層１０３は、本発明の第１の半導体層の一例であり、バッファ層１０２上に形成された、第１の窒化物半導体からなる層である。第２の窒化物半導体層１０４は、本発明の第２の半導体層の一例であり、第１の窒化物半導体層１０３上に形成された、第１の窒化物半導体よりもバンドギャップの大きな第２の窒化物半導体からなる層である。
　以下、ＨＥＭＴ１００が備える第１の窒化物半導体層１０３について説明する。
　本発明者らは、ＨＥＭＴ１００において第１の窒化物半導体層１０３のチャネルの結晶性が電流コラプスと相関関係があると予想した。したがって、図１に示すような構造のＨＥＭＴ１００を第１の窒化物半導体層１０３の結晶性を変化させて複数枚作製し、第１の窒化物半導体層１０３についてＸ線ロッキングカーブの（１０１２）線の半値全幅と電流コラプスとの対応関係を調べた。なお、測定サンプルとしては、第１の窒化物半導体層１０３を厚さ２μｍのＧａＮで構成したものが用いられた。
　図２は、Ｘ線ロッキングカーブの（１０１２）線の半値全幅と電流コラプス度Ｒaf／Ｒbfとの関係を表すグラフである。
　ここで、Ｘ線ロッキングカーブの（１０１２）線の半値全幅とは、ωスキャンモードで測定した（１０１２）面に対するＸ線回折によって得られるロッキングカーブの半値全幅を表す。図２に示すＸ線ロッキングカーブの（１０１２）線の半値全幅の値は、ＣｕのＫα線（波長λ＝１．５４Å）を用いたＸ線回折によるロッキングカーブの半値全幅を示している。なお、ロッキングカーブを取得する際に使用するＸ線は、ＣｕのＫα線に限定して解釈する必要はなく、ＭｏのＫα線等、他のＸ線が用いられてもよい。
　一方、図２に示す電流コラプス度の測定方法は以下の通りである。例えば図１に示すような構造のＨＥＭＴ１００において、ソース電極１０７に０Ｖ、ゲート電極１０８に０Ｖ、基板１０１に０Ｖ、ドレイン電極１０９に２Ｖの電圧を与え、ソース・ドレイン間の抵抗を測定し、これをＲbfとする。次に、いったんゲート電極１０８に－５Ｖ、ドレイン電極１０９に２００Ｖを与えることでＨＥＭＴ１００をオフ状態にして３０秒間保持する。そのあと再度ドレイン電極１０９に２Ｖの電圧を印加し、ソース・ドレイン間の抵抗を測定し、これをＲafとする。このとき、電流コラプスが生じ、ソース・ドレイン間の抵抗は増大している。この増大率Ｒaf／Ｒbfは電流コラプスの大きさを表す指標として取り扱うことが可能である。
　図２に示すように、電流コラプス度Ｒaf／Ｒbfの値が大きいと電流コラプスが悪く、小さいと電流コラプスがよい。また、Ｘ線ロッキングカーブの（１０１２）線の半値全幅が小さくなるにつれて電流コラプス度が大きくなる（電流コラプスが悪化する）。特に、Ｘ線ロッキングカーブの（１０１２）線の半値全幅は８００ａｒｃｓｅｃ以下において電流コラプスの悪化が著しい。したがって、第１の窒化物半導体層１０３は、第２の窒化物半導体層１０４との接合面でＸ線ロッキングカーブの（１０１２）線の半値全幅が８００ａｒｃｓｅｃ以上となるように形成される。好ましくは、チャネルとして機能する第１の窒化物半導体層１０３の第２の窒化物半導体層１０４と接する部分（第１の窒化物半導体層１０３における、第２の窒化物半導体層１０４との接合面から１００ｎｍの範囲の部分）で、Ｘ線ロッキングカーブの（１０１２）線の半値全幅が８００ａｒｃｓｅｃ以上となるように形成される。
　ここで、第１の窒化物半導体層１０３についてのＸ線ロッキングカーブの（１０１２）線の半値全幅は第１の窒化物半導体層１０３中に存在する貫通転位密度に対応づけることが可能である。
　図３は、第１の窒化物半導体層１０３のＸ線ロッキングカーブの（１０１２）線の半値全幅と第１の窒化物半導体層１０３の中に存在する貫通転位密度との関係を表したもの（非特許文献１：Ｐ．Ｇａｙ，Ｐ．Ｂ．Ｈｉｒｓｃｈ，Ａ．Ｋｅｌｌｙ，Ａｃｔａ　Ｍｅｔａｌ，１（１９５３），３１５．を参考）である。
　図３に示すように、第１の窒化物半導体層１０３についてＸ線ロッキングカーブの（１０１２）線の半値全幅８００ａｒｃｓｅｃ以上とは、第１の窒化物半導体層１０３の貫通転位密度が２×１０9ｃｍ-2以上と換算できる。したがって、第１の窒化物半導体層１０３は、第２の窒化物半導体層１０４との接合面、好ましくはチャネルとして機能する第２の窒化物半導体層１０４と接する部分で、貫通転位密度が２×１０9ｃｍ-2以上となるように形成される。
　図４は、Ｘ線ロッキングカーブの（１０１２）線の半値全幅とチャネルのシート抵抗との関係を示すグラフである。
　図４に示すように、第１の窒化物半導体層１０３のＸ線ロッキングカーブの（１０１２）線の半値全幅が広くなるにつれてチャネルとしての第１の窒化物半導体層１０３のシート抵抗が増大していく傾向が認められる。ここで、シート抵抗は１２００Ω／ｓｑ．以下であれば実用上使用することができる。したがって、Ｘ線ロッキングカーブの（１０１２）線の半値全幅は１９００ａｒｃｓｅｃ以下である必要がある。そして、このＸ線ロッキングカーブの（１０１２）線の半値全幅の１９００ａｒｃｓｅｃ以下とは、貫通転位密度に換算すると、図３より１．６×１０10ｃｍ-2以下と換算できる。その結果、第１の窒化物半導体層１０３は、第２の窒化物半導体層１０４との接合面で貫通転位密度が１．６×１０10ｃｍ-2以下となるように形成される。好ましくは、チャネルとして機能する、第１の窒化物半導体層１０３の第２の窒化物半導体層１０４と接する部分で、貫通転位密度が１．６×１０10ｃｍ-2以下となるように形成される。
　ここで、厚さ１μｍの第１の窒化物半導体層１０３を用いた場合には、ＨＥＭＴ１００の耐圧が４００Ｖ以下となり、実用上十分な耐圧を有していない。これは、ソース・ドレイン間に強い電圧が印加されたとき、導電性の基板１０１を通してソース・ドレイン間のブレイクダウンが生じるためである。したがって、より高い耐圧のＨＥＭＴ１００を作製するためには、ソース・基板間およびドレイン・基板間の耐圧を高耐圧化する、つまり第１の窒化物半導体層１０３の膜厚を厚くする必要がある。必要とされる第１の窒化物半導体層１０３の膜厚は、例えばＨＥＭＴ１００の耐圧として８００Ｖ以上の耐圧が必要とされる場合には４μｍ以上、６００Ｖ以上の耐圧が必要とされる場合には３μｍ以上、４００Ｖ以上の耐圧が必要とする場合には２μｍ以上の膜厚が望ましい。ところが、図５の第１の窒化物半導体層１０３の膜厚とＸ線ロッキングカーブの（１０１２）線の半値全幅との関係を示すグラフの通り、一般的に第１の窒化物半導体層１０３の膜厚を増やしていくと転位の消滅により貫通転位密度が低減し、Ｘ線ロッキングカーブの（１０１２）線の半値全幅は狭くなり、その結果、電流コラプスが悪化する。すなわち、第１の窒化物半導体層１０３の膜厚が厚くなるにしたがい、耐圧や移動度は高くなるが、電流コラプスは逆に悪化するというトレードオフの関係が生じる。
　本発明者は、以上述べた、高耐圧化に必要な第１の窒化物半導体層１０３の厚膜化とそれに伴う電流コラプスの悪化というトレードオフ関係を打破するため、第１の窒化物半導体層１０３の一部としてＸ線ロッキングカーブの（１０１２）線の半値全幅を広くするための層を挿入することにより、電流コラプスが改善することを見出した。したがって、第１の窒化物半導体層１０３内には、Ｘ線ロッキングカーブの（１０１２）線の半値全幅を広くするための貫通転位密度が積層方向に増大する領域が設けられる。ここで、貫通転位密度が積層方向に増大する領域は、積層方向については第１の窒化物半導体層１０３の微小な領域に設けられていれば良いが、積層方向に垂直な方向（面内方向）については第１の窒化物半導体層１０３の所定の幅以上の幅を持った領域に設けられていることが好ましい。具体的には、ソース電極１０７およびドレイン電極１０９の間の距離の半分以上の面内方向の幅の領域に設けられていることが好ましい。なぜならば、面内方向について第１の窒化物半導体層１０３の微小な領域でのみ貫通転位密度が積層方向に増大する場合、その領域の真上に位置するチャネルの一部ではチャネルの空乏化は改善されるが、チャネルのその他の部分では空乏化が改善されず、ＨＥＭＴ１００全体の特性としてみたときに電流コラプスが十分に改善されるとは言えないからである。電流コラプスの改善を確実にするためには、第１の窒化物半導体層１０３のチャネルが形成されＨＥＭＴ１００として機能する領域、つまりソース電極１０７およびドレイン電極１０９で挟まれる領域（図１の領域Ａ）において、面内方向の概ね全領域、すなわちチャネルが形成される概ね全領域にわたって、貫通転位密度が積層方向に増大する領域が設けられることが好ましい。そして、第１の窒化物半導体層１０３には、貫通転位密度が積層方向に減少する領域がさらに設けられることが好ましい。さらに、高耐圧化のため第１の窒化物半導体層１０３の膜厚は２μｍ以上とされることが好ましい。
　以上のように本実施形態のＨＥＭＴ１００によれば、第１の窒化物半導体層１０３の第２の窒化物半導体層１０４との接合面の貫通転位密度は２×１０9ｃｍ-2以上かつ１．６×１０10ｃｍ-2以下となるように形成される。したがって、シート抵抗を実用上使用できる範囲に抑えつつ電流コラプスを抑制することができる。
　また、本実施形態のＨＥＭＴ１００によれば、第１の窒化物半導体層１０３の全てではなく一部（少なくとも第２の窒化物半導体層１０４との接合面、好ましくは、チャネルとして機能する、第１の窒化物半導体層１０３の第２の窒化物半導体層１０４との接合面から１００ｎｍの範囲）が２×１０9ｃｍ-2以上の高い貫通転位密度の領域とされ、その他の領域は低い貫通転位密度の領域とされる。したがって、高耐圧と電流コラプスの抑制とを両立することができる。
　（実施例１）
　本実施形態のＨＥＭＴ１００の応用例を、実施例１によって示す。
　図６は、本実施例に係るＨＥＭＴ２００の構成を模式的に示す断面図である。
　図６に示すように、ＨＥＭＴ２００は、基板２０１上にバッファ層２０２を介して順次積層された、アンドープＧａＮ層２０３、結晶性コントロール層２０４、アンドープＧａＮ層２０５、およびアンドープＡｌＧａＮ層２０６を備える。なお、アンドープＧａＮ層２０３は、本発明の第３の半導体層の一例であり、アンドープＧａＮ層２０５は本発明の第４の半導体層の一例である。
　基板２０１は、例えばＳｉ基板、ＳｉＣ基板、サファイア基板またはＧａＮ基板等である。バッファ層２０２は、低温成長により形成された例えばＡｌＮからなる半導体層である。
　結晶性コントロール層２０４は、アンドープＡｌＮとＧａＮで構成された超格子構造体からなる半導体層であり、結晶性コントロール層２０４では貫通転位密度が積層方向に増大する。ここでいう「超格子構造」とは、例えば膜厚５ｎｍのＡｌＮと膜厚２０ｎｍのＧａＮとを１ペアとして、これを２０ペア交互に積層した構造である。
　アンドープＧａＮ層２０３の膜厚は例えば１．５μｍであり、アンドープＧａＮ層２０５の膜厚は例えば１μｍである。
　アンドープＧａＮ層２０３およびアンドープＧａＮ層２０５は、通常の結晶成長により不純物も添加されることなく形成される単一の半導体層であるため、貫通転位密度が積層方向に減少する。ただし、結晶性コントロール層２０４で貫通転位密度が大きくなるため、結晶性コントロール層２０４の上方に形成されたアンドープＧａＮ層２０５の貫通転位密度は、下方に形成されたアンドープＧａＮ層２０３の貫通転位密度に比べ大きくなる。
　アンドープＧａＮ層２０３、結晶性コントロール層２０４およびアンドープＧａＮ層２０５は、本実施形態のＨＥＭＴ１００における第１の窒化物半導体層１０３を構成する。同様に、アンドープＡｌＧａＮ層２０６は、本実施形態のＨＥＭＴ１００における第２の窒化物半導体層１０４を構成する。
　ＨＥＭＴ２００は、さらに、アンドープＡｌＧａＮ層２０６上に並んで形成された、ソース電極２０７、ゲート電極２０８およびドレイン電極２０９を備える。
　オーミック電極としてのソース電極２０７およびドレイン電極２０９は、それぞれアンドープＡｌＧａＮ層２０６上に積層されたＴｉ層とＡｌ層とから構成されている。ショットキー電極としてのゲート電極２０８は、アンドープＡｌＧａＮ層２０６上に積層されたＰｔ層とＡｕ層とから構成されている。
　本実施例に係るＨＥＭＴ２００における貫通転位密度の膜厚方向依存性の模式図を図７（Ｇ）中の曲線８００に示し、結晶構造の模式図を図７（Ａ）に示す。
　図７（Ａ）および図７（Ｇ）に示すように、アンドープＧａＮ層２０３により積層方向（ＧａＮ成長方向）に貫通転位密度が単調減少するが、結晶性コントロール層２０４の超格子構造により貫通転位密度が一旦増大する。その後、アンドープＧａＮ層２０５により積層方向（ＧａＮ成長方向）に貫通転位密度が再び減少していき、その結果、アンドープＧａＮ層２０５のアンドープＡｌＧａＮ層２０６との接合面でのＸ線ロッキングカーブの（１０１２）線の半値全幅は１０００ａｒｃｓｅｃとなり、貫通転位密度に換算して４．４×１０9ｃｍ-2となる。このようなＨＥＭＴ２００では、電流コラプス度Ｒaf／Ｒbf＝２．８が達成され、実用上問題ないレベルとなった。また、第１の窒化物半導体層１０３が全体として２．５μｍとなり、このときの耐圧は５００Ｖと、日本の商用電源において必要とされる耐圧４００Ｖを超えることができた。
　以上のように本実施例のＨＥＭＴ２００によれば、チャネルの結晶性が結晶性コントロール層２０４によりコントロールされ、貫通転位密度が２×１０9ｃｍ-2以上１．６×１０10ｃｍ-2以下になるように調整される。したがって、シート抵抗を実用上使用できる範囲に抑えつつ電流コラプスを抑制することができる。
　また、本実施例のＨＥＭＴ２００によれば、貫通転位密度が大きい結晶性コントロール層２０４の他に、貫通転位密度が積層方向に単調減少するアンドープＧａＮ層２０３およびアンドープＧａＮ層２０５が設けられる。したがって、高耐圧と電流コラプスの抑制とを両立することができる。
　（実施例２）
　本実施形態のＨＥＭＴ１００の応用例を、実施例２によって示す。
　図８は、本実施例に係るＨＥＭＴ３００の構成を模式的に示す断面図である。
　図８に示すように、ＨＥＭＴ３００は、基板２０１上にバッファ層２０２を介して順次積層された、アンドープＧａＮ層３０３、結晶性コントロール層３０４、およびアンドープＡｌＧａＮ層２０６を備える。ＨＥＭＴ３００は、さらに、アンドープＡｌＧａＮ層２０６上に並んで形成された、ソース電極２０７、ゲート電極２０８およびドレイン電極２０９を備える。
　結晶性コントロール層３０４は、例えば１μｍのＧａＮからなる半導体層であり、通常の成長温度である１０２０℃に比べて低温（９００℃～１０００℃）もしくは高温（１０４０℃～１１００℃）でＧａＮを結晶成長させて形成される。従って、結晶性コントロール層３０４では、貫通転位密度が積層方向に徐々に増大する。
　アンドープＧａＮ層３０３の膜厚は例えば１．５μｍである。アンドープＧａＮ層３０３は、通常の結晶成長により不純物も添加されることなく形成される単一の半導体層であるため、貫通転位密度が積層方向に減少する。
　アンドープＧａＮ層３０３および結晶性コントロール層３０４は、本実施形態のＨＥＭＴ１００における第１の窒化物半導体層１０３を構成する。
　本実施例に係るＨＥＭＴ３００における貫通転位密度の膜厚方向依存性の模式図を図７（Ｇ）中の曲線８０１に示し、結晶構造の模式図を図７（Ｂ）に示す。
　図７（Ｂ）および図７（Ｇ）に示すように、アンドープＧａＮ層３０３により積層方向（ＧａＮ成長方向）に貫通転位密度が単調減少するが、結晶性コントロール層３０４により積層方向（ＧａＮ成長方向）に貫通転位密度が徐々に増大する。例えば、成長温度を１０５０℃として１μｍのＧａＮを成長させて結晶性コントロール層３０４を形成した場合、結晶性コントロール層３０４のアンドープＡｌＧａＮ層２０６との接合面でのＸ線ロッキングカーブの（１０１２）線の半値全幅は１０５０ａｒｃｓｅｃとなり、貫通転位密度に換算して４．９×１０9ｃｍ-2となる。これにより、ＨＥＭＴ３００の電流コラプス度Ｒaf／Ｒbfは２．７となり、実用上問題ないレベルにまで電流コラプスを抑えることができる。
　なお、上記実施例において、第１の窒化物半導体層１０３はアンドープＧａＮ層３０３および結晶性コントロール層３０４より構成され、貫通転位密度が単調減少する領域としてのアンドープＧａＮ層３０３を備えるとした。しかし、第１の窒化物半導体層１０３は結晶性コントロール層３０４より構成され、貫通転位密度が単調増加する領域のみを備えてもよい。この場合のＨＥＭＴ３００の構成を図９の断面図に模式的に表し、貫通転位密度の膜厚方向依存性の模式図を図７（Ｇ）中の曲線８０２に示し、結晶構造の模式図を図７（Ｃ）に示す。図７（Ｃ）および図７（Ｇ）に示すように、結晶性コントロール層３０４により積層方向（ＧａＮ成長方向）に貫通転位密度が徐々に増大する。
　また同様に、第１の窒化物半導体層１０３はアンドープＧａＮ層３０３、結晶性コントロール層３０４およびアンドープＧａＮ層３０５より構成され、結晶性コントロール層３０４の上に貫通転位密度が単調減少する領域を備えてもよい。アンドープＧａＮ層３０５は、通常の結晶成長により不純物も添加されることなく形成される単一の半導体層である。この場合のＨＥＭＴ３００の構成を図１０の断面図に模式的に表し、貫通転位密度の膜厚方向依存性の模式図を図７（Ｇ）中の曲線８０３に示し、結晶構造の模式図を図７（Ｄ）に示す。図７（Ｄ）および図７（Ｇ）に示すように、結晶性コントロール層３０４により積層方向（ＧａＮ成長方向）に貫通転位密度が徐々に増大するが、アンドープＧａＮ層３０５により積層方向（ＧａＮ成長方向）に貫通転位密度が徐々に減少する。
　（実施例３）
　本実施の形態のＨＥＭＴ１００の応用例を、実施例３によって示す。
　図１１は、本実施例に係るＨＥＭＴ４００の構成を模式的に示す断面図である。
　図１１に示すように、ＨＥＭＴ４００は、基板２０１上にバッファ層２０２を介して順次積層された、アンドープＧａＮ層２０３、結晶性コントロール層４０４および４０５、ならびにアンドープＡｌＧａＮ層２０６を備える。ＨＥＭＴ４００は、さらに、アンドープＡｌＧａＮ層２０６上に並んで形成された、ソース電極２０７、ゲート電極２０８およびドレイン電極２０９を備える。
　結晶性コントロール層４０４は、アンドープＡｌＮとＧａＮで構成された超格子構造体からなる半導体層であり、結晶性コントロール層４０４では貫通転位密度が積層方向に増大する。ここでいう「超格子構造」とは、例えば膜厚５ｎｍのＡｌＮと膜厚２０ｎｍのＧａＮとを１ペアとして、これを２０ペア交互に積層した構造である。
　結晶性コントロール層４０５は、例えば１μｍのＧａＮからなる半導体層であり、通常の成長温度である１０２０℃に比べて低温（９００℃～１０００℃）もしくは高温（１０４０℃～１１００℃）でＧａＮを結晶成長させて形成される。従って、結晶性コントロール層４０５では、貫通転位密度が積層方向に徐々に増大する。
　アンドープＧａＮ層２０３、結晶性コントロール層４０４および４０５は、本実施形態のＨＥＭＴ１００における第１の窒化物半導体層１０３を構成する。
　本実施例に係るＨＥＭＴ４００における貫通転位密度の膜厚方向依存性の模式図を図７（Ｇ）中の曲線８０４に示し、結晶構造の模式図を図７（Ｅ）に示す。
　図７（Ｅ）および図７（Ｇ）に示すように、アンドープＧａＮ層２０３により積層方向（ＧａＮ成長方向）に貫通転位密度が単調減少するが、結晶性コントロール層４０４により貫通転位密度が一旦増大し、さらに結晶性コントロール層４０５によって積層方向（ＧａＮ成長方向）に貫通転位密度が徐々に増大する。その結果、結晶性コントロール層４０５のアンドープＡｌＧａＮ層２０６との接合面でのＸ線ロッキングカーブの（１０１２）線の半値全幅は１０８０ａｒｃｓｅｃとなり、貫通転位密度に換算して５．２×１０9ｃｍ-2となる。これにより、ＨＥＭＴ４００の電流コラプス度Ｒaf／Ｒbfは２．９となり、実用上問題ないレベルにまで電流コラプスを抑えることができる。
　（実施例４）
　本実施の形態のＨＥＭＴ１００の応用例を、実施例４によって示す。
　図１２は、本実施例に係るＨＥＭＴ５００の構成を模式的に示す断面図である。
　図１２に示すように、ＨＥＭＴ５００は、基板２０１上にバッファ層２０２を介して順次積層された、アンドープＧａＮ層２０３、結晶性コントロール層５０４、アンドープＧａＮ層５０５、結晶性コントロール層５０６および５０７、ならびにアンドープＡｌＧａＮ層２０６を備える。ＨＥＭＴ５００は、さらに、アンドープＡｌＧａＮ層２０６上に並んで形成された、ソース電極２０７、ゲート電極２０８およびドレイン電極２０９を備える。
　結晶性コントロール層５０４および５０６は、それぞれアンドープＡｌＮとＧａＮで構成された超格子構造体からなる半導体層であり、結晶性コントロール層５０４および５０６では貫通転位密度が積層方向に増大する。ここでいう「超格子構造」とは、例えば膜厚５ｎｍのＡｌＮと膜厚２０ｎｍのＧａＮとを１ペアとして、これを２０ペア交互に積層した構造である。
　アンドープＧａＮ層５０５は、通常の結晶成長により不純物も添加されることなく形成される単一の半導体層であるため、貫通転位密度が積層方向に減少する。アンドープＧａＮ層５０５の膜厚は例えば０．５μｍである。
　結晶性コントロール層５０７は、例えば１μｍのＧａＮからなる半導体層であり、通常の成長温度である１０２０℃に比べて低温（９００℃～１０００℃）もしくは高温（１０４０℃～１１００℃）でＧａＮを結晶成長させて形成される。従って、結晶性コントロール層５０７では、貫通転位密度が積層方向に徐々に増大する。
　アンドープＧａＮ層２０３、結晶性コントロール層５０４、５０６および５０７ならびにアンドープＧａＮ層５０５は、本実施形態のＨＥＭＴ１００における第１の窒化物半導体層１０３を構成する。
　本実施例に係るＨＥＭＴ５００における貫通転位密度の膜厚方向依存性の模式図を図７（Ｇ）中の曲線８０５に示し、結晶構造の模式図を図７（Ｆ）に示す。
　図７（Ｆ）および図７（Ｇ）に示すように、アンドープＧａＮ層２０３により積層方向（ＧａＮ成長方向）に貫通転位密度は単調減少するが、結晶性コントロール層５０４の超格子構造により貫通転位密度が一旦増大する。その後、アンドープＧａＮ層５０５により一旦貫通転位密度が減少し、その後再び結晶性コントロール層５０６の超格子構造により貫通転位密度が一旦増大し、さらに結晶性コントロール層５０７により貫通転位密度が徐々に増大する。その結果、結晶性コントロール層５０７のアンドープＡｌＧａＮ層２０６との接合面でのＸ線ロッキングカーブの（１０１２）線の半値全幅は１１００ａｒｃｓｅｃとなり、貫通転位密度に換算して５．３×１０9ｃｍ-2となる。これにより、ＨＥＭＴ５００の電流コラプス度Ｒaf／Ｒbfは２．５となり、実用上問題ないレベルにまで電流コラプスを抑えることができる。
　以上、本発明の電界効果トランジスタについて、実施形態に基づいて説明したが、本発明は、この実施形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
　例えば、上記実施形態において第１の窒化物半導体層１０３（チャネルとして機能するＧａＮ層）は結晶性コントロール層を含むとした。しかし、第１の窒化物半導体層１０３の第２の窒化物半導体層１０４との接合面で、Ｘ線ロッキングカーブの（１０１２）線の半値全幅が８００から１９００ａｒｃｓｅｃの間であり、貫通転位密度に換算して２×１０9ｃｍ-2以上４．４×１０10ｃｍ-2以下であればこれに限られない。このような領域は、第１の窒化物半導体層１０３の形成条件を適切にコントロールすることにより形成される。
　すなわち、アンモニアとトリメチルガリウムの流量比（Ｖ族元素およびＩＩＩ族元素の比）を増大させながらバッファ層１０２上にＧａＮ層を結晶成長させ、Ｖ族元素およびＩＩＩ族元素の比を１１５０とし、ＧａＮ層を２μｍ成長させることにより形成される。この場合、チャネルでのＸ線ロッキングカーブの（１０１２）線の半値全幅は９５０ａｒｃｓｅｃとなり、貫通転位密度に換算して４．０×１０9ｃｍ-2となる。これにより、ＨＥＭＴの電流コラプス度Ｒaf／Ｒbfは３．５となり、実用上問題ないレベルにまで電流コラプスを抑えることができる。
　また、バッファ層１０２上にＧａＮ層を結晶成長させる際にＢ、Ａｓ、ＰもしくはＮなどの不純物を１０16ｃｍ-3以上の不純物濃度でドーピングすることにより形成される。形成されたＧａＮ層はＢ、Ａｓ、Ｐ又はＮなどの不純物を１０16ｃｍ-3以上の不純物濃度で含有する。これらドーパント原子とＮ原子の大きさの違いからＧａＮの格子定数が歪んでＧａＮ層には転位が導入される。この場合、チャネルでのＸ線ロッキングカーブの（１０１２）線の半値全幅が８５０ａｒｃｓｅｃとなり、貫通転位密度に換算して３．２×１０9ｃｍ-2となる。これにより、ＨＥＭＴの電流コラプス度Ｒaf／Ｒbfは３．８となり、実用上問題ないレベルにまで電流コラプスを抑えることができる。
　また、上記実施形態において第１の窒化物半導体層１０３はＧａＮから構成されるとしたが、ＧａＮ以外にも、ＡｌおよびＩｎなどを含んだＡｌ1-x-yＧａxＩｎyＮ（０≦ｘ≦１、０≦ｙ≦１）系の半導体材料から構成されてもかまわない。
　本発明は、電界効果トランジスタとして有用であり、特にエアコンなどの民生機器の電源回路等で用いられるパワートランジスタとして有用である。
　　１００、２００、３００、４００、５００　　ＨＥＭＴ
　　１０１、２０１　　基板
　　１０２、２０２　　バッファ層
　　１０３　　第１の窒化物半導体層
　　１０４　　第２の窒化物半導体層
　　１０７、２０７、７０５　　ソース電極
　　１０８、２０８、７０６　　ゲート電極
　　１０９、２０９、７０７　　ドレイン電極
　　２０３、２０５、３０３、３０５、５０５、７０３　　アンドープＧａＮ層
　　２０４、３０４、４０４、４０５、５０４、５０６、５０７　　結晶性コントロール層
　　２０６、７０４　　アンドープＡｌＧａＮ層
　　７０１　　Ｓｉ基板
　　７０２　　低温ＡｌＮバッファ層
　　８００、８０１、８０２、８０３、８０４、８０５　　曲線
 

Claims (9)

  1. 　第１の窒化物半導体からなる第１の半導体層と、
    　前記第１の半導体層上に形成され、前記第１の窒化物半導体よりもバンドギャップの大きな第２の窒化物半導体からなる第２の半導体層とを備え、
    　前記第１の半導体層は、貫通転位密度が積層方向に増大する領域を有している
    　電界効果トランジスタ。
  2. 　前記第１の半導体層は、第３の半導体層と、前記第３の半導体層上に形成された結晶性コントロール層と、前記結晶性コントロール層上に形成された第４の半導体層とを有し、
    　前記結晶性コントロール層では、貫通転位密度が積層方向に増大し、
    　前記第４の半導体層の貫通転位密度は、前記第３の半導体層の貫通転位密度に比べ大きい
    　請求項１に記載の電界効果トランジスタ。
  3. 　前記第１の半導体層の前記第２の半導体層との接合面での貫通転位密度は、２×１０9ｃｍ-2以上である
    　請求項１に記載の電界効果トランジスタ。
  4. 　前記第１の半導体層は、貫通転位密度が積層方向に減少する領域を有している
    　請求項１に記載の電界効果トランジスタ。
  5. 　前記第１の半導体層の膜厚は、２μｍ以上である
    　請求項１～４のいずれか１項に記載の電界効果トランジスタ。
  6. 　前記第１の半導体層は、前記貫通転位密度が積層方向に増大する領域として、ＧａＮおよびＡｌＮからなる超格子構造の層を有する
    　請求項１～５のいずれか１項に記載の電界効果トランジスタ。
  7. 　前記第１の半導体層は、前記貫通転位密度が積層方向に増大する領域として、ＧａＮからなり、９００℃～１０００℃又は１０４０℃～１１００℃の温度で結晶成長させて形成される層を有する
    　請求項１～５のいずれか１項に記載の電界効果トランジスタ。
  8. 　前記第１の半導体層は、前記貫通転位密度が積層方向に増大する領域として、Ｂ、Ａｓ、Ｐ又はＮを１０16ｃｍ-3以上の不純物濃度で含有する層を有する
    　請求項１～５のいずれか１項に記載の電界効果トランジスタ。
  9. 　前記第１の半導体層は、Ｖ族元素およびＩＩＩ族元素の比を増大させながら結晶成長させて形成される
    　請求項１～５のいずれか１項に記載に電界効果トランジスタ。
PCT/JP2009/006176 2008-11-21 2009-11-18 電界効果トランジスタ WO2010058561A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2009801463633A CN102224581A (zh) 2008-11-21 2009-11-18 场效应晶体管
US13/111,357 US20110278540A1 (en) 2008-11-21 2011-05-19 Field-effect transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008298735A JP2010123899A (ja) 2008-11-21 2008-11-21 電界効果トランジスタ
JP2008-298735 2008-11-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/111,357 Continuation US20110278540A1 (en) 2008-11-21 2011-05-19 Field-effect transistor

Publications (1)

Publication Number Publication Date
WO2010058561A1 true WO2010058561A1 (ja) 2010-05-27

Family

ID=42198004

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/006176 WO2010058561A1 (ja) 2008-11-21 2009-11-18 電界効果トランジスタ

Country Status (4)

Country Link
US (1) US20110278540A1 (ja)
JP (1) JP2010123899A (ja)
CN (1) CN102224581A (ja)
WO (1) WO2010058561A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140138743A1 (en) * 2011-08-01 2014-05-22 Murata Manufacturing Co., Ltd. Field effect transistor

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5548905B2 (ja) * 2010-08-30 2014-07-16 古河電気工業株式会社 窒化物系化合物半導体素子およびその製造方法
JP5788296B2 (ja) 2011-02-22 2015-09-30 コバレントマテリアル株式会社 窒化物半導体基板及びその製造方法
JP5870574B2 (ja) * 2011-09-21 2016-03-01 住友電気工業株式会社 半導体装置、及び半導体装置の製造方法
JP2015176936A (ja) 2014-03-13 2015-10-05 株式会社東芝 半導体装置
CN115206901B (zh) * 2022-09-15 2023-02-17 英诺赛科(苏州)半导体有限公司 一种半导体装置结构和其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897469A (ja) * 1994-09-29 1996-04-12 Rohm Co Ltd 半導体発光素子
JPH08264759A (ja) * 1995-03-23 1996-10-11 Oki Electric Ind Co Ltd Ｈｅｍｔ素子およびその製造方法
JP2000068497A (ja) * 1998-08-20 2000-03-03 Furukawa Electric Co Ltd:The ＧａＮ系化合物半導体装置
JP2002084040A (ja) * 2000-09-08 2002-03-22 Sharp Corp 窒化物半導体発光素子、ならびにそれを使用した発光装置およびピックアップ装置
JP2004031880A (ja) * 2002-03-27 2004-01-29 Shiro Sakai 窒化ガリウム系化合物半導体装置
JP2006179861A (ja) * 2004-11-26 2006-07-06 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
WO2008114336A1 (ja) * 2007-02-20 2008-09-25 The Furukawa Electric Co., Ltd. 半導体素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751752A (en) * 1994-09-14 1998-05-12 Rohm Co., Ltd. Semiconductor light emitting device and manufacturing method therefor
JP4005701B2 (ja) * 1998-06-24 2007-11-14 シャープ株式会社 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
US7084441B2 (en) * 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US8013320B2 (en) * 2006-03-03 2011-09-06 Panasonic Corporation Nitride semiconductor device and method for fabricating the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897469A (ja) * 1994-09-29 1996-04-12 Rohm Co Ltd 半導体発光素子
JPH08264759A (ja) * 1995-03-23 1996-10-11 Oki Electric Ind Co Ltd Ｈｅｍｔ素子およびその製造方法
JP2000068497A (ja) * 1998-08-20 2000-03-03 Furukawa Electric Co Ltd:The ＧａＮ系化合物半導体装置
JP2002084040A (ja) * 2000-09-08 2002-03-22 Sharp Corp 窒化物半導体発光素子、ならびにそれを使用した発光装置およびピックアップ装置
JP2004031880A (ja) * 2002-03-27 2004-01-29 Shiro Sakai 窒化ガリウム系化合物半導体装置
JP2006179861A (ja) * 2004-11-26 2006-07-06 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
WO2008114336A1 (ja) * 2007-02-20 2008-09-25 The Furukawa Electric Co., Ltd. 半導体素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140138743A1 (en) * 2011-08-01 2014-05-22 Murata Manufacturing Co., Ltd. Field effect transistor
US9099341B2 (en) * 2011-08-01 2015-08-04 Murata Manufacturing Co., Ltd. Field effect transistor
TWI508281B (zh) * 2011-08-01 2015-11-11 Murata Manufacturing Co Field effect transistor

Also Published As

Publication number Publication date
CN102224581A (zh) 2011-10-19
US20110278540A1 (en) 2011-11-17
JP2010123899A (ja) 2010-06-03

Similar Documents

Publication Publication Date Title
JP3393602B2 (ja) 半導体装置
US7030428B2 (en) Strain balanced nitride heterojunction transistors
JP5942204B2 (ja) 半導体装置
US8653561B2 (en) III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device
US20120299060A1 (en) Nitride semiconductor device and manufacturing method thereof
US7985984B2 (en) III-nitride semiconductor field effect transistor
WO2011024754A1 (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
JP2006269534A (ja) 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板
US20140246700A1 (en) Nitride semiconductor device and method for manufacturing same
WO2010058561A1 (ja) 電界効果トランジスタ
JP2009026975A (ja) 半導体装置
US20160211357A1 (en) Semiconductor device
US11545566B2 (en) Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JP4888537B2 (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
US8283700B2 (en) Field effect transistor and manufacturing method thereof
TWI574407B (zh) 半導體功率元件
JP2008053436A (ja) 半導体素子
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
JP5810521B2 (ja) 高電子移動度トランジスタ
US20140183545A1 (en) Polarization effect carrier generating device structures having compensation doping to reduce leakage current
JP2005302861A (ja) Ｉｉｉ−ｖ族窒化物半導体を用いた半導体装置
JP2015008244A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
US20160211358A1 (en) Semiconductor device
JP2012064977A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980146363.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09827342

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09827342

Country of ref document: EP

Kind code of ref document: A1