CN115206901B - 一种半导体装置结构和其制造方法 - Google Patents

一种半导体装置结构和其制造方法 Download PDF

Info

Publication number
CN115206901B
CN115206901B CN202211119050.2A CN202211119050A CN115206901B CN 115206901 B CN115206901 B CN 115206901B CN 202211119050 A CN202211119050 A CN 202211119050A CN 115206901 B CN115206901 B CN 115206901B
Authority
CN
China
Prior art keywords
nitride semiconductor
layer
semiconductor layer
insulating layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211119050.2A
Other languages
English (en)
Other versions
CN115206901A (zh
Inventor
刘小明
李思超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Semiconductor Co Ltd
Original Assignee
Innoscience Suzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Semiconductor Co Ltd filed Critical Innoscience Suzhou Semiconductor Co Ltd
Priority to CN202211119050.2A priority Critical patent/CN115206901B/zh
Publication of CN115206901A publication Critical patent/CN115206901A/zh
Application granted granted Critical
Publication of CN115206901B publication Critical patent/CN115206901B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/08—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开的一些实施例提供一种半导体装置结构。所述半导体装置结构包括：一衬底，其具有一第一表面及与所述第一表面相对的一第二表面；一第一氮化物半导体层，其设置于所述衬底的所述第一表面上;一第二氮化物半导体层，其设置于所述第一氮化物半导体层上，所述第二氮化物半导体层的一带隙大于所述第一氮化物半导体层的一带隙；一闸极电极，其设置在所述第二氮化物半导体层上；一第一电极，其设置于所述第二氮化物半导体层上；一第二电极，其设置于所述第二氮化物半导体层上；及一绝缘层，其具有一第一表面及与所述第一表面相对的一第二表面，所述绝缘层设置于所述衬底的所述第二表面上。

Description

一种半导体装置结构和其制造方法
技术领域
本公开涉及一种半导体装置结构，且更具体地说，涉及一种在衬底下方形成绝缘层的半导体装置结构。
背景技术
包含直接能隙半导体的组件，例如包含III-V族材料或III-V族化合物(类别：III-V族化合物)的半导体组件可以在各种条件下或各种环境中(例如，在不同的电压和频率下)操作或工作。
半导体组件可以包含异质结双极性晶体管(HBT，heterojunction bipolartransistor)、异质结场效应晶体管(HFET，heterojunction field effect transistor)、高电子迁移率晶体管(HEMT，high-electron-mobility transistor)、调制掺杂场效应晶体管(MODFET，modulation-doped FET)等。
发明内容
根据本公开的一些实施例，一种半导体装置结构包括：一衬底，其具有一第一表面及与所述第一表面相对的一第二表面；一第一氮化物半导体层，其设置于所述衬底的所述第一表面上; 一第二氮化物半导体层，其设置于所述第一氮化物半导体层上，所述第二氮化物半导体层的一带隙大于所述第一氮化物半导体层的一带隙；一闸极电极，其设置在所述第二氮化物半导体层上；一第一电极，其设置于所述第二氮化物半导体层上；一第二电极，其设置于所述第二氮化物半导体层上；及一绝缘层，其具有一第一表面及与所述第一表面相对的一第二表面，所述绝缘层设置于所述衬底的所述第二表面上。
根据本公开的一些实施例，一种形成半导体装置结构的方法包括：提供一衬底，所述衬底具有一第一表面及与所述第一表面相对的一第二表面；设置一第一氮化物半导体层于所述衬底的所述第一表面上;设置一第二氮化物半导体层于所述第一氮化物半导体层上，其中所述第二氮化物半导体层的一带隙大于所述第一氮化物半导体层的一带隙；设置一闸极电极于所述第二氮化物半导体层上；设置一第一电极于所述第二氮化物半导体层上；设置一第二电极于所述第二氮化物半导体层上；及设置一绝缘层于所述衬底的所述第二表面上；所述绝缘层具有一第一表面及与所述第一表面相对的一第二表面。
根据本公开的一些实施例，一种半导体装置包括：一第一半导体结构，其包括：一第一衬底，其具有一第一表面及与所述第一表面相对的一第二表面；一第一氮化物半导体层，其设置于所述第一衬底的所述第一表面上;一第二氮化物半导体层，其设置于所述第一氮化物半导体层上，所述第二氮化物半导体层的一带隙大于所述第一氮化物半导体层的一带隙；一第一闸极电极，其设置在所述第二氮化物半导体层上；一第一电极，其设置于所述第二氮化物半导体层上；一第二电极，其设置于所述第二氮化物半导体层上；及一第一绝缘层，其具有一第一表面及与所述第一表面相对的一第二表面，所述第一绝缘层设置于所述第一衬底的所述第二表面上；一第二半导体结构，其包括：一第二衬底，其具有一第一表面及与所述第一表面相对的一第二表面；一第三氮化物半导体层，其设置于所述第二衬底的所述第一表面上;一第四氮化物半导体层，其设置于所述第三氮化物半导体层上，所述第四氮化物半导体层的一带隙大于所述第三氮化物半导体层的一带隙；一第二闸极电极，其设置在所述第四氮化物半导体层上；一第三电极，其设置于所述第四氮化物半导体层上；一第四电极，其设置于所述第四氮化物半导体层上；及一第二绝缘层，其具有一第一表面及与所述第一表面相对的一第二表面，所述第二绝缘层设置于所述第二衬底的所述第二表面上；其中所述第一半导体结构之所述第二电极与所述第二半导体结构之所述第三电极电性连接。
本公开的功效之一为藉由在衬底底部形成绝缘层，而使整个系统之热阻降低，进而提升器件性能。此外，本公开绝缘层的厚度可调整以达到权衡其绝缘性能及散热效能之目的。
附图说明
当与附图一起阅读以下详细描述时，可以根据以下详细描述容易地理解本公开的各方面。应当注意的是，各种特征可能未按比例绘制。实际上，为了讨论的清楚起见，可以任意增大或减小各种特征的尺寸。
图1是根据本公开的一些实施例的半导体装置结构的截面图。
图2是根据本公开的一些实施例的半导体装置结构的截面图。
图3是根据本公开的一些实施例的半导体装置结构的截面图。
图4是根据本公开的一些实施例的半导体装置结构的截面图。
图5是根据本公开的一些实施例的半导体装置结构的截面图。
图6A、图6B、图6C、及图6D展示根据本公开的一些实施例的用于制造半导体装置结构的若干操作。
图7是根据本公开的一些实施例的半导体装置的截面图。
贯穿附图和具体实施方式使用共享参考数字来指示相同或类似组件。根据以下结合附图作出的详细描述，本公开将会更显而易见。
具体实施方式
以下公开内容提供实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例。当然，这些只是实例，且并非旨在是限制性的。在本公开中，在以下描述中对第一特征在第二特征上方或在第二特征上形成或安置的提及可包含其中第一特征和第二特征直接接触地形成或安置的实施例，且还可包含其中额外特征可形成或安置在第一特征与第二特征之间以使得第一特征和第二特征可能不直接接触的实施例。另外，本公开可在各种实例中重复参考数字和/或字母。这种重复是出于简化和清楚的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。
下文详细论述本公开的实施例。然而，应了解，本公开提供了可体现在广泛多种特定上下文中的许多适用的概念。所论述的特定实施例仅仅是说明性的且不限制本公开的范围。
例如III-V族化合物的直接带隙材料可包含但不限于例如砷化镓(GaAs)、磷化铟(InP)、氮化镓(GaN)、砷化铟镓(InGaAs)、砷化铟铝(InAlAs)及类似者。
对于III-V材料半导体组件，其具有操作温度高、转换效率高、操作频率高、系统体积小等优势，且具有多种应用。此外，在器件完成封装后，藉由降低器件热阻以提升器件性能是重要的。
本公开提供一种在衬底下方形成绝缘层的半导体装置结构。
图1说明根据本公开的一些实施例的半导体装置结构的截面图。
参考图1，半导体装置结构100可包含衬底102、缓冲层104、氮化物半导体层106、氮化物半导体层108、闸极电极110、介电层112、电极114、电极116、及绝缘层118。
在一些实施例中，衬底102可以包含但不限于硅(Si)、掺杂硅(掺杂Si)、碳化硅(SiC)、硅化锗(SiGe)、砷化镓(GaAs)或其它半导体材料。在一些实施例中，衬底102可以包含但不限于蓝宝石、绝缘体上硅(SOI，silicon on insulator)或其它合适的材料。在一些实施例中，衬底102可包含p型半导体材料。在一些实施例中，衬底102可包含掺杂有硼(B)的硅层。在一些实施例中，衬底102可包含掺杂有镓(Ga)的硅层。在一些实施例中，衬底102可包含n型半导体材料。在一些实施例中，衬底102可包含掺杂有砷(As)的硅层。在一些实施例中，衬底102可包含掺杂有磷(P)的硅层。在一些实施例中，衬底102的厚度可介于约200μm至约400μm的范围间，例如220μm、240μm、260μm、280μm、300μm、320μm、340μm、360μm或380μm。
在一些实施例中，衬底102可具有表面102a及表面102b。表面102a可相对于表面102b。表面102b可邻近于半导体装置结构100的背面。表面102a相较于表面102b更邻近于半导体装置结构100的主动面。在本公开，主动面可被定义于相较于背面更靠近金属层，例如闸极电极110、电极114、及电极116之表面。
在一些实施例中，缓冲层104可安置在衬底102上。在一些实施例中，缓冲层104可包含氮化物。在一些实施例中，缓冲层104可包含例如但不限于氮化铝(AlN)。在一些实施例中，缓冲层104可包含例如但不限于氮化铝镓(AlGaN)。在一些实施例中，缓冲层104可包含单层结构。在一些实施例中，缓冲层104可包含多层结构。在一些实施例中，缓冲层104可包含具有两种或更多种材料的周期结构的超晶格层。
在一些实施例中，氮化物半导体层106可安置在衬底102上。在一些实施例中，氮化物半导体层106可安置在缓冲层104上。在一些实施例中，氮化物半导体层106可包含III-V族材料。在一些实施例中，氮化物半导体层106可包含例如但不限于III族氮化物。在一些实施例中，氮化物半导体层106可包含例如但不限于GaN。在一些实施例中，氮化物半导体层106可包含例如但不限于AlN。在一些实施例中，氮化物半导体层106可包含例如但不限于InN。在一些实施例中，氮化物半导体层106可包含例如但不限于化合物InxAlyGa1−x−yN，其中x+y≤1。在一些实施例中，氮化物半导体层106可包含例如但不限于化合物AlyGa(1-y)N，其中y≤1。
在一些实施例中，氮化物半导体层108可安置在氮化物半导体层106上。在一些实施例中，氮化物半导体层108可包含III-V族材料。在一些实施例中，氮化物半导体层108可包含例如但不限于III族氮化物。在一些实施例中，氮化物半导体层108可包含例如但不限于化合物AlyGa(1-y)N，其中y≤1。在一些实施例中，氮化物半导体层108可包含例如但不限于GaN。在一些实施例中，氮化物半导体层108可包含例如但不限于AlN。在一些实施例中，氮化物半导体层108可包含例如但不限于InN。在一些实施例中，氮化物半导体层108可包含例如但不限于化合物InxAlyGa1−x−yN，其中x+y≤1。
在一些实施例中，异质结可形成于氮化物半导体层108与氮化物半导体层106之间。氮化物半导体层108可具有比氮化物半导体层106更大的带隙。举例来说，氮化物半导体层108可包含可具有约4.0 eV的带隙的AlGaN，且氮化物半导体层106可包含可具有约3.4eV的带隙的GaN。因为氮化物半导体层106的带隙小于氮化物半导体层108的带隙，所以二维电子气(2DEG)可形成于氮化物半导体层106中。
在半导体装置结构100中，氮化物半导体层106可用作沟道层。在半导体装置结构100中，氮化物半导体层106可用作安置在缓冲层104上的沟道层。在半导体装置结构100中，氮化物半导体层108可用作势垒层。在半导体装置结构100中，氮化物半导体层108可用作安置在氮化物半导体层106上的势垒层。当氮化物半导体层108接触氮化物半导体层106时，电子将从氮化物半导体层108流入氮化物半导体层106，在界面处积聚并形成二维电子气(2DEG)。在半导体装置结构100中，因为氮化物半导体层106的带隙小于氮化物半导体层108的带隙，所以2DEG可形成在氮化物半导体层106中，并且2DEG接近氮化物半导体层108及氮化物半导体层106的界面。在半导体装置结构100中，因为氮化物半导体层108的带隙大于氮化物半导体层106的带隙，所以2DEG可形成在氮化物半导体层106中，并且2DEG接近氮化物半导体层108及氮化物半导体层106的界面。
在一些实施例中，闸极电极110可安置在氮化物半导体层108上。在一些实施例中，闸极电极110可为导电触点。在一些实施例中，闸极电极110可经配置以控制氮化物半导体层106中的2DEG。在一些实施例中，电压可被施加到闸极电极110以控制氮化物半导体层106中的2DEG。在一些实施例中，闸极电极110可以设置在电极114与电极116之间。在一些实施例中，闸极电极110可包含元素。在一些实施例中，闸极电极110可包含梳或梳状结构(图中未展示)。在一些实施例中，栅极金属可以包含钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的材料。在一些实施例中，闸极电极110可包含由不同导电金属形成的多层结构。在一些实施例中，基于氮化物半导体层108的形貌，闸极电极110可形成为例如纳米线、纳米管、纳米棒等不同类型的纳米结构的组合(图中未展示)。
在一些实施例中，电极114(或源电极)可以设置在氮化物半导体层108上。在一些实施例中，电极114可为导电触点。在一些实施例中，电极114可以与氮化物半导体层108接触。在一些实施例中，电极114可以包含例如但不限于导电材料。在一些实施例中，导电材料可以包含金属、合金、掺杂半导电材料(例如，掺杂晶体硅)或其它合适的导电材料，如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN或其它合适的材料。在一些实施例中，电极114可以包含多层结构。例如，电极114可以包含两层不同材料的结构。在一些实施例中，电极114可以包含三层结构，其中两个相邻层由不同材料制成。在一些实施例中，电极114可以电连接到接地(ground)。在一些实施例中，电极114可以电连接到虚拟接地(virtual ground)。在一些实施例中，电极114可以电连接到实际接地(real ground)。
在一些实施例中，电极116(或汲极电极)可以设置在氮化物半导体层108上。在一些实施例中，电极116可为导电触点。在一些实施例中，电极116可以与氮化物半导体层108接触。在一些实施例中，电极116可以包含例如但不限于导电材料。上述导电材料可以包含金属、合金、掺杂半导电材料(例如，掺杂晶体硅)或其它合适的导电材料，如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN或其它合适的材料。在一些实施例中，电极116的结构可以与电极114的结构类似或相同。
在一些实施例中，介电层112可以设置在氮化物半导体层108上。在一些实施例中，介电层112可覆盖闸极电极110。在一些实施例中，介电层112可覆盖电极114。在一些实施例中，介电层112可覆盖电极116。在一些实施例中，介电层112可包含高介电(high k)常数介电材料。高介电常数介电材料的k值可大于约5。在一些实施例中，介电层112可包含高介电(high k)常数介电材料用于耗尽氮化物半导体层106中的2DEG。在一些实施例中，介电层112可包含高介电(high k)常数介电材料用于耗尽氮化物半导体层106中且邻近于介电层112的2DEG。在一些实施例中，介电层112可包含但不限于氧化铪(HfO2)。在一些实施例中，介电层112可包含但不限于氮化硅(Si3N4)。在一些实施例中，介电层112可包含但不限于氧化锆(ZrO2)。在一些实施例中，介电层112可包含但不限于氧化钇(Y2O3)。在一些实施例中，介电层112可包含低介电常数介电材料。低介电常数介电材料的k值可小于约5。在一些实施例中，介电层112可以包含氧化物、氮化物、氮氧化物或其它合适的材料。在一些实施例中，介电层112可包括多层介电层。上述多层介电层的材料可部分相同。上述多层介电层的材料可部分不同。上述相邻的多层介电层之间可具有不完整的界线(例如一部分的界面的界线可通过扫描电子显微镜(scanning electron microscope，SEM)确认，另一部分的界面由SEM观察不出界线)。上述相邻的多层介电层之间大抵上可不具有界线。在一些实施例中，介电层112可具有在大约1 nm到大约10 nm之间的厚度。在一些实施例中，介电层112可具有在大约3 nm到大约8 nm之间的厚度。在一些实施例中，介电层112可具有约5 nm的厚度。
在一些实施例中，绝缘层118具有第一表面118a及与第一表面118a相对的第二表面118b。在一些实施例中，绝缘层118可设置于衬底102的表面102b上。在一些实施例中，绝缘层118可直接接触衬底102。在一些实施例中，绝缘层118之一部分可直接接触衬底102。在一些实施例中，绝缘层118可具有与衬底102的表面102b共平面之表面。衬底102的表面102b可与绝缘层118的第一表面118a共平面。在一些实施例中，绝缘层118可包括SiO2。在一些实施例中，绝缘层118可包括Si3N4。在一些实施例中，绝缘层118可包括两种以上的材料。在一些实施例中，绝缘层118的厚度可根据不同器件进行设计。在一些实施例中，绝缘层118的厚度是均匀的。在一些实施例中，绝缘层118的厚度可介于约1μm至约100μm的范围间，例如10μm、20μm、30μm、40μm、50μm、60μm、70μm、80μm或90μm。在一些实施例中，绝缘层118可至少可由下列方法之一者所形成：直接氧化衬底102、化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)。在一些实施例中，直接氧化衬底102可制备绝缘层118。在一些实施例中，直接氧化由Si组成之衬底102可较容易制备具有SiO2之绝缘层118。在一些实施例中，绝缘层118覆盖整个衬底102，以达到更好的绝缘性能。在一些实施例中，绝缘层118覆盖整个衬底102的表面102b，以达到更好的绝缘性能。
在一些实施例中，衬底102进行氧化后所形成之绝缘层118自带绝缘能力，在器件完成封装后，应用中可以降低器件热阻。举例而言，半导体装置结构100的热阻相较于没有设置绝缘层的器件约降低一半；因此，半导体装置结构100的性能相较于没有设置绝缘层的器件可提升2倍。在一些实施例中，绝缘层118的厚度直接影响器件热阻，厚度降低，热阻也会随之降低，导致器件性能提升。在一些实施例中，半导体装置结构100可组成半桥结构。在一些实施例中，半导体装置结构100可组成全桥结构。在一些实施例中，半导体装置结构100可组成三相全桥结构。
图2说明根据本公开的一些实施例的半导体装置结构的截面图。
参考图2，半导体装置结构200可包含衬底102、缓冲层104、氮化物半导体层106、氮化物半导体层108、闸极电极110、介电层112、电极114、延伸部114E、电极116、及绝缘层118。
半导体装置结构200类似于图1中展示的半导体装置结构100，不同之处在于，电极114具有一延伸部114E。在一些实施例中，延伸部114E可延伸并覆盖至介电层112上。在一些实施例中，延伸部114E可自电极114延伸至电极114与闸极电极110之间。在一些实施例中，延伸部114E可自电极114延伸至闸极电极110上。在一些实施例中，延伸部114E可自电极114延伸至闸极电极110与电极116之间。
在一些实施例中，延伸部114E与电极114可为相同材料。在一些实施例中，延伸部114E与电极114可为不同材料。在一些实施例中，延伸部114E可透过其他导体结构连接电极114。在一些实施例中，延伸部114E可未直接接触电极114。在一些实施例中，延伸部114E未直接接触闸极电极110。在一些实施例中，延伸部114E未直接接触电极116。在一些实施例中，延伸部114E之底部至氮化物半导体层108之距离为50nm~200nm。在一些实施例中，延伸部114E之高度H1为延伸部114E的底部至氮化物半导体层108的上表面之距离。在一些实施例中，延伸部114E之高度H1可介于约50~300nm的范围间，例如60nm、80nm、100nm、120nm、140nm、160nm、180nm、200nm、220nm、240nm、260nm、280nm或300nm。
图3说明根据本公开的一些实施例的半导体装置结构的截面图。
参考图3，半导体装置结构300可包含衬底102、缓冲层104、氮化物半导体层106、氮化物半导体层108、闸极电极110、介电层112、电极114、电极116、及绝缘层118。
半导体装置结构300类似于图1中展示的半导体装置结构100，不同之处在于，绝缘层118的第二表面118b可被图案化。在一些实施例中，绝缘层118可包括SiO2。在一些实施例中，绝缘层118可包括Si3N4。在一些实施例中，绝缘层118可包括两种以上的材料。在一些实施例中，绝缘层118的厚度可根据不同器件进行设计。在一些实施例中，绝缘层118的厚度是均匀的。在一些实施例中，绝缘层118的厚度可介于约1μm至约100μm的范围间，例如10μm、20μm、30μm、40μm、50μm、60μm、70μm、80μm或90μm。在一些实施例中，经图案化之绝缘层118可为连续的。在一些实施例中，经图案化之绝缘层118可为不连续的。在一些实施例中，经图案化之绝缘层118可具有复数个凹槽，所述复数个凹槽为规则性排列。在一些实施例中，经图案化之绝缘层118可具有复数个凹槽，所述复数个凹槽为不规则性排列。在一些实施例中，经图案化之绝缘层118可具有复数个凹槽，所述复数个凹槽可具有不同形状。在一些实施例中，经图案化之绝缘层118可具有复数个凹槽。所述复数个凹槽之形状从横截面来看可为长方形(展示于图3)、半圆形、不规则形状等。在一些实施例中，绝缘层118上之复数个凹槽可接收热界面材料120，以使热界面材料120与绝缘层118有更佳的附着性。在一些实施例中，绝缘层118上之复数个凹槽可与热界面材料120紧密贴合。
在一些实施例中，绝缘层118可至少可由下列方法之一者所形成：直接氧化衬底102、化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)。在一些实施例中，直接氧化衬底102可制备绝缘层118。在一些实施例中，直接氧化由Si组成之衬底102可较容易制备具有SiO2之绝缘层118。在一些实施例中，绝缘层118覆盖整个衬底102，以达到更好的绝缘性能。在一些实施例中，绝缘层118覆盖整个衬底102的表面102b，以达到更好的绝缘性能。
图4说明根据本公开的一些实施例的半导体装置结构的截面图。
参考图4，半导体装置结构400可包含衬底102、缓冲层104、氮化物半导体层106、氮化物半导体层108、闸极电极110、介电层112、电极114、电极116、绝缘层118、及氮化物半导体层124。
半导体装置结构400类似于图1中展示的半导体装置结构100，不同之处在于，氮化物半导体层124可形成在氮化物半导体层108和闸极电极110之间。
在一些实施例中，氮化物半导体层124(或空乏层)可设置在氮化物半导体层108上。在一些实施例中，氮化物半导体层124可与氮化物半导体层108直接接触。在一些实施例中，氮化物半导体层124可经掺杂。在一些实施例中，氮化物半导体层124可包括p型掺杂物。在一些实施例中，氮化物半导体层124可包括p型掺杂GaN层、p型掺杂AlGaN层、p型掺杂AlN层或其他适合的III-V族层。在一些实施例中，p型掺杂物可包括镁(Mg)、铍(Be)、锌(Zn)、及镉(Cd)。
在一些实施例中，氮化物半导体层124可经组态以控制氮化物半导体层106中的二维电子气2DEG(图中未展示)之浓度。在一些实施例中，氮化物半导体层124可被使用以直接地耗尽在氮化物半导体层124下方之二维电子气2DEG(图中未展示)。
图5说明根据本公开的一些实施例的半导体装置结构的截面图。
参考图5，半导体装置结构500可包含衬底102、缓冲层104、氮化物半导体层106、氮化物半导体层108、闸极电极110、介电层112、电极114、电极116、绝缘层118、热界面材料120、及热传导结构122。
在一些实施例中，热传导结构122可与绝缘层118的第二表面118b接合。在一些实施例中，热传导结构122具有复数个鳍。在一些实施例中，上述复数个鳍可为圆柱型。在一些实施例中，上述复数个鳍可为长柱型。在一些实施例中，热传导结构122由金属或合金所组成。在一些实施例中，热传导结构122可由绝缘体所组成。在一些实施例中，热传导结构122可由热良导体所组成。
在一些实施例中，热界面材料120可设置于绝缘层118与热传导结构122之间。在一些实施例中，热界面材料120可接合绝缘层118与热传导结构122。在一些实施例中，热界面材料120可与绝缘层118的第二表面118b接合。在一些实施例中，热界面材料可为导热凝胶。在一些实施例中，导热凝胶的厚度范围为0.01-0.1mm之间，例如0.02mm、0.03mm、0.04mm、0.05mm、0.06mm、0.07mm、0.08mm或0.09mm。在一些实施例中，导热凝胶的较佳厚度范围为0.05mm。在一些实施例中，导热凝胶的导热系数范围为1.0-6.0瓦/米·度(W/mK)之间，例如1.0W/mK、1.5W/mK、2.0W/mK、2.5W/mK、3.0W/mK、3.5W/mK、4.0W/mK、4.5W/mK、5.0W/mK、5.5W/mK或6.0W/mK。在一些实施例中，导热凝胶的较佳导热系数为3.8W/mK。
在一些实施例中，绝缘层118可包括SiO2。在一些实施例中，绝缘层118可包括Si3N4。在一些实施例中，绝缘层118可包括两种以上的材料。在一些实施例中，绝缘层118的厚度可根据不同器件进行设计。在一些实施例中，绝缘层118的厚度是均匀的。在一些实施例中，绝缘层118的厚度可介于约1μm至约100μm的范围间，例如10μm、20μm、30μm、40μm、50μm、60μm、70μm、80μm或90μm。在一些实施例中，经图案化之绝缘层118可为连续的。
在一些实施例中，绝缘层118的第二表面118b可被图案化(图5中未展示)。在一些实施例中，经图案化之绝缘层118可为不连续的。在一些实施例中，经图案化之绝缘层118可具有复数个凹槽，所述复数个凹槽为规则性排列。在一些实施例中，经图案化之绝缘层118可具有复数个凹槽，所述复数个凹槽为不规则性排列。在一些实施例中，经图案化之绝缘层118可具有复数个凹槽，所述复数个凹槽可具有不同形状。在一些实施例中，经图案化之绝缘层118可具有复数个凹槽。所述复数个凹槽之形状从横截面来看可为长方形、半圆形、不规则形状等。绝缘层118上之复数个凹槽可接收热界面材料120，以使热界面材料120与绝缘层118有更佳的附着性。在一些实施例中，绝缘层118上之复数个凹槽可与热界面材料120紧密贴合。
在一些实施例中，衬底102进行氧化后所形成之绝缘层118自带绝缘能力，在器件完成封装后，应用中可以降低器件热阻。在一些实施例中，绝缘层118的厚度直接影响器件热阻，厚度降低，热阻也会随之降低，导致器件性能提升。举例而言，半导体装置结构500的热阻相较于没有设置绝缘层的器件约降低一半；因此，半导体装置结构500的性能相较于没有设置绝缘层的器件可提升2倍。在一些实施例中，绝缘层118与热界面材料120的结合有效降低器件热阻。在一些实施例中，绝缘层118上的凹槽与热界面材料120的结合有效降低器件热阻。绝缘层118的应用可使热界面材料120的厚度减薄，进而导致热阻的下降。
图6A、图6B、图6C及图6D展示根据本公开的一些实施例的用于制造半导体装置的若干操作。
参考图6A，提供衬底102。衬底102具有第一表面102a及第二表面102b。在一些实施例中，衬底102可包含硅衬底。在一些实施例中，衬底102可包含本征半导体材料。在一些实施例中，衬底102可包含本征硅。在一些实施例中，衬底102可掺杂有掺杂剂。在一些实施例中，衬底102可包含p型半导体材料。在一些实施例中，衬底102可掺杂有硼(B)及镓(Ga)中的至少一个以形成p型半导体材料。在一些实施例中，衬底102可包含n型半导体材料。在一些实施例中，衬底102可掺杂有磷(P)及砷(As)中的至少一个以形成n型半导体材料。
在一些实施例中，缓冲层104形成于衬底102上。在一些实施例中，缓冲层104形成于衬底102的表面102a上。在一些实施例中，缓冲层104可通过化学气相沉积(CVD)及/或另一合适的沉积步骤形成。在一些实施例中，缓冲层104可通过CVD及/或另一合适的沉积步骤形成于衬底105上。
在一些实施例中，氮化物半导体层106形成于缓冲层104上。在一些实施例中，氮化物半导体层106形成于衬底102的表面102a上。在一些实施例中，氮化物半导体层106可通过CVD及/或另一合适的沉积步骤形成。在一些实施例中，氮化物半导体层106可通过CVD及/或另一合适的沉积步骤形成于缓冲层104上。
在一些实施例中，氮化物半导体层108形成于氮化物半导体层106上。在一些实施例中，氮化物半导体层108在衬底102的表面102a上形成于氮化物半导体层106上。在一些实施例中，氮化物半导体层108可通过CVD及/或另一合适的沉积步骤形成。在一些实施例中，氮化物半导体层108可通过CVD及/或另一合适的沉积步骤形成于氮化物半导体层106上。应注意，可在氮化物半导体层106之后形成氮化物半导体层108。应注意，可在氮化物半导体层108安置于氮化物半导体层106上时形成异质结。应注意，所形成的氮化物半导体层108的带隙可大于所形成的氮化物半导体层106的带隙。应注意，由于氮化物半导体层108与氮化物半导体层106之间的所形成异质结的偏振现象，2DEG可形成于具有较小带隙的氮化物半导体层106中。应注意，由于氮化物半导体层108与氮化物半导体层106之间的所形成异质结的偏振现象，因此在具有较小带隙的氮化物半导体层106中，2DEG可接近氮化物半导体层106与氮化物半导体层108之间的界面形成。
参考图6B，闸极电极110可形成于氮化物半导体层108上。闸极电极110可形成于氮化物半导体层108上及由介电层112环绕。在一些实施例中，闸极电极110可通过沉积步骤形成。在一些实施例中，闸极电极110可通过沉积步骤形成。在一些实施例中，闸极电极110可通过CVD及/或另一合适的沉积步骤形成。在一些实施例中，闸极电极110可通过CVD及/或另一合适的沉积步骤形成于氮化物半导体层108上。在一些实施例中，闸极电极110可通过CVD及/或另一合适的沉积步骤形成于氮化物半导体层108上方的掺杂半导体层(图6B中未展示)上。
电极114可形成于氮化物半导体层108上。电极114可形成于氮化物半导体层108上及由介电层112环绕。电极114可形成于氮化物半导体层108上及由介电层112围绕。在一些实施例中，电极114可通过沉积步骤形成。在一些实施例中，电极114可形成于氮化物半导体层108上。在一些实施例中，电极114可通过CVD及/或另一合适的沉积步骤形成于氮化物半导体层108上。在一些实施例中，电极114可具有延伸部114E(图6B中未展示)，所述延伸部延伸并覆盖至介电层112上。在一些实施例中，延伸部114E可自电极114延伸至电极114与闸极电极110之间。在一些实施例中，延伸部114E可自电极114延伸至闸极电极110上。在一些实施例中，延伸部114E可自电极114延伸至闸极电极110与电极116之间。
电极116可形成于氮化物半导体层108上。电极116可形成于氮化物半导体层108上及由介电层112环绕。电极116可形成于氮化物半导体层108上及由介电层112围绕。在一些实施例中，电极116可通过沉积步骤形成。在一些实施例中，电极116可形成于氮化物半导体层108上。在一些实施例中，电极116可通过CVD及/或另一合适的沉积步骤形成于氮化物半导体层108上。
介电层112可形成于氮化物半导体层108上。介电层112可形成于氮化物半导体层108上及环绕闸极电极110、电极114及电极116。介电层112可形成于氮化物半导体层108上及围绕闸极电极110、电极114及电极116。介电层112可通过沉积步骤形成。在一些实施例中，介电层112可通过CVD及/或另一合适的沉积步骤沉积在氮化物半导体层108上。在一些实施例中，介电层112可通过CVD及/或另一合适的沉积步骤形成于氮化物半导体层108上。
参考图6C，绝缘层118可形成于衬底102上。绝缘层118可形成于衬底102的第二表面102b上；绝缘层118具有第一表面118a及与第一表面118a相对的一第二表面118b。设置绝缘层118可包含直接氧化包括SiO2的衬底102。设置绝缘层118可包含化学气相沉积(CVD)。设置绝缘层118可包含物理气相沉积(PVD)。设置绝缘层118可包含原子层沉积(ALD)。
绝缘层118可包括SiO2。在一些实施例中，绝缘层118可包括Si3N4。在一些实施例中，绝缘层118可包括两种以上的材料。
在一些实施例中，绝缘层118的厚度是均匀的。在一些实施例中，衬底118的厚度可介于约1μm至约100μm的范围间，例如10μm、20μm、30μm、40μm、50μm、60μm、70μm、80μm或90μm。在一些实施例中，绝缘层118的厚度可根据不同器件进行设计。绝缘层118的厚度经优化以使器件的散热效能提高。在一些实施例中，绝缘层118的厚度在绝缘性能及散热效能之间取得权衡。
在一些实施例中，绝缘层118可被图案化(图6C中未展示)。在一些实施例中，绝缘层118之第二表面118b可被图案化。在一些实施例中，经图案化之绝缘层118可为连续的。在一些实施例中，经图案化之绝缘层118可为不连续的。在一些实施例中，经图案化之绝缘层118可具有复数个凹槽，所述复数个凹槽为规则性排列。在一些实施例中，经图案化之绝缘层118可具有复数个凹槽，所述复数个凹槽为不规则性排列。在一些实施例中，经图案化之绝缘层118可具有复数个凹槽，所述复数个凹槽可具有不同形状。在一些实施例中，经图案化之绝缘层118可具有复数个凹槽，所述复数个凹槽之形状从横截面来看，可为长方形、半圆形、不规则形状等。在一些实施例中，绝缘层118可至少可由下列方法之一者所形成：直接氧化衬底102、化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)。在一些实施例中，绝缘层118覆盖整个衬底102，以达到更好的绝缘性能。在一些实施例中，绝缘层118覆盖整个衬底102的表面102b，以达到更好的绝缘性能。
参考图6D，热传导结构122可形成于绝缘层118上。在一些实施例中，热传导结构122可与绝缘层118的第二表面118b接合。在一些实施例中，热传导结构122具有复数个鳍。在一些实施例中，上述复数个鳍可为圆柱型。在一些实施例中，上述复数个鳍可为长柱型。在一些实施例中，热传导结构122由金属或合金所组成。在一些实施例中，热传导结构122可由绝缘体所组成。在一些实施例中，热传导结构122可由热良导体所组成。
在一些实施例中，热界面材料120可形成于绝缘层118上。在一些实施例中，热界面材料120可设置于绝缘层118与热传导结构122之间。在一些实施例中，热界面材料120可接合绝缘层118与热传导结构122。在一些实施例中，热界面材料120可与绝缘层118的第二表面118b接合。在一些实施例中，热界面材料120可增加黏着度。
在一些实施例中，热界面材料可为导热凝胶。在一些实施例中，导热凝胶的厚度范围为0.01-0.1mm之间，例如0.02mm、0.03mm、0.04mm、0.05mm、0.06mm、0.07mm、0.08mm或0.09mm。在一些实施例中，导热凝胶的较佳厚度范围为0.05mm。在一些实施例中，导热凝胶的导热系数范围为1.0-6.0瓦/米·度(W/mK)之间，例如1.0W/mK、1.5W/mK、2.0W/mK、2.5W/mK、3.0W/mK、3.5W/mK、4.0W/mK、4.5W/mK、5.0W/mK、5.5W/mK或6.0W/mK。在一些实施例中，导热凝胶的较佳导热系数为3.8W/mK。
在一些实施例中，绝缘层118上之复数个凹槽可接收热界面材料120，以使热界面材料120与绝缘层118有更佳的附着性。在一些实施例中，绝缘层118上之复数个凹槽可与热界面材料120紧密贴合。
图7说明根据本公开的一些实施例的半导体装置结构的截面图。
参考图7，半导体装置700可包含两个或两个以上之如图1所示之半导体装置结构100。在一些实施例中，半导体装置700可包含第一半导体装置结构100A及第二半导体装置结构100B。在一些实施例中，在第一半导体装置结构100A和第二半导体装置结构100B可为相同或类似半导体装置结构。在一些实施例中，在第一半导体装置结构100A和第二半导体装置结构100B可为不同之半导体装置结构。在一些实施例中，在第一半导体装置结构100A可为场效应晶体管和第二半导体装置结构100B可为场效应晶体管。在一些实施例中，半导体装置700可为半桥结构。
在一些实施例中，第一半导体装置结构100A可包含第一衬底102A、第一缓冲层104A、第一氮化物半导体层106A、第二氮化物半导体层108A、闸极电极110A、介电层112A(图7未展示)、第一电极114A、第二电极116A、第一绝缘层118A、及第一热界面材料120A。
在一些实施例中，第一半导体装置结构100A可包含第一衬底102A。第一衬底102A具有一第一表面102Aa及与第一表面相对的一第二表面102Ab。在一些实施例中，第一氮化物半导体层106A设置于第一衬底102A的第一表面102Aa上。在一些实施例中，第二氮化物半导体层108A设置于第一氮化物半导体层106A上，第二氮化物半导体层108A的带隙大于第一氮化物半导体层106A的带隙。在一些实施例中，第一闸极电极110A设置在第二氮化物半导体层108A上。在一些实施例中，第一电极114A设置于第二氮化物半导体层108A上。在一些实施例中，第二电极116A设置于第二氮化物半导体层108A上。在一些实施例中，第一绝缘层118A具有第一表面118Aa及与第一表面相对的第二表面118Ab。在一些实施例中，第一绝缘层118A设置于第一衬底102A的第二表面102Ab上。
在一些实施例中，第一绝缘层118A可直接接触第一衬底102A。在一些实施例中，第一绝缘层118A之一部分可直接接触第一衬底102A。在一些实施例中，第一绝缘层118A可具有与第一衬底102A的表面102Ab共平面之表面。在一些实施例中，第一绝缘层118A可包括SiO2。在一些实施例中，第一绝缘层118A可包括Si3N4。在一些实施例中，第一绝缘层118A可包括两种以上的材料。在一些实施例中，第一绝缘层118A的厚度可根据不同器件进行设计。在一些实施例中，第一绝缘层118A的厚度是均匀的。在一些实施例中，第一绝缘层118A的厚度可介于约1μm至约100μm的范围间，例如10μm、20μm、30μm、40μm、50μm、60μm、70μm、80μm或90μm。在一些实施例中，第一绝缘层118A的第二表面118Ab可被图案化。在一些实施例中，经图案化之第一绝缘层118A可具有复数个凹槽，所述复数个凹槽为规则性排列。在一些实施例中，经图案化之第一绝缘层118A可具有复数个凹槽，所述复数个凹槽为不规则性排列。在一些实施例中，经图案化之第一绝缘层118A可具有复数个凹槽，所述复数个凹槽可具有不同形状。在一些实施例中，经图案化之第一绝缘层118A可具有复数个凹槽，所述复数个凹槽之形状从横截面来看可为长方形、半圆形、不规则形状等。在一些实施例中，第一绝缘层118A可至少可由下列方法之一者所形成：直接氧化第一衬底102A、化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)。在一些实施例中，直接氧化由Si组成之第一衬底102A可较容易制备具有SiO2之第一绝缘层118A。在一些实施例中，第一绝缘层118A覆盖整个第一衬底102A，以达到更好的绝缘性能。在一些实施例中，第一绝缘层118A覆盖整个第一衬底102A的表面102Ab，以达到更好的绝缘性能。
在一些实施例中，第一衬底102A进行氧化后所形成之第一绝缘层118A自带绝缘能力，在器件完成封装后，应用中可以降低器件热阻。在一些实施例中，第一绝缘层118A的厚度直接影响器件热阻，厚度降低，热阻也会随之降低，导致器件性能提升。
在一些实施例中，电极114A可为源极电极SA。在一些实施例中，电极116A可为汲极电极DA。在一些实施例中，闸极电极110A、电极114A、及电极116A可藉由接线728GA、接线728SA、及接线728DA与对应的垫片710、垫片714、及垫片716连接。在一些实施例中，闸极电极110A、电极114A、及电极116A可藉由接线728GA、接线728SA、及接线728DA与对应的垫片710、垫片714、及垫片716电性连接。
在一些实施例中，第二半导体装置结构100B可包含衬底102B、缓冲层104B、氮化物半导体层106B、氮化物半导体层108B、闸极电极110B、介电层112B(图7未展示)、电极114B、电极116B、绝缘层118B、及热界面材料120B。
在一些实施例中，第二半导体装置结构100B可包括第二衬底102B，其具有第一表面102Ba及与所述第一表面相对的一第二表面102Bb。在一些实施例中，第三氮化物半导体层106B设置于第二衬底102B的第一表面102Ba上。在一些实施例中，第四氮化物半导体层108B设置于第三氮化物半导体层106B上，第四氮化物半导体层108B的带隙大于第三氮化物半导体层106B的带隙。在一些实施例中，第二闸极电极110B设置在第四氮化物半导体层108B上。在一些实施例中，第三电极114B设置于第四氮化物半导体层108B上。在一些实施例中，第四电极116B设置于第四氮化物半导体层108B上。在一些实施例中，第二绝缘层118B，其具有一第一表面118Ba及与第一表面相对的第二表面118Bb。在一些实施例中，第二绝缘层118B设置于第二衬底的第二表面102Bb上。
在一些实施例中，第二绝缘层118B可直接接触第二衬底102B。在一些实施例中，第二绝缘层118B之一部分可直接接触第二衬底102B。在一些实施例中，第二绝缘层118B可具有与第二衬底102B的表面102Bb共平面之表面。在一些实施例中，第二绝缘层118B可包括SiO2。在一些实施例中，第二绝缘层118B可包括Si3N4。在一些实施例中，第二绝缘层118B可包括两种以上的材料。在一些实施例中，第二绝缘层118B的厚度可根据不同器件进行设计。在一些实施例中，第二绝缘层118B的厚度是均匀的。在一些实施例中，第二绝缘层118B的厚度可介于约1μm至约100μm的范围间，例如10μm、20μm、30μm、40μm、50μm、60μm、70μm、80μm或90μm。在一些实施例中，第二绝缘层118B的第二表面118Bb可被图案化。在一些实施例中，经图案化之第二绝缘层118B可具有复数个凹槽，所述复数个凹槽为规则性排列。在一些实施例中，经图案化之第二绝缘层118B可具有复数个凹槽，所述复数个凹槽为不规则性排列。在一些实施例中，经图案化之第二绝缘层118B可具有复数个凹槽，所述复数个凹槽可具有不同形状。在一些实施例中，经图案化之第二绝缘层118B可具有复数个凹槽，所述复数个凹槽之形状从横截面来看可为长方形、半圆形、不规则形状等。在一些实施例中，第二绝缘层118B可至少可由下列方法之一者所形成：直接氧化第二衬底102B、化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)。在一些实施例中，直接氧化由Si组成之第二衬底102B可较容易制备具有SiO2之第二绝缘层118B。在一些实施例中，第二绝缘层118B覆盖整个第二衬底102B，以达到更好的绝缘性能。在一些实施例中，第二绝缘层118B覆盖整个第二衬底102B的表面102Bb，以达到更好的绝缘性能。
在一些实施例中，第二衬底102B进行氧化后所形成之第二绝缘层118B自带绝缘能力，在器件完成封装后，应用中可以降低器件热阻。在一些实施例中，第二绝缘层118B的厚度直接影响器件热阻，厚度降低，热阻也会随之降低，导致器件性能提升。
在一些实施例中，电极114B可为源极电极SB。在一些实施例中，电极116B可为汲极电极DB。在一些实施例中，闸极电极110B、电极114B、及电极116B可藉由接线728GB、接线728SB、及接线728DB与对应的垫片720、垫片724、及垫片726连接。在一些实施例中，闸极电极110B、电极114B、及电极116B可藉由接线728GB、接线728SB、及接线728DB与对应的垫片720、垫片724、及垫片726电性连接。
在一些实施例中，第一半导体装置结构100A之第二电极116A与第二半导体装置结构100B之第三电极114B电性连接。在一些实施例中，第一半导体装置结构100A之电极116A可藉由接线728与第二半导体装置结构100B之电极114B连接。在一些实施例中，闸极电极110B、电极114B、及电极116B可分别藉由接线728GB、接线728SB、及接线728DB与对应的垫片720、垫片724、及垫片726电性连接。在一些实施例中，第一半导体装置结构100A之汲极电极DA可藉由接线728与第二半导体装置结构100B之源极电极114B连接。在一些实施例中，第一半导体装置结构100A之汲极电极DA可藉由接线728与第二半导体装置结构100B之源极电极114B电性连接。
在一些实施例中，第一半导体装置结构100A之下方和第二半导体装置结构100B之下方分别设置在热传导结构722上方。在一些实施例中，热传导结构722设置于第一绝缘层118A及第二绝缘层118B下方。在一些实施例中，热传导结构722具有复数个鳍。在一些实施例中，上述复数个鳍为圆柱型。在一些实施例中，上述复数个鳍为长柱型。在一些实施例中，热传导结构722可由金属或合金所组成。在一些实施例中，热传导结构722可由绝缘体所组成。在一些实施例中，热传导结构722可由热良导体所组成。
在一些实施例中，热界面材料120A设置于绝缘层118A与热传导结构722之间。在一些实施例中，热界面材料120A与绝缘层118A的下表面接合。在一些实施例中，热界面材料120A可增加黏着度。
在一些实施例中，热界面材料120B设置于绝缘层118B与热传导结构722之间。在一些实施例中，热界面材料120B与绝缘层118B的下表面接合。在一些实施例中，热界面材料120B可增加黏着度。
在一些实施例中，热界面材料120A设置于热传导结构722和第一半导体结构100A之间。在一些实施例中，热界面材料120B设置于热传导结构722和第二半导体结构100B之间。
在一些实施例中，热界面材料120A为导热凝胶。在一些实施例中，热界面材料120B为导热凝胶。在一些实施例中，导热凝胶的厚度范围为0.01-0.1mm之间，例如0.02mm、0.03mm、0.04mm、0.05mm、0.06mm、0.07mm、0.08mm或0.09mm。在一些实施例中，导热凝胶的较佳厚度范围为0.05mm。在一些实施例中，导热凝胶的导热系数范围为1.0-6.0瓦/米·度(W/mK)之间，例如1.0W/mK、1.5W/mK、2.0W/mK、2.5W/mK、3.0W/mK、3.5W/mK、4.0W/mK、4.5W/mK、5.0W/mK、5.5W/mK或6.0W/mK。在一些实施例中，导热凝胶的较佳导热系数为3.8W/mK。
在一些实施例中，绝缘层118A上之复数个凹槽可接收热界面材料120A(图7未展示)，以使热界面材料120A与绝缘层118A有更佳的附着性。在一些实施例中，绝缘层118A上之复数个凹槽与热界面材料120A贴合。
在一些实施例中，绝缘层118B上之复数个凹槽可接收热界面材料120B(图7未展示)，以使热界面材料120B与绝缘层118B有更佳的附着性。在一些实施例中，绝缘层118B上之复数个凹槽与热界面材料120B贴合。
在一些实施例中，在第一半导体装置结构100A和第二半导体装置结构100B与各垫片完成连接后，封装材料730将器件完成封装。
相较于习知半导体装置结构，本公开之半导体装置700系在衬底底部形成绝缘层，使整个系统之热阻降低。
如本文所使用，为便于描述，本文可使用例如“下方”、“之下”、“上方”、“之上”、“上部分”、“下部分”、“左侧”、“右侧”及类似者的空间相关术语来描述一个组件或特征与另一组件或特征之间的关系，如图中所展示。除图中所展示的定向之外，空间相关术语还希望涵盖在使用或操作中的装置的不同定向。装置可以其它方式定向(旋转90度或以其它定向)，并且本文使用的空间相关描述符也可相应地用于解释。应理解，当组件“连接”或“耦合”到另一组件时，所述组件可直接连接到或耦合到另一组件，或者可存在中间组件。
如本文所使用，术语“大约”、“基本上”、“大体上”及“约”用于描述及考虑小变化。当与事件或情形结合使用时，所述术语可指其中事件或情形准确发生的情况，以及其中事件或情形大约发生的情况。如本文关于给定值或范围所使用，术语“约”通常意指在给定值或范围的±10%、±5%、±1%或±0.5%的范围内。本文可将范围指示为从一个端点到另一端点或在两个端点之间。除非另有规定，否则在本公开中公开的所有范围包含端点。术语“大体上共面”可指沿同一平面定位的几微米(μm)内的两个表面，例如，沿同一平面定位的10 μm内、5 μm内、1 μm内或0.5 μm内。当参考“大体上”相同数值或特性时，所述术语可指值的平均的±10%、±5%、±1%或±0.5%内的值。
上文简要描述本公开的若干实施例及细节的特征。本公开中描述的实施例可容易地用作设计或修改其它过程及结构的基础用于实现相同或类似目标及/或获得本公开的实施例中引入的相同或类似优点。此类等效构造不背离本公开的精神及范围，并且可在不背离本公开的精神及范围的情况下进行各种变更、替换及修改。

Claims (25)

1.一种半导体装置结构，包括：
一衬底，其具有一第一表面及与所述第一表面相对的一第二表面；
一第一氮化物半导体层，其设置于所述衬底的所述第一表面上；
一第二氮化物半导体层，其设置于所述第一氮化物半导体层上，所述第二氮化物半导体层的一带隙大于所述第一氮化物半导体层的一带隙；
一闸极电极，其设置在所述第二氮化物半导体层上；
一第一电极，其设置于所述第二氮化物半导体层上；
一第二电极，其设置于所述第二氮化物半导体层上；及
一绝缘层，其具有一第一表面及与所述第一表面相对的一第二表面，所述绝缘层设置于所述衬底的所述第二表面上。
2.根据权利要求1所述的半导体装置结构，其更包括一介电层，其设置于所述第二氮化物半导体层上；所述第一电极具有一延伸部，所述延伸部延伸并覆盖至所述介电层上。
3.根据权利要求1所述的半导体装置结构，其中所述绝缘层包括SiO2。
4.根据权利要求1所述的半导体装置结构，其中所述绝缘层包括两种以上的材料。
5.根据权利要求1所述的半导体装置结构，其中所述绝缘层的一厚度范围为1-100μm。
6.根据权利要求1所述的半导体装置结构，其中所述绝缘层的所述第二表面被图案化。
7.根据权利要求1所述的半导体装置结构，其中所述绝缘层至少由下列方法之一者所形成：直接氧化所述衬底、化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)。
8.根据权利要求6所述的半导体装置结构，其中经图案化之所述绝缘层具有复数个凹槽，所述复数个凹槽为规则性排列。
9.根据权利要求1所述的半导体装置结构，其更包括一第三氮化物半导体层设置于所述闸极电极与所述第二氮化物半导体层之间。
10.根据权利要求1所述的半导体装置结构，其更包括一热传导结构与所述绝缘层的所述第二表面接合。
11.根据权利要求10所述的半导体装置结构，其中所述热传导结构具有复数个鳍。
12.根据权利要求10所述的半导体装置结构，其更包括一热界面材料设置于所述绝缘层与所述热传导结构之间。
13.根据权利要求12所述的半导体装置结构，其中所述热界面材料为一导热凝胶。
14.根据权利要求13所述的半导体装置结构，其中所述导热凝胶的一厚度范围为0.01-0.1mm之间。
15.根据权利要求13所述的半导体装置结构，其中所述导热凝胶的一导热系数范围为1.0-6.0瓦/米·度(W/mK)之间。
16.一种形成半导体装置结构的方法，包括：
提供一衬底，所述衬底具有一第一表面及与所述第一表面相对的一第二表面；
设置一第一氮化物半导体层于所述衬底的所述第一表面上；
设置一第二氮化物半导体层于所述第一氮化物半导体层上，其中所述第二氮化物半导体层的一带隙大于所述第一氮化物半导体层的一带隙；
设置一闸极电极于所述第二氮化物半导体层上；
设置一第一电极于所述第二氮化物半导体层上；
设置一第二电极于所述第二氮化物半导体层上；及
设置一绝缘层于所述衬底的所述第二表面上；所述绝缘层具有一第一表面及与所述第一表面相对的一第二表面。
17.根据权利要求16所述的方法，其更包括设置一介电层于所述第二氮化物半导体层上；其中所述第一电极具有一延伸部，所述延伸部延伸并覆盖至所述介电层上。
18.根据权利要求16所述的方法，其更包括图案化所述绝缘层。
19.根据权利要求16所述的方法，其更包括设置一热传导结构，所述热传导结构与所述绝缘层的所述第二表面接合。
20.根据权利要求19所述的方法，其更包括设置一热界面材料于所述绝缘层与所述热传导结构之间。
21.一种半导体装置，包括：
一第一半导体装置结构，其包括：
一第一衬底，其具有一第一表面及与所述第一表面相对的一第二表面；
一第一氮化物半导体层，其设置于所述第一衬底的所述第一表面上；
一第二氮化物半导体层，其设置于所述第一氮化物半导体层上，所述第二氮化物半导体层的一带隙大于所述第一氮化物半导体层的一带隙；
一第一闸极电极，其设置在所述第二氮化物半导体层上；
一第一电极，其设置于所述第二氮化物半导体层上；
一第二电极，其设置于所述第二氮化物半导体层上；及
一第一绝缘层，其具有一第一表面及与所述第一表面相对的一第二表面，所述第一绝缘层设置于所述第一衬底的所述第二表面上；
一第二半导体装置结构，其包括：
一第二衬底，其具有一第一表面及与所述第一表面相对的一第二表面；
一第三氮化物半导体层，其设置于所述第二衬底的所述第一表面上；
一第四氮化物半导体层，其设置于所述第三氮化物半导体层上，所述第四氮化物半导体层的一带隙大于所述第三氮化物半导体层的一带隙；
一第二闸极电极，其设置在所述第四氮化物半导体层上；
一第三电极，其设置于所述第四氮化物半导体层上；
一第四电极，其设置于所述第四氮化物半导体层上；及
一第二绝缘层，其具有一第一表面及与所述第一表面相对的一第二表面，所述第二绝缘层设置于所述第二衬底的所述第二表面上；
其中所述第一半导体装置结构之所述第二电极与所述第二半导体装置结构之所述第三电极电性连接。
22.根据权利要求21所述的半导体装置，其更包括一热传导结构设置于所述第一绝缘层及所述第二绝缘层下方。
23.根据权利要求22所述的半导体装置，其更包括一热界面材料设置于所述热传导结构和所述第一半导体装置结构之间、及设置于所述热传导结构和所述第二半导体装置结构之间。
24.根据权利要求23所述的半导体装置，其中所述热界面材料为一导热凝胶。
25.根据权利要求22所述的半导体装置，其中所述第一绝缘层和所述第二绝缘层包括SiO2。
CN202211119050.2A 2022-09-15 2022-09-15 一种半导体装置结构和其制造方法 Active CN115206901B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211119050.2A CN115206901B (zh) 2022-09-15 2022-09-15 一种半导体装置结构和其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211119050.2A CN115206901B (zh) 2022-09-15 2022-09-15 一种半导体装置结构和其制造方法

Publications (2)

Publication Number Publication Date
CN115206901A CN115206901A (zh) 2022-10-18
CN115206901B true CN115206901B (zh) 2023-02-17

Family

ID=83572374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211119050.2A Active CN115206901B (zh) 2022-09-15 2022-09-15 一种半导体装置结构和其制造方法

Country Status (1)

Country Link
CN (1) CN115206901B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224581A (zh) * 2008-11-21 2011-10-19 松下电器产业株式会社 场效应晶体管
CN104409499A (zh) * 2014-12-15 2015-03-11 苏州捷芯威半导体有限公司 半导体外延结构、半导体器件及其制造方法
CN105280695A (zh) * 2014-06-06 2016-01-27 台达电子工业股份有限公司 半导体装置与其的制造方法
CN106299071A (zh) * 2016-05-09 2017-01-04 苏州能讯高能半导体有限公司 氮化镓芯片及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224581A (zh) * 2008-11-21 2011-10-19 松下电器产业株式会社 场效应晶体管
CN105280695A (zh) * 2014-06-06 2016-01-27 台达电子工业股份有限公司 半导体装置与其的制造方法
CN104409499A (zh) * 2014-12-15 2015-03-11 苏州捷芯威半导体有限公司 半导体外延结构、半导体器件及其制造方法
CN106299071A (zh) * 2016-05-09 2017-01-04 苏州能讯高能半导体有限公司 氮化镓芯片及其制备方法

Also Published As

Publication number Publication date
CN115206901A (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
US7019336B2 (en) Semiconductor device and method for manufacturing the same
CN111937156B (zh) 半导体器件和其制造方法
CN112204751B (zh) 半导体装置结构和其制造方法
TWI577629B (zh) 一種具有奈米尺度薄膜介面之蕭特基能障半導體元件
JP6649208B2 (ja) 半導体装置
CN112490285B (zh) 半导体装置及其制作方法
CN112840464B (zh) 半导体器件及其制造方法
CN112470289B (zh) 半导体装置和其制造方法
US11508829B2 (en) Semiconductor device and manufacturing method thereof
CN115206901B (zh) 一种半导体装置结构和其制造方法
CN111613666B (zh) 半导体组件及其制造方法
CN112768419A (zh) 一种半导体装置封装
CN112640127A (zh) 半导体装置及其制造方法
CN111902945A (zh) 半导体装置及其制造方法
CN215496684U (zh) 一种半导体装置封装
CN113454790B (zh) 半导体器件及其制造方法
CN115244708B (zh) 半导体装置及其制造方法
US11637177B2 (en) III-nitride semiconductor device with non-active regions to shape 2DEG layer
CN115812253B (zh) 氮化物基半导体器件及其制造方法
US20230170389A1 (en) High electron mobility transistor
US20220376070A1 (en) Semiconductor device and fabrication method thereof
KR20240072950A (ko) 산화 갈륨 반도체 및 이의 제조 방법
CN115602715A (zh) 一种半导体装置及其形成方法
CN117616583A (zh) 半导体装置和半导体装置的制造方法
CN110707153A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant