KR20040008522A - 인시츄 유전체 마스크 제조를 통한 갈륨나이트라이드결정성 향상방법 - Google Patents

인시츄 유전체 마스크 제조를 통한 갈륨나이트라이드결정성 향상방법 Download PDF

Info

Publication number
KR20040008522A
KR20040008522A KR1020020042161A KR20020042161A KR20040008522A KR 20040008522 A KR20040008522 A KR 20040008522A KR 1020020042161 A KR1020020042161 A KR 1020020042161A KR 20020042161 A KR20020042161 A KR 20020042161A KR 20040008522 A KR20040008522 A KR 20040008522A
Authority
KR
South Korea
Prior art keywords
gan
dielectric mask
sinx
layer
gan substrate
Prior art date
Application number
KR1020020042161A
Other languages
English (en)
Inventor
김진교
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020042161A priority Critical patent/KR20040008522A/ko
Publication of KR20040008522A publication Critical patent/KR20040008522A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 인시츄 유전체 마스크(In-situ dielectric mask)제조를 통한 GaN 결정성 향상 방법에 관한 것으로써, 유전체 레이어 마스크(dielectric layer mask)를 매우 얇은 층으로 후공정 없이 형성하여 GaN의 레터럴 오버 그로스(lateral overgrowth)를 유도하고, 상기 유전체 레이어 마스크(dielectric layer mask)를 인시츄(in-situ)로 제조함으로써 박막의 전체 영역에서 고품질의 박막을 얻을 수 있는 효과가 발생한다.

Description

인시츄 유전체 마스크 제조를 통한 갈륨나이트라이드 결정성 향상 방법{Method for elevating GaN crystallization}
본 발명은 GaN의 결정성 향상 방법에 관한 발명으로써, 보다 상세하게는 인시츄(in-situ) 유전체 마스크를 이용하여 박막 내에 생성되어 지는 스리딩 디스로케이션(threading dislocation)의 밀도를 크게 줄일 수 있는 방법에 관한 것이다.
일반적으로 III-Nitride 박막을 성장시킬 때 격자 상수가 동일한 기판의 부재로 인해, 많은 양의 결정 결함이 발생되는 문제가 있어, 이를 해결하기 위한 여러가지 대안들이 개발되어져 왔다.
그 중 가장 대표적인 방법으로 레터럴 에피탁시 오버 그로스(lateral epitaxy overgrowth)(LEO)라는 방법이 있는데 이하 도면을 참조하여 설명하면 다음과 같다.
도 1은 종래의 GaN위에 LEO 로 GaN를 성장시킨 모양을 나타내는 도면으로, SiO2와 같은 유전체 마스크(dielectric mask)를 사용하여 기판과 GaN 박막사이에서 생성되어지는 스리딩 디스로케이션(threading dislocation)(10)의 수직진행을 억제하여 GaN 박막의 특성을 상당히 개선시킬 수 있었다.
그러나, 이렇게 유전체 마스크(dielectric mask)를 제작하는 과정이 GaN박막을 성장시크는 챔버(chamber)와 다른 곳에서 이루어 지기 때문에 웨이퍼를 이동하는 중에 발생하는 외부 불순물에 의한 오염을 감수해야 하며, 마스크 제작 및 후 공정 작업에 적지않은 시간과 자원이 소요되어 왔다.
또한, 이렇게 제작된 마스크의 경우 마스크가 올라가지 않은 부분에서는 스리딩 디스로케이션(threadingdislocation)(10)이 계속 진행되기 때문에 박막의 모든 부분에서 좋은 결정을 얻어내기는 어려운 문제점이 있다.
이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 종래 LEO방식에서 유전체 마스크를 익스시츄(ex-situ)로 제작하는 것을 지양하고, 유전체 마스크와 같은 역할을 하는 레이러를 인시츄(in-situ)로 제작함으로써 박막 전체영역에서 고품질의 박막을 얻는데 그 목적이 있다.
상기한 본 발명의 목적을 달성하기 위한 바람직한 양태는, GaN 기판 상에 유전체 마스크 레이어 역할을 하는 SiNx를 서로 합체가 되도록 성장시키는 단계와;
상기 GaN 기판이 상기 유전체 마스크 레이어의 윗부분을 따라 레터럴 에피탁시 오버그로스(lateral epitaxy overgrowth)(LEO)가 일어나도록 여러번 반복하는 단계를 포함하는 것을 특징으로 하는 GaN 기판의 결정성 향상 방법이 제공된다.
도 1은 종래의 GaN위에 LEO(Lateral Epitaxial owergrowth) 로 GaN를 성장시킨 모양을 나타내는 도면이다.
도 2는 GaN 위에 SiN가 균일하게 일정 두께 이상 성장된 모양을 나타내는 도명이다.
도 3은 GaN 위에 SiN가 아일랜드 타입(island type)으로 성장된 모양을 나타내는 도면이다.
도 4는 GaN 위에 SiN가 아일랜드(island) 들이 성장된 뒤에 서로 합체(coalesce) 되는 모양을 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 4는 본 발명에 따른 GaN 기판의 결정성 향상 성장 방법에 있어서 유전체 레이어 마스크(dielectric layer mask)(20)역할을 하는 SiNx 층의 바람직한 성장 모양을 나타낸 도면이다.
상기 SiNx(20)층은 실란(Silane)(SiH4)와 같은 Si를 공급해 주는 소스와 암모니아(NH3)와 같은 N 소스를 함께 고온의 사파이어 위에 흘려주어 얇은 층의 SiNx층을 형성 시킨다.
이때의 온도는 200~1100도 정도가 적당하며, 성장시키는 두께는 일반적으로 0.01~100nm 정도가 적당하다.
또한 SiNx 두께는 균일하게 성장되면 GaN의 누클리에이션(nucleation)이 잘 안되므로 GaN를 성장 시킬 수 없고, 이와 반대로 그림 3에서와 같이 island 들이 형성되어진 영역이 너무 좁으면 SiNx가 형성되지 않은 곳으로 GaN의 누클리에이션(nucleation)이 너무 많이 일어나 LEO의 효과를 보기가 힘들어 진다.
이러한 방법은 성장 반응로 내에서 모든 작업이 이루어 지기 때문에 에피탁시 레이어(epitaxy layer)를 성장하는데 매우 중요한 요소인 외부 불순물의 오염 문제를 염려하지 않아도 되는 장점이 있다.
이상에서 상세히 설명한 바와 같이 본 발명은 GaN가 성장되는 과정 중에 인시츄(in-situ)로 유전체 마스크(dielectric mask)를 제조할 수 있게 되어, 익스시츄(ex-situ) 마스크 제작에 따른 외부 불순물 유입과 레터럴오버그로스(lateral overgrowth)가 되지 않는 부분을 최소화 하면서 오버그로스(overgrowth) 효과에 의한 스리딩 디스로케이션(threading dislocation)을 감소시켜 결정성 개선에 큰 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (2)

  1. GaN 기판 상에 유전체 마스크 레이어 역할을 하는 SiNx를 서로 합체가 되도록 성장시키는 제 1단계와;
    상기 GaN 기판이 상기 유전체 마스크 레이어의 윗부분을 따라 레터럴 에피탁시 오버그로스(lateral epitaxy overgrowth)(LEO)가 일어나도록 여러번 반복하는 제 2단계를 포함하는 것을 특징으로 하는 GaN 기판의 결정성 향상 방법.
  2. 제 1항에 있어서 상기 SiNx의 우께는 0.01~100nm정도로 성장시키는 것을 특징으로 하는 GaN 기판의 결정성 향상 방법.
KR1020020042161A 2002-07-18 2002-07-18 인시츄 유전체 마스크 제조를 통한 갈륨나이트라이드결정성 향상방법 KR20040008522A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020042161A KR20040008522A (ko) 2002-07-18 2002-07-18 인시츄 유전체 마스크 제조를 통한 갈륨나이트라이드결정성 향상방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020042161A KR20040008522A (ko) 2002-07-18 2002-07-18 인시츄 유전체 마스크 제조를 통한 갈륨나이트라이드결정성 향상방법

Publications (1)

Publication Number Publication Date
KR20040008522A true KR20040008522A (ko) 2004-01-31

Family

ID=37317573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020042161A KR20040008522A (ko) 2002-07-18 2002-07-18 인시츄 유전체 마스크 제조를 통한 갈륨나이트라이드결정성 향상방법

Country Status (1)

Country Link
KR (1) KR20040008522A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2485418A (en) * 2010-11-15 2012-05-16 Dandan Zhu GaN on Si device substrate with GaN layer including sub-10nm SiNx interlayers that promote crystal growth with reduced threading dislocations

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2485418A (en) * 2010-11-15 2012-05-16 Dandan Zhu GaN on Si device substrate with GaN layer including sub-10nm SiNx interlayers that promote crystal growth with reduced threading dislocations

Similar Documents

Publication Publication Date Title
KR100304664B1 (ko) GaN막 제조 방법
US6864160B2 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US7579263B2 (en) Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer
KR100401898B1 (ko) 결정 성장용 기판 및 이를 이용한 기판 제조방법
US6610144B2 (en) Method to reduce the dislocation density in group III-nitride films
KR101380717B1 (ko) 반도체 기판 및 수소화물-기상 에피택시에 의해자유-기립형 반도체 기판을 제조하기 위한 방법 및 마스크층
JP2002334845A (ja) サファイア基板上に窒化ガリウム半導体層を製造するペンディオエピタキシャル方法およびそれにより製造された窒化ガリウム半導体構造体
US5356510A (en) Method for the growing of heteroepitaxial layers
US20060141753A1 (en) Epitaxial structure of gallium nitride series semiconductor device and process of manufacturing the same
KR20020086511A (ko) 비갈륨 나이트라이드 포스트를 포함하는 기판 상에 갈륨나이트라이드 반도체층을 제조하는 방법 및 이에 따라제조된 갈륨 나이트라이드 반도체 구조물
KR100331447B1 (ko) GaN 후막 제조 방법
JP2011216549A (ja) GaN系半導体エピタキシャル基板の製造方法
JP2001274093A (ja) 半導体基材及びその製造方法
KR20040008522A (ko) 인시츄 유전체 마스크 제조를 통한 갈륨나이트라이드결정성 향상방법
JP2004363251A (ja) 3−5族化合物半導体とその製造方法
JP3805703B2 (ja) 3−5族化合物半導体の製造方法及び3−5族化合物半導体
KR100499814B1 (ko) GaN 나노막대를 이용하는 단결정 GaN 기판 제조방법
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법
JP2005179171A (ja) Inドーピングを通したGaN側面成長方法
JP2001102303A (ja) 化合物半導体基板の製造方法
KR960004904B1 (ko) 다공성 실리콘기판위에 갈륨비소를 성장하는 방법
JP2649928B2 (ja) 半導体ウエハの製造方法
JP2000124142A (ja) 半導体層の製造方法
KR100425097B1 (ko) GaN 기판 제조 방법
KR100590444B1 (ko) 고온 완충층을 이용한 질화물 반도체 에피층 성장 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application