TW201543548A - 半導體基板、半導體基板的製造方法以及半導體裝置 - Google Patents

半導體基板、半導體基板的製造方法以及半導體裝置 Download PDF

Info

Publication number
TW201543548A
TW201543548A TW104112959A TW104112959A TW201543548A TW 201543548 A TW201543548 A TW 201543548A TW 104112959 A TW104112959 A TW 104112959A TW 104112959 A TW104112959 A TW 104112959A TW 201543548 A TW201543548 A TW 201543548A
Authority
TW
Taiwan
Prior art keywords
film
nitride film
substrate
aluminum
tantalum
Prior art date
Application number
TW104112959A
Other languages
English (en)
Inventor
Takumi Yamada
Yuusuke Sato
Original Assignee
Nuflare Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuflare Technology Inc filed Critical Nuflare Technology Inc
Publication of TW201543548A publication Critical patent/TW201543548A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02502Layer structure consisting of two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02598Microstructure monocrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

實施方式的半導體基板包括:矽基板;氮化矽膜,形成於所述矽基板上,且膜厚為大於等於1nm;單晶的氮化鋁膜,形成於所述氮化矽膜上;以及含有鎵(Ga)的單晶膜,形成於所述氮化鋁膜上。

Description

半導體基板、半導體基板的製造方法以及半導體裝 置
本發明是有關於一種在矽基板上形成有含有鎵的單晶膜的半導體基板、半導體基板的製造方法以及半導體裝置。
作為成膜高品質的半導體膜的方法,有利用氣相沈積使單晶膜在晶圓(wafer)等基板上成長的磊晶成長(epitaxial growth)技術。在磊晶成長中,一面對晶圓進行加熱,一面將成為成膜原料的源氣體(source gas)等製程氣體(process gas)供給至晶圓表面。在晶圓表面發生源氣體的熱反應等,而在晶圓表面成膜磊晶單晶膜。
近年來,作為發光元件(device)或功率元件(power device)的材料,氮化鎵(GaN)系半導體元件受到矚目。作為成膜GaN系半導體膜的磊晶成長技術,有金屬有機化學氣相沈積法(MOCVD(Metal Organic Chemical Vapor Deposition)法)。
當在矽(Si)基板上形成GaN系半導體膜時,已知難以成長優質的單晶膜。認為原因在於矽與鎵的反應。
在日本專利公開公報第2006-261476號中,記載有如下方法:為了解決所述問題,而將氮化鋁(AlN)的緩衝層(buffer layer)形成於矽基板上。另外,在日本專利公開公報第2012-164717號中,記載有如下方式:在矽基板上形成小於等於兩原子層的氮化矽膜之後,形成氮化鋁鎵膜。當氮化矽膜厚時,有在氮化矽膜上難以成膜氮化鋁,而不會單晶成長的問題點。
本發明提供一種半導體基板、半導體基板的製造方法以及半導體裝置,可容易地在矽基板上形成含有鎵的優質的單晶膜。
本發明的一實施方式的半導體基板的特徵在於包括:矽基板;氮化矽膜,形成於所述矽基板上,且膜厚為大於等於1nm;單晶的氮化鋁膜,形成於所述氮化矽膜上;以及含有鎵(Ga)的單晶膜,形成於所述氮化鋁膜上。
本發明的一實施方式的半導體裝置的特徵在於包括:矽基板;氮化矽膜,形成於所述矽基板上,且膜厚為大於等於1nm;單晶的氮化鋁膜,形成於所述氮化矽膜上;以及含有鎵(Ga)的單晶膜,形成於所述氮化鋁膜上。
本發明的一實施方式的半導體基板的製造方法的特徵在於:在矽基板上形成單晶的氮化鋁膜,使所述矽基板氮化而在所述氮化鋁膜與所述矽基板之間形成膜厚為大於等於1nm的氮化矽膜,且在所述氮化鋁膜上形成含有鎵(Ga)的單晶膜。
10‧‧‧矽基板
12‧‧‧氮化矽膜
14‧‧‧氮化鋁膜
16‧‧‧氮化鋁鎵膜
18‧‧‧氮化鎵膜
24‧‧‧氮化鋁膜
38‧‧‧n型的氮化鎵膜
40‧‧‧n型的氮化鋁鎵膜
42‧‧‧活性層
44‧‧‧p型的氮化鋁鎵膜
46‧‧‧p型的氮化鎵膜
48‧‧‧p側透明電極
50‧‧‧n側電極
S100、S110、S115、S120、S130、S140、S200、S210、S220、S230、S240‧‧‧步驟
圖1是第1實施方式的半導體基板的示意剖面圖。
圖2是第1實施方式的第1製造方法的製程流程圖(process flow diagram)。
圖3A~圖3C是表示第1實施方式的第1製造方法的示意剖面圖。
圖4是第1實施方式的第2製造方法的製程流程圖。
圖5A~圖5C是表示第1實施方式的第2製造方法的示意剖面圖。
圖6是第2實施方式的半導體基板的示意剖面圖。
圖7是第2實施方式的製造方法的製程流程圖。
圖8A~圖8C是表示第2實施方式的製造方法的示意剖面圖。
圖9是第3實施方式的半導體裝置的示意剖面圖。
圖10A及圖10B是實施例及比較例的剖面穿透式電子顯微鏡(Transmission Electron Microscopy,TEM)照片。
以下,參照圖式對本發明的實施方式進行說明。
(第1實施方式)
本實施方式的半導體基板包括:矽(Si)基板;氮化矽(Si3N4)膜,形成於矽基板上,且膜厚為大於等於1nm;單晶的氮化鋁(AlN)膜,形成於氮化矽膜上;以及含有鎵(Ga)的單晶膜,形成於氮化鋁膜上。另外,氮化矽膜的矽與氮的量比不一定需要與3:4一致。
圖1是本實施方式的半導體基板的示意剖面圖。
本實施方式的半導體基板包括:矽(Si)基板10;氮化 矽(Si3N4)膜12,形成於矽基板10上,且膜厚為大於等於1nm;單晶的氮化鋁(AlN)膜14,形成於氮化矽膜12上;單晶的氮化鋁鎵(AlXGa(1-X)N)膜16,形成於氮化鋁膜14上;以及氮化鎵(GaN)膜18,形成於氮化鋁鎵膜16上。
矽(Si)基板10例如是表面為(111)面的矽基板。矽 基板10的表面亦可自(111)面以小於等於10度的角度偏移(offset)。
在矽基板10上形成有氮化矽(Si3N4)膜12。氮化矽膜 12的膜厚為大於等於1nm。另外,氮化矽膜的矽與氮的量比不一定需要與3:4一致。
氮化矽膜12抑制如下情況:當使含有鎵(Ga)的單晶 膜在矽基板10上磊晶成長時,發生矽與鎵的反應,導致含有鎵(Ga)的單晶膜的膜質劣化或矽基板回熔(meltback)。就抑制矽與鎵的反應的觀點而言,膜厚理想的是大於等於1nm。
另外,若氮化矽膜12的膜厚過厚,會難以形成氮化矽 膜12。而且,有如下擔憂:因氮化矽膜12所引起的應力而導致半導體基板的翹曲變大。就該些觀點而言,氮化矽膜12的膜厚理想的是小於等於10nm。
在氮化矽膜12上形成有單晶的氮化鋁膜14。本實施方式中,氮化鋁膜14呈島狀形成於氮化矽膜12上而非連續的膜。氮化鋁膜14的形成亦可在氮化矽膜12之前進行。
在氮化鋁膜14上及氮化矽膜12上形成有單晶的氮化鋁 鎵膜16。氮化鋁鎵膜16為含有鎵的單晶膜的一例。本實施方式中,以氮化鋁鎵成為連續的膜的情況為例進行說明,但例如氮化鋁鎵亦可形成為島狀。
在氮化鋁鎵膜16上形成有單晶的氮化鎵膜18。另外, 亦可在氮化鎵膜18上,進而形成單晶的氮化鋁鎵(AlXGa(1-X)N)膜等其他單晶膜。
另外,氮化鋁膜14及氮化鋁鎵膜16作為緩衝層發揮功 能,緩和氮化鎵膜18與矽基板10之間的晶格失配(lattice mismatch)。本實施方式中,以島狀的氮化鋁膜14與一層的氮化鋁鎵膜16的情況為例進行了說明,但緩衝層的構成並不限定於所述構成。例如,亦可為氮化鎵膜、氮化鋁鎵膜及氮化鋁膜交替形成多次而成的積層構造。
藉由採用本實施方式的半導體基板的構造,由於氮化矽 膜12抑制矽與鎵的反應,故而可容易地在矽基板10上形成含有鎵的優質的單晶膜。而且,由於氮化矽膜12抑制矽與鎵的反應,故而例如在形成含有鎵的單晶膜之前,無需形成用於抑制矽與鎵的反應的厚的氮化鋁膜。因此,可使半導體基板的翹曲的控制裕量(margin)增大。此外,大於等於1nm的氮化矽膜12會使絕緣性提高,因此,可提高使用本實施方式的半導體基板所製造的半導體元件的耐壓。
接下來,對本實施方式的半導體基板的製造方法進行說 明。本實施方式的半導體基板使用MOCVD法(金屬有機化學氣相沈積法)而形成。例如使用縱型的單片式磊晶裝置而形成。
本實施方式的半導體基板的製造方法是在矽基板上形 成單晶的氮化鋁膜,使矽基板氮化而在氮化鋁膜與矽基板之間形成膜厚為大於等於1nm的氮化矽膜,且在氮化鋁膜上形成含有鎵(Ga)的單晶膜。
首先,對本實施方式的第1製造方法進行說明。圖2是 本實施方式的第1製造方法的製程流程圖。另外,圖3A~圖3C是表示本實施方式的第1製造方法的示意剖面圖。
本實施方式的第1製造方法包括矽(Si)基板準備步驟 (S100)、氮化鋁(AlN)籽晶形成步驟(S110)、氮化矽(Si3N4)膜形成步驟(S120)、氮化鋁鎵(AlGaN)膜形成步驟(S130)、以及氮化鎵(GaN)膜形成步驟(S140)。
首先,準備例如(111)面的矽基板10(S100),且所述 矽基板10經過在氫(H2)中且在1100℃下烘烤(bake)而去除自然氧化膜。然後,在矽基板10上,呈島狀形成氮化鋁(AlN)膜(籽晶)14(S110,圖3A)。
氮化鋁膜(籽晶)14是在矽基板10上磊晶成長。藉由 如下方式而成長:對矽基板10進行加熱,且供給例如經氫(H2)稀釋的三甲基鋁(Trimethylaluminium,TMA)與經氫(H2)稀釋的氨(NH3)作為源氣體。TMA為鋁(Al)源,氨為氮(N)源。
繼而,在氮化鋁(AlN)膜(籽晶)14與矽基板10之 間,形成氮化矽(Si3N4)膜12(S120,圖3B)。氮化矽膜12是藉由對矽基板10進行加熱,且供給例如經(H2)稀釋的氨(NH3),以使矽基板10氮化而形成。
然後,在氮化鋁膜(籽晶)14上,使氮化鋁鎵(AlXGa (1-X)N)膜16以氮化鋁膜(籽晶)14為成長核而磊晶成長(S130,圖3C)。氮化鋁鎵膜16為含有鎵的單晶膜的一例。
氮化鋁鎵膜16是藉由如下方式而成長:對矽基板10進 行加熱,且供給例如經氫(H2)稀釋的三甲基鋁(TMA)與三甲基鎵(Trimethylgallium,TMG)、及經氫(H2)稀釋的氨(NH3)作為源氣體。TMA為鋁(Al)源,TMG為鎵(Ga)源,氨為氮(N)源。
繼而,使氮化鎵(GaN)膜18在氮化鋁鎵膜16上磊晶 成長,藉此,製造圖1所示的半導體基板。氮化鎵膜18是藉由如下方式而成長:對矽基板10進行加熱,且供給例如經氫(H2)稀釋的三甲基鎵(TMG)及經氫(H2)稀釋的氨(NH3)作為源氣體。TMG為鎵(Ga)源,氨為氮(N)源。
根據本實施方式的半導體基板的製造方法,由於氮化矽 膜12抑制矽與鎵的反應,故而可容易地在矽基板上形成含有鎵的優質的單晶膜。而且,由於氮化矽膜12抑制矽與鎵的反應,故而例如在形成含有鎵的單晶膜之前,無需形成用於抑制矽與鎵的反應的厚的氮化鋁膜。
另外,使氮化鋁鎵膜16在島狀的氮化鋁膜(籽晶)14 上磊晶成長。因此,氮化鋁鎵膜16的核成長的起點有限,故而在成長過程中氮化鋁鎵彼此相接的交界的密度減少。藉此,起因於該些交界的缺陷密度降低。因此,可形成優質的單晶膜。另外,位錯的方向成為傾斜,從而隨氮化鎵膜18的成長而位錯減少。
另外,亦可使用三乙基鋁(Triethylaluminium,TEA) 等作為鋁(Al)源,使用三乙基鎵(Triethylgallium,TEG)等作為鎵(Ga)源,使用單甲基肼、二甲基肼等作為氮(N)源。
另外,亦可在氮化鋁膜(籽晶)14的成長前,形成例如 鋁籽晶(aluminium seed)或小於等於兩原子層的薄的氮化矽膜。 其中,所述氮化矽膜的膜厚設為不妨礙氮化鋁膜(籽晶)14作為單晶而成長的膜厚。當使鋁籽晶成長時,供給三甲基鋁。當使之後的氮化鋁成長時,鋁籽晶與氨反應而成為島狀的氮化鋁。當使小於等於兩原子層的薄的氮化矽膜成長時,供給氨。
如上所述,氮化矽膜12理想的是大於等於1nm且小於 等於10nm。
另外,亦可在氮化鎵18膜上,進而形成單晶的氮化鋁 鎵膜等其他單晶膜。
另外,在氮化鋁膜(籽晶)14上,亦可使氮化鎵作為含 有鎵的單晶膜而磊晶成長。
接下來,對本實施方式的第2製造方法進行說明。圖4 是本實施方式的第2製造方法的製程流程圖。另外,圖5A~圖5C是表示本實施方式的第2製造方法的示意剖面圖。
本實施方式的第2製造方法包括矽(Si)基板準備步驟 (S100)、氮化鋁(AlN)籽晶及氮化矽(Si3N4)膜形成步驟(S115)、氮化鋁鎵(AlGaN)膜形成步驟(S130)、以及氮化鎵(GaN)膜形成步驟(S140)。除同時形成氮化鋁籽晶及氮化矽膜以外,與所述第1製造方法相同。因此,對與第1製造方法重複的內容省略一部分記述。
首先,準備例如(111)面的矽基板10(S100)。然後, 在矽基板10上,呈島狀形成氮化鋁(AlN)膜(籽晶)14,與此同時,在氮化鋁膜(籽晶)14與矽基板10之間,形成氮化矽(Si3N4)膜12(S115,圖5A)。
氮化鋁膜(籽晶)14是在矽基板10上磊晶成長。藉由 如下方式而成長:對矽基板10進行加熱,且供給例如經氫(H2)稀釋的三甲基鋁(TMA)與經氫(H2)稀釋的氨(NH3)作為源氣體。TMA為鋁(Al)源,氨為氮(N)源。
此時,利用源氣體的氨使矽基板10氮化,藉此,在氮 化鋁膜(籽晶)14與矽基板10之間形成氮化矽膜12。為了同時形成氮化鋁膜(籽晶)14與氮化矽膜12,對TMA與氨的流量進行調整。即,以氮化鋁的成長與矽的氮化同時競爭地發生的方式調整TMA與氨的流量。氨與TMA的流量比(V/III比)較通常的氮化鋁單晶形成條件大,而使矽的氮化速度加快。
藉由在適當控制TMA與氨的流量的條件下供給源氣 體,而在氮化鋁膜(籽晶)14成長的同時,氮化矽膜12亦變厚, 且膜厚成為大於等於1nm(圖5B)。
之後,使氮化鋁鎵膜16在氮化鋁膜(籽晶)14上磊晶成長(S130,圖5C)。
根據第2製造方法,可利用較第1製造方法更簡便的製程製造圖1所示的半導體基板。
(第2實施方式)
本實施方式的半導體基板除氮化鋁膜呈膜狀設於矽基板上而非島狀以外,與第1實施方式相同。因此,對與第1實施方式重複的內容省略一部分記述。
圖6是本實施方式的半導體基板的示意剖面圖。
本實施方式的半導體基板包括:矽(Si)基板10;氮化矽(SiN)12膜,設於矽基板10上,且膜厚為大於等於1nm;單晶的氮化鋁(AlN)膜24,設於氮化矽膜12上;單晶的氮化鋁鎵(AlGaN)膜16,設於氮化鋁膜24上;以及氮化鎵(GaN)18膜,設於氮化鋁鎵膜16上。
矽(Si)基板10例如是表面為(111)面的矽基板。而且,在矽基板10上設置有氮化矽(Si3N4)膜12。氮化矽膜12的膜厚為大於等於1nm。
在氮化矽膜12上,設置有單晶的氮化鋁(AlN)膜24。本實施方式中,氮化鋁膜24以連續的膜的形式設於氮化矽膜12上。
在氮化鋁膜24上,形成有單晶的氮化鋁鎵(AlGaN)膜 16。氮化鋁鎵膜16為含有鎵(Ga)的單晶膜的一例。
在氮化鋁鎵膜16上,形成有單晶的氮化鎵(GaN)18 膜。另外,亦可在氮化鎵18膜上,進而形成單晶的氮化鋁鎵(AlGaN)膜等其他單晶膜。
另外,氮化鋁膜24及氮化鋁鎵膜16作為緩衝層發揮功 能,緩和氮化鎵膜18與矽基板10之間的晶格失配。本實施方式中,以一層的氮化鋁膜24與一層的氮化鋁鎵膜16的情況為例進行了說明,但緩衝層的構成並不限定於所述構成。例如,亦可為氮化鋁鎵膜與氮化鋁膜交替形成多次而成的積層構造。
藉由採用本實施方式的半導體基板的構造,可獲得與第 1實施方式同樣的效果。另外,由於將氮化鋁形成為膜狀而非島狀,故而易於控制製造製程。
接下來,對本實施方式的半導體基板的製造方法進行說 明。本實施方式的半導體基板使用MOCVD法(金屬有機化學氣相沈積法)而形成。
本實施方式的半導體基板的製造方法是在矽基板上形 成單晶的氮化鋁膜,使矽基板氮化而在氮化鋁膜與矽基板之間形成膜厚為大於等於1nm的氮化矽膜,且在氮化鋁膜上形成含有鎵(Ga)的單晶膜。除在矽基板上呈膜狀而非島狀地形成氮化鋁膜以外,與第1實施方式的第1製造方法相同。因此,對與第1實施方式的第1製造方法重複的內容省略一部分記述。
圖7是本實施方式的製造方法的製程流程圖。另外,圖 8A~圖8C是表示本實施方式的製造方法的示意剖面圖。
本實施方式的製造方法包括矽(Si)基板準備步驟 (S200)、氮化鋁(AlN)膜形成步驟(S210)、氮化矽(Si3N4)膜形成步驟(S220)、氮化鋁鎵(AlXGa(1-X)N)膜形成步驟(S230)、氮化鎵(GaN)膜形成步驟(S240)。
首先,準備例如(111)面的矽基板10(S200),且所述 矽基板10經過在氫(H2)中且在1100℃下烘烤而去除自然氧化膜。然後,在矽基板10上形成氮化鋁(AlN)膜24(S210,圖8A)。
氮化鋁膜24是在矽基板10上磊晶成長。氮化鋁膜24 的膜厚設定為在之後的氮化矽膜12的形成時氮可向矽基板側穿過的厚度。
然後,在氮化鋁膜24與矽基板10之間,形成氮化矽膜 12(S220,圖8B)。氮化矽膜24是藉由對矽基板10進行加熱,且供給例如經(H2)稀釋的氨(NH3),以使矽基板10氮化而形成。 氮在氮化鋁膜24中擴散,且使矽基板10氮化。
繼而,使氮化鋁鎵(AlGaN)膜16在氮化鋁膜24上磊 晶成長(S230,圖8C)。氮化鋁鎵膜16為含有鎵(Ga)的單晶膜的一例。
然後,使氮化鎵(GaN)膜18在氮化鋁鎵膜16上磊晶 成長,藉此,製造圖6所示的半導體基板(S240)。
根據本實施方式的半導體基板的製造方法,可獲得與第 1實施方式同樣的效果。另外,由於將氮化鋁膜形成為膜狀而非島 狀,故而易於控制製造製程。
另外,在本實施方式中,亦可與第1實施方式的第2製造方法同樣地,同時形成氮化鋁膜24及氮化矽膜12。
(第3實施方式)
本實施方式的半導體裝置包括:矽基板;氮化矽膜,形成於矽基板上,且膜厚為大於等於1nm;單晶的氮化鋁膜,形成於氮化矽膜上;以及含有鎵(Ga)的單晶膜,形成於氮化鋁膜上。本實施方式的半導體裝置為包括第1實施方式的半導體基板的半導體裝置。因此,對與第1實施方式重複的內容省略一部分記述。
圖9是本實施方式的半導體裝置的示意剖面圖。本實施方式的半導體裝置為發出藍色的光的發光二極體(LightEmitting Diode,LED)。
本實施方式的半導體裝置包括:矽(Si)基板10;氮化矽(Si3N4)膜12,形成於矽基板10上,且膜厚為大於等於1nm;單晶的氮化鋁(AlN)膜14,形成於氮化矽膜12上;單晶的氮化鋁鎵(AlXGa(1-X)N)膜16,形成於氮化鋁膜14上;以及n型的氮化鎵(GaN)膜38,形成於氮化鋁鎵膜16上。進而,在n型的氮化鎵(GaN)膜38上,包括n型的氮化鋁鎵(AlXGa(1-X)N)膜40、活性層42、p型的氮化鋁鎵(AlXGa(1-X)N)膜44、p型的氮化鎵(GaN)膜46。
另外,在n型的氮化鎵(GaN)膜38上設置有n側電極50。在p型的氮化鎵(GaN)膜46上設置有p側透明電極48。
活性層42例如具備多量子井構造(multiquantum well structure)。活性層42例如具備氮化銦鎵(InYGa(1-Y)N)膜與氮化鎵(GaN)膜交替積層而成的構造。
本實施方式的半導體裝置藉由對p側透明電極48與n 側電極50之間通電而發出藍色的光。半導體裝置亦可自矽基板10剝離,而安裝於反射率高的金屬上。
根據本實施方式,可容易地在矽基板10上形成含有鎵 的優質的單晶膜。因此,易於實現發光特性優異的LED。
以下,對本發明的實施例進行說明。
(實施例)
利用與第1實施方式的第2製造方法同樣的製程而製造 半導體基板。在縱型的單片式磊晶裝置的反應室內,在(111)面的矽基板上同時形成氮化鋁膜(籽晶)及氮化矽膜。氮化矽膜設為3nm~4nm的膜厚。
此時,矽基板在氫中加熱至1100℃而去除自然氧化膜之 後,加熱至1000℃,且反應室的壓力設為26.6kPa。作為源氣體,供給3sccm的三甲基鋁(TMA)、15slm的氨(NH3)、及60slm的氫(H2)。
然後,在氮化鋁膜(籽晶)及氮化矽膜上形成氮化鋁鎵 膜。作為源氣體,使用TMA與TMG經氫稀釋而成的氣體、及氨經氫稀釋而成的氣體。
之後,在氮化鋁鎵膜上形成氮化鎵膜。作為源氣體,使 用TMG經氫稀釋而成的氣體、及氨經氫稀釋而成的氣體。
(比較例)
在氮化鋁膜(籽晶)的形成前,利用氨經氫稀釋而成的 氣體使矽基板氮化,而形成氮化矽膜,除此以外,以與實施例同樣的方法進行膜形成。此時,氮化矽膜設為3nm~4nm的膜厚。
針對實施例及比較例,利用穿透式電子顯微鏡(TEM) 對成膜後的半導體基板的剖面進行觀察。圖10A及圖10B是實施例及比較例的剖面TEM照片。圖10A為實施例,圖10B為比較例。
在實施例的情況下,氮化矽(Si3N4)膜上的AlN、AlGaN 膜、GaN膜觀察到晶格像,可知為單晶。而且,未確認到因矽與鎵的反應而單晶膜的品質劣化,或矽基板與Ga反應而回熔的現象。
另一方面,比較例中,未觀察到晶格像,因此,可知 AlN、AlGaN膜、GaN膜並非單晶而為非晶質或多晶。認為原因在於,在比較例的情況下,氮化矽膜厚,氮化鋁(AlN)膜未在氮化矽膜上磊晶成長。
根據實施例可知,藉由在單晶的氮化鋁膜與矽基板之間 形成大於等於1nm的氮化矽膜,可抑制矽與鎵的反應,而形成含有鎵的優質的單晶膜。
以上,一面參照具體例一面對本發明的實施方式進行了 說明。所述實施方式僅是作為示例而舉出,並不對本發明進行限 定。另外,亦可適當組合各實施方式的構成要素。
在實施方式中,針對半導體基板、半導體基板的製造方法以及半導體裝置等中並非是本發明的說明直接所需的部分等省略了記載,但可適當選擇需要的半導體基板、半導體裝置的構成或其製造方法等而使用。此外,具備本發明的要素且本領域的技術人員可適當變更設計的所有半導體基板、半導體基板的製造方法以及半導體裝置包含於本發明的範圍內。本發明的範圍由申請專利範圍及其均等物的範圍而定義。
10‧‧‧矽基板
12‧‧‧氮化矽膜
14‧‧‧氮化鋁膜
16‧‧‧氮化鋁鎵膜
18‧‧‧氮化鎵膜

Claims (8)

  1. 一種半導體基板,其特徵在於包括:矽基板;氮化矽膜,設於所述矽基板上,且膜厚為大於等於1nm;單晶的氮化鋁膜,設於所述氮化矽膜上;以及含有鎵(Ga)的單晶膜,在所述氮化鋁膜上。
  2. 如申請專利範圍第1項所述的半導體基板,其中所述氮化鋁膜呈島狀設於所述氮化矽膜上。
  3. 如申請專利範圍第1項所述的半導體基板,其中所述含有鎵(Ga)的單晶膜為氮化鎵或氮化鋁鎵。
  4. 一種半導體裝置,其特徵在於包括:矽基板;氮化矽膜,設於所述矽基板上,且膜厚為大於等於1nm;單晶的氮化鋁膜,設於所述氮化矽膜上;以及含有鎵(Ga)的單晶膜,設於所述氮化鋁膜上。
  5. 一種製造半導體基板的方法,其特徵在於:在矽基板上形成單晶的氮化鋁膜,使所述矽基板氮化,而在所述氮化鋁膜與所述矽基板之間形成膜厚為大於等於1nm的氮化矽膜,且在所述氮化鋁膜上形成含有鎵(Ga)的單晶膜。
  6. 如申請專利範圍第5項所述的製造半導體基板的方法,其中將所述氮化鋁膜呈島狀地形成於所述矽基板上。
  7. 如申請專利範圍第5項或第6項所述的製造半導體基板的方法,其中在將所述氮化鋁膜形成於所述矽基板上之前,在所述矽基板上形成鋁籽晶。
  8. 如申請專利範圍第5項或第6項所述的製造半導體基板的方法,其中在將所述氮化鋁膜形成於所述矽基板上之前,在所述矽基板上形成小於等於兩原子層的氮化矽膜。
TW104112959A 2014-05-13 2015-04-23 半導體基板、半導體基板的製造方法以及半導體裝置 TW201543548A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014099628A JP2015216311A (ja) 2014-05-13 2014-05-13 半導体基板、半導体基板の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
TW201543548A true TW201543548A (zh) 2015-11-16

Family

ID=54539103

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104112959A TW201543548A (zh) 2014-05-13 2015-04-23 半導體基板、半導體基板的製造方法以及半導體裝置

Country Status (4)

Country Link
US (1) US20150332914A1 (zh)
JP (1) JP2015216311A (zh)
KR (1) KR20150133637A (zh)
TW (1) TW201543548A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645454B (zh) * 2017-03-31 2018-12-21 環球晶圓股份有限公司 磊晶基板及其製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6796467B2 (ja) 2016-11-30 2020-12-09 住友化学株式会社 半導体基板
US10903623B2 (en) 2019-05-14 2021-01-26 Soraa Laser Diode, Inc. Method and structure for manufacturable large area gallium and nitrogen containing substrate
US11228158B2 (en) * 2019-05-14 2022-01-18 Kyocera Sld Laser, Inc. Manufacturable laser diodes on a large area gallium and nitrogen containing substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815241B2 (en) * 2002-09-25 2004-11-09 Cao Group, Inc. GaN structures having low dislocation density and methods of manufacture
JP4945725B2 (ja) * 2007-07-26 2012-06-06 ソイテック 改善されたエピタキシャル材料を製造するための方法
US8415682B2 (en) * 2007-12-28 2013-04-09 Rohm Co., Ltd. Light emitting semiconductor device having an improved outward luminosity efficiency and fabrication method for the light emitting semiconductor device
KR20140133085A (ko) * 2013-05-09 2014-11-19 엘지이노텍 주식회사 반도체 소자 및 그의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645454B (zh) * 2017-03-31 2018-12-21 環球晶圓股份有限公司 磊晶基板及其製造方法
US10388518B2 (en) 2017-03-31 2019-08-20 Globalwafers Co., Ltd. Epitaxial substrate and method of manufacturing the same

Also Published As

Publication number Publication date
KR20150133637A (ko) 2015-11-30
JP2015216311A (ja) 2015-12-03
US20150332914A1 (en) 2015-11-19

Similar Documents

Publication Publication Date Title
JP5874495B2 (ja) Gaを含むIII族窒化物半導体の製造方法
JP4652888B2 (ja) 窒化ガリウム系半導体積層構造体の製造方法
JP2008078186A (ja) 窒化物系化合物半導体の結晶成長方法
US20180182916A1 (en) Group iii nitride semiconductor light-emitting device and production method therefor
JP5073624B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP2002252177A (ja) 半導体素子
TW201543548A (zh) 半導體基板、半導體基板的製造方法以及半導體裝置
JP2009238772A (ja) エピタキシャル基板及びエピタキシャル基板の製造方法
US20160087153A1 (en) ACTIVE REGION CONTAINING NANODOTS (ALSO REFERRED TO AS "QUANTUM DOTS") IN MOTHER CRYSTAL FORMED OF ZINC BLENDE-TYPE (ALSO REFERRED TO AS "CUBIC CRYSTAL-TYPE") AlyInxGal-y-xN CRYSTAL(Y . 0, X>0) GROWN ON Si SUBSTRATE, AND LIGHTEMITTING DEVICE USING THE SAME (LED AND LD)
US20120241753A1 (en) Semiconductor device and method for manufacturing same
JP6090899B2 (ja) エピタキシャルウェハの製造方法
WO2016020990A1 (ja) 窒化物半導体テンプレート及び発光素子
JP2002176197A (ja) フォトニックデバイス用基板およびその製造方法
JP2004356522A (ja) 3−5族化合物半導体、その製造方法及びその用途
JP4284944B2 (ja) 窒化ガリウム系半導体レーザ素子の製造方法
JP2006128653A (ja) 3−5族化合物半導体、その製造方法及びその用途
JP2005210091A (ja) Iii族窒化物半導体素子およびそれを用いた発光素子
TWI579395B (zh) Gas growth method
JP2003124124A (ja) 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
JP5073623B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP6649693B2 (ja) 窒化物半導体発光素子及びその製造方法
JP4556034B2 (ja) Iii族窒化物半導体の作製方法
JP2004056114A (ja) 半導体装置
TWI596797B (zh) Gallium nitride-based crystal and semiconductor device manufacturing method, and light-emitting Device and method of manufacturing the light-emitting device
JP2009267341A (ja) Iii−v族窒化物半導体結晶の製造方法およびiii−v族窒化物半導体レーザ素子の製造方法