CN110310981B - 氮面增强型复合势垒层氮化镓基异质结场效应管 - Google Patents

氮面增强型复合势垒层氮化镓基异质结场效应管 Download PDF

Info

Publication number
CN110310981B
CN110310981B CN201910610794.6A CN201910610794A CN110310981B CN 110310981 B CN110310981 B CN 110310981B CN 201910610794 A CN201910610794 A CN 201910610794A CN 110310981 B CN110310981 B CN 110310981B
Authority
CN
China
Prior art keywords
layer
gallium nitride
nitrogen
composite barrier
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910610794.6A
Other languages
English (en)
Other versions
CN110310981A (zh
Inventor
杜江锋
鲁岩
杨荣森
刘勇
于奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910610794.6A priority Critical patent/CN110310981B/zh
Publication of CN110310981A publication Critical patent/CN110310981A/zh
Application granted granted Critical
Publication of CN110310981B publication Critical patent/CN110310981B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种氮面增强型复合势垒层氮化镓基异质结场效应管,包括:衬底、氮化镓缓冲层、氮化镓沟道层、源极、漏极、栅极、N+型半导体层、钝化层、复合势垒层,复合势垒层包括氮化铝层、以及氮化镓层和铝镓氮层构成的复合结构,氮化镓层位于铝镓氮层下方,本发明通过复合势垒层结构,实现了增强型氮面氮化镓基异质结场效应管,通过在栅下引入铝镓氮和氮化镓的复合势垒层材料,减小了栅下沟道的极化强度,从而使二维电子气沟道耗尽。当栅压正向增大时,栅下沟道层的耗尽区变窄,从而使得二维电子气沟道开启,本发明解决了实现氮面增强型特性的问题,相比于凹槽栅等结构具有更大的饱和漏极电流,同时避免了掺杂造成的缺陷等影响。

Description

氮面增强型复合势垒层氮化镓基异质结场效应管
技术领域
本发明涉及微电子器件外延结构,具体地说是涉及氮化镓异质结场效应管领域。
背景技术
宽禁带氮化镓(GaN)基异质结场效应管(HFET)是场效应晶体管的一种,使用的材料为异质结结构,通过氮化物材料极化效应产生的二维电子气(2DEG)形成导电沟道。氮化镓异质结场效应管具有临界击穿电场高、电子饱和速度快、热导率高及频率特性优良等优点,成为下一代功率半导体器件的有力候选者。
氮化物纤锌矿结构晶体具有Ga面和N面两种极性,不同极性面的物理性质和化学性质表现出明显的差异,因此两种极性不是等价的。通常,以MOCVD手段生长的表面光滑的高质量氮化物薄膜具有Ga面极性,而表面粗糙的薄膜有可能是Ga面极性,也有可能是N面极性。在质量较差的外延薄膜中,混合极性也有可能出现。N面极性的高质量薄膜可以由MBE手段生长,在斜切衬底上利用MOCVD方法也可以成功生长出高质量、表面平滑的N极性GaN材料。
GaN HFET器件利用栅极控制沟道的开启与关断,在栅极不加任何偏置的状态下,由于异质结的自发极化与压电极化效应,已经形成了高浓度的二维电子气,只有在加负压条件下才可以实现器件的关断,因此常规结构的GaN HFET属于常开型(D-MODE)器件。在现代大功率开关电路的应用中,常关型(E-MODE)器件的实现是必需的。对于Ga面GaN HFET器件,实现E-MODE的方法主要有以下几种:
使用槽栅结构[Saito W,Takada Y,Kuraguchi M,et al.Recessed-GateStructure Approach Toward Normally Off High-Voltage AlGaN/GaN HFET for PowerElectronics Applications[J].IEEE Transactions on Electron Devices,2006,53(2):356-362.]。刻蚀部分栅极下方的AlGaN势垒层,由于二维电子气的浓度与势垒层的厚度有关,因此可以减小栅极下方沟道的二维电子气浓度,直至其完全耗尽,而源漏区域的2DEG浓度保持不变。然而实现高阈值电压需要将势垒层的刻蚀控制得很深,刻蚀界面接近于2DEG沟道,这样会导致刻蚀损伤对沟道载流子的散射变大,从而降低载流子的沟道迁移率;刻蚀也容易产生机械性损伤,使得栅极泄漏电流增大。
使用氟离子(F-)注入[Cai Y,Zhou Y,Chen K J,et al.High-performanceenhancement-mode AlGaN/GaN HFETs using fluoride-based plasma treatment[J].IEEE Electron Device Letters,2005,26(7):435-437.]。F离子具有很强的负电性,注入到栅下区域可以提高栅极的有效势垒高度,耗尽栅下2DEG,但F离子稳定性不够好,存在着可靠性的问题。
使用p-GaN栅极结构[Uemoto Y,Hikita M,Ueno H,et al.Gate InjectionTransistor(GIT)—A Normally-Off AlGaN/GaN Power Transistor Using ConductivityModulation[J].IEEE Transactions on Electron Devices,2007,54(12):3393-3399.]在栅下与AlGaN势垒层之间引入p型GaN材料,提高了栅下的能带,在栅压为0时耗尽沟道电子实现增强型特性。但是p型掺杂会导致可靠性的问题和栅控能力的下降。
对于氮面GaN HFET器件而言,目前也需要找到一种实现高阈值的同时能够保证器件特性不会出现严重退化的增强型GaN HFET实现方式。氮面的GaN HFET器件由美国Transphorm公司提出(US patent,NO.US9093366B2)。对比于更为常见的镓面GaN HFET器件,氮面GaN HFET具有天然的背势垒,提高了电子的限域性,减小了缓冲层的泄漏电流;氮面的GaN沟道层较镓面的AlGaN势垒层更易实现欧姆接触,从而减小了器件的导通电阻。值得注意的是,该专利中提出了几种实现氮面增强型器件的方法,分别是凹槽栅结构,以及外延帽层的方式。这两种方式可以有效实现器件的高阈值增强型工作,但是凹槽栅结构对刻蚀工艺要求较高,且刻蚀损伤会严重影响载流子的沟道迁移率;外延帽层的方式虽然工艺简单可控,且对沟道迁移率无任何影响,但是在栅下引入帽层势必降低器件的栅控能力,从而导致器件亚阈值特性的退化。
综上所述,如何在氮面器件中实现增强型特性,并且保证器件的基本特性不发生退化成为亟需解决的问题。
发明内容
针对现有技术存在的问题与不足,本发明设计了一种低导通电阻、大饱和电流的一种氮面增强型复合势垒层氮化镓基异质结场效应管。
为实现上述发明目的,本发明技术方案如下:
一种氮面增强型复合势垒层氮化镓基异质结场效应管,包括:衬底101、设置在衬底101上层的氮化镓缓冲层102、氮化镓缓冲层102上方的氮化镓沟道层104、源极106、漏极107、栅极109、N+型半导体层105、钝化层110、复合势垒层,所述N+型半导体层105设置在氮化镓沟道层104的上方,所述源极106和漏极107设置在N+型半导体层105的上方且均与N+型半导体层105形成欧姆接触,所述栅极109设置在氮化镓沟道层104上方,所述复合势垒层设置在氮化镓缓冲层102和氮化镓沟道层104之间,所述复合势垒层包括氮化铝层203、以及氮化镓层201和铝镓氮层202构成的复合结构,所述复合结构的左右两侧为氮化铝层203,其中氮化镓层201位于铝镓氮层202下方。
作为优选方式,氮化镓沟道层104上方设有绝缘介质层108,所述栅极109设置在绝缘介质层108上方。
作为优选方式,氮化镓层201和铝镓氮层202的长度大于栅极109的长度。
作为优选方式,氮化镓层201和铝镓氮层202的长度小于栅极109的长度。
作为优选方式,所述复合势垒层的厚度范围为1nm至10nm。
作为优选方式,所述氮化镓层201的厚度范围为0.5nm至5nm,所述铝镓氮层202的厚度范围为0.5nm至5nm。
作为优选方式,所述铝镓氮层202的分子式为AlxGayN,其中0≤x≤1,0≤y≤1,x+y=1。
作为优选方式,所述N+型半导体层105的厚度范围为2nm至10nm,掺杂浓度范围为3×1017cm-3~1×1020cm-3
作为优选方式,所述氮化镓缓冲层102的厚度为100nm至4μm,所述氮化镓沟道层104的厚度范围为10nm至100nm。
作为优选方式,所述N+型半导体层105的材料为Si、GaAs、GaN、SiC、AlN、AlGaN、InGaN中任意一种或几种的组合;所述钝化层(110)的材料为SiO2、HfO2、Al2O3、Si3N4、La2O3中任意一种或几种形成的复合材料;所述衬底(101)的材料为蓝宝石、Si和SiC中任意一种。
本发明的有益效果为:本发明通过复合势垒层结构,实现了增强型氮面氮化镓基异质结场效应管。通过在栅下引入铝镓氮和氮化镓的复合势垒层材料,减小了栅下沟道的极化强度,从而使二维电子气沟道耗尽。当栅压正向增大时,栅下沟道层的耗尽区变窄,从而使得二维电子气沟道开启。本发明解决了实现氮面增强型特性的问题,相比于凹槽栅等结构具有更大的饱和漏极电流,同时避免了掺杂造成的缺陷等影响。
附图说明
图1是现有技术中常规的氮面GaN HFET的结构示意图;
图2是实施例1提供的器件的结构示意图;
图3是实施例2提供的器件的结构示意图;
图4是实施例3提供的器件的结构示意图;
图5是实施例4提供的器件的结构示意图;
图6是现有的GaN HFET与实施例2提供的GaN HFET的能带对比图;
图7是常规的氮面GaN HFET的转移特性示意图;
图8是实施例2提供的GaN HFET的转移特性示意图;
图9是实施例2提供的GaN HFET的输出特性示意图;
其中101为衬底,102为氮化镓缓冲层,103为氮化铝势垒层,104为氮化镓沟道层、105为N+型半导体层、106为源极、107为漏极、108为绝缘介质层,109为栅极、110为钝化层,201为氮化镓层,202为铝镓氮层,203为氮化铝层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图2所示,本实施例的一种氮面增强型复合势垒层氮化镓基异质结场效应管,包括:衬底101、设置在衬底101上层的氮化镓缓冲层102、氮化镓缓冲层102上方的氮化镓沟道层104、源极106、漏极107、栅极109、N+型半导体层105、钝化层110、复合势垒层,所述N+型半导体层105设置在氮化镓沟道层104的上方,所述源极106和漏极107设置在N+型半导体层105的上方且均与N+型半导体层105形成欧姆接触,所述栅极109设置在氮化镓沟道层104上方,所述复合势垒层设置在氮化镓缓冲层102和氮化镓沟道层104之间,所述复合势垒层包括氮化铝层203、以及氮化镓层201和铝镓氮层202构成的复合结构,所述复合结构的左右两侧为氮化铝层203,其中氮化镓层201位于铝镓氮层202下方。
本实施例的栅极109没有栅介质,可以进一步提升器件的饱和电流和峰值跨导。但在实际实施中,需要考虑到栅极泄漏电流的问题,因此需要综合考量选择栅介质的有无及合适的厚度。
优选的,所述复合势垒层的厚度范围为1nm至10nm。
优选的,所述氮化镓层201的厚度范围为0.5nm至5nm,所述铝镓氮层202的厚度范围为0.5nm至5nm。
优选的,所述铝镓氮层202的分子式为AlxGayN,其中0≤x≤1,0≤y≤1,x+y=1。
优选的,所述N+型半导体层105的厚度范围为2nm至10nm,掺杂浓度范围为3×1017cm-3~1×1020cm-3
优选的,所述氮化镓缓冲层102的厚度为100nm至4μm,所述氮化镓沟道层104的厚度范围为10nm至100nm。
优选的,所述N+型半导体层105的材料为Si、GaAs、GaN、SiC、AlN、AlGaN、InGaN中任意一种或几种的组合;所述钝化层(110)的材料为SiO2、HfO2、Al2O3、Si3N4、La2O3中任意一种或几种形成的复合材料;所述衬底(101)的材料为蓝宝石、Si和SiC中任意一种。
实施例2
如图3所示,本例与实施例1的不同之处在于:氮化镓沟道层104上方设有绝缘介质层108,所述栅极109设置在绝缘介质层108上方。
下面将图3所示的具有复合势垒层的氮面增强型GaN HFET与图1所示的常规氮面GaN HFET对比;器件的结构参数以表1中给出的为例。
表1器件仿真结构参数表
器件参数名称 常规氮面GaN HFET 本发明氮面GaN HFET
栅极长度 0.62μm 0.62μm
源极长度 0.5μm 0.5μm
栅源间距 0.05μm 0.05μm
GaN缓冲层厚度 200μm 200μm
势垒层厚度 2nm 2nm
GaN沟道层厚度 20nm 20nm
铝镓氮势垒层厚度 —— 1nm
氮化镓层厚度 —— 1nm
N+型半导体层掺杂浓度 2×10<sup>19</sup>cm<sup>-3</sup> 2×10<sup>19</sup>cm<sup>-3</sup>
钝化层材料 Si<sub>3</sub>N<sub>4</sub> Si<sub>3</sub>N<sub>4</sub>
栅介质材料 Si<sub>3</sub>N<sub>4</sub> Si<sub>3</sub>N<sub>4</sub>
Si<sub>3</sub>N<sub>4</sub>钝化层厚度 27nm 27nm
Si<sub>3</sub>N<sub>4</sub>栅介质厚度 7nm 7nm
阈值电压 -1.8V 1.3V
峰值跨导 301mS/mm 293mS/mm
图6为现有的氮面GaN HFET与本发明提供的GaN HFET在栅下沿垂直沟道方向的能带对比图,可见现有的氮面GaN HFET的沟道导带底处于费米能级以下,表现为常开型器件,而本例提供的具有复合势垒层的氮面增强型GaN HFET的沟道导带底在费米能级以上,说明通过采用复合势垒层的结构,能够实现常关型特性。通过调节复合势垒层中铝镓氮层的铝组分及厚度,可以达到调节阈值电压的作用。
图7为图1中现有的常规氮面GaN HFET的转移特性示意图,器件的阈值电压为-1.8V,峰值跨导为301mS/mm,为耗尽型器件。图8为本发明提供的器件的转移特性示意图,器件的阈值电压为1.3V,实现了增强型特性,同时,器件的峰值跨导达到293mS/mm,对比于常规氮面器件,峰值跨导几乎保持不变,表明器件的栅控能力未出现大的退化。图9为本发明提供的器件的输出特性曲线,可见最大漏极电流达到900mA/mm,导通电阻低至1.29Ω·mm,具有优异的直流特性。
虽然上述实施例子是以氮化镓基异质结场效应管(GaN HFET)为例进行说明的,但是所提出的结构适用于各种其他半导体材料构成的多种结构晶体管。
实施例3
如图4所示,本例与实施例2的不同之处在于:氮化镓层201和铝镓氮层202的长度大于栅极109的长度。
通过增大铝镓氮层和氮化铝层的长度,能够进一步耗尽非栅极区域的沟道的二维电子气,该方案可以起到进一步增大器件阈值电压的作用,但会减小沟道的二维电子气密度,从而导致器件开启时的漏极电流有所下降。
实施例4
如图5所示,本例与实施例2的不同之处在于:氮化镓层201和铝镓氮层202的长度小于栅极109的长度。
铝镓氮层与氮化镓层的长度可以小于栅极的长度,但若要得到实现增强型器件的目的,则需要保证一定的长度以耗尽栅极下方的二维电子气。在具体实现过程中要综合考虑,选择合适的铝镓氮层长度及铝镓氮的铝组分等参数,以调整器件的各方面特性。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种氮面增强型复合势垒层氮化镓基异质结场效应管,其特征在于,包括:衬底(101)、设置在衬底(101)上层的氮化镓缓冲层(102)、氮化镓缓冲层(102)上方的氮化镓沟道层(104)、源极(106)、漏极(107)、栅极(109)、N+型半导体层(105)、钝化层(110)、复合势垒层,所述N+型半导体层(105)设置在氮化镓沟道层(104)的上方,所述源极(106)和漏极(107)设置在N+型半导体层(105)的上方且均与N+型半导体层(105)形成欧姆接触,所述栅极(109)设置在氮化镓沟道层(104)上方,所述复合势垒层设置在氮化镓缓冲层(102)和氮化镓沟道层(104)之间,所述复合势垒层包括氮化铝层(203)、以及氮化镓层(201)和铝镓氮层(202)构成的复合结构,所述复合结构的左右两侧为氮化铝层(203),其中氮化镓层(201)位于铝镓氮层(202)下方。
2.根据权利要求1所述的一种氮面增强型复合势垒层氮化镓基异质结场效应管,其特征在于:氮化镓沟道层(104)上方设有绝缘介质层(108),所述栅极(109)设置在绝缘介质层(108)上方。
3.根据权利要求1或2所述的一种氮面增强型复合势垒层氮化镓基异质结场效应管,其特征在于:氮化镓层(201)和铝镓氮层(202)的长度大于栅极(109)的长度。
4.根据权利要求1或2所述的一种氮面增强型复合势垒层氮化镓基异质结场效应管,其特征在于:氮化镓层(201)和铝镓氮层(202)的长度小于栅极(109)的长度。
5.根据权利要求1或2所述的一种氮面增强型复合势垒层氮化镓基异质结场效应管,其特征在于:所述复合势垒层的厚度范围为1nm至10nm。
6.根据权利要求1或2所述的一种氮面增强型复合势垒层氮化镓基异质结场效应管,其特征在于:所述氮化镓层(201)的厚度范围为0.5nm至5nm,所述铝镓氮层(202)的厚度范围为0.5nm至5nm。
7.根据权利要求1或2所述的一种氮面增强型复合势垒层氮化镓基异质结场效应管,其特征在于:所述铝镓氮层(202)的分子式为AlxGayN,其中0≤x≤1,0≤y≤1,x+y=1。
8.根据权利要求1或2所述的一种氮面增强型复合势垒层氮化镓基异质结场效应管,其特征在于:所述N+型半导体层(105)的厚度范围为2nm至10nm,掺杂浓度范围为3×1017cm-3~1×1020cm-3
9.根据权利要求1或2所述的一种氮面增强型复合势垒层氮化镓基异质结场效应管,其特征在于:所述氮化镓缓冲层(102)的厚度为100nm至4μm,所述氮化镓沟道层(104)的厚度范围为10nm至100nm。
10.根据权利要求1或2所述的一种氮面增强型复合势垒层氮化镓基异质结场效应管,其特征在于:所述N+型半导体层(105)的材料为Si、GaAs、GaN、SiC、AlN、AlGaN、InGaN中任意一种或几种的组合;所述钝化层(110)的材料为SiO2、HfO2、Al2O3、Si3N4、La2O3中任意一种或几种形成的复合材料;所述衬底(101)的材料为蓝宝石、Si和SiC中任意一种。
CN201910610794.6A 2019-07-08 2019-07-08 氮面增强型复合势垒层氮化镓基异质结场效应管 Active CN110310981B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910610794.6A CN110310981B (zh) 2019-07-08 2019-07-08 氮面增强型复合势垒层氮化镓基异质结场效应管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910610794.6A CN110310981B (zh) 2019-07-08 2019-07-08 氮面增强型复合势垒层氮化镓基异质结场效应管

Publications (2)

Publication Number Publication Date
CN110310981A CN110310981A (zh) 2019-10-08
CN110310981B true CN110310981B (zh) 2021-04-02

Family

ID=68078290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910610794.6A Active CN110310981B (zh) 2019-07-08 2019-07-08 氮面增强型复合势垒层氮化镓基异质结场效应管

Country Status (1)

Country Link
CN (1) CN110310981B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111370470B (zh) * 2020-03-12 2021-06-08 电子科技大学 氮化镓mis栅控混合沟道功率场效应晶体管及其制造方法
CN114121657B (zh) * 2021-11-25 2023-10-31 深圳大学 一种氮化镓垂直结型场效应管的制备方法
CN116613192B (zh) * 2023-07-17 2023-10-03 成都氮矽科技有限公司 一种常关型GaN HEMT及制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104269433B (zh) * 2014-09-05 2017-03-22 电子科技大学 具有复合沟道层的氮化镓基增强型异质结场效应晶体管
JP7028547B2 (ja) * 2016-06-20 2022-03-02 株式会社アドバンテスト 化合物半導体装置の製造方法
JP6685890B2 (ja) * 2016-12-19 2020-04-22 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN110310981A (zh) 2019-10-08

Similar Documents

Publication Publication Date Title
US10658500B2 (en) Layer structure for a group-III-nitride normally-off transistor
US7948011B2 (en) N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
JP5064824B2 (ja) 半導体素子
US8101972B2 (en) Nitride semiconductor device and method for fabricating the same
US8835986B2 (en) Method for fabrication of III-nitride device and the III-nitride device thereof
US20080308813A1 (en) High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
US20060220060A1 (en) Semiconductor device and manufacturing method thereof
US20040041169A1 (en) GaN-type enhancement MOSFET using hetero structure
US8330187B2 (en) GaN-based field effect transistor
US20130181224A1 (en) Semiconductor structure
CN110310981B (zh) 氮面增强型复合势垒层氮化镓基异质结场效应管
US20150263155A1 (en) Semiconductor device
US11705511B2 (en) Metal-insulator-semiconductor transistors with gate-dielectric/semiconductor interfacial protection layer
US11355626B2 (en) High electron mobility transistor
US20210359123A1 (en) Semiconductor power device
KR20070092482A (ko) 질화물계 반도체 소자 및 그 제조방법
CN109742144B (zh) 一种槽栅增强型mishemt器件及其制作方法
JP2006032650A (ja) 半導体装置
Kim et al. Polarization-Engineered Ga-Face GaN-Based Heterostructures for Normally-Off Heterostructure Field-Effect Transistors
Lee et al. Improving GaN-based HEMTs performance by gate recess technique
JP5275773B2 (ja) 電界効果トランジスタ
Han et al. Characteristics of P-channel GaN MOSFET up to 300° C
KR101622916B1 (ko) 양성자 빔 조사에 의한 상시불통형 GaN계 트랜지스터 및 그 제조 방법
Li et al. Effect of Gan interlayer thickness on the Algan/Gan heterostructure field-effect transistors for self-terminated wet etching process
JP2014203940A (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant