JP2020508276A - Ｉｉｉ族窒化物層及びダイヤモンド層を有するウエハ - Google Patents

Ｉｉｉ族窒化物層及びダイヤモンド層を有するウエハ Download PDF

Info

Publication number
JP2020508276A
JP2020508276A JP2019541301A JP2019541301A JP2020508276A JP 2020508276 A JP2020508276 A JP 2020508276A JP 2019541301 A JP2019541301 A JP 2019541301A JP 2019541301 A JP2019541301 A JP 2019541301A JP 2020508276 A JP2020508276 A JP 2020508276A
Authority
JP
Japan
Prior art keywords
layer
diamond
sic
forming
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019541301A
Other languages
English (en)
Other versions
JP6858872B2 (ja
Inventor
ユル チョー，サム
ユル チョー，サム
サン リー，ウォン
サン リー，ウォン
Original Assignee
アールエフエイチアイシー コーポレイション
アールエフエイチアイシー コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アールエフエイチアイシー コーポレイション, アールエフエイチアイシー コーポレイション filed Critical アールエフエイチアイシー コーポレイション
Publication of JP2020508276A publication Critical patent/JP2020508276A/ja
Application granted granted Critical
Publication of JP6858872B2 publication Critical patent/JP6858872B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

ダイヤモンド層（１３０６）とＩＩＩ族窒化物化合物を有する半導体層（１３１０）とを含むウエハ（１３０９）、及びウエハ（１３０９）を製造する方法が提供される。シリコン基板（１３０２）上に第１のＳｉＣ層（１３０４）が形成され、そして、炭素含有ガスを用いて第１のＳｉＣ層（１３０４）の表面が炭化されることで、ＳｉＣ層上に炭素粒子が形成される。次いで、この炭化された表面上に、炭素原子がダイヤモンド層を成長させるためのシード粒子として作用して、ダイヤモンド層（１３０６）が成長される。ダイヤモンド層（１３０６）上に第２のＳｉＣ層（１３０８）が形成され、そして、第２のＳｉＣ層（１３０８）上に、ＩＩＩ族窒化物化合物を有する半導体層（１３１０）が形成される。その後、シリコン基板（１３０２）及び第１のＳｉＣ層（１３０４）が除去される。

Description

本発明は、半導体ウエハに関し、より具体的には、ダイヤモンド層とＩＩＩ族窒化物半導体材料を含む半導体層とを有するウエハ、及び該ウエハを製造する方法に関する。
窒化ガリウム（ＧａＮ）又はＡｌＧａＮ又はＡｌＮは、それを例えば高電子移動度トランジスタ（ＨＥＭＴ）などの無線周波数（ＲＦ）デバイスに高度に適したものにする電気的及び物理的な特性を持つ。一般に、ＲＦデバイスは、動作中に大量の熱エネルギーを生成し、デバイス故障を回避するためにデバイスから熱エネルギーを取り出すための機構を必要とする。ダイヤモンドは、良好な熱伝導率を有することが知られているとともに、その上にＡｌＧａＮ／ＧａＮ層が形成される基板用の材料として使用されることができる。
ダイヤモンド層上にＡｌＧａＮ／ＧａＮ ＨＥＭＴ層を形成するための１つの従来アプローチは、シリコン基板上に直にＡｌＧａＮ／ＧａＮ ＨＥＭＴ層を堆積させ、シリコン基板を除去し、そして、ＡｌＧａＮ／ＧａＮ ＨＥＭＴ層上にダイヤモンド層を形成するものである。このアプローチは、その低い製造コストに関して魅力的である。また、シリコンの材料特性は、低い表面ラフネスを有する大きいシリコンウエハを生産することを可能にし、それがひいては、大きいＡｌＧａＮ／ＧａＮ ＨＥＭＴウエハを生産することを可能にする。加えて、シリコン基板は、従来のウエハ処理技術によって比較的容易に除去されることができる。しかしながら、ＡｌＧａＮ／ＧａＮとシリコンとの間の大きい格子不整合のために、シリコン基板上に直に高品質ＡｌＧａＮ／ＧａＮ層を成長させることには依然として難しさが存在する。従って、高められた材料特性を持つダイヤモンド層及びＡｌＧａＮ／ＧａＮ層を有するウエハを製造するための方法が望まれる。
実施形態において、ウエハは、ＩＩＩ族窒化物化合物を含む半導体層と、該半導体層上に形成されたＳｉＣ層と、ＳｉＣ層上に形成された中間層と、中間層上に形成され、ダイヤモンド粒子を含むシード層と、シード層上に形成されたダイヤモンド層とを含む。
実施形態において、ウエハを形成する方法は、シリコン基板上にＳｉＣ層を形成し、ＳｉＣ層上に、ＩＩＩ族窒化物化合物を含む半導体層を形成し、シリコン基板を除去してＳｉＣ層の表面を露出させ、露出されたＳｉＣ層の表面上に中間層を形成し、中間層上に、ダイヤモンド粒子を含むシード層を形成し、シード層上にダイヤモンド層を成長させることを含む。
実施形態において、ウエハは、ＩＩＩ族窒化物化合物を含む半導体層と、該半導体層上に形成された中間層と、中間層上に形成され、ダイヤモンド粒子を含むシード層と、シード層上に形成されたダイヤモンド層とを含む。
実施形態において、ウエハを形成する方法は、シリコン基板上にＳｉＣ層を形成し、ＳｉＣ層上に、ＩＩＩ族窒化物化合物を含む半導体層を形成し、シリコン基板及びＳｉＣ層を除去し、ＳｉＣ層上に中間層を形成し、中間層上に、ダイヤモンド粒子を含むシード層を形成し、シード層上にダイヤモンド層を成長させることを含む。
実施形態において、ウエハは、配向結晶構造を持つダイヤモンド層と、ダイヤモンド層上に形成されたＳｉＣ層と、ＳｉＣ層上に形成された、ＩＩＩ族窒化物化合物を含む半導体層とを含む。
実施形態において、ウエハを形成する方法は、シリコン基板上に中間層を形成し、中間層上に、ダイヤモンド粒子を含むシード層を形成し、シード層上にダイヤモンド層を成長させ、ダイヤモンド層上にＳｉＣ層を形成し、ＳｉＣ層上に、ＩＩＩ族窒化物化合物を含む半導体層を形成し、シリコン基板、シード層及び中間層を除去することを含む。
実施形態において、ウエハを形成する方法は、シリコン基板上に第１のＳｉＣ層を形成し、第１のＳｉＣ層の表面を炭化し、炭化した第１のＳｉＣ層の表面上にダイヤモンド層を成長させ、ダイヤモンド層上に第２のＳｉＣ層を形成し、第２のＳｉＣ層上に、ＩＩＩ族窒化物化合物を含む半導体層を形成し、シリコン基板及び第１のＳｉＣ層を除去することを含む。
本発明の実施形態が参照され、その例が添付の図面に示される。これらの図は、限定するものではなく、例示的なものである。本発明は概してこれらの実施形態の文脈で説明されるが、理解されるべきことには、本発明の範囲をこれら特定の実施形態に限定する意図はない。
図１−図３は、本開示の実施形態に従った、ダイヤモンド層及びＩＩＩ族窒化物層を含むウエハを形成する例示的な一プロセスを示している。 図１−図３は、本開示の実施形態に従った、ダイヤモンド層及びＩＩＩ族窒化物層を含むウエハを形成する例示的な一プロセスを示している。 図１−図３は、本開示の実施形態に従った、ダイヤモンド層及びＩＩＩ族窒化物層を含むウエハを形成する例示的な一プロセスを示している。 図１−図３のウエハを製造する例示プロセスのフローチャートを示している。 図５−図７は、本開示の実施形態に従った、ダイヤモンド層及びＩＩＩ族窒化物層を含むウエハを形成する例示的な一プロセスを示している。 図５−図７は、本開示の実施形態に従った、ダイヤモンド層及びＩＩＩ族窒化物層を含むウエハを形成する例示的な一プロセスを示している。 図５−図７は、本開示の実施形態に従った、ダイヤモンド層及びＩＩＩ族窒化物層を含むウエハを形成する例示的な一プロセスを示している。 図５−図７のウエハを製造する例示プロセスのフローチャートを示している。 図９−図１１は、本開示の実施形態に従った、ダイヤモンド層及びＩＩＩ族窒化物層を含むウエハを形成する例示的な一プロセスを示している。 図９−図１１は、本開示の実施形態に従った、ダイヤモンド層及びＩＩＩ族窒化物層を含むウエハを形成する例示的な一プロセスを示している。 図９−図１１は、本開示の実施形態に従った、ダイヤモンド層及びＩＩＩ族窒化物層を含むウエハを形成する例示的な一プロセスを示している。 図９−図１１のウエハを製造する例示プロセスのフローチャートを示している。 図１３−図１５は、本開示の実施形態に従った、ダイヤモンド層及びＩＩＩ族窒化物層を含むウエハを形成する例示的な一プロセスを示している。 図１３−図１５は、本開示の実施形態に従った、ダイヤモンド層及びＩＩＩ族窒化物層を含むウエハを形成する例示的な一プロセスを示している。 図１３−図１５は、本開示の実施形態に従った、ダイヤモンド層及びＩＩＩ族窒化物層を含むウエハを形成する例示的な一プロセスを示している。 図１３−図１５のウエハを製造する例示プロセスのフローチャートを示している。
以下の記載においては、説明の目的で、本開示の理解を提供するために具体的詳細事項が記述される。しかしながら、当業者に明らかになることには、本開示はこれら詳細事項を用いずに実施されてもよい。また、当業者が認識することには、以下に記述される本開示の実施形態は、例えばプロセス、装置、システム、デバイス、又は有形なコンピュータ読み取り可能媒体上での方法など、多様に実施され得る。
当業者が認識することには、（１）特定の工程はオプションとして実行されることがあり、（２）工程はここに記述される特定の順序に限られないことがあり、（３）特定の工程は、同時に行われることを含め、異なる順序で実行されることがある。
図に示される要素／コンポーネントは、本開示の例示的な実施形態を図示するものであり、本開示を不明瞭にすることがないことを意図したものである。本明細書における“一実施形態”、“好適実施形態”、“ある実施形態”又は“実施形態”への言及は、その実施形態に関して記載される特定の機構、構造、特性又は機能が、本開示の少なくとも１つの実施形態に含まれており、そして、２つ以上の実施形態に含まれることもあることを意味する。本明細書の様々な箇所に“一実施形態において”、“ある実施形態において”、又は“実施形態において”という言い回しが現れることは、必ずしも全てが同じ１つ以上の実施形態に言及しているわけではない。用語“含む”、“含んでいる”、“有する”、及び“有している”は、オープンな用語であると理解されるべきであり、それに続く列挙は例であって、列挙するアイテムに限定する意図はない。ここで使用される見出しは、単に構成上の目的でのものであり、明細書又は請求項の範囲を限定するために使用されるべきでない。また、本明細書の様々な箇所での特定の用語の使用は、例示のためであり、限定するものとして解釈されるべきでない。
図１−図３は、本開示の実施形態に従った、ダイヤモンド層及びＩＩＩ族窒化物層を含むウエハを形成する例示的な一プロセスを示している。図示のように、ウエハ１００はシリコン基板１０２を含むことができ、シリコン基板１０２上にＳｉＣ層１０４及びＩＩＩ族窒化物層１０６が形成され得る。
実施形態において、ＳｉＣ層１０４は、立方晶系炭化ケイ素（３Ｃ−ＳｉＣ）を含み得るとともに、例えば低圧化学気相成長（ＬＰＣＶＤ）技術などの従来からのウエハ処理技術によって、シリコン基板１０２上に形成され得る。実施形態において、ＩＩＩ族窒化物層１０６は、例えば六方晶系ＡｌＧａＮ／ＧａＮ又は立方晶系ＡｌＧａＮ／ＧａＮなどのＧａＮ化合物を各々が含む１つ以上の層を含み得る。簡潔さの目的で、以下の節では、ＩＩＩ族窒化物層は、各々がＩＩＩ族窒化物化合物を含む１つ以上の層をまとめて指すとし得る。実施形態において、ＩＩＩ族窒化物層１０６は、例えば有機金属化学気相成長（ＭＯＣＶＤ）技術などの従来からのウエハ処理技術によって、ＳｉＣ層１０４上に形成され得る。
実施形態において、ウエハ１００のＩＩＩ族窒化物層１０６に、例えばトランジスタなどの様々な電子部品が、従来からのウエハ処理技術によって形成され得る。ＩＩＩ族窒化物化合物（又は略してＩＩＩ族窒化物）とＳｉＣとの間の格子不整合は、ＩＩＩ族窒化物とＳｉとの間の格子不整合よりも小さい。従って、ＩＩＩ族窒化物層１０６とシリコン基板１０２との間にＳｉＣ層１０４が配置されない場合と比較して、ＳｉＣ層１０４上のＩＩＩ族窒化物層１０６は、電子部品のための改善された材料特性を有する。
実施形態において、ＩＩＩ族窒化物層１０６を処理した後に、シリコン基板１０２が、例えばグラインド／ラッピングと研磨などの従来からのウエハ処理技術によって除去されて、ウエハ１０７が形成され得る。そして、図３に示すように、ウエハ１０７が裏返され、ＳｉＣ層１０４上に順次に、中間層１０８、シード層１１０、及びダイヤモンド層１１２が形成され得る。
ＳｉＣ層１０４に直にダイヤモンド層１１２が取り付けられる場合、ダイヤモンド層１１２の形成中に、ダイヤモンド層１１２とＳｉＣ層１０４との間の熱膨張係数（ＣＴＥ）の不一致がＳｉＣ層１０４上に応力を生成してしまい得る。実施形態においては、ＣＴＥの不一致による応力を軽減するように、中間層１０８の材料及び厚さが選定され得る。実施形態において、中間層１０８は、例えばポリＳｉ又はＳｉＯ又はＳｉＮなどの誘電体材料で形成され得る。
実施形態において、シード層１１０を形成するために、層１０６、１０４、及び１０８を含むウエハを、ダイヤモンドナノ粒子（ダイヤモンドシード粒子）の水性懸濁液に浸漬させて、中間層１０８の頂面が水性懸濁液と直に接触するようにし得る。ダイヤモンド粒子が中間層１０８の表面に吸着されてシード層１１０を形成し得る。懸濁液に晒す時間及びダイヤモンド粒子の濃度に応じて、シード層１１０内の粒子の密度が決定され得る。ダイヤモンド粒子は、ＳｉＣ層１０４に対してよりも中間層１０８に対してよく付着し得るので、中間層１０８がシード層１１０の粒子数密度を高め得る。
実施形態において、中間層１０８は、シード層１１０及びダイヤモンド層１１２を形成するプロセス中に熱ダメージからＳｉＣ層１０４及びＩＩＩ族窒化物層１０６を保護し得る。さらに、中間層１０８は、ＳｉＣ層１０４をダイヤモンド層１１２から電気的に絶縁し得る。実施形態において、ダイヤモンド層１１２は、他の好適技術も使用され得るものの、化学気相成長（ＣＶＤ）技術によって形成され得る。実施形態において、ダイヤモンド層１１２は多結晶構造を持ち得る。
実施形態において、ＩＩＩ族窒化物ウエハ１１３は、ダイシングされて様々な電気デバイスに使用され得る。ウエハ１１３のＩＩＩ族窒化物１０６内に形成された電子部品が電気デバイスの動作中に熱エネルギーを生成し、その熱エネルギーが、ＳｉＣ層１０４、中間層１０８、及びシード層１１０を介してダイヤモンド層１１２に伝達され得る。ＳｉＣはダイヤモンドよりも低い熱伝導率を持つので、ＳｉＣ層１０４が過度に厚い場合、ＩＩＩ族窒化物層１０６からダイヤモンド層１１２への熱流が減少され得る。実施形態において、ＳｉＣ層１０４の厚さは、ＳｉＣ層１０４がなおもＳｉ基板１０２とＩＩＩ族窒化物層１０６との間の格子不整合を緩和するのに十分な厚みでありながら、ダイヤモンド層１１２への熱流が増強されるように最小化され得る。
図４は、図１−図３のウエハを製造する例示的な一プロセスのフローチャート４００を示している。工程４０２及び４０４にて、それぞれ、シリコン基板上にＳｉＣ層が形成され、ＳｉＣ層上にＩＩＩ族窒化物層が形成され得る。ＳｉＣとＩＩＩ族窒化物との間の格子不整合は、ＳｉとＩＩＩ族窒化物との間の格子不整合よりも小さいので、ＳｉＣ層はＩＩＩ族窒化物層の材料特性を向上させ得る。工程４０６にて、Ｓｉ基板が除去され得る。次いで、工程４０８にて、ＳｉＣ層上に順次に、中間層、シード層及びダイヤモンド層が形成され得る。オプションで、工程４１０にて、ＩＩＩ族窒化物層に例えばトランジスタなどの電気部品が形成され得るように、従来からのウエハ処理技術によって、ＩＩＩ族窒化物ウエハがデバイス処理され得る。
図５−図７は、本開示の実施形態に従った、ダイヤモンド層及びＩＩＩ族窒化物層を含むウエハを形成する例示的な一プロセスを示している。図５に示すように、ウエハ５００は、図１のウエハ１００と同様の構造を有し得る。また、ＳｉＣ層５０４及びＩＩＩ族窒化物層５０６は、それぞれ、ＳｉＣ層１０４及びＩＩＩ族窒化物層１０６と同様の材料で形成されて同様の機能を有し得る。次いで、ウエハ５００からＳｉ基板５０２及びＳｉＣ層５０４が除去されて、ウエハ５０３が形成され得る。次いで、ウエハ５０３のＩＩＩ族窒化物層５０６上に、中間層５０８、シード層５１０及びダイヤモンド層５１２が形成され得る。
実施形態において、中間層５０８、シード層５１０及びダイヤモンド層５１２は、ウエハ１１３内のそれらの対応部分と同様の技術によって形成されて同様の構造を有し得る。ウエハ５０５は、ウエハ５００からＳｉＣ層５０４が完全に除去されるという相違を持って、ウエハ１１３と同様とし得る。実施形態において、ＳｉＣ層５０４は、例えば化学エッチング、ドライエッチング、ラッピング（機械研削）又は化学機械研磨（ＣＭＰ）などの従来からの技術によって除去され得る。
ウエハ５０５は如何なるＳｉＣ層も含んでいないので、ウエハ５１３内の中間層５０８及びシード層５１０がウエハ１１３内のそれらの対応部分と同じ組成及び厚さを持つと仮定して、ＩＩＩ族窒化物５０６からダイヤモンド層５１２への熱流量は、ＩＩＩ族窒化物層１０６からダイヤモンド層１１２への熱流量よりも大きくなり得る。実施形態において、ウエハ５０５のＩＩＩ族窒化物層５０６に、例えばトランジスタなどの様々な電気部品が形成され得る。
図８は、図５−図７のウエハを製造する例示的な一プロセスのフローチャート８００を示している。工程８０２及び８０４にて、それぞれ、シリコン基板上にＳｉＣ層が形成され、ＳｉＣ層上にＩＩＩ族窒化物層が形成される。ＳｉＣとＩＩＩ族窒化物との間の格子不整合は、シリコンとＩＩＩ族窒化物との間の格子不整合よりも小さいので、ＳｉＣ層はＧａＮ層の材料特性を向上させ得る。工程８０６にて、シリコン基板及びＳｉＣ層が除去され得る。次いで、工程８０８にて、ＩＩＩ族窒化物層上に順次に、中間層、シード層及びダイヤモンド層が形成され得る。オプションで、工程８１０にて、従来からのウエハ処理技術によってＩＩＩ族窒化物ウエハがデバイス処理されることができ、それにより、ＩＩＩ族窒化物層に例えばトランジスタなどの電気部品が形成される。
図９−図１１は、本開示の実施形態に従った、ダイヤモンド層及びＩＩＩ族窒化物層を含むウエハを形成する例示的な一プロセスを示している。図示のように、ウエハ９００はシリコン基板９０２を含むことができ、シリコン基板９０２上に順次に、中間層９０４、シード層９０６及びダイヤモンド層９０８が形成され得る。
実施形態において、中間層９０４は、例えばポリＳｉ又はＳｉＮ又はＳｉＯなどの誘電体材料で形成され得る。実施形態において、シード層９０６を形成するために、層９０２及び９０４を含む層のスタックを、ダイヤモンドナノ粒子（ダイヤモンドシード粒子）の水性懸濁液に浸漬させて、中間層９０４の頂面が水性懸濁液と直に接触するようにし得る。ダイヤモンド粒子が中間層９０４の表面に吸着されてシード層９０６を形成し得る。懸濁液に晒す時間及びダイヤモンド粒子の濃度に応じて、シード層９０６内の粒子の密度が決定され得る。ダイヤモンド粒子は、Ｓｉ基板９０２に対してよりも中間層９０４に対してよく付着し得るので、中間層９０４がシード層９０６の粒子数密度を高め得る。
実施形態において、ダイヤモンド層９０８は、他の好適技術も使用され得るものの、化学気相成長（ＣＶＤ）技術によって形成され得る。実施形態において、シード層９０６内のダイヤモンドシード粒子が、ダイヤモンド層９０８の成長のためのシードとして作用し得る。実施形態において、Ｓｉ基板９０２の結晶構造がダイヤモンド層９０８に転写され、それ故に、ダイヤモンド層９０８は配向された結晶構造（配向結晶構造）を持ち得る。
実施形態において、ウエハ９００内のダイヤモンド層９０８の頂面が、ミラー状のエピ準備面を生成するため及び頂面の欠陥を除去するために研磨され得る。実施形態において、頂面を研磨するために、化学機械研磨（ＣＭＰ）技術又は機械的ラッピングが使用され得る。次いで、図１０に示すように、研磨されたダイヤモンド層９０８のエピ準備頂面上にＳｉＣ層９１０が形成され、そして、ＳｉＣ層９１０上にＩＩＩ族窒化物層９１２が形成され得る。実施形態において、ＳｉＣ層９１０は立方晶系炭化ケイ素（３Ｃ−ＳｉＣ）を含み得る。
ＩＩＩ族窒化物とＳｉＣとの間の格子不整合は、ＩＩＩ族窒化物とダイヤモンドとの間の格子不整合よりも小さい。従って、ＩＩＩ族窒化物層９１２とダイヤモンド層９０８との間にＳｉＣ層９１０が配置されない場合と比較して、ＳｉＣ層９１０上のＩＩＩ族窒化物９１２は向上された材料特性を持つ。
実施形態において、ＳｉＣ層９１０は、例えば低圧化学気相成長（ＬＰＣＶＤ）技術などの従来からのウエハ処理技術によって、ダイヤモンド層９０８上に堆積され得る。実施形態において、ＩＩＩ族窒化物層９１２は、例えばＭＯＣＶＤ技術などの従来からのウエハ処理技術によって形成され得る。
実施形態において、ウエハ９０９のＩＩＩ族窒化物層９１２に、例えばトランジスタなどの電子部品が、従来からのウエハ処理技術によって形成され得る。電子部品を形成したら、ウエハ９０９から、Ｓｉ基板９０２、中間層９０４、及びシード層９０６が除去され得る。図１１は、ダイヤモンド層９０８、ＳｉＣ層９１０及びＩＩＩ族窒化物層９１２の３つの層を含むウエハ９１３を示している。実施形態において、ウエハ９１３は、ダイシングされて様々な電気デバイスに使用され得る。ＩＩＩ族窒化物９１２内に形成された電子部品が電気デバイスの動作中に熱エネルギーを生成し、その熱エネルギーが、ＳｉＣ層９１０を介してダイヤモンド層９０８に伝達され得る。ＳｉＣはダイヤモンドよりも低い熱伝導率を持つので、ＳｉＣ層９１０が過度に厚い場合、ＩＩＩ族窒化物層９１２からダイヤモンド層９０８への熱流が減少され得る。実施形態において、ＳｉＣ層９１０の厚さは、ＳｉＣ層９１０がなおもＩＩＩ族窒化物層９１２の材料特性を高めるのに十分な厚みでありながら、ダイヤモンド層９０８への熱流が増強されるように最小化され得る。
図１２は、図９−図１１のウエハを製造する例示的な一プロセスのフローチャート１２００を示している。工程１２０２にて、Ｓｉ基板上に、中間層、シード層及びダイヤモンド層が形成され得る。次いで、工程１２０４にて、頂面の欠陥を除去するため及びミラー状のエピ準備面を生成するために、ダイヤモンド層の頂面が研磨され得る。工程１２０６にて、研磨されたダイヤモンド層のエピ準備面上にＳｉＣ層が形成され、該ＳｉＣ層上にＩＩＩ族窒化物層が形成され得る。オプションで、工程１２０８にて、ＩＩＩ族窒化物層に電子部品を形成するために、従来からのウエハ処理技術によってＩＩＩ族窒化物層がデバイス処理され得る。次いで、工程１２１０にて、Ｓｉ基板、中間層、及びシード層が除去され得る。
図１３−図１５は、本開示の実施形態に従った、ダイヤモンド層及びＩＩＩ族窒化物層を含むウエハを形成する例示的な一プロセスを示している。図１３に示すように、Ｓｉ基板１３０２上にＳｉＣ層１３０４が形成され得る。実施形態において、ＳｉＣ層１３０４は、立方晶系炭化ケイ素（３Ｃ−ＳｉＣ）を含み得るとともに、例えば低圧化学気相成長（ＬＰＣＶＤ）などの従来からのウエハ処理技術によって、シリコン基板１３０２上に形成され得る。次いで、ＳｉＣ層１３０４の頂面が、例えばＣ２Ｈ４又はＣ３Ｈ８又はＣ２Ｈ２などの炭素含有ガスの使用によって炭化され得る。実施形態において、ウエハ１３００が熱化学気相成長リアクタ（図１３に図示せず）内に配置され、そして、ＳｉＣ層１３０４の頂面が、例えばＣ２Ｈ４又はＣ３Ｈ８又はＣ２Ｈ２などの炭素含有ガスに晒されることで、ＳｉＣ層１３０４の頂面が炭化させられ得る。
炭化プロセス中に、ＳｉＣ層１３０４の頂面に炭素原子が付着し得る。実施形態において、炭素原子をシード粒子として使用して、ＳｉＣ層１３０４上にダイヤモンド層１３０６が堆積され得る。実施形態において、ダイヤモンド層１３０６は、他の好適技術も使用され得るものの、化学気相成長（ＣＶＤ）技術によって形成され得る。ダイヤモンド層１３０６は配向結晶構造を持ち得る。
実施形態において、ダイヤモンド層１３０６の頂面が、ミラー状のエピ準備面を生成するため及び頂面の欠陥を除去するために研磨され得る。実施形態において、頂面を研磨するために、化学機械研磨（ＣＭＰ）技術又は機械的ラッピングが使用され得る。
実施形態において、ダイヤモンド層１３０６上に順次に、ＳｉＣ層１３０８及びＩＩＩ族窒化物層１３１０が堆積されて、ウエハ１３０５を形成し得る。実施形態において、ＳｉＣ層１３０８は、立方晶系炭化ケイ素（３Ｃ−ＳｉＣ）を含み得るとともに、例えば低圧化学気相成長（ＬＰＣＶＤ）技術などの従来からのウエハ処理技術によって形成され得る。実施形態において、ＩＩＩ族窒化物層１３１０は、例えば有機金属化学気相成長（ＭＯＣＶＤ）などの従来からのウエハ処理技術によって、ＳｉＣ層１３０８上に形成され得る。
ＩＩＩ族窒化物とＳｉＣとの間の格子不整合は、ＩＩＩ族窒化物とダイヤモンドとの間の格子不整合よりも小さい。従って、ＩＩＩ族窒化物層１３１０とダイヤモンド層１３０６との間にＳｉＣ層１３０８が配置されない場合と比較して、ＳｉＣ層１３０８上のＩＩＩ族窒化物１３１０は向上された材料特性を持つ。
実施形態において、ウエハ１３０５のＩＩＩ族窒化物層１３１０が、例えばトランジスタなどの様々な電気部品を形成するように、従来からのウエハ処理技術を用いてデバイス処理され得る。実施形態において、ＩＩＩ族窒化物層１３１０に電気部品を形成したら、Ｓｉ基板１３０２及びＳｉＣ層１３０４が、例えば化学エッチング、ドライエッチング、ラッピング（機械研削）又は化学機械研磨（ＣＭＰ）などの従来からの技術によって除去され得る。ダイヤモンド層１３０６と、ＳｉＣ層１３０８と、ＩＩＩ族窒化物層１３１０とを含むものであるウエハ１３０９が、ダイシングされて、例えば高電子移動度トランジスタ（ＨＥＭＴ）などの様々な電気デバイスに使用され得る。デバイスの動作中、ＩＩＩ族窒化物層１３１０によって生成された熱エネルギーがダイヤモンド層１３０６に伝達され得ることで、熱エネルギーに起因するデバイスの不具合を回避し得る。
ＳｉＣはダイヤモンドよりも低い熱伝導率を持つので、ＳｉＣ層１３０８が過度に厚い場合、ＩＩＩ族窒化物層１３１０からダイヤモンド層１３０６への熱流が減少され得る。実施形態において、ＳｉＣ層１３０８の厚さは、ＳｉＣ層１３０８がなおもＩＩＩ族窒化物層１３１０の材料特性を高めるのに十分な厚みでありながら、ダイヤモンド層１３０６への熱流が増強されるように最小化され得る。
図１６は、図１３−図１５のウエハを製造する例示的な一プロセスのフローチャート１６００を示している。工程１６０２にて、Ｓｉ基板上に第１のＳｉＣ層が形成され得る。次いで、工程１６０４にて、第１のＳｉＣ層の頂面が、例えばＣ２Ｈ４又はＣ３Ｈ８又はＣ２Ｈ２などの炭素含有ガスによって炭化されて、第１のＳｉＣ層の頂面に炭素原子を付着させ得る。工程１６０６にて、これら炭素原子を、ダイヤモンド層を成長させるためのシード粒子として用いて、第１のＳｉＣ層上にダイヤモンド層が形成され得る。工程１６０８にて、ダイヤモンド層の頂面が、ミラー状のエピ準備面を生成するため及び頂面の欠陥を除去するために研磨され得る。
工程１６１０にて、研磨されたダイヤモンド表面上に第２のＳｉＣ層が形成され、該第２のＳｉＣ層上にＩＩＩ族窒化物層が形成され得る。実施形態において、工程１６１２にて、ＩＩＩ族窒化物層に例えばトランジスタなどの様々な電気部品を形成するために、ＩＩＩ族窒化物層がデバイス処理され得る。工程１６１４にて、Ｓｉ基板及び第１のＳｉＣ層が除去され得る。
本発明は様々な修正及び代替形態を受け入れることができるが、その特定の例を図面に示して、ここで詳細に説明してきた。しかしながら、理解されるべきことには、本発明は、開示された特定の形態に限定されるものではなく、それとは反対に、本発明は、添付の請求項に入る全ての変形、均等、及び代替に及ぶものである。

Claims (20)

  1. ＩＩＩ族窒化物化合物を含む半導体層と、
    前記半導体層上に形成されたＳｉＣ層と、
    前記ＳｉＣ層上に形成された中間層と、
    前記中間層上に形成されたシード層であり、ダイヤモンド粒子を含むシード層と、
    前記シード層上に形成されたダイヤモンド層と、
    を有するウエハ。
  2. 前記ＳｉＣ層は立方晶系炭化ケイ素を含む、請求項１に記載のウエハ。
  3. ウエハを形成する方法であって、
    シリコン基板上にＳｉＣ層を形成し、
    前記ＳｉＣ層上に、ＩＩＩ族窒化物化合物を含む半導体層を形成し、
    前記シリコン基板を除去して前記ＳｉＣ層の表面を露出させ、
    露出された前記ＳｉＣ層の前記表面上に中間層を形成し、
    前記中間層上に、ダイヤモンド粒子を含むシード層を形成し、
    前記シード層上にダイヤモンド層を成長させる、
    ことを有する方法。
  4. 前記ＳｉＣ層は立方晶系炭化ケイ素を含む、請求項３に記載の方法。
  5. 前記シード層を形成する工程は、前記ダイヤモンド粒子を前記中間層に付着させることを含み、前記ダイヤモンド粒子は、前記ダイヤモンド層を成長させるためのシード粒子として作用する、請求項３に記載の方法。
  6. ＩＩＩ族窒化物化合物を含む半導体層と、
    前記半導体層上に形成された中間層と、
    前記中間層上に形成されたシード層であり、ダイヤモンド粒子を含むシード層と、
    前記シード層上に形成されたダイヤモンド層と、
    を有するウエハ。
  7. ウエハを形成する方法であって、
    シリコン基板上にＳｉＣ層を形成し、
    前記ＳｉＣ層上に、ＩＩＩ族窒化物化合物を含む半導体層を形成し、
    前記シリコン基板及び前記ＳｉＣ層を除去して前記半導体層の表面を露出させ、
    露出された前記半導体層の前記表面上に中間層を形成し、
    前記中間層上に、ダイヤモンド粒子を含むシード層を形成し、
    前記シード層上にダイヤモンド層を成長させる、
    ことを有する方法。
  8. 前記ＳｉＣ層は立方晶系炭化ケイ素を含む、請求項７に記載の方法。
  9. 前記シード層を形成する工程は、前記ダイヤモンド粒子を前記中間層に付着させることを含み、前記ダイヤモンド粒子は、前記ダイヤモンド層を成長させるためのシード粒子として作用する、請求項７に記載の方法。
  10. 配向結晶構造を持つダイヤモンド層と、
    前記ダイヤモンド層上に形成されたＳｉＣ層と、
    前記ＳｉＣ層上に形成された、ＩＩＩ族窒化物化合物を含む半導体層と、
    を有するウエハ。
  11. 前記ＳｉＣ層は立方晶系炭化ケイ素を含む、請求項１０に記載のウエハ。
  12. ウエハを形成する方法であって、
    シリコン基板上に中間層を形成し、
    前記中間層上に、ダイヤモンド粒子を含むシード層を形成し、
    前記シード層上にダイヤモンド層を成長させ、
    前記ダイヤモンド層上にＳｉＣ層を形成し、
    前記ＳｉＣ層上に、ＩＩＩ族窒化物化合物を含む半導体層を形成し、
    前記シリコン基板、前記シード層及び前記中間層を除去する、
    ことを有する方法。
  13. 前記ＳｉＣ層は立方晶系炭化ケイ素を含む、請求項１２に記載の方法。
  14. 前記シリコン基板、前記シード層及び前記中間層を除去する工程に先立って、前記半導体層に１つ以上の電子部品を形成する、ことを更に有する請求項１２に記載の方法。
  15. 前記ダイヤモンド層は配向結晶構造を持つ、請求項１２に記載の方法。
  16. ウエハを形成する方法であって、
    シリコン基板上に第１のＳｉＣ層を形成し、
    前記第１のＳｉＣ層の表面を炭化し、
    炭化した前記第１のＳｉＣ層の前記表面上にダイヤモンド層を成長させ、
    前記ダイヤモンド層上に第２のＳｉＣ層を形成し、
    前記第２のＳｉＣ層上に、ＩＩＩ族窒化物化合物を含む半導体層を形成し、
    前記シリコン基板及び前記第１のＳｉＣ層を除去する、
    ことを有する方法。
  17. 前記第１のＳｉＣ層及び前記第２のＳｉＣ層のうちの少なくとも一方が立方晶系炭化ケイ素を含む、請求項１６に記載の方法。
  18. 当該方法は更に、前記第２のＳｉＣ層を形成する工程に先立って、前記ダイヤモンド層の表面を研磨することを有し、前記第２のＳｉＣ層は、研磨された前記ダイヤモンド層の前記表面上に形成される、請求項１６に記載の方法。
  19. 前記シリコン基板及び前記第１のＳｉＣ層を除去する工程に先立って、前記半導体層に１つ以上の電子部品を形成する、ことを更に有する請求項１６に記載の方法。
  20. 前記ダイヤモンド層は配向結晶構造を持つ、請求項１６に記載の方法。
JP2019541301A 2017-08-31 2018-07-08 Ｉｉｉ族窒化物層及びダイヤモンド層を有するウエハ Active JP6858872B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/693,333 US10128107B1 (en) 2017-08-31 2017-08-31 Wafers having III-Nitride and diamond layers
US15/693,333 2017-08-31
PCT/US2018/041172 WO2019045880A1 (en) 2017-08-31 2018-07-08 PLATES WITH NITRIDE III AND DIAMOND LAYERS

Publications (2)

Publication Number Publication Date
JP2020508276A true JP2020508276A (ja) 2020-03-19
JP6858872B2 JP6858872B2 (ja) 2021-04-14

Family

ID=64050977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019541301A Active JP6858872B2 (ja) 2017-08-31 2018-07-08 Ｉｉｉ族窒化物層及びダイヤモンド層を有するウエハ

Country Status (7)

Country Link
US (1) US10128107B1 (ja)
EP (1) EP3701560A4 (ja)
JP (1) JP6858872B2 (ja)
KR (1) KR102286927B1 (ja)
CN (1) CN111095480B (ja)
TW (1) TWI699818B (ja)
WO (1) WO2019045880A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023048160A1 (ja) * 2021-09-22 2023-03-30 エア・ウォーター株式会社 半導体基板、半導体デバイス、半導体基板の製造方法、および半導体デバイスの製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI683370B (zh) * 2019-03-12 2020-01-21 環球晶圓股份有限公司 半導體元件及其製造方法
EP3745447A1 (en) * 2019-05-31 2020-12-02 Technische Universität München Wafer, optical emission device, method of producing a wafer, and method of characterizing a system for producing a wafer
US11652146B2 (en) 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers
KR102273305B1 (ko) * 2020-04-23 2021-07-06 알에프에이치아이씨 주식회사 신뢰성을 개선한 다이아몬드 기판 상 질화 갈륨 반도체 구조체 및 이를 제조하는 공정
KR102393733B1 (ko) * 2020-05-07 2022-05-06 한국세라믹기술원 반도체용 다이아몬드 박막 제조방법
EP4268268A1 (en) * 2020-12-22 2023-11-01 Akash Systems, Inc. Devices having and methods of forming thermally conductive substrates
CN114038750B (zh) * 2021-11-05 2022-12-02 西安电子科技大学芜湖研究院 一种氮化镓功率器件的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181355A (ja) * 1995-12-25 1997-07-11 Matsushita Electric Ind Co Ltd 結晶成長方法および半導体発光装置
JP2008085123A (ja) * 2006-09-28 2008-04-10 Covalent Materials Corp 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
JP2009065082A (ja) * 2007-09-10 2009-03-26 Covalent Materials Corp 化合物半導体基板
WO2016096556A1 (en) * 2014-12-18 2016-06-23 Element Six Technologies Limited Compound semiconductor device structures comprising polycrystalline cvd diamond

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003261399A (ja) * 2002-03-11 2003-09-16 Shin Etsu Chem Co Ltd ダイヤモンド製膜用基材およびダイヤモンド膜
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
TWI275566B (en) * 2005-04-27 2007-03-11 Kinik Co A diamond substrate and the process method of the same
WO2009073866A1 (en) * 2007-12-07 2009-06-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Gate after diamond transistor
FR2929445B1 (fr) * 2008-03-25 2010-05-21 Picogiga Internat Procede de fabrication d'une couche de nitrure de gallium ou de nitrure de gallium et d'aluminium
US7989261B2 (en) * 2008-12-22 2011-08-02 Raytheon Company Fabricating a gallium nitride device with a diamond layer
JP5468528B2 (ja) * 2010-06-28 2014-04-09 信越化学工業株式会社 単結晶ダイヤモンド成長用基材及びその製造方法並びに単結晶ダイヤモンド基板の製造方法
TWI589017B (zh) * 2012-11-28 2017-06-21 Ngk Insulators Ltd Composite substrate and functional components
GB201502954D0 (en) * 2015-02-23 2015-04-08 Element Six Technologies Ltd Compound semiconductor device structures comprising polycrystalline CVD diamond
US20160218183A1 (en) * 2015-01-28 2016-07-28 Panasonic Intellectual Property Management Co., Ltd. Diamond multilayer structure
GB201509766D0 (en) * 2015-06-05 2015-07-22 Element Six Technologies Ltd Method of fabricating diamond-semiconductor composite substrates

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181355A (ja) * 1995-12-25 1997-07-11 Matsushita Electric Ind Co Ltd 結晶成長方法および半導体発光装置
JP2008085123A (ja) * 2006-09-28 2008-04-10 Covalent Materials Corp 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
JP2009065082A (ja) * 2007-09-10 2009-03-26 Covalent Materials Corp 化合物半導体基板
WO2016096556A1 (en) * 2014-12-18 2016-06-23 Element Six Technologies Limited Compound semiconductor device structures comprising polycrystalline cvd diamond
JP2018506169A (ja) * 2014-12-18 2018-03-01 アールエフエイチアイシー コーポレイション 多結晶シリコンｃｖｄダイヤモンドを含む化合物半導体デバイス構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023048160A1 (ja) * 2021-09-22 2023-03-30 エア・ウォーター株式会社 半導体基板、半導体デバイス、半導体基板の製造方法、および半導体デバイスの製造方法

Also Published As

Publication number Publication date
CN111095480B (zh) 2024-04-19
EP3701560A4 (en) 2021-05-12
KR20200041289A (ko) 2020-04-21
EP3701560A1 (en) 2020-09-02
TWI699818B (zh) 2020-07-21
TW201921423A (zh) 2019-06-01
JP6858872B2 (ja) 2021-04-14
WO2019045880A1 (en) 2019-03-07
US10128107B1 (en) 2018-11-13
CN111095480A (zh) 2020-05-01
KR102286927B1 (ko) 2021-08-10

Similar Documents

Publication Publication Date Title
JP6858872B2 (ja) Ｉｉｉ族窒化物層及びダイヤモンド層を有するウエハ
US11139176B2 (en) Direct growth methods for preparing diamond-assisted heat-dissipation silicon carbide substrates of GaN-HEMTs
JP2018514498A (ja) ダイヤモンド−半導体複合基板を製造する方法
WO2019128524A1 (zh) 一种消除晶圆翘曲的方法及复合衬底
CN113690298A (zh) 半导体复合衬底、半导体器件及制备方法
TWI738665B (zh) ＳｉＣ複合基板之製造方法
JP2009218575A (ja) 半導体基板の製造方法
JP2004140317A (ja) 積層体の製造方法及び半導体装置の製造方法
JP6381229B2 (ja) 炭化珪素エピタキシャルウエハの製造方法
CN105719968B (zh) 硅衬底上外延氮化镓薄膜及制备hemt器件的方法
JP6450086B2 (ja) 化合物半導体基板の製造方法
JP2021180225A (ja) 半導体基板の製造方法、ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP6248532B2 (ja) ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置
US10720374B2 (en) Semiconductor substrate
JP2014240340A (ja) 基板、基板の製造方法、及び電子装置
US20140159055A1 (en) Substrates for semiconductor devices
CN101471245A (zh) Si衬底上横向外延生长氮化镓的方法
US20230307249A1 (en) Heteroepitaxial structure with a diamond heat sink
CN116590795A (zh) 一种利用陶瓷衬底生长单晶GaN自支撑衬底的方法
JP6163024B2 (ja) 基板の製造方法
TW201737305A (zh) 於載體基板上製造裝置的方法及結構
WO2024057698A1 (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP2005223215A (ja) Ｓｉ基板上への炭化珪素単結晶膜の製造方法及びそれを用いて製造される炭化珪素半導体装置
TW202331794A (zh) 氮化物半導體基板及氮化物半導體基板的製造方法
JP5024307B2 (ja) 電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210324

R150 Certificate of patent or registration of utility model

Ref document number: 6858872

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250