TW201921423A - 具有第三族氮化物及金剛石層之晶圓 - Google Patents

具有第三族氮化物及金剛石層之晶圓

Info

Publication number
TW201921423A
TW201921423A TW107125137A TW107125137A TW201921423A TW 201921423 A TW201921423 A TW 201921423A TW 107125137 A TW107125137 A TW 107125137A TW 107125137 A TW107125137 A TW 107125137A TW 201921423 A TW201921423 A TW 201921423A
Authority
TW
Taiwan
Prior art keywords
layer
sic
diamond
forming
seed
Prior art date
Application number
TW107125137A
Other languages
English (en)
Other versions
TWI699818B (zh
Inventor
趙參烈
李源祥
Original Assignee
南韓商Ｒｆｈｉｃ公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Ｒｆｈｉｃ公司 filed Critical 南韓商Ｒｆｈｉｃ公司
Publication of TW201921423A publication Critical patent/TW201921423A/zh
Application granted granted Critical
Publication of TWI699818B publication Critical patent/TWI699818B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提供包含金剛石層和具有第三族氮化合物之半導體層的晶圓以及製造該晶圓的方法。第一SiC層係形成在矽基板上，並且使用含碳氣體，將第一SiC層的表面碳化以形成碳顆粒在SiC層上。然後，金剛石層生長在碳化表面，其中碳原子作為用於生長金剛石層的晶種顆粒。第二SiC層形成在金剛石層上，以及具有第三族氮化合物之半導體層形成在第二SiC層上。然後，去除矽基板和第一SiC層。

Description

具有第三族氮化物及金剛石層之晶圓
本發明涉及半導體晶圓，更具體為涉及具有金剛石層和包含第三族氮化物半導體材料的半導體層之晶圓，以及製造該晶圓的方法。
氮化鎵(GaN)或氮化鋁鎵(AlGaN)或氮化鋁(AlN)具有電氣性質和物理性質，這使其非常適合用於射頻(RF)裝置，像是高電子移動性電晶體(HEMT)。一般來說，射頻裝置在操作中產生大量的熱能，需要一種機制從該裝置中提取熱能以避免裝置故障。金剛石為已知具有良好的導熱性，並且可以使用作為其上形成有AlGaN/GaN層的基板材料。
在金剛石層上形成AlGaN/GaN HEMT層的一種習知方法是將AlGaN/GaN HEMT層直接沉積在矽基板上、去除矽基板以及形成金剛石層在AlGaN/GaN HEMT層上。這方法因為其低製造成本而具有吸引力。此外，矽的材料性質使產生的大的矽晶圓具有低表面粗糙度，其反而能產生大的AlGaN/GaN HEMT晶圓。此外，藉由習知的晶圓加工技術可以相對容易地去除矽基板。然而，由於AlGaN/GaN與矽材之間較大的晶格失配，而仍難以在矽基板上直接生長高品質的AlGaN/GaN層。因此，需要一種製造晶圓的方法，且該晶圓具有加強材料性質的金剛石層和AlGaN/GaN層。
在實施例中，一種晶圓包含：包含第三族氮化合物的半導體層；形成在半導體層上的SiC層；形成在SiC層上的中間層；形成在中間層上且包含金剛石顆粒的晶種層；以及形成在晶種層上的金剛石層。
在實施例中，用於形成一種晶圓的方法包含：形成SiC層在矽基板上；形成半導體層在SiC層上，半導體層包含第三族氮化合物；去除矽基板以暴露SiC層的表面；形成中間層在SiC層的暴露表面；形成晶種層在中間層上，晶種層包含金剛石顆粒；以及生長金剛石層在晶種層上。
在實施例中，一種晶圓包含：包含第三族氮化合物的半導體層；形成在半導體層上的中間層；形成在中間層上且包含金剛石顆粒的晶種層；以及形成在晶種層上的金剛石層。
在實施例中，一種用於形成晶圓的方法包含：形成SiC層在矽基板上；形成半導體層在SiC層上，半導體層包含第三族氮化合物；去除矽基板和SiC層；形成中間層在SiC層上；形成晶種層在中間層上，晶種層包含金剛石顆粒；以及生長金剛石層在晶種層上。
在實施例中，一種晶圓包含：具有定向的晶體結構的金剛石層；形成在金剛石層上的SiC層；以及包含第三族氮化合物且形成在SiC層上的半導體層。
在實施例中，一種用於形成晶圓的方法包含：形成中間層在矽基板上；形成晶種層在該中間層上，該晶種層包含金剛石顆粒；生長金剛石層在該晶種層上；形成SiC層在金剛石層上；形成半導體層在SiC層上，半導體層包含第三族氮化合物；以及去除該矽基板、晶種層以及中間層。
在實施例中，一種用於形成晶圓的方法包含：形成第一SiC層在矽基板上；碳化第一SiC層的表面；生長金剛石層在第一SiC層的碳化表面上；形成第二SiC層在金剛石層上；形成半導體層在第二SiC層上，半導體層包含第三族氮化合物；以及去除矽基板和第一SiC層。
在以下描述中，為了解釋的目的，闡述了具體的細節以提供對本揭露的理解。然而，對所屬技術領域中具有通常知識者顯而易見的是，本揭露可以在沒有這些細節的情況下實施。此外，所屬技術領域中具有通常知識者將認知到本揭露以下描述的實施例可以各種方式，像是有形電腦可讀取介質上的製程、設備、系統，裝置或方法來實施。
所屬技術領域中具有通常知識者將認知到：(1)能可選地執行某些步驟；(2)該步驟可以不限於本文闡述的特定順序；以及(3)某些步驟能以不同的順序來執行，包含同時完成的。
圖式中示出的元件/構件是說明了本揭露的例示性實施例，並且旨在避免模糊了本揭露。在說明書中參照「一個實施例(one embodiment)」、「較佳實施例(preferred embodiment)」、「一實施例(an embodiment)」或「實施例(embodiments)」意味著關於實施例描述的特定特徵、結構、特性或功能是包含在本揭露的至少一個實施例中，並且可以在一個以上的實施例中。在說明書中各處出現的詞組「在一個實施例中」、「在一實施例中」或「在實施例中」不需要皆與相同的實施例或實施例相關。用語「包含(include)」、「包含(including)」、「包含(comprise)」以及「包含(comprising)」應被理解為開放性用語，並且以下任何列舉為示例，但並不意味著限制於所列舉的項目。本文使用的任何標題僅用於組織目的，並不應該用於限制說明書或發明申請專利範圍。此外，在說明書中各處使用的某些用語係用於說明而並不應該被解釋為限制性。
第1圖至第3圖示出了根據本揭露的實施例的用於形成包含金剛石層和第三族氮化物層的晶圓的例示性製程。如圖所示，晶圓100可以包含矽基板102，並且SiC層104和第三族氮化物層106可以形成在矽基板102上。
在實施例中，SiC層104可以包含立方碳化矽(3C-SiC)，並藉由習知的晶圓加工技術來形成在矽基板102上，像是低壓化學氣相沉積(LPCVD)技術。在實施例中，第三族氮化物層106可以包含一個或一個以上的層體，其每個層體包含氮化鎵(GaN)化合物，像是六方的AlGaN/GaN或立方的AlGaN/GaN。為了簡潔的目的，以下部分中，第三族氮化物層106可以統稱為各包含第三族氮化合物的一個或一個以上的層體。在實施例中，第三族氮化物層106可以藉由習知的晶圓加工技術來形成在SiC層104上，像是有機金屬化學氣相沉積(MOCVD)技術。
在實施例中，各種的電子元件，像是電晶體，可以藉由習知的晶圓加工技術來形成在晶圓100的第三族氮化物層106中。在第三族氮化合物(或簡稱第三族氮化物)與SiC之間的晶格失配小於在第三族氮化物與Si之間的晶格失配。因此，與SiC層104不設置在第三族氮化物層106和矽基板102之間的情況相比，在SiC層104上的第三族氮化物層106具有改善電子元件的材料性質。
在實施例中，處理第三族氮化物層106之後，可以藉由習知的晶圓加工技術來去除矽基板102，像是研磨(grind)/研磨(lap)和拋光以形成晶圓107。然後，如第3圖所示，晶圓107可以翻轉並且可以在SiC層104上依序地形成中間層108、晶種層110以及金剛石層112。
在形成金剛石層112的期間，如果金剛石層112直接地附加在SiC層104上，則在金剛石層112和SiC層104之間的熱膨脹係數(CTE)的不匹配可能會在SiC層104上產生壓力。在實施例中，可以選擇中間層108的材料和厚度以減輕由於熱膨脹係數(CTE)不匹配引起的壓力。在實施例中，中間層108可以由介電質材料來形成，像是poly-Si或SiO或SiN。
在實施例中，為了形成晶種層110，可以將包含第三族氮化物層106、SiC層104和中間層108的晶圓浸沒在金剛石奈米顆粒(金剛石晶種顆粒)的水懸浮液中，使得中間層108的頂表面可以直接與水懸浮液接觸。金剛石顆粒可以吸附在中間層108的表面上，以形成晶種層110。依照懸浮液的暴露時間和金剛石顆粒的濃度，可以決定晶種層110中的顆粒密度。由於與SiC層104相比，金剛石顆粒可以更好地附著到中間層108，所以中間層108可以增強晶種層110的顆粒數密度。
在實施例中，用於形成晶種層110和金剛石層112的製程期間，中間層108可以保護SiC層104和第三族氮化物層106免於熱損害。此外，中間層108可以將SiC層110與金剛石層112電絕緣。在實施例中，金剛石層112可以藉由化學氣相沉積(CVD)來形成，然而也可以使用其他適合的技術。在實施例中，金剛石層112可以具有多結晶結構。
在實施例中，第三族氮化物晶圓113可以被切割(diced)並使用在各種電子裝置中。由於形成在晶圓111的第三族氮化物層106中的電子元件可能在電子裝置的操作期間產生熱能，且熱能可以藉由SiC層104、中間層108以及晶種層110來轉移至金剛石層112。由於SiC層具有低於金剛石的導熱性，如果SiC層104太厚，可能減少熱能從第三族氮化物層106流向金剛石層112。在實施例中，可以最小化SiC層104的厚度，以便增強熱能流向金剛石層112，且SiC層104仍夠厚而可以減緩在矽基板102和第三族氮化物層106之間的晶格失配。
第4圖示出了用於製造第1圖至第3圖中的晶圓之例示性製程的流程圖400，在步驟402和步驟404處，分別為SiC層可以形成在矽基板上，以及第三族氮化物層形成在SiC層上。由於SiC與第三族氮化物之間的晶格失配低於Si與第三族氮化物之間的晶格失配，因而SiC層可以強化第三族氮化物層的材料性質。在步驟406處，可以去除矽基板。然後，在步驟408處，中間層、晶種層和金剛石層可以依序地形成在SiC層上。可選地，第三族氮化物晶圓可為待處理的裝置，以使像是電晶體的電子元件可以在步驟410處，藉由習知的晶圓加工技術來形成在第三族氮化物層。
第5圖至第7圖示出了根據本揭露的實施例的用於形成包含金剛石層和第三族氮化物層的晶圓的例示性製程。如第5圖所示，晶圓500可以具有與第1圖中的晶片100相似的結構。此外，SiC層504和第三族氮化物層506可分別由與SiC層104和第三族氮化物層106相似的材料所製成且具有相似功能。然後，從基板500可以去除矽基板502和SiC層504以形成晶圓503。然後，中間層508、晶種層510和金剛石層512可以形成在晶圓503的第三族氮化物層506上。
在實施例中，中間層508、晶種層510以及金剛石層512可以藉由相似的技術來形成，並具有晶圓113中與其對應物相似的結構。晶圓505可以相似於晶圓113，不同之處在於SiC層504是完全從晶圓500去除。在實施例中，SiC層504可以藉由習知技術來去除，像是化學蝕刻、乾式蝕刻、拋光(機械研磨)或化學性機械拋光(CMP)。
由於晶圓505不包含任何SiC層，假設晶圓513中的中間層508以及晶種層510具有晶圓113中與其相應物相同的組成和厚度，則熱能從第三族氮化物層506至金剛石層512的流速可高於熱能從第三族氮化物層106至金剛石層112的流速，在實施例中，各種電子元件，像是電晶體，可以形成在晶圓505的第三族氮化物層506中。
第8圖示出了用於製造第5圖至第7圖中的晶圓之例示性製程的流程圖800。在步驟802和步驟804處，分別為SiC層形成在矽基板上，以及第三族氮化物層形成在SiC層上。由於SiC與第三族氮化物之間的晶格失配低於矽與第三族氮化物之間的晶格失配，因而SiC層可以強化氮化鎵(GaN)層的材料性質。在步驟806處，可以去除矽基板和SiC層。然後，在步驟808處，中間層、晶種層和金剛石層可以依序地形成在第三族氮化物層上。可選地，第三族氮化物晶圓可以為在步驟810處藉由習知的晶圓加工技術來處理的裝置，從而在第三族氮化物層中形成像是電晶體的電子元件。
第9圖至第11圖示出了根據本揭露的實施例的用於形成包含金剛石層和第三族氮化物層的晶圓的例示性製程。如圖所示，晶圓900可以包含矽基板902，且中間層904、晶種層906和金剛石層908依序地形成在矽基板902上。
在實施例中，中間層904可以由介電質材料來形成，像是poly-Si或SiO或SiN。在實施例中，為了形成晶種層906，包含矽基板902和中間層904的堆疊層體可以浸沒在金剛石奈米顆粒(金剛石晶種顆粒)的水浮懸液中，使得中間層904的頂表面可以與水懸浮液直接接觸。金剛石顆粒可以吸附在中間層904的表面上，以形成晶種層906。依照懸浮液中的暴露時間和金剛石顆粒的濃度，可以決定晶種層906中的顆粒密度。由於與矽基板902相比，金剛石顆粒可以更好地附著到中間層904，所以中間層904可以增強晶種層906的顆粒數密度。
在實施例中，金剛石層908可以藉由化學氣相沉積(CVD)技術來形成，然而也可以使用其他適合的技術。在實施例中，金剛石晶種顆粒在晶種層906中可以作為用於生長金剛石層908的晶種。在實施例中，矽基板902的晶體結構可以轉移到金剛石層908，使得金剛石層908可以具有定向的晶體結構。
在實施例中，在晶圓900中的金剛石層908的頂表面可以拋光，以產生如鏡面的磊晶等級(epi-ready)表面，並去除頂表面上的缺陷。在實施例中，化學機械拋光(CMP)技術或機械研磨可以使用來拋光頂表面。然後，如第10圖所示，SiC層910可以形成在金剛石層908之拋光磊晶等級頂表面上，以及第三族氮化物層912可以形成在SiC層910上。在實施例中，SiC層910可以包含立方碳化矽(3C-SiC)。
第三族氮化物與SiC之間的晶格失配低於第三族氮化物與金剛石之間的晶格失配。因此，與SiC層910 不設置在第三族氮化物層912和金剛石層908之間的情況相比，在SiC層910上的第三族氮化物層912具有改善的材料性質。
在實施例中，SiC層910可以藉由習知的晶圓加工技術來沉積在金剛石層908上，像是低壓化學氣相沉積(LPCVD)技術。在實施例中，第三族氮化物層912可以藉由習知的晶圓加工技術來形成，像是MOCVD技術。
在實施例中，電子元件，像是電晶體，可以藉由習知的晶圓加工技術來形成在晶圓909的第三族氮化物層912中。在形成電子元件時，矽基板902、中間層904以及晶種層906可以從晶圓909去除。第11圖示出了晶圓913包含三個層體：金剛石層908、SiC層910以及第三族氮化物層912。在實施例中，晶圓913可以被切割並使用在各種電子裝置中。形成在第三族氮化物層912中的電子元件可能在電子裝置的操作期間產生熱能，且熱能可以藉由SiC層910轉移至金剛石層908。由於SiC層具有低於金剛石的導熱性，如果SiC層910太厚，可能減少熱能從第三族氮化物層912流向金剛石層908。在實施例中，可以最小化SiC層910的厚度，以便增強熱能流向金剛石層908，且SiC層910仍夠厚而可以增強第三族氮化物層912的材料性質。
第12圖示出了用於製造第9圖至第11圖中的晶圓之例示性製程的流程圖1200。在步驟1202處，中間層、晶種層和金剛石層可以形成在矽基板上。然後，在步驟1204處，金剛石層的頂表面可以拋光以去除頂表面的缺陷，並產生如鏡面的磊晶等級表面。在步驟1206處，SiC層可以形成在金剛石層的拋光磊晶等級表面上，以及第三族氮化物層可以形成在SiC層上。可選地，第三族氮化物層在步驟1208可為藉由習知的晶圓加工技術來處理的裝置，以形成電子元件在第三族氮化物層中。然後，在步驟1210處，可以去除矽基板、中間層以及晶種層。
第13圖至第15圖示出了根據本揭露的實施例的用於形成包含金剛石層以及第三族氮化物層的晶圓的例示性製程。如第13圖所示，SiC層1304可以形成在矽基板1302上。在實施例中，SiC層1304可以包含立方碳化矽(3C-SiC)，並藉由習知的晶圓加工技術來形成在矽基板1302上，像是低壓化學氣相沉積(LPCVD)。然後，SiC層1304的頂表面可以藉由使用像是C2 H4 或C3 H8 或C2 H2 的含碳氣體來碳化。在實施例中，晶圓1300可以設置於熱化學氣相沉積反應器中(第13圖中未示出)，以及SiC層1304的頂表面可以暴露於含碳氣體，像是C2 H4 或C3 H8 或C2 H2 ，使SiC層1304的頂表面碳化。
在碳化製程期間，碳原子可以附著於SiC層1304的頂表面。在實施例中，使用碳原子作為晶種顆粒，金剛石層1306可以沉積在SiC層1304上。在實施例中，金剛石層1306可以藉由化學氣相沉積(CVD)技術來形成，然而也可以使用其他適合的技術。金剛石層1306可以具有定向的晶體結構。
在實施例中，金剛石層1306的頂表面可以拋光以產生如鏡面的磊晶等級表面，並去除頂表面上的缺陷。在實施例中，化學機械拋光(CMP)技術或機械研磨可以使用來拋光頂表面。
在實施例中，SiC層1308以及第三族氮化物層1310可以依序地沉積在金剛石層1306上，形成晶圓1305。在實施例中，SiC層1308可以包含立方碳化矽(3C-SiC)，並藉由習知的晶圓加工技術來形成，像是低壓化學氣相沉積(LPCVD)技術。在實施例中，第三族氮化物層1310可以藉由習知的晶圓加工技術來形成在SiC層1308上，像是有機金屬化學氣相沉積(MOCVD)。
第三族氮化物與SiC之間的晶格失配低於第三族氮化物與金剛石之間的晶格失配。因此，與SiC層1308不設置在第三族氮化物層1310和金剛石層1306之間的情況相比，在SiC層1308上的第三族氮化物層1310具有改善的材料性質。
在實施例中，晶圓1305的第三族氮化物層1310可為使用習知的晶圓加工技術處理以形成各種電子元件，像是電晶體的裝置。在實施例中，形成電子元件在第三族氮化物層1310中時，矽基板1302和SiC層1304可以藉由習知技術來去除，像是化學蝕刻、乾式蝕刻、拋光(機械研磨)或化學性機械拋光(CMP)。包含金剛石層1306、SiC層1308以及第三族氮化物層1310的晶圓1309可以被切割，並且使用於各種電子裝置，像是高電子移動性電晶體(HEMT)。裝置的操作期間中，由第三族氮化物層1310產生的熱能可以轉移至金剛石層1306，以避免由於熱能導致的裝置故障。
由於SiC具有比金剛石低的導熱性，如果SiC層1308太厚，可能減少熱能從第三族氮化物層1310流向金剛石層1306。在實施例中，可以最小化SiC層1308的厚度，以便增強熱能流向金剛石層1306，且SiC層1308仍夠厚而可以增強第三族氮化物層1310的材料性質。
第16圖示出了用於製造第13圖至第15圖中的晶圓之例示性製程的流程圖1600。在步驟1602處，第一SiC層可以形成在矽基板上。然後，在步驟1604處，第一SiC層的頂表面可以藉由含碳氣體來碳化，像是C2 H4 或C3 H8 或C2 H2 ，使碳原子附著於第一SiC層的頂表面。在步驟1606處，使用碳原子作為晶種顆粒用於生長金剛石層，金剛石層可以形成在第一SiC層上。在步驟1608處，金剛石層的頂表面可以拋光以產生如鏡面的磊晶等級表面，並去除頂表面上的缺陷。
在步驟1610處，第二SiC層可以形成在拋光金剛石表面上，以及第三族氮化物層可以形成在第二SiC層上。在實施例中，在步驟1612處，第三族氮化物層可為被處理用以形成例如電晶體的各種電子元件在第三族氮化物層中的裝置。在步驟1614處，可以去除矽基板和第一SiC層。
雖然本發明易於進行各種修改和替換形式，但其具體例子已在圖式中示出並在本文中詳細描述。然而，應該理解本發明不限於所揭露的特定形式，相反地，本發明將涵蓋落入發明申請專利範圍的所有修改、等效及替代。
100、107、113、500、503、505、900、909、913、1300、1305、1309‧‧‧晶圓
102、502、902、1302‧‧‧矽基板
104、504、910、1304、1308‧‧‧SiC層
106、506、912、1310‧‧‧第三族氮化物層
108、508、904‧‧‧中間層
110、510、906‧‧‧晶種層
112、512、908、1306‧‧‧金剛石層
400、800、1200、1600‧‧‧流程圖
402、404、406、408、410、802、804、806、808、810、1202、1204、1206、1208、1210、1602、1604、1606、1608、1610、1612、1614‧‧‧步驟
將參考本發明的實施例，其例子可描繪在附圖中。這些圖式旨在說明而非限制性。儘管本發明通常描述在這些實施例的上下文中，但應該理解其並不旨在將本發明的範圍限制於這些具體的實施例中。
第1圖至第3圖示出了根據本揭露的實施例的用於形成包含金剛石層和第三族氮化物層的晶圓的例示性製程。
第4圖示出了用於製造第1圖至第3圖的晶圓之例示性製程的流程圖。
第5圖至第7圖示出了根據本揭露的實施例的用於形成包含金剛石層和第三族氮化物層的晶圓的例示性製程。
第8圖示出了用於製造第5圖至第7圖中的晶圓之例示性製程的流程圖。
第9圖至第11圖示出了根據本揭露的實施例的用於形成包含金剛石層和第三族氮化物層的晶圓的例示性製程。
第12圖示出了用於製造第9圖至第11圖中的晶圓之例示性製程的流程圖。
第13圖至第15圖示出了根據本揭露的實施例的用於形成包含金剛石層和第三族氮化物層的晶圓的例示性製程。
第16圖示出了用於製造第13圖至第15圖中的晶圓之例示性製程的流程圖。

Claims (20)

  1. 一種晶圓，其包含： 一半導體層，其包含第三族氮化合物； 一SiC層，其形成在該半導體層上； 一中間層，其形成在該SiC層上； 一晶種層，其形成在該中間層上，該晶種層包含金剛石顆粒；以及 一金剛石層，其形成在該晶種層上。
  2. 如申請專利範圍第1項所述之晶圓，其中該SiC層包含立方的碳化矽。
  3. 一種用於形成一晶圓的方法，其包含： 形成一SiC層在一矽基板上； 形成一半導體層在該SiC層上，該半導體層包含第三族氮化合物； 去除該矽基板以暴露該SiC層的一表面； 形成一中間層在該SiC層之暴露的該表面； 形成一晶種層在該中間層上，該晶種層包含金剛石顆粒；以及 生長一金剛石層在該晶種層上。
  4. 如申請專利範圍第3項所述之方法，其中該SiC層包含立方的碳化矽。
  5. 如申請專利範圍第3項所述之方法，其中形成該晶種層的步驟包含將該金剛石顆粒附著至該中間層，且該金剛石顆粒作為用於生長該金剛石層的晶種顆粒。
  6. 一種晶圓，其包含： 一半導體層，其包含第三族氮化合物； 一中間層，其形成在該半導體層上； 一晶種層，其形成在該中間層上，該晶種層包含金剛石顆粒；以及 一金剛石層，其形成在該晶種層上。
  7. 一種用於形成一晶圓的方法，其包含： 形成一SiC層在一矽基板上； 形成一半導體層在該SiC層上，該半導體層包含第三族氮化合物； 去除該矽基板以及該SiC層； 形成一中間層在該SiC層上； 形成一晶種層在該中間層上，該晶種層包含金剛石顆粒；以及 生長一金剛石層在該晶種層上。
  8. 如申請專利範圍第7項所述之方法，其中該SiC層包含立方的碳化矽。
  9. 如申請專利範圍第7項所述之方法，其中形成該晶種層的步驟包含將該金剛石顆粒附著至該中間層，且該金剛石顆粒作為用於生長該金剛石層的晶種顆粒。
  10. 一種晶圓，其包含： 一金剛石層，其具有一定向的晶體結構； 一SiC層，其形成在該金剛石層上；以及 一半導體層，其包含第三族氮化合物，且形成在該SiC層上。
  11. 如申請專利範圍第10項所述之晶圓，其中該SiC層包含立方的碳化矽。
  12. 一種用於形成一晶圓的方法，其包含： 形成一中間層在一矽基板上； 形成一晶種層在該中間層上，該晶種層包含金剛石顆粒； 生長一金剛石層在該晶種層上； 形成一SiC層在該金剛石層上； 形成一半導體層在該SiC層上，該半導體層包含第三族氮化合物；以及 去除該矽基板、該晶種層以及該中間層。
  13. 如申請專利範圍第12項所述之方法，其中該SiC層包含立方的碳化矽。
  14. 如申請專利範圍第12項所述之方法，在去除該矽基板、該晶種層和該中間層的步驟之前，其進一步包含： 形和一或複數個電子元件在該半導體層中。
  15. 如申請專利範圍第12項所述之方法，其中該金剛石層具有一定向的晶體結構。
  16. 一種用於形成一晶圓的方法，其包含： 形成一第一SiC層在一矽基板上； 碳化該第一SiC層的一表面； 生長一金剛石層在該第一SiC層的碳化的該表面上； 形成一第二SiC層在該金剛石層上； 形成一半導體層在該第二SiC層上，該半導體層包含第三族氮化合物；以及 去除該矽基板以及該第一SiC層。
  17. 如申請專利範圍第16項所述之方法，其中該第一SiC層和該第二SiC層中至少一個包含立方的碳化矽。
  18. 如申請專利範圍第16項所述之方法，在形成該第二SiC層的步驟之前，其進一步包含： 拋光該金剛石層的一表面， 其中該第二SiC層係形成在該金剛石層的拋光的該表面。
  19. 如申請專利範圍第16項所述之方法，在去除該矽基板和該第一SiC層的步驟之前，其進一步包含： 形成一個或複數個電子元件在該半導體層中。
  20. 如申請專利範圍第16項所述之方法，其中該金剛石層具有一定向的晶體結構。
TW107125137A 2017-08-31 2018-07-20 具有第三族氮化物及金剛石層之晶圓及其製造方法 TWI699818B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/693,333 US10128107B1 (en) 2017-08-31 2017-08-31 Wafers having III-Nitride and diamond layers
US15/693,333 2017-08-31

Publications (2)

Publication Number Publication Date
TW201921423A true TW201921423A (zh) 2019-06-01
TWI699818B TWI699818B (zh) 2020-07-21

Family

ID=64050977

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107125137A TWI699818B (zh) 2017-08-31 2018-07-20 具有第三族氮化物及金剛石層之晶圓及其製造方法

Country Status (7)

Country Link
US (1) US10128107B1 (zh)
EP (1) EP3701560A4 (zh)
JP (1) JP6858872B2 (zh)
KR (1) KR102286927B1 (zh)
CN (1) CN111095480B (zh)
TW (1) TWI699818B (zh)
WO (1) WO2019045880A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI683370B (zh) * 2019-03-12 2020-01-21 環球晶圓股份有限公司 半導體元件及其製造方法
EP3745447A1 (en) * 2019-05-31 2020-12-02 Technische Universität München Wafer, optical emission device, method of producing a wafer, and method of characterizing a system for producing a wafer
US11652146B2 (en) 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers
KR102273305B1 (ko) * 2020-04-23 2021-07-06 알에프에이치아이씨 주식회사 신뢰성을 개선한 다이아몬드 기판 상 질화 갈륨 반도체 구조체 및 이를 제조하는 공정
KR102393733B1 (ko) * 2020-05-07 2022-05-06 한국세라믹기술원 반도체용 다이아몬드 박막 제조방법
WO2022140575A1 (en) * 2020-12-22 2022-06-30 Akash Systems, Inc. Devices having and methods of forming thermally conductive substrates
WO2023048160A1 (ja) * 2021-09-22 2023-03-30 エア・ウォーター株式会社 半導体基板、半導体デバイス、半導体基板の製造方法、および半導体デバイスの製造方法
CN114038750B (zh) * 2021-11-05 2022-12-02 西安电子科技大学芜湖研究院 一种氮化镓功率器件的制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3508356B2 (ja) * 1995-12-25 2004-03-22 松下電器産業株式会社 半導体結晶成長方法及び半導体薄膜
JP2003261399A (ja) * 2002-03-11 2003-09-16 Shin Etsu Chem Co Ltd ダイヤモンド製膜用基材およびダイヤモンド膜
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
TWI275566B (en) * 2005-04-27 2007-03-11 Kinik Co A diamond substrate and the process method of the same
JP2008085123A (ja) * 2006-09-28 2008-04-10 Covalent Materials Corp 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
JP2009065082A (ja) * 2007-09-10 2009-03-26 Covalent Materials Corp 化合物半導体基板
WO2009073866A1 (en) * 2007-12-07 2009-06-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Gate after diamond transistor
FR2929445B1 (fr) * 2008-03-25 2010-05-21 Picogiga Internat Procede de fabrication d'une couche de nitrure de gallium ou de nitrure de gallium et d'aluminium
US7989261B2 (en) * 2008-12-22 2011-08-02 Raytheon Company Fabricating a gallium nitride device with a diamond layer
JP5468528B2 (ja) * 2010-06-28 2014-04-09 信越化学工業株式会社 単結晶ダイヤモンド成長用基材及びその製造方法並びに単結晶ダイヤモンド基板の製造方法
TWI589017B (zh) * 2012-11-28 2017-06-21 Ngk Insulators Ltd Composite substrate and functional components
GB201502954D0 (en) * 2015-02-23 2015-04-08 Element Six Technologies Ltd Compound semiconductor device structures comprising polycrystalline CVD diamond
GB201502698D0 (en) * 2015-02-18 2015-04-01 Element Six Technologies Ltd Compound semiconductor device structures comprising polycrystalline CVD diamond
US20160218183A1 (en) * 2015-01-28 2016-07-28 Panasonic Intellectual Property Management Co., Ltd. Diamond multilayer structure
GB201509766D0 (en) * 2015-06-05 2015-07-22 Element Six Technologies Ltd Method of fabricating diamond-semiconductor composite substrates

Also Published As

Publication number Publication date
EP3701560A1 (en) 2020-09-02
EP3701560A4 (en) 2021-05-12
JP2020508276A (ja) 2020-03-19
WO2019045880A1 (en) 2019-03-07
CN111095480A (zh) 2020-05-01
KR20200041289A (ko) 2020-04-21
TWI699818B (zh) 2020-07-21
CN111095480B (zh) 2024-04-19
KR102286927B1 (ko) 2021-08-10
US10128107B1 (en) 2018-11-13
JP6858872B2 (ja) 2021-04-14

Similar Documents

Publication Publication Date Title
TWI699818B (zh) 具有第三族氮化物及金剛石層之晶圓及其製造方法
JP6517360B2 (ja) 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
JP7105239B2 (ja) パワーデバイス用の窒化ガリウムエピタキシャル構造
TWI738665B (zh) ＳｉＣ複合基板之製造方法
JP2009218575A (ja) 半導体基板の製造方法
JP6479198B2 (ja) 単結晶ｉｉｉａ族窒化物層を備える半導体ウェハ
JP6450086B2 (ja) 化合物半導体基板の製造方法
JP6381229B2 (ja) 炭化珪素エピタキシャルウエハの製造方法
JP6463517B2 (ja) 半導体基板
US20140159055A1 (en) Substrates for semiconductor devices
JP2014240340A (ja) 基板、基板の製造方法、及び電子装置
EP4187576A1 (en) Heteroepitaxial structure with a diamond heat sink
CN116590795A (zh) 一种利用陶瓷衬底生长单晶GaN自支撑衬底的方法
JP7187742B2 (ja) 半導体構造物用の支持体を作製する方法
CN116575123A (zh) 一种在陶瓷衬底上生长单晶iii族氮化物厚膜外延层的方法
JP6248359B2 (ja) 半導体層の表面処理方法
JP6163024B2 (ja) 基板の製造方法
TW201737305A (zh) 於載體基板上製造裝置的方法及結構
TW201942956A (zh) 降低半導體基材之表面不均勻度的方法
RU2802796C1 (ru) Гетероэпитаксиальная структура с алмазным теплоотводом для полупроводниковых приборов и способ ее изготовления
JP2005223215A (ja) Ｓｉ基板上への炭化珪素単結晶膜の製造方法及びそれを用いて製造される炭化珪素半導体装置
JP2024042982A (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP2014216355A (ja) 半導体結晶層形成基板および複合基板の製造方法