CN111095480B - 具有iii族氮化物和金刚石层的晶片 - Google Patents

具有iii族氮化物和金刚石层的晶片 Download PDF

Info

Publication number
CN111095480B
CN111095480B CN201880050496.XA CN201880050496A CN111095480B CN 111095480 B CN111095480 B CN 111095480B CN 201880050496 A CN201880050496 A CN 201880050496A CN 111095480 B CN111095480 B CN 111095480B
Authority
CN
China
Prior art keywords
layer
sic
diamond
forming
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880050496.XA
Other languages
English (en)
Other versions
CN111095480A (zh
Inventor
赵参烈
李源祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rfhic Corp Kr
Original Assignee
Rfhic Corp Kr
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rfhic Corp Kr filed Critical Rfhic Corp Kr
Publication of CN111095480A publication Critical patent/CN111095480A/zh
Application granted granted Critical
Publication of CN111095480B publication Critical patent/CN111095480B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提供了包括金刚石层(1306)和具有III族氮化物的半导体层(1310)的晶片(1309)以及用于制造该晶片(1309)的方法。在硅衬底(1302)上形成第一SiC层(1304)，并且使用含碳气体将第一SiC层(1304)的表面碳化以在SiC层上形成碳颗粒。然后，在碳化表面上生长金刚石层(1306)，其中，碳原子作为生长金刚石层的种子颗粒。在金刚石层(1306)上形成第二SiC层(1308)，并且在第二SiC层(1308)上形成具有III族氮化物的半导体层(1310)。然后，去除硅衬底(1302)和第一SiC层(1304)。

Description

具有III族氮化物和金刚石层的晶片
技术领域
本发明涉及半导体晶片，更具体地涉及一种具有金刚石层和包含III族氮化物半导体材料的半导体层的晶片及其制造方法。
背景技术
氮化镓(GaN)或AlGaN或AlN具有电气和物理特性，使其非常适合于诸如高电子移动晶体管(HEMT)的射频(RF)器件。通常，RF器件在工作期间产生大量的热能，需要一种机构从设备中提取热能以避免器件故障。已知金刚石具有良好的导热性，并且可以用作在其上形成AlGaN/GaN层的衬底的材料。
在金刚石层上形成AlGaN/GaN HEMT层的一种常规方法是直接在硅衬底上沉积AlGaN/GaN HEMT层、去除硅衬底并在AlGaN/GaN HEMT层上形成金刚石层。这种方法因其低制造成本而具有吸引力。另外，硅的材料特性使得能够制造具有低表面粗糙度的大的硅晶片，进而使得能够制造大的AlGaN/GaN HEMT晶片。此外，可以通过常规晶片处理技术来相对容易地去除硅衬底。然而，由于AlGaN/GaN与硅之间的较大的晶格失配，直接在硅衬底上生长高质量的AlGaN/GaN层仍然存在困难。因此，需要用于制造具有金刚石层和带有增强的材料特性的AlGaN/GaN层的晶片的方法。
发明内容
在实施例中，一种晶片包括：半导体层，其包含III族氮化物；SiC层，其形成在半导体层上；中间层，其形成在SiC层上；种子层，其形成在中间层上并包括金刚石颗粒；以及金刚石层，其形成在种子层上。
在实施例中，一种形成晶片的方法包括：在硅衬底上形成SiC层；在SiC层上形成包含III族氮化物的半导体层；去除硅衬底以暴露出SiC层的表面；在SiC层的暴露表面上形成中间层；在中间层上形成种子层，该种子层包括金刚石颗粒；以及在种子层上生长金刚石层。
在实施例中，一种晶片包括：半导体层，其包含III族氮化物；中间层，其形成在半导体层上；种子层，其形成在中间层上并包括金刚石颗粒；以及金刚石层，其形成在种子层上。
在实施例中，一种形成晶片的方法包括：在硅衬底上形成SiC层；在SiC层上形成包含III族氮化物的半导体层；去除硅衬底和SiC层；在SiC层上形成中间层；在中间层上形成种子层，该种子层包括金刚石颗粒；以及在种子层上生长金刚石层。
在实施例中，一种晶片包括：金刚石层，其具有定向的晶体结构；SiC层，其形成在金刚石层上；以及半导体层，其包含III族氮化物并形成在SiC层上。
在实施例中，一种形成晶片的方法包括：在硅衬底上形成中间层；在中间层上形成种子层，该种子层包括金刚石颗粒；在种子层上生长金刚石层；在金刚石层上形成SiC层；在SiC层上形成包含III族氮化物的半导体层；以及去除硅衬底、种子层和中间层。
在实施例中，一种形成晶片的方法包括：在硅衬底上形成第一SiC层；使第一SiC层的表面碳化；在第一SiC层的碳化表面上生长金刚石层；在金刚石层上形成第二SiC层；在第二SiC层上形成半导体层，该半导体层包含III族氮化物；以及去除硅衬底和第一SiC层。
附图说明
将参考本发明的实施例，其示例可以在附图中示出。这些附图仅是说明性的，而非限制性的。尽管一般在这些实施例的上下文中描述了本发明，但应当理解的是，其并不旨在将本发明的范围限制为这些特定实施例。
图1-图3示出了根据本公开的实施例的形成包括金刚石层和III族氮化物层的晶片的示例性工艺。
图4示出了用于制造图1-图3中的晶片的示例性工艺的流程图。
图5-图7示出了根据本公开的实施例的形成包括金刚石层和III族氮化物层的晶片的示例性工艺。
图8示出了用于制造图5-图7中的晶片的示例性工艺的流程图。
图9-图11示出了根据本公开的实施例的形成包括金刚石层和III族氮化物层的晶片的示例性工艺。
图12示出了用于制造图9-图11中的晶片的示例性工艺的流程图。
图13-图15示出了根据本公开的实施例的形成包括金刚石层和III族氮化物层的晶片的示例性工艺。
图16示出了用于制造图13-图15中的晶片的示例性工艺的流程图。
具体实施方式
在下面的描述中，出于解释的目的，阐述了具体细节以便提供对本公开的理解。然而，对于本领域的技术人员显而易见的是，可以在没有这些细节的情况下实践本公开。此外，本领域的技术人员将认识到，下面描述的本公开的实施例可以以多种方式来实现，诸如工艺、装置、系统、设备或有形计算机可读介质上的方法。
本领域技术人员将认识到：(1)可以可选地执行某些步骤；(2)步骤可能不限于本文阐述的特定顺序；(3)某些步骤可以以不同的顺序执行，包括同时执行。
在图中示出的元件/组件是本公开的示例性实施例的说明，并且意在避免使本公开模糊。说明书中对“一个实施例”、“优选实施例”、“实施例”或“多个实施例”的引用是指结合该实施例描述的特定特征、结构、特性或功能包括在本公开的至少一个实施例中，并且可以在一个以上的实施例中。说明书中各个地方出现的短语“在一个实施例中”、“在实施例中”或“在多个实施例中”不一定全都指代一个或多个相同的实施例。术语“包括”、“包括有”、“包含”和“包含有”应被理解为开放性术语，并且以下的任何列表都是示例，并不意味着限于所列出的项目。本文使用的任何标题仅用于组织目的，并且不应用于限制说明书或权利要求书的范围。此外，在说明书中各个地方使用某些术语是为了说明，而不应被解释为限制性的。
图1-图3示出了根据本公开的实施例的形成包括金刚石层和III族氮化物层的晶片的示例性工艺。如图所示，晶片100可以包括硅衬底102，以及可以在硅衬底102上形成的SiC层104和III族氮化物层106。
在实施例中，SiC层104可以包括立方碳化硅(3C-SiC)，并且通过诸如低压化学气相沉积(LPCVD)技术的常规晶片处理技术形成在硅衬底102上。在实施例中，III族氮化物层106可以包括一个或更多个层，每个层均包含诸如六方AlGaN/GaN或立方AlGaN/GaN的GaN化合物。为了简洁起见，在以下部分中，III族氮化物层可以统称为均包含III族氮化物的一个或更多个层。在实施例中，可以通过诸如金属有机化学气相沉积(MOCVD)技术的常规晶片处理技术在SiC层104上形成III族氮化物层106。
在实施例中，可以通过常规晶片处理技术在晶片100的III型氮化物层106中形成诸如晶体管的各种电子组件。III族氮化物(或简称III-氮化物)与SiC之间的晶格失配低于III族氮化物与Si之间的晶格失配。因此，与未在III族氮化物层106与硅衬底102之间布置SiC层104的情况相比，SiC层104上的III族氮化物层106的电子组件的材料特性提高。
在实施例中，在处理III族氮化物层106之后，可以通过诸如磨削/研磨和抛光的常规晶片处理技术去除硅衬底102以形成晶片107。然后，参考图3，可以将晶片107翻转，并且可以在SiC层104上顺序地形成中间层108、种子层110和金刚石层112。
如果金刚石层112直接附接到SiC层104，则金刚石层112与SiC层104之间的热膨胀系数(CTE)的不匹配可能在金刚石层112的形成期间在SiC层104上产生应力。在实施例中，可以选择中间层108的材料和厚度以减轻由于CTE不匹配引起的应力。在实施例中，中间层108可以由介电材料形成，诸如多晶硅或SiO或SiN。
在实施例中，为了形成种子层110，可以将包括层106、104和108的晶片浸没在金刚石纳米颗粒(金刚石种子颗粒)的水性悬浮液中，使得中间层108的顶表面可以与水性悬浮液直接接触。金刚石颗粒可以被吸附到中间层108的表面上，以形成种子层110。根据悬浮液中的暴露时间和金刚石颗粒的浓度，可以确定种子层110中的颗粒的密度。由于金刚石颗粒可以比附着到SiC层104上更好地附着到中间层108上，所以中间层108可以增加种子层110的颗粒数密度。
在实施例中，中间层108可以在形成种子层110和金刚石层112的过程中保护SiC层104和III族氮化物层106免受热损害。此外，中间层108可以使SiC层110与金刚石层112电绝缘。在实施例中，即使可以使用其他合适的技术，金刚石层112可以通过化学气相沉积(CVD)技术形成。在实施例中，金刚石层112可以具有多晶结构。
在实施例中，III族氮化物晶片113可以被切割并被用在各种电子设备中。由于形成在晶片111的III族氮化物106中的电子组件会在电气设备的工作期间产生热能，并且热能可以经由SiC层104、中间层108和种子层110传递到金刚石层112；由于SiC的导热率低于比金刚石，因此如果SiC层104太厚，则从III族氮化物层106到金刚石层112的热流可能会减少。在实施例中，可以使SiC层104的厚度最小化，从而增加到金刚石层112的热流，同时SiC层104仍可以足够厚以减轻Si衬底102与III族氮化物层106之间的晶格失配。
图4示出了用于制造图1-图3中的晶片的示例性工艺的流程图400。在步骤402可以在硅衬底上形成SiC层，以及在步骤404，可以在SiC层上形成III族氮化物层。由于SiC与III族氮化物之间的晶格失配低于Si与III族氮化物之间的晶格失配，所以SiC层可以增强III族氮化物层的材料特性。在步骤406，可以去除Si衬底。然后，在步骤408，可以在SiC层上顺序地形成中间层、种子层和金刚石层。可选地，可以在步骤410中通过常规晶片处理技术对III族氮化物晶片进行器件处理，以便可以在III族氮化物层中形成诸如晶体管的电子组件。
图5-图7示出了根据本公开的实施例的形成包括金刚石层和III族氮化物层的晶片的示例性工艺。如图5所示，晶片500可以具有与图1中的晶片100相似的结构。此外，SiC层504和III族氮化物层506可以分别由与SiC层104和III族氮化物层106相似的材料制成并且分别具有与SiC层104和III族氮化物层106相似的功能。然后，可以从衬底500去除Si衬底502和SiC层504以形成晶片503。然后，可以在晶片503的III族氮化物层506上形成中间层508、种子层510和金刚石层512。
在实施例中，中间层508、种子层510和金刚石层512可以通过与晶片113中的对应物相似的技术形成并且具有与晶片113中的对应物相似的结构。晶片505可以与晶片113相似，不同之处在于SiC层504完全从晶片500去除。在实施例中，SiC层504可以通过常规技术去除，诸如化学蚀刻、干蚀刻、研磨(机械磨削)或化学机械抛光(CMP)。
假设晶片513中的中间层508和种子层510具有与晶片113中的对应层相同的组成和厚度，由于晶片505不包括任何SiC层，因此从III族氮化物506到金刚石层512的热流速可以比从III族氮化物层106到金刚石层112的热流速高。在实施例中，可以在晶片505的III族氮化物层506中形成诸如晶体管的各种电子组件。
图8示出了用于制造图5-图7中的晶片的示例性工艺的流程图800。在步骤802，在硅衬底上形成SiC层，以及，在步骤804，在SiC层上形成III族氮化物层。由于SiC与III族氮化物之间的晶格失配低于硅与III族氮化物之间的晶格失配，所以SiC层可以增强GaN层的材料特性。在步骤806，可以去除硅衬底和SiC层。然后，在步骤808，可以在III族氮化物层上依次形成中间层、种子层和金刚石层。可选地，可以在步骤810通过常规晶片处理技术对III族氮化物晶片进行器件处理，从而在III族氮化物层中形成诸如晶体管的电子组件。
图9-图11示出了根据本公开的实施例的形成包括金刚石层和III族氮化物层的晶片的示例性工艺。如图所示，晶片900可以包括硅衬底902，以及在硅衬底902上顺序地形成的中间层904、种子层906和金刚石层908。
在实施例中，中间层904可以由介电材料形成，诸如多晶硅或SiN或SiO。在实施例中，为了形成种子层906，可以将包括层902和904的层叠浸没在金刚石纳米颗粒(金刚石种子颗粒)的水性悬浮液中，使得中间层904的顶表面可以与水性悬浮液直接接触。金刚石颗粒可以被吸附到中间层904的表面上，以形成种子层906。根据悬浮液中的暴露时间和金刚石颗粒的浓度，可以确定种子层906中的颗粒的密度。由于金刚石颗粒可以比附着到Si衬底902上更好地附着到中间层904上，所以中间层904可以增加种子层906的颗粒数密度。
在实施例中，即使可以使用其他合适的技术，金刚石层908也可以通过化学气相沉积(CVD)技术形成。在实施例中，种子层906中的金刚石种子颗粒可以充当用于金刚石层908的生长的种子。在实施例中，可以将Si衬底902的晶体结构转移到金刚石层908，使得金刚石层908可以具有定向的晶体结构。
在实施例中，可以对晶片900中的金刚石层908的顶表面进行抛光，以产生镜面般的开盒即用(epi-ready)表面并去除顶表面上的缺陷。在实施例中，化学机械抛光(CMP)技术或机械研磨可以用于抛光顶表面。然后，如图10所示，可以在金刚石层908的抛光的开盒即用的顶表面上形成SiC层910，并且可以在SiC层910上形成III族氮化物层912。在实施例中，SiC层910可以包括立方碳化硅(3C-SiC)。
III族氮化物与SiC之间的晶格失配低于III族氮化物与金刚石之间的晶格失配。因此，与未在III族氮化物层912与金刚石层908之间配置SiC层910的情况相比，SiC层910上的III族氮化物912的材料特性已经提高。
在实施例中，可以通过诸如低压化学气相沉积(LPCVD)技术的常规晶片处理技术将SiC层910沉积在金刚石层908上。在实施例中，可以通过诸如MOCVD技术的常规晶片处理技术来形成III族氮化物层912。
在实施例中，可以通过常规晶片处理技术在晶片909的III族氮化物层912中形成诸如晶体管的电子组件。在形成电子组件时，可以从晶片909去除Si衬底902、中间层904和种子层906。图11示出了晶片913，其包括三个层：金刚石层908、SiC层910和III族氮化物层912。在实施例中，晶片913可以被切割并被用在各种电子设备中。在III族氮化物912中形成的电子组件会在电气设备的工作期间产生热能，并且热能可以经由SiC层910传递到金刚石层908。由于SiC的导热率低于金刚石低，所以如果SiC层910太厚，则从III族氮化物层912至金刚石层908的热流可能会减少。在实施例中，可以使SiC层910的厚度最小化，使得到金刚石层908的热流增加，同时SiC层910仍可以足够厚以增强III族氮化物层912的材料特性。
图12示出了用于制造图9-图11中的晶片的示例性工艺的流程图1200。在步骤1202，可以在Si衬底上形成中间层、种子层和金刚石层。然后，在步骤1204，可以对金刚石层的顶表面进行抛光以去除顶表面上的缺陷并产生镜面般的开盒即用表面。在步骤1206，可以在金刚石层的抛光的开盒即用表面上形成SiC层，并且可以在SiC层上形成III族氮化物层。可选地，可以通过常规晶片处理技术对III族氮化物层1208进行器件处理，以在III族氮化物层中形成电子组件。然后，在步骤1210，可以去除Si衬底、中间层和种子层。
图13-图15示出了根据本公开的实施例的形成包括金刚石层和III族氮化物层的晶片的示例性工艺。如图13所示，可以在Si衬底1302上形成SiC层1304。在实施例中，SiC层1304可以包含立方碳化硅(3C-SiC)，并且通过诸如低压化学气相沉积(LPCVD)的常规晶片处理技术形成在硅衬底1302上。然后，可以通过使用诸如C2H4或C3H8或C2H2的含碳气体使SiC层1304的顶表面碳化。在实施例中，可以将晶片1300布置在热化学气相沉积反应器(图13中未示出)中，并且SiC层1304的顶表面可以暴露于诸如C2H4或C3H8或C2H2的含碳气体，使得SiC层1304的顶表面被碳化。
在碳化过程中，碳原子可以附着到SiC层1304的顶表面。在实施例中，使用碳原子作为种子颗粒，可以在SiC层1304上沉积金刚石层1306。在实施例中，即使可以使用其他合适的技术，金刚石层1306也可以通过化学气相沉积(CVD)技术形成。金刚石层1306可以具有定向的晶体结构。
在实施例中，金刚石层1306的顶表面可以被抛光以产生镜面般的开盒即用表面并且去除顶表面上的缺陷。在实施例中，化学机械抛光(CMP)技术或机械研磨可以用于抛光顶表面。
在实施例中，可以在金刚石层1306上顺序地沉积SiC层1308和III族氮化物层1310，从而形成晶片1305。在实施例中，SiC层1308可以包含立方碳化硅(3C-SiC)，并且通过诸如低压化学气相沉积(LPCVD)技术的常规晶片处理技术形成。在实施例中，可以通过诸如金属有机化学气相沉积(MOCVD)的常规晶片处理技术在SiC层1308上形成III族氮化物层1310。
III族氮化物与SiC之间的晶格失配低于III族氮化物与金刚石之间的晶格失配。因此，与未在III族氮化物层1310与金刚石层1306之间布置SiC层1308的情况相比，SiC层1308上的III族氮化物1310的材料特性被提高。
在实施例中，可以使用常规晶片处理技术对晶片1305的III型氮化物层1310进行器件处理，以形成诸如晶体管的各种电子组件。在实施例中，在III族氮化物层1310中形成电子组件时，可以通过诸如化学蚀刻、干法蚀刻、磨削(机械研磨)或化学机械抛光(CMP)的常规技术来去除Si衬底1302和SiC层1304。包括金刚石层1306、SiC层1308和III族氮化物层1310的晶片1309可以被切割，并可以用于各种电子设备中，诸如高电子迁移率晶体管(HEMT)。在器件的工作期间，由III族氮化物层1310产生的热能可以被传递到金刚石层1306，以避免由于热能引起的器件故障。
因为SiC具有比金刚石低的导热率，所以如果SiC层1308太厚，则从III型氮化物层1310到金刚石层1306的热流可能会减少。在实施例中，可以使SiC层1308的厚度最小化，从而增加到金刚石层1306的热流，同时SiC层1308仍可以足够厚以增强III族氮化物层1310的材料特性。
图16示出了用于制造图13-图15中的晶片的示例性工艺的流程图1600。在步骤1602，可以在Si衬底上形成第一SiC层。然后，在步骤1604，可以通过诸如C2H4或C3H8或C2H2的含碳气体使第一SiC层的顶表面碳化，从而使碳原子附着至第一SiC层的顶表面。在步骤1606，可以使用碳原子作为生长金刚石层的种子颗粒在第一SiC层上形成金刚石层。在步骤1608，可以对金刚石层的顶表面进行抛光以产生镜面般的开盒即用表面并去除该顶表面上的缺陷。
在步骤1610，可以在抛光的金刚石表面上形成第二SiC层，并且可以在第二SiC层上形成III族氮化物层。在实施例中，在步骤1612，可以对III族氮化物层进行器件处理以在III族氮化物层中形成诸如晶体管的各种电子组件。在步骤1614，可以去除Si衬底和第一SiC层。
尽管本发明易于进行各种修改和替代形式，但是其具体示例已经在附图中示出并且在本文中进行了详细描述。然而，应当理解，本发明不限于所公开的特定形式，相反，本发明将覆盖落入所附权利要求的范围内的所有修改、等同物和替代物。

Claims (19)

1.一种形成晶片的方法，所述方法包括：
在硅衬底上形成SiC层；
在SiC层上形成包含III族氮化物的半导体层；
去除所述硅衬底以暴露出所述SiC层的表面；
在所述SiC层的暴露表面上形成中间层；
在所述中间层上形成种子层，所述种子层包括金刚石颗粒；以及
在所述种子层上生长金刚石层。
2.根据权利要求1所述的方法，其中，所述SiC层包括立方碳化硅。
3.根据权利要求1所述的方法，其中，形成所述种子层的步骤包括将金刚石颗粒附着到所述中间层，并且其中，所述金刚石颗粒作为生长所述金刚石层的种子颗粒。
4.一种通过权利要求1-3中任一项所述的方法形成的晶片，所述晶片包括：
半导体层，所述半导体层包含III族氮化物；
SiC层，所述SiC层形成在所述半导体层上；
中间层，所述中间层形成在所述SiC层上；
种子层，所述种子层形成在所述中间层上并包括金刚石颗粒；以及
金刚石层，所述金刚石层形成在所述种子层上；
其中，所述中间层被配置为用于减轻由于SiC层和金刚石层热膨胀系数不匹配引起的应力。
5.根据权利要求4所述的晶片，其中，所述SiC层包括立方碳化硅。
6.一种形成晶片的方法，所述方法包括：
在硅衬底上形成SiC层；
在所述SiC层上形成包含III族氮化物的半导体层；
去除所述硅衬底和所述SiC层；
在所述半导体层上形成中间层；
在所述中间层上形成种子层，所述种子层包括金刚石颗粒；以及
在所述种子层上生长金刚石层。
7.根据权利要求6所述的方法，其中，所述SiC层包括立方碳化硅。
8.根据权利要求6所述的方法，其中，形成所述种子层的步骤包括将金刚石颗粒附着到所述中间层，并且其中，金刚石颗粒作为生长所述金刚石层的种子颗粒。
9.一种形成晶片的方法，所述方法包括：
在硅衬底上形成中间层；
在所述中间层上形成种子层，所述种子层包括金刚石颗粒；
在所述种子层上生长金刚石层；
在所述金刚石层上形成SiC层；
在所述SiC层上形成包含III族氮化物的半导体层；以及
去除所述硅衬底、所述种子层和所述中间层。
10.根据权利要求9所述的方法，其中，所述SiC层包括立方碳化硅。
11.根据权利要求9所述的方法，所述方法还包括：在去除所述硅衬底、所述种子层和所述中间层的步骤之前，
在所述半导体层中形成一个或更多个电子组件。
12.根据权利要求9所述的方法，其中，所述金刚石层具有定向的晶体结构。
13.一种通过权利要求9-12中任一项所述的方法形成的晶片，所述晶片包括：
金刚石层，所述金刚石层具有定向的晶体结构；
SiC层，所述SiC层形成在所述金刚石层上；以及
半导体层，所述半导体层包含III族氮化物并形成在所述SiC层上；
其中，所述SiC层沉积在所述金刚石层上。
14.根据权利要求13所述的晶片，其中，所述SiC层包括立方碳化硅。
15.一种形成晶片的方法，所述方法包括：
在硅衬底上形成第一SiC层；
使所述第一SiC层的表面碳化；
在所述第一SiC层的碳化表面上生长金刚石层；
在所述金刚石层上形成第二SiC层；
在所述第二SiC层上形成半导体层，所述半导体层包含III族氮化物；以及
去除所述硅衬底和所述第一SiC层。
16.根据权利要求15所述的方法，其中，所述第一SiC层和所述第二SiC层中的至少一者包括立方碳化硅。
17.根据权利要求15所述的方法，所述方法还包括：在形成第二SiC层之前，
对所述金刚石层的表面进行抛光，
其中，所述第二SiC层形成在所述金刚石层的抛光表面上。
18.根据权利要求15所述的方法，所述方法还包括：在去除所述硅衬底和所述第一SiC层的步骤之前，
在所述半导体层中形成一个或更多个电子组件。
19.根据权利要求15所述的方法，其中，所述金刚石层具有定向的晶体结构。
CN201880050496.XA 2017-08-31 2018-07-08 具有iii族氮化物和金刚石层的晶片 Active CN111095480B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/693,333 2017-08-31
US15/693,333 US10128107B1 (en) 2017-08-31 2017-08-31 Wafers having III-Nitride and diamond layers
PCT/US2018/041172 WO2019045880A1 (en) 2017-08-31 2018-07-08 PLATES WITH NITRIDE III AND DIAMOND LAYERS

Publications (2)

Publication Number Publication Date
CN111095480A CN111095480A (zh) 2020-05-01
CN111095480B true CN111095480B (zh) 2024-04-19

Family

ID=64050977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880050496.XA Active CN111095480B (zh) 2017-08-31 2018-07-08 具有iii族氮化物和金刚石层的晶片

Country Status (7)

Country Link
US (1) US10128107B1 (zh)
EP (1) EP3701560A4 (zh)
JP (1) JP6858872B2 (zh)
KR (1) KR102286927B1 (zh)
CN (1) CN111095480B (zh)
TW (1) TWI699818B (zh)
WO (1) WO2019045880A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI683370B (zh) * 2019-03-12 2020-01-21 環球晶圓股份有限公司 半導體元件及其製造方法
EP3745447A1 (en) * 2019-05-31 2020-12-02 Technische Universität München Wafer, optical emission device, method of producing a wafer, and method of characterizing a system for producing a wafer
US11652146B2 (en) 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers
KR102273305B1 (ko) * 2020-04-23 2021-07-06 알에프에이치아이씨 주식회사 신뢰성을 개선한 다이아몬드 기판 상 질화 갈륨 반도체 구조체 및 이를 제조하는 공정
KR102393733B1 (ko) * 2020-05-07 2022-05-06 한국세라믹기술원 반도체용 다이아몬드 박막 제조방법
CN117916848A (zh) * 2020-12-22 2024-04-19 阿卡什系统公司 具有导热衬底的器件和形成导热衬底的方法
WO2023048160A1 (ja) * 2021-09-22 2023-03-30 エア・ウォーター株式会社 半導体基板、半導体デバイス、半導体基板の製造方法、および半導体デバイスの製造方法
CN114038750B (zh) * 2021-11-05 2022-12-02 西安电子科技大学芜湖研究院 一种氮化镓功率器件的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1910737A (zh) * 2004-01-22 2007-02-07 克里公司 金刚石衬底上的碳化硅和相关的器件和方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3508356B2 (ja) * 1995-12-25 2004-03-22 松下電器産業株式会社 半導体結晶成長方法及び半導体薄膜
JP2003261399A (ja) * 2002-03-11 2003-09-16 Shin Etsu Chem Co Ltd ダイヤモンド製膜用基材およびダイヤモンド膜
TWI275566B (en) * 2005-04-27 2007-03-11 Kinik Co A diamond substrate and the process method of the same
JP2008085123A (ja) * 2006-09-28 2008-04-10 Covalent Materials Corp 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
JP2009065082A (ja) * 2007-09-10 2009-03-26 Covalent Materials Corp 化合物半導体基板
WO2009073866A1 (en) * 2007-12-07 2009-06-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Gate after diamond transistor
FR2929445B1 (fr) * 2008-03-25 2010-05-21 Picogiga Internat Procede de fabrication d'une couche de nitrure de gallium ou de nitrure de gallium et d'aluminium
US7989261B2 (en) * 2008-12-22 2011-08-02 Raytheon Company Fabricating a gallium nitride device with a diamond layer
JP5468528B2 (ja) * 2010-06-28 2014-04-09 信越化学工業株式会社 単結晶ダイヤモンド成長用基材及びその製造方法並びに単結晶ダイヤモンド基板の製造方法
TWI589017B (zh) * 2012-11-28 2017-06-21 Ngk Insulators Ltd Composite substrate and functional components
GB201502954D0 (en) * 2015-02-23 2015-04-08 Element Six Technologies Ltd Compound semiconductor device structures comprising polycrystalline CVD diamond
GB201502698D0 (en) * 2015-02-18 2015-04-01 Element Six Technologies Ltd Compound semiconductor device structures comprising polycrystalline CVD diamond
US20160218183A1 (en) * 2015-01-28 2016-07-28 Panasonic Intellectual Property Management Co., Ltd. Diamond multilayer structure
GB201509766D0 (en) * 2015-06-05 2015-07-22 Element Six Technologies Ltd Method of fabricating diamond-semiconductor composite substrates

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1910737A (zh) * 2004-01-22 2007-02-07 克里公司 金刚石衬底上的碳化硅和相关的器件和方法

Also Published As

Publication number Publication date
TWI699818B (zh) 2020-07-21
US10128107B1 (en) 2018-11-13
KR102286927B1 (ko) 2021-08-10
EP3701560A1 (en) 2020-09-02
CN111095480A (zh) 2020-05-01
JP2020508276A (ja) 2020-03-19
WO2019045880A1 (en) 2019-03-07
TW201921423A (zh) 2019-06-01
EP3701560A4 (en) 2021-05-12
JP6858872B2 (ja) 2021-04-14
KR20200041289A (ko) 2020-04-21

Similar Documents

Publication Publication Date Title
CN111095480B (zh) 具有iii族氮化物和金刚石层的晶片
JP7105239B2 (ja) パワーデバイス用の窒化ガリウムエピタキシャル構造
KR102702119B1 (ko) 가공된 기판에 통합된 무선 주파수 디바이스
US7989261B2 (en) Fabricating a gallium nitride device with a diamond layer
US7888171B2 (en) Fabricating a gallium nitride layer with diamond layers
US20220399200A1 (en) Method for forming a high resistivity handle support for composite substrate
US6696306B2 (en) Methods of fabricating layered structure and semiconductor device
JP2009218575A (ja) 半導体基板の製造方法
TWI782560B (zh) 氮化鎵/鑽石晶圓
JP6450086B2 (ja) 化合物半導体基板の製造方法
JP6479198B2 (ja) 単結晶ｉｉｉａ族窒化物層を備える半導体ウェハ
US20140159055A1 (en) Substrates for semiconductor devices
US10720374B2 (en) Semiconductor substrate
JP2014240340A (ja) 基板、基板の製造方法、及び電子装置
KR20230056686A (ko) 다이아몬드 방열판을 갖는 헤테로에피택셜 구조
CN116590795A (zh) 一种利用陶瓷衬底生长单晶GaN自支撑衬底的方法
JP7187742B2 (ja) 半導体構造物用の支持体を作製する方法
JP6163024B2 (ja) 基板の製造方法
JPWO2013187078A1 (ja) 半導体基板、半導体基板の製造方法および複合基板の製造方法
CN108780734A (zh) 载体基板上器件的制造
JP6696247B2 (ja) 半導体装置の製造方法
Leone et al. High quality AlGaN/GaN HEMT for RF applications on cold-split thinned 4H-SiC substrates
JP2016533643A (ja) 半導体ウェハおよび半導体ウェハを製造するための方法
TW202215504A (zh) 製作用於磊晶生長基於鎵之ｉｉｉ族氮化物合金層之底材之方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant