TWI782560B - 氮化鎵/鑽石晶圓 - Google Patents

氮化鎵/鑽石晶圓 Download PDF

Info

Publication number
TWI782560B
TWI782560B TW110120362A TW110120362A TWI782560B TW I782560 B TWI782560 B TW I782560B TW 110120362 A TW110120362 A TW 110120362A TW 110120362 A TW110120362 A TW 110120362A TW I782560 B TWI782560 B TW I782560B
Authority
TW
Taiwan
Prior art keywords
layer
wafer
diamond
semiconductor
gan
Prior art date
Application number
TW110120362A
Other languages
English (en)
Other versions
TW202205369A (zh
Inventor
源祥 李
Original Assignee
南韓商Ｒｆｈｉｃ公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Ｒｆｈｉｃ公司 filed Critical 南韓商Ｒｆｈｉｃ公司
Publication of TW202205369A publication Critical patent/TW202205369A/zh
Application granted granted Critical
Publication of TWI782560B publication Critical patent/TWI782560B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明揭示一種包括鑽石層和具有III族氮化物化合物的半導體層之晶圓及其製造方法。在矽基板上形成一成核層、具有III族氮化物的至少一個半導體層和保護層。然後，將矽載體晶圓玻璃結合至保護層。接著去除該矽基板、成核層和半導體層的一部分。然後，在III族氮化物層上依次沉積中間層、種子層和鑽石層。接下來，包括GaN層(或由保護層覆蓋的矽層)的支撐晶圓沉積於鑽石層上。然後，去除該矽載體晶圓與該保護層。

Description

氮化鎵/鑽石晶圓
【先前申請案交叉參照】
本申請案為2020年6月29日申請第16/914,474號的美國專利申請案優先權，在此以引用方式完整併入本文中。
本發明係關於半導體晶圓，更具體地，係關於具有鑽石層和包括III族氮化物半導體材料的半導體層之晶圓及晶圓與裝置製造方法。
氮化鎵(GaN)或AlGaN或AlN具有電氣和物理特性，使其非常適合射頻(RF)裝置，例如高電子行動電晶體(HEMT)。一般來說，RF裝置在操作期間會產生大量熱能，需要一種機制來從裝置中提取熱能以避免裝置故障。已知鑽石具有良好導熱性，並且可當成在其上形成AlGaN/GaN層的基板材料。
在鑽石層上形成AlGaN/GaN HEMT層的一種常規方法為直接在矽基板上沉積AlGaN/GaN HEMT層，去除矽基板，然後在AlGaN/GaN HEMT層上形成鑽石層。這種方法因其較低的製造成本而具有吸引力。然而，常規技術不適合以一致的方式製造AlGaN/GaN HEMT。首先，晶圓厚度遠小於200μm，其中典型的半導體處理裝置具有用於搬運半導體晶圓的機器人手臂，並且機器人手臂要求每個晶圓的厚度至少為500μm。其次，由於常規晶圓非常薄，晶圓可能沒有足夠的機械強度來承受在晶圓中形成半導體裝置的後續處理期間之熱應力和機械應力。因此，需要一種新技術來提供晶圓的機械強度，並滿足對半導體加工中使用的機器人手臂之要求。
【簡述】
根據本發明一個態樣，一半導體晶圓包括：一支撐晶圓；一鑽石層，其設置於該支撐晶圓上；一中間層，其形成於該鑽石層上；以及至 少一個半導體層，其設置於該中間層上並包括一III族氮化物化合物。
根據本發明一個態樣，製造半導體晶圓的方法包括：將一成核層設置在一基板上；在該成核層上設置至少一個半導體層，該至少一個半導體層包括III族氮化物化合物；在該至少一個半導體層上設置一保護層；將一載體晶圓結合至該保護層；去除該基板、該成核層和該至少一個半導體層的一部分；在該至少一個半導體層上設置一鑽石層；將一基板晶圓沉積於該鑽石層上；以及去除該載體晶圓與該保護層。
根據本發明一個態樣，處理半導體晶圓的方法包括：在半導體晶圓的半導體層上設置一第一金屬層並對其進行構圖，其中該半導體晶圓包括一支撐晶圓、一鑽石層、一中間層和該半導體層；從該第一金屬層朝向該支撐晶圓鑽一或多個孔，從而形成一或多個從該第一金屬層延伸至該支撐晶圓的通孔；將一第二金屬層設置在該該第一金屬層上以及該一或多個通孔的一部分中；以及去除該支撐晶圓以露出該鑽石層的表面。
100、109、118、120、122、 126、130、134、150、160、 170、174、178、200:晶圓
102、140-12:矽基板
104:AlN層
106、106-1、106-2、107、162:III族氮化物層
106-12:AlGaN層和InAlN層
106-14、106-22:GaN緩衝層
108、140-16:保護層
112、114、136、140-14:玻璃塗層
113:載體晶圓
115:玻璃結合層
116:矽載體晶圓
124:中間層
128、132:鑽石層
140、140-1、140-2:支撐晶圓
164:III族氮化物層堆疊
171:半導體裝置
172:圖案化的金屬層
176:通孔
202:金屬層
1800:流程圖
在此將參考本發明的具體實施例，附圖內將說明其範例。這些圖式用於說明，並且不做限制。儘管一般在這些具體實施例的上下文中描述本發明，但是應當理解，其並不旨在將本發明範圍限制為這些特定具體實施例。
第一圖至第十三圖顯示根據本發明具體實施例用於製造包括兩個鑽石層和一III族氮化物層的晶圓之示範處理。
第十四圖至第十八圖顯示根據本發明具體實施例用於裝置處理第十三圖內晶圓來製造半導體裝置之示範製程。
第十九圖顯示根據本發明具體實施例用於製造半導體晶圓的一示範處理流程圖。
第二十圖顯示根據本發明具體實施例用於處理半導體裝置的一示範處理流程圖。
在下列說明中，用於解釋說明，將公佈設定細節以提供對本發明通盤的了解。然而，精通此技術的人士將會了解到，不用這些細節也可 實施本發明。此外，精通技術人士將認識到，下面描述的本發明具體實施例可以多種方式來實現，例如處理、設備、系統、裝置或有形電腦可讀取媒體上方法。
精通技術人士將認識到：(1)可選擇性執行特定步驟；(2)這些步驟並不受限於此處揭示的特定順序；以及(3)這些特定步驟可用不同順序執行，包括同時執行。
圖式中顯示的元件/組件為本發明示範具體實施例的說明，並且意在避免模糊本發明。說明書中對「一個具體實施例」、「較佳具體實施例」、「一具體實施例」或「具體實施例」的引用係指結合該具體實施例描述的特定特徵、結構、特性或功能包括在本發明的至少一個實施例中，並且可在一個以上的具體實施例中。出現在說明書內許多地方的「在一個具體實施例內」、「在一具體實施例內」或「在具體實施例內」等詞並不一定全部引用至相同具體實施例。術語「包括(include)」、「包括(including)」、「包含(comprise)」和「包含(comprising)」應理解為開放式術語，並且以下任何清單都為範例，並不意味著受限於所列項目。本文使用的任何標題僅用於組織目的，並且不應用於限制說明書的範圍或申請專利範圍。此外，在說明書中各個地方使用某些術語是為了說明，而不應解釋為限制。
第一圖至第十三圖顯示根據本發明具體實施例用於形成包括一鑽石層和一III族氮化物層(或等效包括III型氮化物化合物的半導體層)的晶圓之示範處理。如第一圖中所示，晶圓100可包括矽基板102、AlN層104和III族氮化物層106以及保護層108。
在具體實施例中，III族氮化物層106可包括一或多個層，每一層都包括諸如六角形的AlGaN/GaN、InAlN/GaN或立方體AlGaN/GaN的GaN化合物。在以下各節中，III族氮化物層可共同指一或多個層，每一層均包含III族氮化物化合物。第二A圖顯示出示範III族氮化物層106-1，該層包括：GaN緩衝層106-14；以及至少AlGaN層和InAlN層106-12之一者。(在下文中，符號AlGaN/InAlN層係指各自由包括至少AlGaN和InAlN之一者的材料所形成之一或多層。)第二B圖顯示出僅包括一個GaN緩衝層106-22的另一示範III族氮化物層106-2。
在具體實施例中，保護層108可保護III族氮化物層106，免受在後續處理期間可能發生的熱和機械損傷。例如，如果玻璃塗層112(在第三圖中)直接附接到III族氮化物層106，則玻璃塗層112與III族氮化物層106之間的熱膨脹係數(CTE)失配會在III族氮化物層106上產生應力，對將在III族氮化物層106中形成的半導體裝置之性能產生負面影響。在具體實施例中，可選擇保護層108的材料和厚度，以減輕由於CTE失配引起的應力。在具體實施例中，由包括SiN、多晶矽，Al2O3、AlN和GaN中一或多種材料所形成的保護層108可通過適當沉積技術來沉積。
通常，當將異質結構從成長溫度冷卻至室溫時，矽基板102中的矽與III族氮化物層106中的GaN間之大晶格失配可能導致GaN緩衝中的裂痕。在具體實施例中，可在矽基板102上形成AlN層(或等效地稱為成核層)104，以防止GaN緩衝層106-14(或106-22)中的裂痕和/或裂痕向AlGaN/InAlN層106-12生長。在具體實施例中，可通過諸如金屬有機化學氣相沉積(MOCVD)技術的常規晶圓處理技術，在矽基板102上形成AlN層104和III族氮化物層106。
第三圖顯示根據本發明具體實施例將載體晶圓113與晶圓109結合的處理。如圖所示，載體晶圓113可包括矽載體晶圓116和在其面對晶圓109的表面上形成之玻璃塗層114。在具體實施例中，可通過在保護層108上形成玻璃塗層來製備晶圓109。然後，將矽載體晶圓113固接在晶圓109上，並在900-1000℃的溫度下加熱，以熔化玻璃塗層112和114並形成玻璃結合層。第四圖顯示晶圓118，其包括通過玻璃結合處理結合到晶圓109的矽載體晶圓113，在此可通過熔化玻璃塗層112和114來形成玻璃結合層115。
在具體實施例中，如第五圖內所示，可去除晶圓118中的矽基板102、AlN層104和III族氮化物層106的一部分，以形成晶圓120。在具體實施例中，即使可使用其他合適的處理來去除矽基板102，也可通過研磨(grinding)、研磨(lapping)、拋光和乾蝕刻處理之一或多種來去除矽基板102。在具體實施例中，即使可使用其他合適的處理來去除AlN層104，也可通過濕蝕刻處理來去除AlN成核層104。
在具體實施例中，如以上結合第二A圖所討論的，III族氮化物層106可包括AlGaN/InAlN層106-12和GaN層106-14。在替代具體實施例中，如以上結合第二B圖所討論的，III族氮化物層106只可包括GaN層106-22。在兩種情況下，每個GaN層都可包括在GaN層106-22和AlN層104之間介面附近的部分，其中該部分包括在GaN層106-22和/或AlGaN/InAlN層106-12的沉積期間形成之裂痕。如此，可去除GaN層中具有裂痕的部分，使得剩餘GaN層可不包括任何裂痕。在晶圓120中，III族氮化物層107是指通過從III族氮化物層106去除GaN層的一部分而形成的III族氮化物層。
如第六圖中所示，可在III族氮化物層107上形成中間層124，其中該中間層124可包括第一中間層和第二中間層(或稱為種子層)。如果將鑽石層直接沉積在III族氮化物層107上，則鑽石層與III族氮化物層107之間熱膨脹係數(CTE)的失配可能在鑽石層形成期間於III族氮化物層107上產生熱應力，因此可沉積第一中間層以減輕該熱應力。在具體實施例中，可選擇第一中間層的材料和厚度，以減輕由於CTE失配引起的應力。在具體實施例中，第一中間層可由諸如多晶矽、SiO2、Al2O3或SiN的介電材料形成。
在具體實施例中，第二中間層(即種子層)可形成於該第一中間層的頂端表面上。為了形成種子層，可將晶圓122浸沒在鑽石奈米顆粒(鑽石種子顆粒)的水性懸浮液中，使得第一中間層的頂端表面可與水性懸浮液直接接觸。鑽石顆粒可吸附到第一中間層的表面上，從而形成種子層。根據在懸浮液中的暴露時間和鑽石種子顆粒的濃度，可確定種子層中顆粒的密度。在具體實施例中，可提供具有鑽石種子顆粒的種子層，因為鑽石層128(第七圖內)可比附著至第一中間層更容易附著至種子層。
在具體實施例中，在形成中間層124之後，可在中間層124上設置鑽石層128，從而形成第七圖中的晶圓126。在具體實施例中，即使可使用其他合適的技術，鑽石層128也可通過化學氣相沉積(CVD)技術形成。然後，可執行研磨處理，以減少鑽石層128的表面粗糙度。在第八圖中，晶圓130可包括鑽石層132，該層具有通過研磨處理來增強平坦度的頂 端表面。
在具體實施例中，支撐晶圓140可沉積在鑽石層132上，如第九圖內所示。如第九圖內所示，半導體晶圓134內的支撐晶圓140可包括一或多個層，如第十A圖至第十B圖內所示。
在第十A圖中，支撐晶圓140-1可包括：沉積在鑽石層132上的多晶矽層140-12；以及可沉積在多晶矽層140-12的頂端表面和側表面上之保護層140-14。在具體實施例中，多晶矽層140-12的底部表面可與鑽石層132直接接觸。在具體實施例中，矽層140-12可通過合適的技術沉積，例如化學氣相沉積(CVD)技術。如下文結合第十二圖內所討論，可使用四甲基氫氧化銨(TMAH)溶液從晶圓150去除矽載體晶圓116。在具體實施例中，保護層140-14可在矽載體晶圓116的去除處理期間，保護多晶矽層140-12免受TMAH溶液的影響。在具體實施例中，保護層140-14可由包括Ti/Au、Cr/Au、SiN、Al2O3和AlN之一或多種的材料形成，並且可通過合適的沉積技術，例如濺鍍或低壓化學氣相沉積(LPCVD)技術來沉積。
在第十B圖中，支撐晶圓140-2可包括聚GaN層140-22，其中GaN層140-22可通過合適技術，例如氫化物氣相外延(HVPE)技術，沉積在鑽石層132上。在多GaN基板140-2當成第九圖中基板晶圓140的情況下，由於TMAH溶液不與GaN反應，因此可能不需要任何保護層。
在具體實施例中，如第十二圖內所示，矽載體晶圓116、玻璃結合層115和保護層108可通過合適的處理從晶圓150去除。例如，TMAH溶液可用於去除矽載體晶圓116。
如以上結合第二B圖和第五圖所討論的，III族氮化物層可僅具有GaN緩衝層，即晶圓160內的III族氮化物層107可僅包括GaN層。在這種情況下，如第十三圖內所示，可在GaN緩衝層上形成(再生長)諸如AlGaN/InAlN層的另一III族氮化物層162，從而形成III族氮化物層堆疊164。在以下各節中，即使III族氮化物層164中可包括一個以上III族氮化物層，III族氮化物層堆疊164也稱為III族氮化物層。
在具體實施例中，可在運送到晶圓廠以進一步處理晶圓160之前，在晶圓160上可選擇性執行邊緣修整處理，以在晶圓160中形成主 要/平坦區域。
第十四圖至第十八圖顯示根據本發明具體實施例用於裝置處理第十三圖內晶圓160來製造半導體裝置(像是HEMT)之示範製程。 在具體實施例中，如第十四圖內所示，晶圓170可包括形成於III族氮化物層164中的各種半導體裝置171，例如半導體電晶體。在具體實施例中，可通過適當的半導體處理，來形成半導體裝置171。
在具體實施例中，在形成半導體裝置171時，可在III族氮化物層164上形成圖案化的金屬層172。在具體實施例中，金屬層172可由在850℃下合金化的歐姆合金(較佳但不限於Au、Ag、Ni、Ti、Al或其任何組合)所形成。請注意，可使用各種製造方法來形成金屬層172。在具體實施例中，金屬層172可進行退火處理，以減小金屬層172與III族氮化物層164之間的接觸電阻。在具體實施例中，可通過諸如光微影這類適當處理，來圖案化金屬層172。
在具體實施例中，如第十五圖內所示，晶圓174可包括通過雷射鑽孔技術或任何其他合適技術，所形成的一或多個通孔176。在常規技術中，從支撐晶圓側朝向晶圓170的III族氮化物側鑽出通孔。如果執行使用雷射束的常規技術，以從支撐晶圓140朝向III族氮化物層164鑽出通孔，則可由多晶鑽石形成的鑽石層132可能散射雷射束，從而導致意外的輔助鑽孔斑點，或損壞金屬-半導體介面區域，尤其是閘極接觸區域。
相反，在具體實施例中，可從金屬層172朝向支撐晶圓140鑽出一或多個通孔176。本發明的這種鑽孔技術可減少鑽石層132對雷射束的散射。另外，在金屬層172和III族氮化物層164的鑽孔處理中，可能積蓄在閘極接觸區域中的熱能可通過熱傳遞排放到鑽石層132，這進一步減少對III族氮化物層164的熱損傷。在具體實施例中，一或多個通孔176可從金屬層172朝向支撐晶圓140延伸。
在具體實施例中，如第十六圖內所示，可使用化學或電化學鍍金技術，在金屬層172上和一或多個通孔176的頂部中沉積薄金層180。請注意，可使用其他合適的金屬代替金來形成金屬層180，並且可使用其他合適的技術來形成金屬層180。
請注意，第十四圖至第十六圖中的處理為在晶圓160上執行的示範處理。這樣，對於精通技術人士應該顯而易見的是，可在晶圓160上執行其他合適的處理，以在晶圓160中形成各種半導體裝置。
如上所述，在具體實施例中，支撐晶圓140可沉積到晶圓134上，如此增強晶圓134的機械強度。如此，在完成晶圓178的最終鈍化處理(或可能導致意外機械變形，例如彎曲和翹曲的任何其他處理)之後，可從晶圓178去除支撐晶圓140。在具體實施例中，支撐晶圓140可通過研磨處理和/或任何其他合適的處理從晶圓178去除，如第十七圖所示。在上文所述，支撐晶圓140可為支撐晶圓140-1和140-2之一。在具體實施例中，支撐晶圓140-1可包括矽基板140-12和可覆蓋矽基板140-12的頂端與側表面之保護層140-14。在替代具體實施例中，支撐晶圓140-2可包括多GaN層140-22。在具體實施例中，在去除支撐晶圓140時，可通過乾蝕刻技術進一步清潔鑽石層132的底部表面，以便去除鑽石層132的底部表面上殘留之多晶矽或多GaN材料。
在第十八圖中，晶圓200可包括金屬層202，其通過Au電鍍技術沉積在鑽石層132的底部表面和一或多個通孔176的側面上。請注意，可使用其他合適的金屬代替金來形成金屬層202，並且可使用其他合適的技術來在鑽石表面132上形成金屬層202。在具體實施例中，金屬層202可通過通孔176與金屬層172和180電接觸。
在具體實施例中，可在金屬層202上執行其他處理，例如街道蝕刻。在完成於晶圓200中形成半導體裝置的處理之後，可將晶圓200切成小塊。
第十九圖顯示根據本發明具體實施例用於製造半導體晶圓的一示範處理流程圖1900。在步驟1902上，成核層104和III族氮化物層(或等效地，包括III族氮化物的半導體層)106可設置在矽基板102上。在具體實施例中，成核層104可形成於矽基板102與III族氮化物層之間，以防止III族氮化物層106裂開。在具體實施例中，III族氮化物層106可僅包括GaN緩衝層106-22。在替代具體實施例中，III族氮化物106層可包括GaN緩衝層106-14和AlGaN/InAlN層106-12。
在步驟1904中，保護層108可設置在III族氮化物層106上，其中保護層可由包括SiN、多晶矽、Al2O3、AlN和GaN之一或多者的材料形成。
在步驟1906中，可將具有矽載體晶圓116的載體晶圓113結合到保護層108。在具體實施例中，玻璃塗層112和114可分別形成於保護層108和矽載體晶圓116上，並在900-1000℃的溫度下加熱。然後，在步驟1908中，可去除矽基板102和成核層104。
請注意，在步驟1908中也去除了III族氮化物層106的一部分。在具體實施例中，當III族氮化物層106僅由GaN形成時，在GaN層106-22和成核層104之間介面附近的GaN一部分可包括在GaN層106-22的沉積期間產生之裂痕。類似地，在替代具體實施例中，當III族氮化物層106包括GaN緩衝層106-14和AlGaN/InAlN層106-12時，在GaN層106-14與成核層104之間介面附近的GaN層一部分可包括在GaN層106-14和AlGaN/InAlN層106-12的沉積期間產生之裂痕。在兩種情況下，在步驟1908中，都可去除GaN層中具有裂痕的部分，使得剩餘的III族氮化物層107可不包括任何裂痕。
在步驟1910中，可將鑽石層128設置在III族氮化物層107上。在具體實施例中，為了減輕由於鑽石層128和III族氮化物層107的CTE不匹配引起之應力，可在鑽石層128和III族氮化物層107之間形成中間層124。在具體實施例中，中間層124可包括第一層和第二層，其中第一層可減輕由於鑽石層128和III族氮化物層107的CTE失配所引起之應力。在具體實施例中，該第一層可由介電材料形成，諸如多晶Si、SiO2、Al2O3或SiN。在具體實施例中，第二層(其也稱為種子層)可設置在第一層與鑽石層128之間，其中該種子層可包括鑽石奈米顆粒(鑽石種子顆粒)。在具體實施例中，在步驟1910完成之後，可執行研磨處理，以增強鑽石層128的表面平坦度。
在步驟1912中，支撐晶圓140可設置於鑽石層132上，其中支撐晶圓140可為支撐晶圓140-1和140-2之一。在具體實施例中，支撐晶圓140-2可由多GaN形成。在替代具體實施例中，支撐晶圓140-1可包 括多晶矽層140-12和沉積在多晶矽層140-12上並覆蓋多晶矽層140-12的頂端與側表面之保護層140-14。(多晶矽層140-12的底部表面可與鑽石層132直接接觸。)在具體實施例中，保護層140-14可由包括Ti/Au、Cr/Au、SiN、Al2O3和AlN之一或多種的材料形成。
在步驟1914中，可從晶圓150去除載體晶圓113和保護層108。在步驟1916中，可選擇性在III族氮化物層107上設置另一個III族氮化物層(或者等效地，具有III族氮化物化合物的另一個半導體層)162。在具體實施例中，當III族氮化物層107僅包括GaN緩衝層106-22時，可在GaN緩衝層上形成額外AlGaN/InAlN層162。
第二十圖顯示根據本發明具體實施例用於處理半導體晶圓的一示範處理流程圖2000。在步驟2001中，可在半導體晶圓160的III族氮化物層(或等效地半導體層)164中形成諸如半導體電晶體的半導體裝置171。如上所討論，半導體晶圓160可包括支撐晶圓140、鑽石層132、中間層124和III族氮化物層164。在具體實施例中，支撐晶圓140可為包括保護層140-14和多晶矽層140-12的晶圓140-1。在替代具體實施例中，支撐晶圓140可為包括多GaN層140-22的晶圓140-2。在步驟2002中，可在III族氮化物層164上形成金屬層172並繪製圖案。
在步驟2004中，可執行雷射鑽孔技術或任何其他合適的技術，以從金屬層172朝矽晶圓140鑽出一或多個孔，從而形成一或多個通孔176，其中一或多個通孔176可從金屬層172延伸到支撐晶圓140中。然後在步驟2006中，可在金屬層172上以及一或多個通孔176的頂部內形成金屬層180。接下來，在步驟2008中，可去除支撐晶圓140，以暴露出鑽石層132的底部表面。選擇性，在具體實施例中，可通過乾蝕刻技術進一步清潔鑽石層132的底部表面，以便在步驟2010上去除鑽石層132的底部表面上殘留之玻璃材料。
在步驟2012中，可通過Au電鍍技術將金屬層202設置在鑽石層132的暴露表面和一或多個通孔176的側面上。請注意，可使用其他合適的金屬代替金來形成金屬層202，並且可使用其他合適的技術來在鑽石表面132上形成金屬層202。在具體實施例中，金屬層202可通過通孔 176與金屬層172和180電接觸。然後，在步驟2014中，可將晶圓200切成小塊。
儘管本發明易於進行各種修改和替代形式，但是其具體範例已於附圖中示出並且在本文中進行詳細描述。然而應當理解，本發明不限於所揭示的特定形式，相反，本發明將覆蓋落入申請專利範圍內的所有修改、等效形式和替代形式。
100:晶圓
102:矽基板
104:AlN層
106:III族氮化物層
108:保護層

Claims (10)

  1. 一種用於製造一半導體晶圓之方法，包括：將一成核層設置在一基板上；在該成核層上設置至少一個半導體層，該至少一個半導體層包含III族氮化物化合物；在該至少一個半導體層上設置一保護層；將一載體晶圓結合至該保護層；去除該基板、該成核層和該至少一個半導體層的一部分；在該至少一個半導體層上設置一鑽石層；將一支撐晶圓設置於該鑽石層上；以及去除該載體晶圓與該保護層。
  2. 如申請專利範圍第1項之方法，其中該至少一個半導體層包含直接設置在該成核層上的一GaN層，並且其中該至少一個半導體層的該已去除部分是該GaN層在該成核層與該GaN層之間介面附近的部分。
  3. 如申請專利範圍第2項之方法，其中設置至少一個半導體層的步驟包含：將該GaN層設置在該成核層上；以及將至少AlGaN層和一InAlN層之一者設置在該GaN層上。
  4. 如申請專利範圍第1項之方法，另包括：在去除該載體晶圓和該保護層的步驟之後，在該至少一個半導體層上設置一額外半導體層，該額外半導體層包含一III族氮化物化合物。
  5. 如申請專利範圍第1項之方法，其中將一鑽石層設置在該至少一個半導體層上的步驟包含：在該至少一個半導體層上設置一中間層，該中間層包含一第一層和一第二層，該第一層由包含多晶矽、SiO2、Al2O3和SiN之一或多者的材料形成，並且該第二層包含鑽石顆粒；以及在該中間層上設置一鑽石層。
  6. 如申請專利範圍第1項之方法，另包括：在設置一鑽石層的步驟之後，研磨該鑽石層的表面，以增強該鑽石 層的表面平坦度。
  7. 如申請專利範圍第1項之方法，其中該保護層由包含SiN、多晶矽、Al2O3、AlN和GaN之一或多者的材料形成，並且該支撐晶圓另包含一多晶矽層，其由包含Ti/Au、Cr/Au、SiN、Al2O2和AlN之一或多者的材料形成之保護層所覆蓋。
  8. 如申請專利範圍第1項之方法，其中該支撐晶圓包含一多GaN層。
  9. 如申請專利範圍第1項之方法，另包括：
    在該至少一個半導體層內形成一或多個半導體裝置，
    其中該等一或多個半導體裝置包含一或多個高電子行動電晶體(HEMT)。
  10. 如申請專利範圍第1項之方法，其中該載體晶圓包括一矽基板，並且其中將一載體晶圓結合到該保護層的步驟包含將該矽基板玻璃結合到該保護層。
TW110120362A 2020-02-07 2021-06-04 氮化鎵/鑽石晶圓 TWI782560B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202062971869P 2020-02-07 2020-02-07
US16/914,474 2020-06-29
US16/914,474 US11476335B2 (en) 2020-02-07 2020-06-29 GaN/diamond wafers

Publications (2)

Publication Number Publication Date
TW202205369A TW202205369A (zh) 2022-02-01
TWI782560B true TWI782560B (zh) 2022-11-01

Family

ID=77177132

Family Applications (4)

Application Number Title Priority Date Filing Date
TW110120357A TWI782559B (zh) 2020-02-07 2021-06-04 氮化鎵/鑽石晶圓
TW110120362A TWI782560B (zh) 2020-02-07 2021-06-04 氮化鎵/鑽石晶圓
TW110120356A TW202205367A (zh) 2020-02-07 2021-06-04 氮化鎵/鑽石晶圓
TW110120366A TW202205678A (zh) 2020-02-07 2021-06-04 氮化鎵/鑽石晶圓

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW110120357A TWI782559B (zh) 2020-02-07 2021-06-04 氮化鎵/鑽石晶圓

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW110120356A TW202205367A (zh) 2020-02-07 2021-06-04 氮化鎵/鑽石晶圓
TW110120366A TW202205678A (zh) 2020-02-07 2021-06-04 氮化鎵/鑽石晶圓

Country Status (4)

Country Link
US (7) US11652146B2 (zh)
KR (4) KR20220133901A (zh)
TW (4) TWI782559B (zh)
WO (4) WO2021157827A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11652146B2 (en) * 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers
TWI777621B (zh) * 2021-06-17 2022-09-11 錼創顯示科技股份有限公司 磊晶半導體結構與磊晶基板
KR102689679B1 (ko) * 2022-11-09 2024-07-30 웨이브로드 주식회사 그룹3족 질화물 반도체 템플릿의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996556A (zh) * 2006-12-01 2007-07-11 北京大学 一种制备氮化镓单晶衬底的方法
US20080206569A1 (en) * 2005-03-21 2008-08-28 Andrew John Whitehead Diamond Based Substrate for Electronic Device
US20120168773A1 (en) * 2006-05-22 2012-07-05 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
US20180366558A1 (en) * 2017-06-20 2018-12-20 Elta Systems Ltd. Gallium nitride semiconductor structure and process for fabricating thereof

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2752235B3 (fr) * 1996-08-07 1998-08-28 Saint Gobain Vitrage Substrat verrier muni d'une couche reflechissante
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP4204206B2 (ja) * 2001-06-01 2009-01-07 三菱電機株式会社 半導体装置
US6951556B2 (en) 2002-07-01 2005-10-04 Epstein Robert L Method and apparatus for correcting off-center laser ablations in refractive surgery
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US8674405B1 (en) * 2005-04-13 2014-03-18 Element Six Technologies Us Corporation Gallium—nitride-on-diamond wafers and devices, and methods of manufacture
US7595507B2 (en) 2005-04-13 2009-09-29 Group4 Labs Llc Semiconductor devices having gallium nitride epilayers on diamond substrates
US7749863B1 (en) * 2005-05-12 2010-07-06 Hrl Laboratories, Llc Thermal management substrates
FR2905799B1 (fr) * 2006-09-12 2008-12-26 Soitec Silicon On Insulator Realisation d'un substrat en gan
TW200826322A (en) 2006-12-15 2008-06-16 Kinik Co LED and manufacture method thereof
US7943485B2 (en) * 2007-01-22 2011-05-17 Group4 Labs, Llc Composite wafers having bulk-quality semiconductor layers and method of manufacturing thereof
TW200905731A (en) 2007-07-31 2009-02-01 Ind Tech Res Inst Nitride substrate and method of fabricating the same
JP2009076694A (ja) 2007-09-20 2009-04-09 Panasonic Corp 窒化物半導体装置およびその製造方法
FR2924272B1 (fr) * 2007-11-28 2010-06-11 Commissariat Energie Atomique Procede de transfert de films
US7989261B2 (en) * 2008-12-22 2011-08-02 Raytheon Company Fabricating a gallium nitride device with a diamond layer
US7888171B2 (en) 2008-12-22 2011-02-15 Raytheon Company Fabricating a gallium nitride layer with diamond layers
US8476150B2 (en) 2010-01-29 2013-07-02 Intersil Americas Inc. Methods of forming a semiconductor device
US9293366B2 (en) * 2010-04-28 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias with improved connections
US9711534B2 (en) 2011-10-28 2017-07-18 Hewlett Packard Enterprise Development Lp Devices including a diamond layer
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
KR20140140053A (ko) * 2012-02-26 2014-12-08 솔렉셀, 인크. 레이저 분할 및 디바이스 층 전사를 위한 시스템 및 방법
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
TWI588955B (zh) * 2012-09-24 2017-06-21 索泰克公司 使用多重底材形成iii-v族半導體結構之方法及應用此等方法所製作之半導體元件
US9362198B2 (en) 2014-04-10 2016-06-07 Freescale Semiconductor, Inc. Semiconductor devices with a thermally conductive layer and methods of their fabrication
CN107112205B (zh) * 2015-01-16 2020-12-22 住友电气工业株式会社 半导体衬底及其制造方法，组合半导体衬底及其制造方法
GB201509766D0 (en) * 2015-06-05 2015-07-22 Element Six Technologies Ltd Method of fabricating diamond-semiconductor composite substrates
US10692752B2 (en) * 2017-06-20 2020-06-23 Elta Systems Ltd. Gallium nitride semiconductor structure and process for fabricating thereof
US10128107B1 (en) * 2017-08-31 2018-11-13 Rfhic Corporation Wafers having III-Nitride and diamond layers
CN109742026B (zh) * 2019-02-25 2024-03-29 哈尔滨工业大学 直接生长法制备金刚石辅助散热碳化硅基底GaN-HEMTs的方法
US11652146B2 (en) * 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080206569A1 (en) * 2005-03-21 2008-08-28 Andrew John Whitehead Diamond Based Substrate for Electronic Device
US20120168773A1 (en) * 2006-05-22 2012-07-05 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
CN1996556A (zh) * 2006-12-01 2007-07-11 北京大学 一种制备氮化镓单晶衬底的方法
US20180366558A1 (en) * 2017-06-20 2018-12-20 Elta Systems Ltd. Gallium nitride semiconductor structure and process for fabricating thereof

Also Published As

Publication number Publication date
US11901417B2 (en) 2024-02-13
US20210249258A1 (en) 2021-08-12
TWI782559B (zh) 2022-11-01
US11652146B2 (en) 2023-05-16
WO2021157825A1 (ko) 2021-08-12
US20210249512A1 (en) 2021-08-12
US20220181450A1 (en) 2022-06-09
KR20220133904A (ko) 2022-10-05
KR20220133903A (ko) 2022-10-05
US11502175B2 (en) 2022-11-15
US20210249511A1 (en) 2021-08-12
US11901418B2 (en) 2024-02-13
US20230231019A1 (en) 2023-07-20
US11424328B2 (en) 2022-08-23
KR20220133901A (ko) 2022-10-05
WO2021157827A1 (ko) 2021-08-12
WO2021157826A1 (ko) 2021-08-12
TW202205678A (zh) 2022-02-01
KR20220133902A (ko) 2022-10-05
US20210249379A1 (en) 2021-08-12
WO2021157828A1 (ko) 2021-08-12
US11476335B2 (en) 2022-10-18
TW202205367A (zh) 2022-02-01
TW202205368A (zh) 2022-02-01
TW202205369A (zh) 2022-02-01
US20220238657A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
TWI782560B (zh) 氮化鎵/鑽石晶圓
KR102593010B1 (ko) 3족 질화물 반도체 소자를 제조하는 방법
CN111095480B (zh) 具有iii族氮化物和金刚石层的晶片
JP2007073986A5 (zh)
US9918382B2 (en) Patterned metallization handle layer for controlled spalling
US9040432B2 (en) Method for facilitating crack initiation during controlled substrate spalling
US11832521B2 (en) Methods of forming group III-nitride single crystal piezoelectric thin films using ordered deposition and stress neutral template layers
WO2022120825A1 (zh) 外延衬底及其制备方法、半导体晶圆
KR20120071488A (ko) 반도체 기판의 후면 비아홀 형성 방법
KR102702119B1 (ko) 가공된 기판에 통합된 무선 주파수 디바이스
JP2003282596A (ja) 窒化物半導体装置の製造方法および窒化物半導体装置