DE102016115558B4 - Transistorbauelement mit hoher lawinen-robustheit - Google Patents

Transistorbauelement mit hoher lawinen-robustheit Download PDF

Info

Publication number
DE102016115558B4
DE102016115558B4 DE102016115558.6A DE102016115558A DE102016115558B4 DE 102016115558 B4 DE102016115558 B4 DE 102016115558B4 DE 102016115558 A DE102016115558 A DE 102016115558A DE 102016115558 B4 DE102016115558 B4 DE 102016115558B4
Authority
DE
Germany
Prior art keywords
drift
compensation
type
cells
transistor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016115558.6A
Other languages
English (en)
Other versions
DE102016115558A1 (de
Inventor
Katarzyna Kowalik-Seidl
Tudor Chirila
Michael Rüb
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
ERNST ABBE HOCHSCHULE JENA
ERNST-ABBE-HOCHSCHULE JENA
Original Assignee
Infineon Technologies Austria AG
ERNST ABBE HOCHSCHULE JENA
ERNST-ABBE-HOCHSCHULE JENA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG, ERNST ABBE HOCHSCHULE JENA, ERNST-ABBE-HOCHSCHULE JENA filed Critical Infineon Technologies Austria AG
Priority to DE102016115558.6A priority Critical patent/DE102016115558B4/de
Publication of DE102016115558A1 publication Critical patent/DE102016115558A1/de
Application granted granted Critical
Publication of DE102016115558B4 publication Critical patent/DE102016115558B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Transistorbauelement, das aufweist:
einen Drainknoten (D), einen Sourceknoten (S) und einen Gateknoten (G);
mehrere Drift- und Kompensationszellen (20), die jeweils wenigstens ein Driftgebiet (21) eines ersten Dotierungstyps und wenigstens ein Kompensationsgebiet (22) eines zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyps aufweisen, wobei das wenigstens eine Driftgebiet (21) an den Drainknoten (D) gekoppelt ist und das wenigstens eine Kompensationsgebiet (22) an den Sourceknoten (S) gekoppelt ist; und
eine Steuerstruktur (1), die zwischen das wenigstens eine Driftgebiet (21) jeder der Drift- und Kompensationszellen (20) und den Sourceknoten (S) gekoppelt ist,
wobei jede der mehreren Drift- und Kompensationszellen (20) eine Sperrspannungsfestigkeit aufweist und wobei die Sperrspannungsfestigkeiten der mehreren Drift- und Kompensationszellen (20) gleich sind,
wobei jede der mehreren Drift- und Kompensationszellen (20) ein Kompensationsgradprofil besitzt, und
wobei die mehreren Drift- und Kompensationszellen (20) eine Gruppe von Drift- und Kompensationszellen (201) eines ersten Typs, die ein Kompensationsgradprofil eines ersten Typs haben, und eine Gruppe von Drift- und Kompensationszellen (202) eines zweiten Typs, die ein Kompensationsgradprofil eines sich von den Kompensationsgradprofil des ersten Typs unterscheidenden zweiten Typs haben, umfassen.

Description

  • Diese Beschreibung betrifft allgemein ein Transistorbauelement, insbesondere ein Superjunction-Transistorbauelement.
  • Ein Superjunction-Transistorbauelement, das häufig als Kompensations-Transistorbauelement bezeichnet wird, umfasst ein Bauelementgebiet mit wenigstens einem Gebiet eines ersten Dotierungstyps (Leitfähigkeitstyps) und wenigstens einem Gebiet eines zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyps (Leitfähigkeitstyps). Das wenigstens eine Gebiet des ersten Dotierungstyps wird häufig als Driftgebiet bezeichnet und das wenigstens eine Gebiet des zweiten Dotierungstyps wird häufig als Kompensationsgebiet bezeichnet (obwohl es auch Veröffentlichungen gibt, in denen das gesamte Gebiet mit dem wenigstens einen Gebiet des ersten Dotierungstyps und dem wenigstens einen Gebiet des zweiten Dotierungstyps als Driftgebiet bezeichnet wird). Das Driftgebiet ist an einen Drainknoten gekoppelt und das Kompensationsgebiet ist an einen Sourceknoten des Transistorbauelements gekoppelt.
  • Ein Superjunction-Transistorbauelement umfasst außerdem eine Steuerstruktur mit einem Sourcegebiet und einem Bodygebiet, die jeweils an den Sourceknoten gekoppelt sind, und einer Gateelektrode, die durch ein Gatedielektrikum dielektrisch gegenüber dem Bodygebiet isoliert ist. Diese Steuerstruktur definiert einen Betriebszustand des Transistorbauelements. In einem Ein-Zustand gibt es einen leitenden Kanal in dem Bodygebiet entlang des Gatedielektrikums zwischen dem Sourcegebiet und dem Driftgebiet. Im Aus-Zustand ist der leitende Kanal unterbrochen. Wenn im Aus-Zustand eine externe Spannung zwischen den Sourceknoten und den Drainknoten angelegt wird, die einen pn-Übergang zwischen dem Bodygebiet und dem Driftgebiet und einen pn-Übergang zwischen dem Kompensationsgebiet und dem Driftgebiet in Rückwärtsrichtung polt, breitet sich eine Raumladungszone (Verarmungszone) jeweils in dem Driftgebiet und dem Kompensationsgebiet aus.
  • Im Aus-Zustand verhindert das Transistorbauelement einen Stromfluss zwischen dem Drainknoten und dem Sourceknoten, es sei denn, die Spannung zwischen dem Sourceknoten und dem Drainknoten erreicht einen Spannungspegel, der üblicherweise als Durchbruchsspannungspegel oder, kürzer, Durchbruchsspannung bezeichnet wird. Wenn die Spannung die Durchbruchsspannung erreicht, tritt ein Lawinendurchbruch (engl.: avalanche breakdown) auf, der bewirkt, dass ein Lawinenstrom fließt. Der Lawinendurchbruch ist verbunden mit einer Beschleunigung von Ladungsträgern im Driftgebiet derart, dass diese Elektron-Loch-Paare durch Stoßionisation erzeugen. Ladungsträger, die durch Stoßionisation erzeugt werden, erzeugen neue Ladungsträger, so dass einen Multiplikationseffekt gibt.
  • Superjunction-Bauelemente können so gestaltet werden, dass sie einem Lawinenstrom für eine bestimmte Zeit standhalten. Im Lawinenzustand (engl.: avalanche state) kann ein hohes Maß an Energie in dem Transistorbauelement dissipiert werden, was schließlich zu einer Zerstörung durch Überhitzung führen kann, wenn der Lawinenstrom länger anhält, als die Zeit, die es dauert, das thermische Limit zu erreichen, also das Transistorbauelement zu überhitzen.
  • Im Lawinenzustand kann ein parasitärer Effekt, der als TRAPATT-(Trapped Plasma Avalanche Triggered Transit)-Effekt bekannt ist, bewirken, dass das Transistorbauelement beschädigt oder zerstört wird, bevor es sein thermisches Limit erreicht. Ein Superjunction-Transistorbauelement kann in den Lawinenzustand übergehen, wenn eine Last, wie beispielsweise eine induktive Last, im Aus-Zustand des Bauelements einen Strom durch das Bauelement treibt, der dazu führt, dass der Lawinendurchbruch auftritt. Im Avalanche-Zustand ist ein Ladungsträgerplasma im Driftgebiet vorhanden, das durch die oben erläuterte Stoßionisation hervorgerufen wird. Wenn der Strom im Lawinenzustand variiert oder kurz unterbrochen wird, kann das Transistorbauelement zwischen zwei Zuständen oszillieren, einem ersten Zustand mit einer hohen Plasmakonzentration, der auftritt, wenn der Strom hoch ist, und einem zweiten Zustand mit einer niedrigen Plasmakonzentration, der auftritt, wenn der Strom niedrig ist. Ein Übergang von dem zweiten Zustand in den ersten Zustand ist verbunden mit einem Anstieg des Ladungsträgerplasmas durch Stoßionisation. Diese Stoßionisation kann mit jedem Übergang stärker werden, so dass eine Stromdichte mit jedem neuen Übergang zunehmen kann und das Bauelement schließlich zerstören kann.
  • Die US 2014/0327069 A1 beschreibt ein Superjunction-Transistorbauelement mit einem in einer vertikalen Richtung des Bauelements variierenden Kompensationsgrad. In der DE 10 2012 216 648 A1 ist ein Superjunction-Transistorbauelement als ein Beispiel eines Transistorbauelements mit einer Sperrschichtsteuerstruktur beschrieben, das in der Lage sowohl in einer Vorwärtsrichtung als auch in einer Rückwärtsrichtung zu sperren.
  • Die der Erfindung zugrunde liegende Aufgabe besteht darin, ein Superjunction-Transistorbauelement mit einer hohen Lawinenrobustheit zur Verfügung zu stellen. Diese Aufgabe wird durch ein Transistorbauelement nach Anspruch 1 gelöst.
  • Ein Beispiel betrifft ein Transistorbauelement. Das Transistorbauelement umfasst einen Drainknoten, einen Sourceknoten und einen Gateknoten und mehrere Drift- und Kompensationszellen, die jeweils ein Driftgebiet eines ersten Dotierungstyps und wenigstens ein Kompensationsgebiet eines zweiten Dotierungstyps komplementär zu dem ersten Dotierungstyp aufweisen, wobei das wenigstens eine Driftgebiet an den Drainknoten gekoppelt ist und das wenigstens eine Kompensationsgebiet an den Sourceknoten gekoppelt ist. Eine Steuerstruktur ist zwischen das wenigstens eine Driftgebiet jeder der Drift- und Kompensationszellen und den Sourceknoten geschaltet. Die Drift- und Kompensationszellen haben jeweils eine Sperrspannungsfestigkeit, wobei die Sperrspannungsfestigkeiten der mehreren Drift- und Kompensationszellen im Wesentlichen gleich sind, und ein Kompensationsgradprofil. Die mehreren Drift- und Kompensationszellen umfassen eine Gruppe von ersten Drift- und Kompensationszellen, die ein erstes Kompensationsgradprofil haben, und eine Gruppe von zweiten Drift- und Kompensationszellen, die ein zweites Kompensationsgradprofil haben, das sich von dem ersten Kompensationsgradprofil unterscheidet.
  • Beispiele sind nachfolgend anhand der Zeichnungen erläutert. Die Zeichnungen dienen dazu, bestimmte Prinzipien zu veranschaulichen, so dass nur Aspekte, die zum Verständnis dieser Prinzipien notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Merkmale.
    • 1 veranschaulicht schematisch eine vertikale Schnittansicht eines Superjunction-Transistorbauelements, das eine Steuerstruktur und mehrere Drift- und Kompensationszellen umfasst;
    • 2 veranschaulicht ein Beispiel einer Steuerstruktur, die mehrere Steuerzellen umfasst;
    • 3 veranschaulicht ein weiteres Beispiel einer Steuerstruktur, die mehrere Steuerzellen umfasst;
    • 4 zeigt eine perspektivische Schnittansicht eines Abschnitts eines Superjunction-Transistorbauelements gemäß einem Beispiel;
    • 5 bis 8 veranschaulichen Drift- und Kompensationszellen gemäß verschiedener Beispiele;
    • 9 veranschaulicht schematisch eine Drift- und Kompensationszelle und deren Vorspannung in einem Aus-Zustand des Transistorbauelements;
    • 10 zeigt Zeitdiagramme einer Drain-Source-Spannung und eines Drain-Source-Stroms in einem Lawinenzustand eines Transistorbauelements gemäß einem Beispiel;
    • 11 zeigt Zeitdiagramme einer Drain-Source-Spannung und eines Drain-Source-Stroms in einem Lawinenzustand eines Transistorbauelements gemäß einem weiteren Beispiel;
    • 12 veranschaulicht Kompensationsgradprofile und Elektrisches-Feld-Profile in einem Aus-Zustand in zwei verschiedenen Arten von Drift- und Kompensationszellen;
    • 13 veranschaulicht Kompensationsgradprofile und Elektrisches-Feld-Profile in einem Aus-Zustand in zwei verschiedenen Arten von Drift- und Kompensationszellen;
    • 14 zeigt Zeitdiagramme einer Drain-Source-Spannung von drei unterschiedlichen Transistorbauelementen, einem Transistorbauelement, das nur Drift- und Kompensationszellen eines ersten Typs umfasst, einem Transistorbauelement, das nur Drift- und Kompensationszellen eines zweiten Typs umfasst, und einem Transistorbauelement, das Drift- und Kompensationszellen sowohl des ersten Typs, als auch des zweiten Typs umfasst;
    • 15 zeigt Zeitdiagramme einer Drain-Source-Spannung von drei unterschiedlichen Transistorbauelementen, einem Transistorbauelement, das nur Drift- und Kompensationszellen eines ersten Typs umfasst, einem Transistorbauelement, das nur Drift- und Kompensationszellen eines zweiten Typs umfasst, und einem Transistorbauelement, das Drift- und Kompensationszellen sowohl des ersten Typs, als auch des zweiten Typs umfasst;
    • 16 veranschaulicht Dotierprofile eines Drift- und Kompensationsgebiets einer Drift- und Kompensationszelle und resultierende Kompensationsgradprofile der Drift- und Kompensationszelle;
    • 17 veranschaulicht schematisch eine Drift- und Kompensationszelle und ein Kompensationsgradprofil dieser Drift- und Kompensationszelle;
    • 18 veranschaulicht ein Beispiel, wie verschiedene Arten von Drift- und Kompensationszellen in dem Transistorbauelement angeordnet sein können; und
    • 19 veranschaulicht ein weiteres Beispiel, wie verschiedene Arten von Drift- und Kompensationszellen in dem Transistorbauelement angeordnet sein können.
  • In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen zur Veranschaulichung spezielle Beispiele, wie die Erfindung umgesetzt werden kann. Selbstverständlich können die Merkmale der verschiedenen hierin beschriebenen Beispiele miteinander kombiniert werden, sofern nicht explizit etwas anderes angegeben ist.
  • 1 veranschaulicht schematisch eine Schnittansicht eines Abschnitts eines Transistorbauelements, insbesondere eines Superjunction-Transistorbauelements. Das Transistorbauelement umfasst Bezug nehmend auf 1 einen Halbleiterkörper 100 und mehrere Drift- und Kompensationszellen 20 in dem Halbleiterkörper 100. Jede der mehreren Drift- und Kompensationszellen 20 umfasst wenigstens ein Driftgebiet 21 eines ersten Dotierungstyps (Leitfähigkeitstyps) und wenigstens ein Kompensationsgebiet 22 eines zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyps. Der erste Dotierungstyp ist einer von einem n-Typ und einem ein p-Typ, und der zweite Dotierungstyp ist der andere von dem n-Typ und dem p-Typ. Das wenigstens eine Driftgebiet 21 und das wenigstens eine Kompensationsgebiet 22 jeder Drift- und Kompensationszelle grenzen aneinander an, so dass die mehreren Drift- und Kompensationszellen 20 jeweils wenigstens einen pn-Übergang zwischen dem wenigstens einen Driftgebiet 21 und dem wenigstens einen Kompensationsgebiet 22 umfassen. Lediglich zur Veranschaulichung umfassen die Drift- und Kompensationszellen 20, die in 1 und den unten erläuterten anderen Beispielen gezeigt sind, jeweils ein Driftgebiet 21, ein Kompensationsgebiet 22 und einen pn-Übergang. Dies ist jedoch nur ein Beispiel. Jede Drift- und Kompensationszelle kann auch mehr als ein Driftgebiet und mehr als ein Kompensationsgebiet umfassen.
  • Bezug nehmend auf 1 ist das wenigstens eine Driftgebiet 21 jeder Drift- und Kompensationszelle 21 an einen Drainknoten D des Transistorbauelements angeschlossen, und das wenigstens eine Kompensationsgebiet 22 jeder Drift- und Kompensationszelle ist an einen Sourceknoten S des Transistorbauelements angeschlossen. Eine elektrische Verbindung zwischen den Kompensationsgebieten 22 und dem Sourceknoten S ist in 1 nur schematisch dargestellt. Beispiele, wie diese elektrischen Verbindungen realisiert werden können, sind anhand von Beispielen weiter unten erläutert. Die Driftgebiete 21 der einzelnen Drift- und Kompensationszellen 20 sind an den Drainknoten D über ein Draingebiet 11 des ersten Dotierungstyps angeschlossen. Das Draingebiet 11 kann an die Driftgebiete 21 angrenzen. Dies ist allerdings in 1 nicht gezeigt. Optional ist, wie in 1 gezeigt ist, ein Puffergebiet 12 des ersten Dotierungstyps zwischen dem Draingebiet 11 und den Driftgebieten 21 der einzelnen Drift- und Kompensationszellen 20 angeordnet. Das Puffergebiet 12 hat den ersten Dotierungstyp, welches der Dotierungstyp der Driftgebiete 21 und des Draingebiets 11 ist. Gemäß einem Beispiel ist eine Dotierungskonzentration des Puffergebiets 12 niedriger als eine Dotierungskonzentration des Draingebiets 11. Die Dotierungskonzentration des Draingebiets 11 ist beispielsweise ausgewählt aus einem Bereich zwischen 1E17 cm-3 und 1E20 cm-3, und die Dotierungskonzentration des Puffergebiets 12 ist beispielsweise ausgewählt aus einem Bereich zwischen 1E14 cm-3 und 1E176 cm-3. Gemäß einem Beispiel umfasst das Puffergebiet 12 zwei oder mehr unterschiedlich dotierte Untergebiete (nicht dargestellt). Eines dieser Untergebiete kann eine Dotierungskonzentration zwischen 1E14 cm-3 und 1E15 cm-3 haben, und ein anderes dieser Untergebiete kann eine Dotierungskonzentration zwischen 1E15 cm-3 und 1E16 cm-3 haben.
  • Bezug nehmend auf 1 umfasst das Transistorbauelement außerdem eine Steuerstruktur 1, die zwischen den Sourceknoten S und das wenigstens eine Driftgebiet 21 jeder der mehreren Drift- und Kompensationszellen geschaltet ist. Die Steuerstruktur 1 ist wenigstens teilweise in einem Halbleiterkörper 100 integriert. Beispiele, wie die Steuerstruktur 1 realisiert werden kann, sind anhand von Beispielen weiter unten erläutert. Die Steuerstruktur umfasst außerdem einen Gateknoten G und ist dazu ausgebildet, einen leitenden Kanal zwischen dem Sourceknoten S und den Driftgebieten 21 der einzelnen Drift- und Kompensationszellen 20 abhängig von einer Spannung VGS zwischen dem Gateknoten G und dem Sourceknoten S zu steuern. Diese Funktion der Steuerstruktur 1 ist bei dem in 1 gezeigten Beispiel durch einen Schalter dargestellt, der zwischen den Sourceknoten S und die Driftgebiete 21 geschaltet ist. Außerdem umfasst die Steuerstruktur 1 einen pn-Übergang zwischen den Driftgebieten 21 und dem Sourceknoten S. Dieser pn-Übergang ist bei dem in 1 gezeigten Beispiel durch eine Bipolardiode dargestellt.
  • Der Halbleiterkörper 100 kann ein herkömmliches Halbleitermaterial, wie beispielsweise Silizium (Si) oder Siliziumkarbid (SiC) umfassen.
  • Das Transistorbauelement hat eine Stromflussrichtung, welches eine Richtung ist, in der ein Strom zwischen dem Sourceknoten S und dem Drainknoten D innerhalb des Halbleiterkörpers fließen kann. Bei dem in 1 gezeigten Beispiel ist die Stromflussrichtung eine vertikale Richtung z des Halbleiterkörpers 100. Die vertikale Richtung z ist eine Richtung senkrecht zu einer ersten Oberfläche (in 1 nicht gezeigt) und einer zweiten Oberfläche 102, die durch das Draingebiet 11 gebildet ist. 1 zeigt eine vertikale Schnittansicht der Drift- und Kompensationszellen 20, des Draingebiets 11 und des optionalen Puffergebiets 12, welches eine Schnittansicht in einer Schnittebene senkrecht zu den ersten und zweiten Oberflächen und parallel zu der vertikalen Richtung z ist. Schnittebenen senkrecht zu der in 1 gezeigten vertikalen Schnittebene sind nachfolgend als horizontale Schnittebenen bezeichnet.
  • 2 zeigt ein Beispiel der Steuerstruktur 1 näher im Detail. Außer der Steuerstruktur 1 sind in 2 Abschnitte der Drift- und Kompensationszellen 20, die an die Steuerstruktur 1 angrenzen, gezeigt. Bei dem in 2 gezeigten Beispiel umfasst die Steuerstruktur 1 mehrere Steuerzellen 10, die auch als Transistorzellen bezeichnet werden können. Jede dieser Steuerzellen 10 umfasst ein Bodygebiet 13 des zweiten Dotierungstyps ein Sourcegebiet 14 des ersten Dotierungstyps, eine Gateelektrode 15 und ein Gatedielektrikum 16. Das Gatedielektrikum 16 isoliert die Gateelektrode 15 dielektrisch gegenüber dem Bodygebiet 13. Das Bodygebiet 13 jeder Steuerzelle 10 trennt das jeweilige Sourcegebiet 14 der Steuerzelle von einem Driftgebiet 21 wenigstens einer der mehreren Drift- und Kompensationszellen. Das Sourcegebiet 14 und das Bodygebiet 13 jeder der mehreren Steuerzellen ist elektrisch an dem Sourceknoten S angeschlossen. „Elektrisch angeschlossen“ bedeutet in diesem Zusammenhang ohmsch angeschlossen, das heißt, es gibt keinen gleichrichtenden Übergang zwischen dem Sourceknoten S und dem Sourcegebiet 14 bzw. dem Bodygebiet 13. Die elektrischen Verbindungen zwischen dem Sourceknoten S und dem Sourcegebiet 14 und dem Bodygebiet 13 der einzelnen Steuerzellen sind in 2 nur schematisch dargestellt. Die Gateelektrode 15 jeder Steuerzelle ist elektrisch an den Gateknoten G angeschlossen.
  • Bezug nehmend auf das Voranstehende grenzt das Bodygebiet 13 jeder Steuerzelle an das Driftgebiet 21 wenigstens einer Drift- und Kompensationszelle 20 an, so dass zwischen dem Bodygebiet 13 und dem wenigstens einen Driftgebiet 21 ein pn-Übergang gebildet ist. Diese pn-Übergänge bilden den pn-Übergang der Steuerstruktur 1, der bei dem in 1 gezeigten Ersatzschaltbild der Steuerstruktur 1 durch die Bipolardiode repräsentiert ist.
  • Bei dem in 2 gezeigten Beispiel ist die Gateelektrode 15 jeder Steuerstruktur 1 eine planare Elektrode, die auf der ersten Oberfläche 101 des Halbleiterkörpers 100 angeordnet ist und durch das Gatedielektrikum 16 dielektrisch gegenüber dem Halbleiterkörper 100 isoliert ist. Bei diesem Beispiel erstrecken sich Abschnitte der Driftgebiete 21 und der Drift- und Kompensationszellen 20 benachbart zu den einzelnen Bodygebieten 13 zu der ersten Oberfläche 101.
  • 3 zeigt eine Steuerstruktur 1 gemäß einem weiteren Beispiel. Die in 3 gezeigte Steuerstruktur 1 unterscheidet sich von der in 2 gezeigten Steuerstruktur dadurch, dass die Gateelektrode 15 jeder Steuerzelle 10 bei der in 3 gezeigten Steuerstruktur 1 eine Grabenelektrode ist. Diese Gateelektrode 15 ist in einem Graben angeordnet, der sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 erstreckt, wobei, wie bei dem in 2 gezeigten Beispiel, ein Gatedielektrikum 16 die Gateelektrode 15 dielektrisch von dem jeweiligen Bodygebiet 13 isoliert. Das Bodygebiet 13 und das Sourcegebiet 14 jeder Steuerzelle 10 ist elektrisch an den Sourceknoten S angeschlossen, und das Bodygebiet 13 grenzt an das Driftgebiet 21 wenigstens einer Drift- und Kompensationszelle an und bildet einen pn-Übergang mit dem jeweiligen Driftgebiet 21.
  • Bei den in den 2 und 3 gezeigten Beispielen grenzt ein Bodygebiet 13 an ein Kompensationsgebiet 22 an, so dass die Kompensationsgebiete 22 der einzelnen Drift- und Kompensationszellen 20 über die Bodygebiete 13 der Steuerzellen 10 der Steuerstruktur 1 elektrisch an dem Sourceknoten S angeschlossen sind.
  • Bei dem in den 2 und 3 gezeigten Beispiel umfassen die Steuerstrukturen 10 jeweils eine Gateelektrode 15, wobei die Gateelektrode 15 jeder Steuerzelle 10 dazu ausgebildet ist, einen leitenden Kanal zwischen dem Sourcegebiet 14 der jeweiligen Steuerzelle 10 und dem Driftgebiet 21 einer Drift- und Kompensationszelle zu steuern, so dass jede Steuerzelle 10 einer Drift- und Kompensationszelle 20 zugeordnet ist. Außerdem bildet bei den in 1 und 2 gezeigten Beispielen ein dotiertes Gebiet des ersten Dotierungstyps das Sourcegebiet 14 von zwei (oder mehr) benachbarten Steuerzellen 10, ein dotiertes Gebiet des zweiten Dotierungstyps bildet die Bodygebiete 13 von zwei (oder mehr) benachbarten Steuerzellen, und eine Elektrode bildet die Gateelektrode 15 von zwei oder mehr Steuerzellen. Die Gateelektrode 15 kann dotiertes Polysilizium, ein Metall oder ähnliches umfassen. Gemäß einem Beispiel ist eine Dotierungskonzentration des Sourcegebiets 14 ausgewählt aus einem Bereich zwischen 1E18 cm-3 und 1E21 cm-3, und eine Dotierungskonzentration des Bodygebiets 13 ist ausgewählt aus einem Bereich zwischen 1E15 cm-3 und 1E19 cm-3.
  • Das Zuordnen einer Steuerzelle 10 der mehreren Steuerzellen mit einer Drift- und Kompensationszelle 20 der mehreren Drift- und Kompensationszellen, wie dies in den 2 und 3 dargestellt ist, ist nur ein Beispiel. Die Realisierung und die Anordnung der Steuerzellen 10 der Steuerstruktur 1 ist weitgehend unabhängig von der speziellen Realisierung und Anordnung der Drift- und Kompensationszellen 20.
  • Ein Beispiel, das veranschaulicht, dass die Realisierung und Anordnung der Steuerstruktur 1 weitgehend unabhängig von der Realisierung und Anordnung der Drift- und Kompensationszellen 20 ist, ist in 4 gezeigt. Bei diesem Beispiel sind die Driftgebiete 21 und Kompensationsgebiete 22 in einer ersten lateralen Richtung x des Halbleiterkörpers 100 lang gestreckt, während die Sourcegebiete 14, die Bodygebiete 13 und die Gateelektroden 15 der einzelnen Steuerzellen 10 der Steuerstruktur in einer zweiten lateralen Richtung y, die senkrecht zu der ersten lateralen Richtung x ist, lang gestreckt sind. Bei diesem Beispiel grenzt das Bodygebiet 13 einer Steuerzelle 10 an die Driftgebiete 21 mehrerer Drift- und Kompensationszellen 20 an.
  • Die Drift- und Kompensationszellen können auf unterschiedlichste Weise realisiert werden. Einige Beispiele, wie die Drift- und Kompensationszellen 20 realisiert werden können, sind unten anhand der 5, 6 und 7 erläutert. Jede dieser Figuren veranschaulicht eine Schnittansicht in einer in 1 gezeigten Schnittebene A-A eines Gebiets des Halbleiterkörpers 100, in der die Drift- und Kompensationszellen 20 implementiert sind.
  • Bei dem in 5 gezeigten Beispiel sind die Driftgebiete 21 und Kompensationsgebiete 22 der einzelnen Drift- und Kompensationszellen 20 in einer lateralen Richtung des Halbleiterkörpers 100 lang gestreckt. Lediglich zur Veranschaulichung ist bei diesem Beispiel diese laterale Richtung die zweite laterale Richtung. In der ersten lateralen Richtung x sind Halbleitergebiete des ersten Dotierungstyps und Halbleitergebiete des zweiten Dotierungstyps abwechselnd angeordnet, wobei jedes der Halbleitergebiete des ersten Dotierungstyps die Driftgebiete 21 von zwei aneinander angrenzenden Drift- und Kompensationszellen 20 bildet und jedes der Halbleitergebiete des zweiten Dotierungstyps die Kompensationsgebiete 22 von zwei aneinander angrenzenden Drift- und Kompensationszellen 20 bildet.
  • Ein Mittenabstand von zwei benachbarten Halbleitergebieten des ersten Dotierungstyps, die durch ein Halbleitergebiet des zweiten Dotierungstyps voneinander getrennt sind, oder ein Mittenabstand vom zwei benachbarten Halbleitergebieten des zweiten Dotierungstyps, die durch ein Halbleitergebiet des ersten Dotierungstyps voneinander getrennt sind, kann als Pitch der Halbleiterstruktur mit den Halbleitergebieten des ersten und zweiten Dotierungstyps, die die mehreren Drift- und Kompensationszellen bilden, bezeichnet werden. Basierend hierauf entspricht eine Breite der einzelnen Drift- und Kompensationszellen 20 in der ersten lateralen Richtung im Wesentlichen 50% des Pitches.
  • Bei dem in 6 gezeigten Beispiel umfasst das Transistorbauelement mehrere Halbleitergebiete des zweiten Dotierungstyps, wobei jedes dieser Halbleitergebiete eine rechteckige, insbesondere quadratische Form hat. Diese rechteckigen Gebiete des zweiten Dotierungstyps sind umgeben von einem zusammenhängenden Halbleitergebiet des ersten Typs, das die Form eines Gitters hat. Bei dieser Topologie bildet das Halbleitergebiet des zweiten Typs die Kompensationsgebiete 22 von vier aneinander angrenzenden Drift- und Kompensationszellen 20. Die Driftgebiete 21 der einzelnen Drift- und Kompensationszellen sind durch das gitterförmige Halbleitergebiet des ersten Typs gebildet. Die einzelnen Drift- und Kompensationszellen haben bei diesem Beispiel eine rechteckige, genauer, eine quadratische Form.
  • Das Realisieren der Drift- und Kompensationszellen 20 mit einer rechteckigen Form ist nur ein Beispiel. 7 zeigt eine Modifikation der in 6 gezeigten Drift- und Kompensationszellen. Bei dem in 7 gezeigten Beispiel haben die Halbleitergebiete des zweiten Typs, die die Kompensationsgebiete 22 von mehreren Drift- und Kompensationszellen 20 bilden, eine hexagonale Form, so dass die einzelnen Drift- und Kompensationszellen 20 eine dreieckige Form haben. Dies ist jedoch nur ein weiteres Beispiel. Die Halbleitergebiete des zweiten Typs, die die Kompensationsgebiete 22 von mehreren Drift- und Kompensationszellen bilden, können mit einer beliebigen Art von polygonaler, elliptischer oder kreisförmiger Form realisiert werden. Außerdem können die Form und die Positionen der Driftgebiete 21 und der Kompensationsgebiete 22 gegenseitig miteinander vertauscht werden.
  • Bei den oben erläuterten Beispielen haben die einzelnen Drift- und Kompensationszellen 20 im Wesentlichen dieselbe Größe. Die Größe einer Drift- und Kompensationszelle 20 ist ihre Größe in der oben erläuterten horizontalen Schnittebene A-A. Allerdings ist das Realisieren der Drift- und Kompensationszellen 20 mit derselben Größe nur ein Beispiel. Gemäß einem weiteren Beispiel, das in 8 gezeigt ist, können Drift- und Kompensationszellen 20 mit verschiedenen Größen in einem Transistorbauelement realisiert werden. Bei dem in 8 gezeigten Beispiel sind die Drift- und Kompensationszellen lang gestreckte Zellen des anhand von 5 erläuterten Typs. Allerdings kann das, was in 8 im Zusammenhang mit lang gestreckten Drift- und Kompensationszellen 20 dargestellt ist, auch auf einen beliebigen anderen Typ von Drift- und Kompensationszellen angewendet werden.
  • Die Funktionsweise des oben erläuterten Transistorbauelements ist nachfolgend erläutert. Das Transistorbauelement kann in einem vorwärts gepolten Zustand und einem rückwärts gepolten Zustand betrieben werden. Ob das Bauelement im vorwärts gepolten Zustand oder im rückwärts gepolten Zustand ist, ist abhängig von einer Polarität einer Drain-Source-Spannung VDS zwischen dem Drainknoten D und dem Sourceknoten S. Im rückwärts gepolten Zustand ist die Polarität der Drain-Source-Spannung VDS derart, dass der pn-Übergang zwischen den Bodygebieten 13 und den Driftgebieten 21 vorwärts gepolt sind, so dass in diesem Betriebszustand das Transistorbauelement unabhängig von einem Betriebszustand der Steuerstruktur 1 einen Strom leitet. Im vorwärts gepolten Zustand ist die Polarität der Drain-Source-Spannung VDS derart, dass die pn-Übergänge zwischen den Bodygebieten 13 und den Driftgebieten 21 rückwärts gepolt sind. In diesem vorwärts gepolten Zustand kann das Transistorbauelement durch die Steuerstruktur 1 in einem Ein-Zustand oder einem Aus-Zustand betrieben werden. Im Ein-Zustand erzeugt die Steuerstruktur 1 einen leitenden Kanal zwischen dem Sourceknoten S und den Driftgebieten 21 und im Aus-Zustand ist dieser leitende Kanal unterbrochen. Genauer, Bezug nehmend auf die 2 und 3 gibt es im Ein-Zustand leitende Kanäle in den Bodygebieten 13 zwischen den Sourcegebieten 14 und den Driftgebieten 21, die durch die Gateelektrode 15 gesteuert sind. Im Aus-Zustand sind diese leitenden Kanäle unterbrochen. Die Gateelektroden 15 werden durch eine Gate-Source-Spannung VGS zwischen dem Gateknoten G und dem Sourceknoten S gesteuert.
  • Das Transistorbauelement kann als n-leitendes Transistorbauelement oder als p-leitendes Transistorbauelement realisiert sein. In einem n-leitenden Transistorbauelement ist der erste Dotierungstyp, welches der Dotierungstyp der Driftgebiete 21, der Sourcegebiete 14, des Draingebiets 11 und des optionalen Puffergebiets 12 ist, ein n-Typ und der zweite Dotierungstyp, welches der Dotierungstyp der Kompensationsgebiete 22 und der Bodygebiete 13 ist, ist ein p-Typ. In einen p-leitenden Transistorbauelement sind die Dotierungstypen der zuvor erläuterten Bauelementgebiete komplementär zu den Dotierungstypen der jeweiligen Bauelementgebiete in einem n-leitenden Transistorbauelement. Ein n-leitendes Transistorbauelement ist beispielsweise im vorwärts gepolten Zustand, wenn die Drain-Source-Spannung VDS eine positive Spannung ist. Außerdem ist ein n-leitendes Transistorbauelement im Ein-Zustand, wenn die Gate-Source-Spannung VGS positiv und höher als eine Schwellenspannung des Transistorbauelements ist. Nachfolgend bedeutet Drain-Source-Spannung eine Drain-Source-Spannung, die das Transistorbauelement vorwärts polt, und Ein-Zustand und Aus-Zustand bezeichnen Betriebszustände in vorwärts gepoltem Zustand.
  • 9 veranschaulicht die Funktionsweise des Transistorbauelements im vorwärts gepolten Zustand und im Aus-Zustand basierend auf dem Betrieb einer Drift- und Kompensationszelle 20. 9 veranschaulicht schematisch eine Drift- und Kompensationszelle 20 und ein an das Driftgebiet 21 und das Kompensationsgebiet 22 der Drift- und Kompensationszelle 20 angrenzendes Bodygebiet 13. Das Draingebiet und andere Teile der Steuerstruktur 1 als das Bodygebiet 13 sind in 9 nicht gezeigt, da diese Teile des Transistorbauelements für das Verständnis der Funktionsweise im Aus-Zustand nicht relevant sind. Im Aus-Zustand polt die Drain-Source-Spannung VDS den pn-Übergang zwischen dem Bodygebiet 13 und dem Driftgebiet 21 und auch den pn-Übergang zwischen dem Driftgebiet 21 und dem Kompensationsgebiet 22 rückwärts. Das rückwärts Polen dieser pn-Übergänge ist mit einer Ausbreitung von Verarmungsgebieten (Raumladungsgebieten) in diesen Bauelementgebieten verbunden. Die Ausbreitung von Raumladungsgebieten ist verbunden mit einer Ionisation von Dotierstoffatomen in den jeweiligen Bauelementgebieten. Lediglich zu Erläuterungszwecken sei angenommen, dass das Transistorbauelement ein n-leitendes Transistorbauelement ist, so dass das Driftgebiet 21 n-Dotierstoffatome und das Bodygebiet 13 und das Kompensationsgebiet 21 jeweils p-Dotierstoffatome enthalten. Damit führt die Ionisation der n-Dotierstoffe in dem Driftgebiet 21 zu positiven Ladungen in dem Driftgebiet 21, und die Ionisation von p-Dotierstoffen in dem Bodygebiet 13 und den Kompensationsgebieten 21 führt zu negativen Ladungen in dem Kompensationsgebiet 21 bzw. dem Bodygebiet. Jede positive oder negative Ladung in einem dieser Bauelementgebiete hat eine entsprechende Gegenladung in einem anderen der Bauelementgebiete. Das heißt, positive Ladungen in dem Driftgebiet 21 haben entweder entsprechende Gegenladungen in dem Bodygebiet 13 oder dem Kompensationsgebiet 22. In dem Driftgebiet 21, dem Kompensationsgebiet 22 und dem Bodygebiet 13 sich ausbreitende Verarmungsgebiete sind mit einem elektrischen Feld verbunden. 9 veranschaulicht schematisch den Betrag eines elektrischen Felds in dem Driftgebiet 21 und dem Bodygebiet 13, das aus einem Verarmungsgebiet resultiert, welches sich von dem pn-Übergang zwischen dem Bodygebiet 13 und dem Driftgebiet 21 in der Stromflussrichtung ausbreitet, welche in dem Beispiel die vertikale Richtung z ist. Lediglich zum Zweck der Erläuterung sei angenommen, dass ein Dotierungsprofil des Driftgebiets 21 und des Kompensationsgebiets 22 derart ist, dass das Profil des elektrischen Feldes im Wesentlichen rechteckig ist. Wie allerdings weiter unten erläutert ist, kann das Dotierungsprofil des Driftgebiets 21 und des Kompensationsgebiets 22 modifiziert werden, so dass das elektrische Feld ein anderes Profil, und insbesondere ein Maximum (Peak) beabstandet zu dem pn-Übergang hat.
  • Wenn das Transistorbauelement im Aus-Zustand ist, tritt ein Lawinendurchbruch auf, wenn das Maximum des elektrischen Feldes einen kritischen Wert erreicht, der üblicherweise als kritisches elektrisches Feld ECRIT bezeichnet wird. Die Drain-Source-Spannung, bei der ein Lawinendurchbruch auftritt, das heißt, bei der der Betrag des elektrischen Feldes den kritischen Pegel ECRIT erreicht, wird nachfolgend als Durchbruchsspannung oder Sperrspannungsfestigkeit bezeichnet. Der Pegel des kritischen elektrischen Feldes ECRIT ist eine Materialkonstante des Halbleitermaterials des Halbleiterkörpers 100. In Silizium ist ECRIT beispielsweise 2,5E5 V/cm. Ein Lawinendurchbruch tritt auf, wenn das durch ionisierte Dotierstoffatome in dem Driftgebiet 21 und entsprechende Gegenladungen in dem Bodygebiet 13 erzeugte elektrische Feld das kritische elektrische Feld erreicht. Ohne das Kompensationsgebiet 22 ist der Pegel der Drain-Source-Spannung VDS , bei der das kritische elektrische Feld erreicht wird, abhängig von der Dotierungskonzentration des Driftgebiets 21, und damit abhängig von der Anzahl der Dotierstoffatome, die ionisiert werden können, wenn der pn-Übergang zwischen dem Bodygebiet 13 und dem Driftgebiet 21 rückwärts gepolt ist. Wenn allerdings, wie bei dem zuvor erläuterten Transistorbauelement, ein Kompensationsgebiet 22 angrenzend an das Driftgebiet 21 vorhanden ist, finden ionisierte Dotierstoffatome in dem Driftgebiet 21 Gegenladungen nicht nur in dem Bodygebiet 13, sondern auch in dem Kompensationsgebiet 22. Hierdurch kann die Dotierungskonzentration des Driftgebiets 21 erhöht werden, ohne die Sperrspannungsfestigkeit des Bauelements zu verringern. Ein Erhöhen der Dotierungskonzentration des Driftgebiets 21 ist jedoch vorteilhaft im Hinblick auf einen Einschaltwiderstand des Transistorbauelements. Der „Einschaltwiderstand“ des Transistorbauelements ist der elektrische Widerstand des Transistorbauelements zwischen dem Drainknoten D und dem Sourceknoten S, wenn das Transistorbauelement vorwärts gepolt und im Ein-Zustand ist.
  • Wenn das Transistorbauelement im Aus-Zustand ist, und die Drain-Source-Spannung VDS den Durchbruchsspannungspegel erreicht, tritt ein Lawinendurchbruch auf. Ein Lawinendurchbruch kann beispielsweise dann auftreten, wenn eine in Reihe zu dem Transistorbauelement geschaltete Last einen Strom durch das Transistorbauelement im Aus-Zustand treibt. Eine Last, die in der Lage ist, einen Strom durch das Transistorbauelement im Aus-Zustand zu treiben, ist beispielsweise eine induktive Last. Nachdem ein Lawinendurchbruch aufgetreten ist, kann ein Drain-Source-Strom IDS durch das Transistorbauelement fließen, bis die Drain-Source-Spannung VDS unter den Durchbruchsspannungspegel absinkt. Ein Betriebszustand des Transistorbauelements nachdem ein Lawinendurchbruch aufgetreten ist, wird nachfolgend als Lawinenzustand bezeichnet. Ein durch das Transistorbauelement im Lawinenzustand fließender Strom wird nachfolgend als Lawinenstrom bezeichnet.
  • Im Lawinenzustand des Transistorbauelements gibt es ein Ladungsträgerplasma mit p-Ladungsträgern (Löcher) und n-Ladungsträgern (Elektronen) in dem Driftgebiet 21 und in dem Kompensationsgebiet 22. Zu Beginn des Lawinendurchbruchs werden Ladungsträger an einer Position erzeugt, an der das elektrische Feld ein Maximum (Peak) hat. Diese Ladungsträger werden durch das elektrische Feld beschleunigt und erzeugen durch Stoßionisation neue Ladungsträger. „Stoßionisation“ bedeutet, dass eine kinetische Energie eines beschleunigten Ladungsträgers, wenn er mit einem Atom in dem Kristallgitter des Driftgebiets 21 kollidiert, höher ist, als eine Ionisationsenergie des Halbleitermaterials (der Bandabstand), so dass ein Elektronen-Loch-Paar erzeugt wird durch Befördern eines Elektrons vom Valenzband in das Leitungsband wird.
  • Die 10 und 11 veranschaulichen jeweils Zeitdiagramme der Drain-Source-Spannung VDS und des Drain-Source-Strom IDS im Lawinenzustand des Transistorbauelements. Bei diesen Beispielen geht das Transistorbauelement vor einem Zeitpunkt t0 in den Lawinenzustand über. Vor dem Zeitpunkt t0 ist die Drain-Source-Spannung VDS im Wesentlichen auf dem Durchbruchsspannungspegel VDS_BR und ein Lawinenstrom IDS fließt durch das Transistorbauelement. Bezug nehmend auf die 10 und 11 tritt zum Zeitpunkt t0 eine Störung des Drain-Source-Stroms IDS auf. Bei den in den 10 und 11 gezeigten Beispielen umfasst diese Störung ein signifikantes Absinken des Drain-Source-Stroms IDS für eine kurze Zeitdauer, bevor er wieder den Strompegel des Drain-Source-Stroms IDS vor dem Zeitpunkt t0 erreicht. Ein solches Absinken des Drain-Source-Stroms IDS kann durch die an das Transistorbauelement angeschlossene Last (nicht dargestellt) verursacht werden. Bezug nehmend auf die 10 und 11 führt die Störung des Drain-Source-Stroms IDS zu einem Absinken der Drain-Source-Spannung VDS . Ein solches Absinken der Drain-Source-Spannung VDS ist verbunden mit einem Entfernen des Ladungsträgerplasmas aus dem Driftgebiet 21, bevor die Drain-Source-Spannung VDS aufgrund des ansteigenden Drain-Source-Stroms IDS wieder ansteigt. Ein solcher Anstieg der Drain-Source-Spannung VDS bewirkt, dass durch Stoßionisation wieder ein Ladungsträgerplasma erzeugt wird, was bewirkt, dass sich eine weitere Plasmawelle in dem Bauelement fortbewegt. Nach einer solchen Störung des Drain-Source-Stroms IDS können Oszillationen der Drain-Source-Spannung VDS als Ergebnis des Entfernens und wieder Erzeugens des Ladungsträgerplasmas in dem Driftgebiet 21 auftreten. Solche Oszillationen sind als TRAPATT-Oszillationen bekannt. Bezug nehmend auf 10 kann eine Amplitude dieser Oszillationen über der Zeit abnehmen, so dass das Transistorbauelement schließlich zu einem stabilen Lawinenbetrieb zurückkehrt. Dies ist in 10 veranschaulicht. Allerdings kann gemäß einem weiteren Szenario die Amplitude der Drain-Source-Spannung VDS während dieser Oszillationen weiter ansteigen, was in 11 dargestellt ist. Ein solches Ansteigen der Amplitude der Oszillationen der Drain-Source-Spannung VDS kann im schlimmsten Fall zu einer Zerstörung des Transistorbauelements führen.
  • Eine kurze Änderung des Drain-Source-Stroms IDS , wie sie in den 10 und 11 dargestellt ist, ist nur ein Beispiel einer Störung, die TRAPATT-Oszillationen hervor rufen kann. Ein weiteres Beispiel ist eine kurze Änderung der Drain-Source-Spannung VDS . Außerdem oszilliert nicht nur die Drain-Source-Spannung VDS , sondern auch der Drain-Source-Strom. Eine Amplitude dieser Oszillationen ist bei den in den 10 und 11 gezeigten Beispielen allerdings kleiner als eine Amplitude der Störung, so dass solche Oszillationen des Drain-Source-Stroms nicht gezeigt sind.
  • Es wurde herausgefunden, dass das Zeitprofil der TRAPATT-Oszillationen in einem Superjunction-Transistorbauelement abhängig ist von einem Profil des elektrischen Felds im Driftgebiet 21 und dem Kompensationsgebiet 22, wenn die Durchbruchsspannung zwischen dem Drainknoten D und dem Sourceknoten S angelegt wird. Dieses Profil des elektrischen Felds ist wiederum abhängig von einem Kompensationsgradprofil der Drift- und Kompensationszellen des Superjunction-Transistorbauelements. Dies ist unten anhand der 12 und 13 erläutert.
  • Die 12 und 13 veranschaulichen jeweils Kompensationsgradprofile der Drift- und Kompensationszellen von zwei unterschiedlichen Superjunction-Transistorbauelementen und resultierende Profile des elektrischen Feldes, das in dem Driftgebiet 21 jeder Drift- und Kompensationszelle auftritt, wenn die Durchbruchsspannung zwischen dem Drainknoten D und dem Sourceknoten S angelegt wird, das heißt, kurz bevor der Lawinendurchbruch auftritt. Das in den 12 und 13 gezeigte elektrische Feld repräsentiert die Komponente des elektrischen Felds, die sich in der Stromflussrichtung (der vertikalen Richtung z) in dem Driftgebiet 21 erstreckt.
  • In den 12 und 13 bezeichnet C(z) den Kompensationsgrad einer Drift- und Kompensationszelle abhängig von der Position in der Stromflussrichtung, bei dem zuvor erläuterten Beispiel also abhängig von der Position in der vertikalen Richtung z. Die 12 und 13 veranschaulichen die Kompensationsgradprofile zwischen einer ersten Position z0, welche Bezug nehmend auf 9 eine Position ist, an der ein pn-Übergang zwischen dem Driftgebiet 21 und dem Kompensationsgebiet 22 beginnt, und einer Position z1, welches eine Position ist, an der der pn-Übergang zwischen dem Driftgebiet 21 und dem Kompensationsgebiet 22 endet. Der Kompensationsgrad C(z) an einer bestimmten vertikalen Position z ist gegeben durch: C ( z ) = 2 D 22 ( z ) D 21 ( z ) D 21 ( z ) + D 22 ( z )
    Figure DE102016115558B4_0001
    wobei D21(z) die Anzahl der Dotierstoffatome in dem Driftgebiet 21 an der Position z bezeichnet und DD21(z) die Anzahl der Dotierstoffatome in dem Kompensationsgebiet 22 an der Position z bezeichnet. D21(z) und D22(z) sind abhängig von einer Dotierstoffkonzentration des Driftgebiets 21 und des Kompensationsgebiets 22 an der Position z und der Größe des jeweiligen Gebiets 21, 22 an der Position z. Die „Größe“ des Driftgebiets 21 und des Kompensationsgebiets 22 ist die Größe an der Position z in einer Ebene senkrecht zu der Stromflussrichtung, was in dem zuvor erläuterten Beispiel senkrecht zu der vertikalen Richtung z ist. Die 5 bis 8 veranschaulichen die Größen der Driftgebiete 21 und der Kompensationsgebiete 22 gemäß verschiedener Beispiele in einer Ebene A-A, die senkrecht zu der Stromflussrichtung ist. Wenn beispielsweise die Größe des Driftgebiets 21 an der Position z A21(z) ist und die Dotierungskonzentration an der Position z im Wesentlichen konstant und N21(z) ist, dann ist die Gesamtzahl D21(z) der Dotierstoffatome in dem Driftgebiet 21 an der Position z gegeben durch: D 21 ( z ) = A 21 ( z ) N 21 ( z )
    Figure DE102016115558B4_0002
    Entsprechend ist, wenn die Größe des Kompensationsgebiets 22 A22(z) ist und die Dotierungskonzentration des Kompensationsgebiets 22 N22(z) ist, die Gesamtzahl der Dotierstoffatome in dem Kompensationsgebiet 22 an der Position z gegeben durch: D 22 ( z ) = N 22 ( z ) A 22 ( z )
    Figure DE102016115558B4_0003
  • Wie anhand von Gleichung (1) ersichtlich ist, ist der Kompensationsgrad C(z) negativ, wenn die Anzahl der Dotierstoffatome D21(z) in dem Driftgebiet 21 die Anzahl der Dotierstoffatome D22(z) in dem Kompensationsgebiet 22 überwiegt, der Kompensationsgrad C(z) ist positiv, wenn die Anzahl D22(z) der Dotierstoffatome in dem Kompensationsgebiet 22 die Anzahl D21(z) der Dotierstoffatome in dem Driftgebiet 21 überwiegt, und der Kompensationsgrad C(z) ist im Wesentlichen 0, wenn die Anzahl der Dotierstoffatome D21(z) in dem Driftgebiet 21 und D22(z) in dem Kompensationsgebiet 22 ausgeglichen ist.
  • In 12 repräsentiert die Kurve 201 ein erstes Kompensationsgradprofil von Drift- und Kompensationszellen 20 in einem Superjunction-Transistorbauelement. Dieses Profil hat ein Maximum an einer Position, die von z0 beabstandet ist und von z1 beabstandet ist. Dieses Maximum ist ein positives Maximum, das heißt, der Kompensationsgrad C(z) ist an dieser Position positiv. Auf dem Weg zu diesem Maximum hat das Profil beginnend ab der Position z0 zwei Steigungen, eine erste Steigung, die bei z0 beginnt, und eine zweite Steigung, die steiler ist als die erste Steigung, die zu dem Maximum führt. Die erste Steigung ist bei diesem Beispiel von 0 verschieden. Gemäß einem weiteren (nicht dargestellten) Beispiel ist die erste Steigung im Wesentlichen 0. Die Kurve 301 in 12 repräsentiert das Profil des elektrischen Feldes, das mit dem Kompensationsgradprofil 201 in Beziehung steht. Wie anhand von 12 ersichtlich ist, erreicht das elektrische Feld ein Maximum im Wesentlichen an der Position, an der das Kompensationsgradprofil sein Maximum hat. In der beispielhaften Kurve 201 fällt der Kompensationsgrad nach dem Maximum auf unter 0 und bleibt bis zu der Position z1 auf einem negativen Pegel.
  • Eine zweite beispielhafte Kurve 202 des Kompensationsgradprofils, die in 12 gezeigt ist, hat im Wesentlichen zwei unterschiedliche Pegel, einen positiven Pegel zwischen z0 und einer zu z0 beabstandeten Position, und einen negativen Pegel zwischen dieser von z0 beabstandeten Position und einer Position z1. Ein mit diesem Kompensationsgradprofil 202 verbundenes Profil 302 des elektrischen Feldes hat sein Maximum im Wesentlichen an der Position, an der das Kompensationsgradprofil 202 von dem positiven Pegel auf den negativen Pegel wechselt.
  • 13 veranschaulicht zwei Kompensationsgradprofile 203, 204, die im Wesentlichen die selbe Form wie die in 12 gezeigte Kurve 202 haben, das heißt, diese Profile 203, 204 haben einen positiven Pegel zwischen z0 und einer von z0 beabstandeten Position und einen negativen Pegel zwischen dieser von z0 beabstandeten Position und der Position z1. Diese Kurven 203, 204 unterscheiden sich voneinander dadurch, dass der positive Pegel der Kurve 203 höher ist als der positive Pegel der Kurve 204 und der Betrag des negativen Pegels der Kurve 204 höher ist als der Betrag des negativen Pegels der Kurve 203. Die in 13 gezeigte Kurve 303 veranschaulicht das dem Kompensationsgradprofil 203 zugehörige elektrische Feld und die Kurve 304 repräsentiert das dem Kompensationsprofil 204 zugehörige elektrische Feld.
  • 14 zeigt Zeitdiagramme von TRAPATT-Oszillationen, die in Superjunction-Transistorbauelementen auftreten können, die Kompensationsgradprofile aufweisen, wie sie in 12 gezeigt sind. Die in 14 gezeigte Kurve 401 veranschaulicht TRAPATT-Oszillationen in einem Superjunction-Transistorbauelement mit Drift- und Kompensationszellen, die ein Kompensationsgradprofil gemäß der in 12 gezeigten Kurve 201 haben, und die in 14 gezeigte Kurve 402 veranschaulicht TRAPATT-Oszillationen in einem Superjunction-Transistorbauelement mit Drift- und Kompensationszellen, die ein Kompensationsgradprofil gemäß der in 12 gezeigten Kurve 202 haben. Wie anhand von 14 ersichtlich ist, führt das Kompensationsgradprofil 201 zu einer Abnahme der Amplitude der TRAPATT-Oszillationen, während das Profil 202 zu einer Zunahme der Amplitude der TRAPATT-Oszillationen führt.
  • Die in 14 gezeigte Kurve 412 veranschaulicht TRAPATT-Oszillationen, die in einem Transistorbauelement auftreten, das sowohl Drift- und Kompensationszellen mit einem Kompensationsgradprofil gemäß Kurve 201 und Drift- und Kompensationszellen mit einem Kompensationsgradprofil gemäß Kurve 202 hat. Wie anhand der in 14 gezeigten Kurve 412 ersichtlich ist, nehmen die TRAPATT-Oszillationen in dem Superjunction-Transistorbauelement mit beiden Arten von Drift- und Kompensationszellen rasch ab, das heißt, die Oszillationen nehmen sogar schneller ab, als die Oszillationen in einem Bauelement mit nur einem Profil gemäß Kurve 201.
  • 15 zeigt TRAPATT-Oszillationen, die in einem Superjunction-Transistorbauelement mit Drift- und Kompensationszellen gemäß den in 13 gezeigten Profilen 203, 204 auftreten können. Die in 15 gezeigte Kurve 403 veranschaulicht TRAPATT-Oszillationen, die in einem Superjunction-Transistorbauelement mit einem Kompensationsgradprofil gemäß der in 13 gezeigten Kurve 203 auftreten können, und Kurve 404 veranschaulicht TRAPATT-Oszillationen, die in einem Superjunction-Transistorbauelement mit einem Kompensationsgradprofil gemäß der in 13 gezeigten Kurve 204 auftreten können. Wie anhand von 15 ersichtlich ist, führen beide Arten von Profilen 203, 204 zu einer ansteigenden Amplitude der TRAPATT-Oszillationen. Die in 15 gezeigte Kurve 434 veranschaulicht TRAPATT-Oszillationen, die in einem Transistorbauelement auftreten, das sowohl Drift- und Kompensationszellen mit einem Kompensationsgradprofil gemäß Kurve 203 als auch Drift- und Kompensationszellen mit einem Kompensationsgradprofil gemäß Kurve 204 aufweisen. Die durch die Kurve 434 repräsentierten Oszillationen nehmen ab.
  • Ein Kompensationsgradprofil, das zu abnehmenden Oszillationen führt, wie beispielsweise das in 12 gezeigte Profil 201, wird nachfolgend als stabiles Profil bezeichnet, während Profile, die zu zunehmenden Oszillationen führen, wie beispielsweise die in 12 und 13 gezeigten Profile 202, 203, 204 nachfolgend als instabile Profile bezeichnet werden. Wie anhand von 14 ersichtlich ist, ist ein Superjunction-Transistorbauelement, das eine erste Gruppe von Drift- und Kompensationszellen mit einem stabilen Profil und eine zweite Gruppe von Drift- und Kompensationszellen mit einem instabilen Profil umfasst, stabil, das heißt, TRAPATT-Oszillationen dieses Transistorbauelements nehmen ab. Was noch interessanter ist, ist, dass sogar eine Kombination von zwei instabilen Profilen zu einem stabilen Superjunction-Transistorbauelement führt. Dies ist anhand von 15 ersichtlich, in der die Kurve 434 zeigt, dass TRAPATT-Oszillationen in einem Transistorbauelement, das zwei unterschiedliche Arten von Drift- und Kompensationszellen mit einem instabilen Profil umfasst, abnehmen, was zu einem stabilen Gesamtverhalten des Superjunction-Transistorbauelements führt. Bezug nehmend auf die 12 und 14 führt ein Kompensationsprofil gemäß Kurve 201 zu einem stabilen TRAPATT-Verhalten. Dieses Profil 201 umfasst einen ausgeprägten positiven Peak, was gleichbedeutend damit ist, dass in dem Gebiet des Drift- und Kompensationsgebiets 20, in dem der Peak auftritt, die Anzahl der Dotierstoffatome in dem Kompensationsgebiet 22 die Anzahl der Dotierstoffatome in dem Driftgebiet 21 signifikant überwiegt. Dies kann zu einem höheren spezifischen Einschaltwiderstand eines Driftgebiets 21 in einer Drift- und Kompensationszelle 20 mit einem Kompensationsgradprofil gemäß Kurve 201 im Vergleich zu dem spezifischen Einschaltwiderstand eines Driftgebiets 21 in einer Drift- und Kompensationszelle 20, die ein Kompensationsgradprofil gemäß Kurve 202 hat, führen.
  • Gemäß einem Beispiel sind die Kompensationsgradprofile derart, dass jedes Profil zwischen -0,2 und +0,2, insbesondere zwischen -0,15 und +0,15 ist.
  • Die Sperrspannungsfestigkeit (Durchbruchsspannung) der Drift- und Kompensationszellen des ersten Typs und der Drift- und Kompensationszellen des zweiten Typs sind im Wesentlichen gleich, so dass der Lawinendurchbruch in jeder Drift- und Kompensationszelle im Wesentlichen bei derselben Drain-Source-Spannung VDS auftritt. „Drift- und Kompensationszellen des ersten Typs“ sind Drift- und Kompensationszellen mit einem Kompensationsgradprofil eines ersten Typs und „Drift- und Kompensationszellen des zweiten Typs“ sind Drift- und Kompensationszellen mit einem Kompensationsgradprofil eines zweiten Typs. Die Durchbruchsspannung kann in bekannter Weise eingestellt werden durch Einstellen des Kompensationsgradprofils und/oder der Länge der Drift- und Kompensationszelle 20. Die „Länge“ ist die Abmessung der Drift- und Kompensationszelle 20 in der Stromflussrichtung z. Die Durchbruchsspannung ist das Integral des elektrischen Felds in dem Driftgebiet unmittelbar bevor der Lawinendurchbruch auftritt. Gemäß einem Beispiel sind die Drift- und Kompensationszellen 20 so gestaltet, dass sie eine Sperrspannungsfestigkeit von zwischen 500 V und 1000 V, insbesondere zwischen 600 V und 800 V haben. Dies kann erreicht werden, durch Auswählen der Dotierungskonzentration der Driftgebiete 21 und der Kompensationsgebiete 22 aus einem Bereich zwischen 1E13 cm-3 und 1E17 cm-3 (unter Berücksichtigung der Kompensationsgradprofile) und Auswählen der Länge aus einem Bereich zwischen 30 Mikrometern und 100 Mikrometern.
  • Gemäß einem Beispiel umfasst, dass die Sperrspannungsfestigkeit der Drift- und Kompensationszellen des ersten Typs und der Drift- und Kompensationszellen des zweiten Typs im Wesentlichen gleich sind, dass eine Sperrspannungsfestigkeit VDS_BR1 , der Drift- und Kompensationszellen des ersten Typs zwischen 97% und 103% einer Sperrspannungsfestigkeit VDS_BR2 der Drift- und Kompensationszellen des zweiten Typs oder sogar zwischen 99% und 101% einer Sperrspannungsfestigkeit VDS_BR2 der Drift- und Kompensationszellen des zweiten Typs ist.
  • Wie oben ausführt, haben Drift- und Kompensationszellen des ersten Typs und Drift- und Kompensationszellen des zweiten Typs unterschiedliche Kompensationsgradprofile. Nachfolgend bezeichnet C1(z) den Kompensationsgrad einer Drift- und Kompensationszelle eines ersten Typs uns C2(z) bezeichnet den Kompensationsgrad einer Drift- und Kompensationszelle eines zweiten Typs. Gemäß einem Beispiel umfasst das Vorhandensein unterschiedlicher Kompensationsgradprofile, dass es in jeder der Drift- und Kompensationszellen des ersten Typs und des zweiten Typs einen Abschnitt zwischen einer ersten Position z2 und einer zweiten Position z3 gibt, in dem der Betrag einer Differenz zwischen dem Kompensationsgrad C1(z) in der Drift- und Kompensationszelle des ersten Typs und dem Kompensationsgrad C2(z) in der Drift- und Kompensationszelle des zweiten Typs größer ist als eine vordefinierte erste Schwelle TH1, das heißt, | C 1 ( z ) C 2 ( z ) | > T H 1,  f u ¨ r z 1 < z < z 2
    Figure DE102016115558B4_0004
    Gemäß einem Beispiel ist ein Abstand |z1-z2| zwischen der ersten Position z1 und der zweiten Position z2 wenigstens 5%, wenigstens 10%, oder wenigstens 20% der Länge der Drift- und Kompensationszellen in der Stromflussrichtung z. Wie oben ausgeführt, entspricht die Länge der Drift- und Kompensationszellen in der Stromflussrichtung z der Länge des pn-Übergangs zwischen dem Driftgebiet 21 und dem Kompensationsgebiet 22. Gemäß einem Beispiel ist die erste Schwelle eine von 0,01, 0,05, 0,1, 0,15, oder 0,2.
  • Gemäß einem weiteren Beispiel umfasst das Vorhandensein von unterschiedlichen Kompensationsgradprofilen dass eine durchschnittliche Differenz zwischen dem Kompensationsgrad C1(z) in der Drift- und Kompensationszelle des ersten Typs und dem Kompensationsgrad C2(z) in der Drift- und Kompensationszelle des zweiten Typs größer ist als eine vordefinierte Schwelle TH2, das heißt, 1 | z 1 z 0 | z 0 z 1 | C 1 ( z ) C s ( z ) | d z > T H 2
    Figure DE102016115558B4_0005
    wobei |z1-z0| die Länge der Drift- und Kompensationszellen definiert. Gemäß einem Beispiel ist die zweite Schwelle eine von 0,01, 0.05, 0,1, 0,15 oder 0,2.
  • Die Kompensationsgradprofile C(z) können auf verschiedene Arten erhalten (eingestellt) werden. Gemäß einem in 16 gezeigten Beispiel können die Dotierungskonzentrationen des Driftgebiets 21 und/oder des Kompensationsgebiets 22 in der Stromflussrichtung z variieren. 16 veranschaulicht schematisch das Dotierprofil N21(z) des Driftgebiets 21, das Dotierprofil N22(z) des Kompensationsgebiets 22 und das resultierende Kompensationsgradprofil C(z).
  • Gemäß einem Beispiel werden die Driftgebiete 21 und die Kompensationsgebiete 22 in einem Mehrfachepitaxieprozess hergestellt. In diesem Prozess werden mehrere Epitaxieschichten übereinander aufgewachsen und Dotierstoffatome werden in jede der Epitaxieschichten unter Verwendung von einer oder mehr Implantationsmasken implantiert. Durch Einstellen der Implantationsdosis kann die Dotierungskonzentration des Driftgebiets 21 und/oder des Kompensationsgebiets 22 an einer bestimmten vertikalen Position, welches die Position der jeweiligen Epitaxieschicht ist, eingestellt werden. Um zwei unterschiedliche Dotierungskonzentrationen eines Typs an unterschiedlichen horizontalen Positionen der Epitaxieschicht zu erhalten, können zwei unterschiedliche Implantationsmasken verwendet werden, wobei eine erste Maske in einem ersten Implantationsprozess erste Gebiete der Epitaxieschicht abdeckt und zweite Gebiete frei lässt, und eine zweite Maske in einem zweiten Implantationsprozess die zweiten Gebiete der Epitaxieschicht abdeckt und die ersten Gebiete frei lässt. Die ersten Gebiete können Abschnitte der Driftgebiete oder Kompensationsgebiete der Drift- und Kompensationszellen des ersten Typs bilden, und die zweiten Gebiete können Abschnitte von Driftgebieten oder Kompensationsgebieten der Drift- und Kompensationszellen des zweiten Typs bilden.
  • Gemäß einem weiteren Beispiel, das in 17 gezeigt ist, kann eine Größe der Driftgebiete 21 und der Kompensationsgebiete 22 in der lateralen Richtung variieren. 17 veranschaulicht das resultierende Kompensationsgradprofil C(z) bei einem Beispiel, bei dem das Driftgebiet 21 eine im Wesentlichen konstante Dotierungskonzentration entlang ihrer gesamten Länge in der Stromflussrichtung z und das Kompensationsgebiet 22 eine im Wesentlichen konstante Dotierungskonzentration entlang ihrer gesamten Länge in der Stromflussrichtung z hat.
  • Die 18 und 19 veranschaulichen zwei unterschiedliche Beispiele, wie Drift- und Kompensationszellen des ersten Typs und Drift- und Kompensationszellen des zweiten Typs angeordnet werden können. Die in den 18 und 19 gezeigten Beispiele gelten für Drift- und Kompensationszellen, die lang gestreckt sind. Allerdings können diese Beispiele auch auf andere Geometrien der Drift- und Kompensationszellen angewendet werden. In den 18 und 19 bezeichnet das Bezugszeichen 201 Drift- und Kompensationszellen des ersten Typs, das heißt, Drift- und Kompensationszellen mit einem ersten Kompensationsgradprofil, und Bezugszeichen 202 bezeichnet Drift- und Kompensationszellen des zweiten Typs, das heißt, Drift- und Kompensationszellen mit einem zweiten Profil, das sich von dem ersten Profil unterscheidet.
  • Bei dem in 18 gezeigten Beispiel sind Drift- und Kompensationszellen des ersten Typs und Drift- und Kompensationszellen des zweiten Typs in einer lateralen Richtung des Halbleiterkörpers abwechselnd angeordnet. Bei dem in 19 gezeigten Beispiel sind die Drift- und Kompensationszellen des ersten Typs gruppiert und die Drift- und Kompensationszellen des zweiten Typs sind gruppiert. Das heißt, mehrere Drift- und Kompensationszellen 201 des ersten Typs sind in einem Zellengebiet eines ersten Typs nebeneinander angeordnet und mehrere Drift- und Kompensationszellen 202 des zweiten Typs sind einem Zellengebiet eines zweiten Typs nebeneinander angeordnet. Gemäß einem Beispiel sind mehrere dieser Zellengebiete des ersten Typs und des zweiten Typs abwechselnd angeordnet. Das heißt, Zellengebiete des ersten Typs, die mehrere Drift- und Kompensationszellen 201 des ersten Typs umfassen, sind abwechselnd angeordnet mit Zellengebieten des zweiten Typs, die mehrere Drift- und Kompensationszellen des zweiten Typs umfassen.
  • Das Bauelement ist nicht darauf beschränkt, nur zwei Arten von Drift- und Kompensationszellen zu haben, das heißt Drift- und Kompensationszellen mit zwei unterschiedlichen Arten von Kompensationsgradprofilen. Gemäß einem weiteren Beispiel umfasst das Transistorbauelement drei oder mehr unterschiedliche Arten von Kompensationsgradprofilen.
  • Gemäß einem weiteren Beispiel ist eine Gesamtgröße A1 der Drift- und Kompensationszellen des ersten Typs gleich einer Gesamtgröße der Drift- und Kompensationszellen des zweiten Typs. Die „Gesamtgröße“ ist die Größe aller Drift- und Kompensationszellen des jeweiligen Typs in dem Transistorbauelement. Gemäß einem weiteren Beispiel ist die Gesamtgröße A1 der Drift- und Kompensationszellen des ersten Typs zwischen 10% und 1000% der Gesamtgröße A2 der Drift- und Kompensationszellen des zweiten Typs.

Claims (20)

  1. Transistorbauelement, das aufweist: einen Drainknoten (D), einen Sourceknoten (S) und einen Gateknoten (G); mehrere Drift- und Kompensationszellen (20), die jeweils wenigstens ein Driftgebiet (21) eines ersten Dotierungstyps und wenigstens ein Kompensationsgebiet (22) eines zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyps aufweisen, wobei das wenigstens eine Driftgebiet (21) an den Drainknoten (D) gekoppelt ist und das wenigstens eine Kompensationsgebiet (22) an den Sourceknoten (S) gekoppelt ist; und eine Steuerstruktur (1), die zwischen das wenigstens eine Driftgebiet (21) jeder der Drift- und Kompensationszellen (20) und den Sourceknoten (S) gekoppelt ist, wobei jede der mehreren Drift- und Kompensationszellen (20) eine Sperrspannungsfestigkeit aufweist und wobei die Sperrspannungsfestigkeiten der mehreren Drift- und Kompensationszellen (20) gleich sind, wobei jede der mehreren Drift- und Kompensationszellen (20) ein Kompensationsgradprofil besitzt, und wobei die mehreren Drift- und Kompensationszellen (20) eine Gruppe von Drift- und Kompensationszellen (201) eines ersten Typs, die ein Kompensationsgradprofil eines ersten Typs haben, und eine Gruppe von Drift- und Kompensationszellen (202) eines zweiten Typs, die ein Kompensationsgradprofil eines sich von den Kompensationsgradprofil des ersten Typs unterscheidenden zweiten Typs haben, umfassen.
  2. Transistorbauelement nach Anspruch 1, bei dem ein Kompensationsgrad bei jedem von dem Kompensationsgradprofil des ersten Typs und dem Kompensationsgradprofil des zweiten Typs zwischen -0,2 und +0,2 ist.
  3. Transistorbauelement nach Anspruch 1 oder 2, bei dem eine Gesamtgröße der Drift- und Kompensationszellen (201) des ersten Typs zwischen 10 % und 1000 % einer Gesamtgröße der Drift- und Kompensationszellen (202) des zweiten Typs ist.
  4. Transistorbauelement nach einem der vorangehenden Ansprüche, bei dem die Steuerstruktur (1) mehrere Steuerzellen (10) aufweist, die jeweils aufweisen: ein Sourcegebiet (14) des ersten Dotierungstyps, das an den Sourceknoten (S) angeschlossen ist; ein Bodygebiet (13) des zweiten Dotierungstyps, das an den Sourceknoten (S) angeschlossen ist; und eine Gateelektrode (15), die durch ein Gatedielektrikum (16) dielektrisch gegenüber dem Bodygebiet (13) isoliert ist.
  5. Transistorbauelement nach Anspruch 4, bei dem das Bodygebiet (13) jeder der mehreren Steuerzellen (10) an das Driftgebiet (21) wenigstens einer der mehreren Drift- und Kompensationszellen (20) angrenzt.
  6. Transistorbauelement nach Anspruch 4 oder 5, bei dem das Bodygebiet (13) jeder der mehreren Steuerzellen (10) an das Kompensationsgebiet (22) wenigstens einer der mehreren Drift- und Kompensationszellen (20) angrenzt.
  7. Transistorbauelement nach einem der vorangehenden Ansprüche, das weiterhin aufweist: ein Draingebiet (11) des ersten Dotierungstyps, das an den Drainknoten (D) angeschlossen ist und das an die Driftgebiete (21) der mehreren Drift- und Kompensationszellen (20) gekoppelt ist.
  8. Transistorbauelement nach Anspruch 7, das weiterhin aufweist: ein Puffergebiet (12) des ersten Dotierungstyps, das das Draingebiet (11) an die Driftgebiete (21) der mehreren Drift- und Kompensationszellen (20) koppelt und das eine niedrigere Dotierungskonzentration als das Draingebiet (11) aufweist.
  9. Transistorbauelement nach einem der vorangehenden Ansprüche, bei dem, dass die Sperrspannungsfestigkeiten der mehreren Drift- und Kompensationszellen (20) im Wesentlichen gleich sind, umfasst, dass eine Sperrspannungsfestigkeit der Drift- und Kompensationszellen (201) des ersten Typs zwischen 97 % und 103 % der Sperrspannungsfestigkeit der Drift- und Kompensationszellen (202) des zweiten Typs ist.
  10. Transistorbauelement nach Anspruch 9, bei dem, dass die Sperrspannungsfestigkeiten der mehreren Drift- und Kompensationszellen (20) gleich ist, umfasst, das eine Sperrspannungsfestigkeit der Drift- und Kompensationszellen (201) des ersten Typs zwischen 99 % und 101 % der Sperrspannungsfestigkeit der Drift- und Kompensationszellen (202) des zweiten Typs ist.
  11. Transistorbauelement nach einem der vorangehenden Ansprüche, bei dem ein Betrag einer Differenz zwischen dem Kompensationsgrad in einem ersten Abschnitt der Drift- und Kompensationszellen (201) des ersten Typs und dem Kompensationsgrad in einem entsprechenden Abschnitt der Drift- und Kompensationszellen (202) des zweiten Typs größer ist als eine erste Schwelle.
  12. Transistorbauelement nach Anspruch 11, bei dem eine Länge des Abschnitts und des entsprechenden Abschnitts in einer Stromflussrichtung (z) relativ zu einer Länge der Drift- und Kompensationsgebiete (201) des ersten Typs und der Drift- und Kompensationsgebiete (202) des zweiten Typs in der Stromflussrichtung (z) ausgewählt ist aus einer Gruppe, die besteht aus: 5 %, 10 %, und 20%.
  13. Transistorbauelement nach Anspruch 11 oder 12, bei dem die erste Schwelle ausgewählt ist aus einer Gruppe, die besteht aus: 0,01, 0,05, 0,1, 0,15, und 0,2.
  14. Transistorbauelement nach einem der vorangehenden Ansprüche, bei dem eine durchschnittliche Differenz zwischen dem Kompensationsgrad in den Drift- und Kompensationszellen (201) des ersten Typs und dem Kompensationsgrad in den Drift- und Kompensationszellen (202) des zweiten Typs größer ist als eine zweite Schwelle.
  15. Transistorbauelement nach Anspruch 14, bei dem die zweite Schwelle ausgewählt ist aus einer Gruppe, die besteht aus: 0,01, 0,05, 0,1, 0,15, und 0,2.
  16. Transistorbauelement nach einem der vorangehenden Ansprüche, bei dem eine Dotierungskonzentration der Driftgebiete (21) und der Kompensationsgebiete (22) ausgewählt ist aus einem Bereich zwischen 1E13 cm-3 und 1E17 cm-3.
  17. Transistorbauelement nach einem der vorangehenden Ansprüche, das weiterhin aufweist: wenigstens eine Gruppe von Drift- und Kompensationszellen mit einem Kompensationsgradprofil, das sich von dem Kompensationsgradprofil des ersten Typs und dem Kompensationsgradprofil des zweiten Typs unterscheidet.
  18. Transistorbauelement nach einem der vorangehenden Ansprüche, bei dem die Drift- und Kompensationszellen (201, 202) des ersten Typs und des zweiten Typs abwechselnd angeordnet sind.
  19. Transistorbauelement nach einem der Ansprüche 1-17, das weiterhin aufweist: wenigstens ein Zellengebiet eines ersten Typs, das mehrere aneinander angrenzende Drift- und Kompensationszellen des ersten Typs aufweist; und wenigstens ein Zellengebiet eines zweiten Typs, das mehrere aneinander angrenzende Drift- und Kompensationszellen des zweiten Typs aufweist.
  20. Transistorbauelement nach Anspruch 19, bei dem das wenigstens eine Zellengebiet des ersten Typs mehrere Zellengebiete des ersten Typs aufweist, die voneinander durch mehrere Zellengebiete des zweiten Typs voneinander getrennt sind.
DE102016115558.6A 2016-08-22 2016-08-22 Transistorbauelement mit hoher lawinen-robustheit Active DE102016115558B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102016115558.6A DE102016115558B4 (de) 2016-08-22 2016-08-22 Transistorbauelement mit hoher lawinen-robustheit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016115558.6A DE102016115558B4 (de) 2016-08-22 2016-08-22 Transistorbauelement mit hoher lawinen-robustheit

Publications (2)

Publication Number Publication Date
DE102016115558A1 DE102016115558A1 (de) 2018-02-22
DE102016115558B4 true DE102016115558B4 (de) 2020-06-04

Family

ID=61083732

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016115558.6A Active DE102016115558B4 (de) 2016-08-22 2016-08-22 Transistorbauelement mit hoher lawinen-robustheit

Country Status (1)

Country Link
DE (1) DE102016115558B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016115805B4 (de) 2016-08-25 2020-07-09 Infineon Technologies Austria Ag Transistorbauelement mit hoher lawinen-festigkeit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012216648A1 (de) 2011-09-21 2013-03-21 Infineon Technologies Austria Ag Elektronische Schaltung mit einem Transistor mit einer Verarmungssteuerstruktur und Verfahren zum Betreiben eines Transistors
US20140327069A1 (en) 2013-05-01 2014-11-06 Infineon Technologies Austria Ag Semiconductor Device with a Super Junction Structure Based On a Compensation Structure with Compensation Layers and Having a Compensation Rate Gradient

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012216648A1 (de) 2011-09-21 2013-03-21 Infineon Technologies Austria Ag Elektronische Schaltung mit einem Transistor mit einer Verarmungssteuerstruktur und Verfahren zum Betreiben eines Transistors
US20140327069A1 (en) 2013-05-01 2014-11-06 Infineon Technologies Austria Ag Semiconductor Device with a Super Junction Structure Based On a Compensation Structure with Compensation Layers and Having a Compensation Rate Gradient

Also Published As

Publication number Publication date
DE102016115558A1 (de) 2018-02-22

Similar Documents

Publication Publication Date Title
DE102012216648B4 (de) Elektronische Schaltung mit einem Transistor mit einer Verarmungssteuerstruktur und Verfahren zum Betreiben eines Transistors
DE112013004362B4 (de) Halbleitervorrichtung
DE112015005000B4 (de) Halbleitervorrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE3688518T2 (de) Halbleiteranordnungen mit Leitfähigkeitsmodulation.
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE112012005981T5 (de) Halbleitervorrichtung
DE10041344A1 (de) SJ-Halbleitervorrichtung
DE102013212787A1 (de) Halbleiterbauelement und verfahren zum herstellen einer dotierten halbleiterschicht
DE102015116611B4 (de) Transistorbauelement
DE102015121100B4 (de) Halbleiterbauelement mit grabenrandabschluss
DE102012207878B4 (de) Halbleiterbauelement mit verbesserter Softness
DE112013007102T5 (de) IGBT mit eingebauter Diode
DE112012000615T5 (de) SiC-Bipolartransistor mit überwachsenem Emitter
DE112013004146T5 (de) Halbleitervorrichtung
DE102006060384B4 (de) Halbleitervorrichtung mit Super-Junction-Struktur
DE102014104589B4 (de) Halbleitervorrichtung und integrierte Schaltung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102013113540B4 (de) Transistorzellenanordnung mit halbleiterdiode
DE102015120747B4 (de) Transistorbauelement mit erhöhter gate-drain-kapazität
DE102016115805B4 (de) Transistorbauelement mit hoher lawinen-festigkeit
DE102021132174A1 (de) Sic-vorrichtungen mit abschirmstruktur
DE102016106848A1 (de) Halbleitervorrichtung mit einem Transistor
DE10297694T5 (de) Feldeffekttransistor mit einer lateralen Verarmungs-Struktur
DE112016006503B4 (de) Halbleiterschaltelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative