DE102014105986A1 - Superjunction-Struktur-Halbleitervorrichtung basierend auf einer Kompensationsschichten enthaltenden Kompensationsstruktur und einer Füllstruktur - Google Patents

Superjunction-Struktur-Halbleitervorrichtung basierend auf einer Kompensationsschichten enthaltenden Kompensationsstruktur und einer Füllstruktur Download PDF

Info

Publication number
DE102014105986A1
DE102014105986A1 DE102014105986.7A DE102014105986A DE102014105986A1 DE 102014105986 A1 DE102014105986 A1 DE 102014105986A1 DE 102014105986 A DE102014105986 A DE 102014105986A DE 102014105986 A1 DE102014105986 A1 DE 102014105986A1
Authority
DE
Germany
Prior art keywords
semiconductor device
area
compensation
superjunction semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014105986.7A
Other languages
English (en)
Inventor
Franz Hirler
Hans Weber
Stefan Gamerith
Armin Willmeroth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014105986A1 publication Critical patent/DE102014105986A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Superjunction-Halbleitervorrichtung (500) umfasst Streifenstrukturen (140) zwischen Mesa-Regionen (150), welche sich in einem Zellbereich (610) von einem Basisabschnitt (151) aus erstrecken. Die Streifenstrukturen (140) umfassen jeweils eine Kompensationsstruktur (160) mit einem ersten und einem zweiten Abschnitt (160a, 160b), die invers auf entgegengesetzten Seiten einer Füllstruktur (170) bereitgestellt sind. Die Abschnitte umfassen jeweils eine erste Kompensationsschicht (161) eines ersten Leitungstyps und eine zweite Kompensationsschicht (162) eines komplementären zweiten Leitungstyps. Die Streifenstrukturen (140) erstrecken sich in einen Randbereich, welcher den Zellbereich (610) umgibt. In dem Randbereich (690) umfassen die Streifenstrukturen (140) Endabschnitte (149). Die Endabschnitte können abgeändert werden, um Durchbruchspannungscharakteristika, Lawinenrobustheit und Kommutierungsverhalten zu verbessern.

Description

  • HINTERGRUND
  • Eine auf einem Graben-(Trench-)Konzept basierende Superjunction-Struktur einer Superjunction-Vorrichtung kann zwei oder mehrere Paare von komplementär dotierten Kompensationsschichten umfassen, welche sich im Wesentlichen parallel zu einer Flussrichtung eines Ein-Zustands oder Vorwärtsstroms erstrecken, welcher in einem Typ der komplementär dotierten Schichten in einem leitfähigen Zustand der Superjunction-Vorrichtung fließt. In einem Rückwärtssperrbetrieb ist das komplementär dotierte Schichtenpaar so verarmt, dass die Vorrichtung eine hohe Rückwärtsdurchbruchspannung aufnehmen kann, sogar unter einer vergleichsweise hohen Fremdstoff- bzw. Dotierstoffkonzentration in der dotierten Schicht, welche den Ein-Zustandsoder Vorwärtsstrom führt. Es ist eine Aufgabe der Erfindung, die Zuverlässigkeit von Superjunction-Halbleitervorrichtungen zu verbessern.
  • ÜBERBLICK
  • Die Aufgabe wird gelöst durch die Lehre des Anspruchs 1. Die Aufgabe wird ferner gelöst durch die Lehre des Anspruchs 24. Weiterbildungen sind Gegenstand der abhängigen Ansprüche. Gemäß einem Ausführungsbeispiel umfasst ein Halbleiterbereich einer Superjunction-Halbleitervorrichtung Streifenstrukturen zwischen Mesa-Regionen, welche sich in einem Zellbereich von einem Basisabschnitt aus erstreckt bzw. aus dem Basisabschnitt hervorragt. Die Streifenstrukturen umfassen jeweils eine Kompensationsstruktur mit einem ersten und einem zweiten Abschnitt, welche invers auf entgegengesetzten Seiten einer Füllstruktur bereitgestellt sind. Die Abschnitte umfassen jeweils eine erste Kompensationsschicht eines ersten Leitungstyps und eine zweite Kompensationsschicht eines komplementären zweiten Leitungstyps. Die Streifenstrukturen erstrecken sich in einen den Zellbereich umgebenden Randbereich. In dem Randbereich umfassen die Streifenstrukturen Endabschnitte.
  • Gemäß einem anderen Ausführungsbeispiel umfasst ein Halbleiterbereich einer Superjunction-Halbleitervorrichtung Streifenstrukturen zwischen Mesa-Regionen, welche sich von einem Basisabschnitt aus erstrecken bzw. aus dem Basisabschnitt hervorragen. Die Streifenstrukturen umfassen jeweils eine Kompensationsstruktur mit einem ersten und einem zweiten Abschnitt, welche invers auf entgegengesetzten Seiten einer Füllstruktur bereitgestellt sind. Die Abschnitte umfassen jeweils eine erste Kompensationsschicht eines ersten Leitungstyps und eine zweite Kompensationsschicht eines komplementären zweiten Leitungstyps. Die Streifenstrukturen sind geschlossene Schleifen.
  • Fachleute werden beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der begleitenden Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind eingefügt, um ein weiteres Verständnis der Erfindung bereitzustellen und sind in diese Beschreibung einbezogen und stellen einen Teil von ihr dar. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung dazu, Grundlagen der Erfindung zu erläutern. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden ohne Weiteres anerkannt werden, indem sie durch Bezugnahme auf die folgende detaillierte Beschreibung besser verstanden werden.
  • 1A ist eine schematische Querschnittsansicht eines Teils einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches Streifenstrukturen bereitstellt, die sich in einen Randbereich erstrecken.
  • 1B ist ein schematisches Diagramm, welches das Profil des vertikalen elektrischen Felds der Superjunction-Halbleitervorrichtung von 1A zeigt.
  • 1C zeigt eine schematische planare Querschnittsansicht der Halbleitervorrichtung von 1A in einer zu einer ersten Oberfläche eines Halbleiterbereichs parallelen Ebene.
  • 2A ist eine schematische planare Querschnittsansicht einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches Streifenstrukturen mit Endabschnitten bereitstellt, die durch Mesa-Regionen unterteilt sind.
  • 2B ist eine schematische planare Querschnittsansicht einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches Streifenstrukturen mit Endabschnitten bereitstellt, die durch Hilfsstreifenstrukturen unterteilt sind.
  • 3A ist eine schematische planare Querschnittsansicht einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches Streifenstrukturen unterschiedlicher Länge bereitstellt.
  • 3B ist eine schematische planare Querschnittsansicht einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches einen Randbereich mit einer rundumlaufenden Dotierstoffstruktur bereitstellt.
  • 3C ist eine schematische planare Querschnittsansicht einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches orthogonale Hilfsstreifenstrukturen bereitstellt, die mit äußersten Streifenstrukturen verbunden sind.
  • 3D ist eine schematische planare Querschnittsansicht einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches orthogonale Hilfsstreifenstrukturen bereitstellt, die von äußersten Streifenstrukturen getrennt sind.
  • 3E ist eine schematische planare Querschnittsansicht einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches Streifenstrukturen von unterschiedlicher Länge und eine rundumlaufende Dotierstoffstruktur in einem Randbereich bereitstellt.
  • 4A ist eine schematische planare Querschnittsansicht einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches Streifenstrukturen mit unterschiedlichen Weiten in einem Randbereich bereitstellt.
  • 4B ist eine schematische planare Querschnittsansicht eines Teils einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches Streifenstrukturen mit unterschiedlichen Abmessungen entlang einer vertikalen Richtung bereitstellt.
  • 5A ist eine schematische planare Querschnittsansicht einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches Streifenstrukturen bereitstellt, die Schleifen bilden.
  • 5B ist eine schematische planare Querschnittsansicht einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches Streifenstrukturen bereitstellt, die eine durchgehende Struktur bilden.
  • 6 ist eine schematische planare Querschnittsansicht einer Superjunction-Halbleitervorrichtung basierend auf Streifenstrukturen gemäß einem Ausführungsbeispiel, welches eine Korrektur des Kompensationsgrades in einem Abschlussbereich der Streifenstrukturen bereitstellt.
  • 7A ist eine schematische planare Querschnittsansicht einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches eine Korrektur durch eine Implantationszone bereitstellt.
  • 7B ist eine schematische planare Querschnittsansicht einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches eine Korrektur durch rechteckige Abschlussbereiche bereitstellt.
  • 7C ist eine schematische planare Querschnittsansicht gemäß einem Ausführungsbeispiel, welches eine Korrektur durch einen kreisförmigen Abschlussbereich bereitstellt.
  • 7D ist eine schematische planare Querschnittsansicht einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches eine Korrektur durch einen spitzen Abschlussbereich bereitstellt.
  • 8 ist eine schematische planare Querschnittsansicht einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches eine erste nominelle Durchbruchspannung in einem ersten Bereich eines Zellbereichs und eine zweite nominelle Durchbruchspannung in einem zweiten Bereich des Zellbereichs bereitstellt.
  • 9A ist eine schematische Querschnittsansicht einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches eine Pufferstruktur in einem ersten Bereich des Zellbereichs bereitstellt.
  • 9B ist eine schematische Querschnittsansicht eines Teils einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches Streifenstrukturen mit einer ersten vertikalen Abmessung in einem ersten Bereich des Zellbereichs und einer zweiten vertikalen Abmessung in einem zweiten Bereich bereitstellt.
  • 9C ist eine schematische planare Querschnittsansicht einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches unterteilte Streifenstrukturen in einem ersten Bereich des Zellbereichs bereitstellt.
  • 9D ist eine schematische Querschnittsansicht eines Teils einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches unterschiedliche Dotierstoffmengen in unterschiedlichen Bereichen des Zellbereichs bereitstellt.
  • 10A ist eine schematische planare Querschnittsansicht einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches Streifenstrukturen bereitstellt, die konzentrische Schleifen in dem Zellbereich bilden.
  • 10B ist eine schematische planare Querschnittsansicht einer Superjunction-Halbleitervorrichtung gemäß einem Ausführungsbeispiel, welches Streifenstrukturen bereitstellt, die benachbarte Schleifen bilden.
  • 11A ist eine schematische Querschnittsansicht eines Steuerbereichs einer Superjunction-Halbleitervorrichtung gemäß Ausführungsbeispielen, welche planare Transistoren mit Gate-Elektroden außerhalb eines Halbleiterbereichs bereitstellen.
  • 11B ist eine schematische Querschnittsansicht eines Steuerbereichs einer Superjunction-Halbleitervorrichtung gemäß Ausführungsbeispielen, welche vertikale Transistoren mit vergrabenen Gate-Elektroden und mit Source-Zonen bereitstellen, die in der vertikalen Projektion von Kompensationsgräben (Kompensationstrenches) bereitgestellt sind.
  • 11C ist eine schematische Querschnittsansicht eines Steuerbereichs einer Superjunction-Halbleitervorrichtung gemäß Ausführungsbeispielen, welche vertikale Transistoren mit vergrabenen Gate-Elektroden und mit Source-Zonen bereitstellen, welche in Mesa-Regionen bereitgestellt sind.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird ein Bezug auf die begleitenden Zeichnungen hergestellt, welche einen Teil hiervon bilden, und in welchen durch bestimmte Ausführungsbeispiele anschaulich dargestellt werden, in welchen die Erfindung praktiziert werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele angewendet werden können und strukturelle oder logische Veränderungen durchgeführt werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, welche für ein Ausführungsbeispiel veranschaulicht oder beschrieben werden, in oder in Verbindung mit anderen Ausführungsbeispielen verwendet werden, um ein noch weiteres Ausführungsbeispiel hervorzubringen. Es ist beabsichtigt, dass die vorliegende Erfindung solche Abwandlungen und Variationen umfasst. Die Beispiele sind unter Verwendung einer bestimmten Sprache beschrieben, welche nicht so ausgelegt werden kann, dass sie den Umfang der angehängten Patentansprüche beschränkt. Die Zeichnungen sind nicht skaliert und dienen lediglich für veranschaulichende Zwecke. Der Klarheit halber wurden dieselben Elemente durch übereinstimmende Bezüge in den unterschiedlichen Zeichnungen bezeichnet, falls es nicht anders angegeben ist.
  • Die Begriffe "haben", "enthalten", "beinhalten", "umfassen" und ähnliche Begriffe sind offen und die Begriffe geben das Vorhandensein der genannten Strukturen, Elemente oder Merkmale an, aber schließen nicht zusätzliche Elemente oder Merkmale aus. Es ist beabsichtigt, dass die Artikel "ein"/"eine" und "der"/"die"/"das" sowohl den Plural als auch den Singular umfassen, außer wenn der Kontext deutlich etwas anderes angibt.
  • Der Begriff "elektrisch verbunden" beschreibt eine dauerhafte niedrigohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betroffenen Elementen oder eine niedrigohmige Verbindung mittels eines Metalls und/oder eines hochdotierten Halbleiters. Der Begriff "elektrisch gekoppelt" umfasst, dass ein oder mehrere zur Signalübermittlung geeignete(s) intervenierende(s) Element(e) zwischen den elektrisch gekoppelten Elementen bereitgestellt sein können, beispielsweise Elemente, welche so steuerbar sind, dass sie vorübergehend eine niedrigohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand bereitstellen.
  • Die Figuren veranschaulichen relative Dotierstoffkonzentrationen durch Kennzeichnen von "–" oder "+" neben dem Dotiertyp "n" oder "p". Beispielsweise bedeutet "n–" eine Dotierstoffkonzentration, welche geringer ist als die Dotierstoffkonzentration einer "n"-dotierten Region, während eine "n+"-Dotierregion eine höhere Dotierstoffkonzentration als eine "n"-Dotierregion aufweist. Dotierregionen derselben relativen Dotierstoffkonzentrationen haben nicht notwendigerweise dieselbe absolute Dotierstoffkonzentration. Beispielsweise können unterschiedliche "n"-Dotierregionen dieselbe oder unterschiedliche absolute Dotierstoffkonzentrationen aufweisen.
  • 1A zeigt eine Superjunction-Halbleitervorrichtung 500 mit einem Halbleiterbereich 100, welcher eine erste Oberfläche 101 und eine zur ersten Oberfläche 101 parallele zweite Oberfläche 102 aufweist. Der Halbleiterbereich 100 wird von einem einkristallinen Halbleitermaterial bereitgestellt, beispielsweise Silicium Si, Siliciumcarbid SiC, Germanium Ge, ein Silicium-Germanium-Kristall SiGe, Galliumnitrid GaN oder Galliumarsenid GaAs. Eine Entfernung zwischen der ersten und zweiten Oberfläche 101, 102 beträgt mindestens 40 µm, beispielsweise mindestens 175 µm. Der Halbleiterbereich 100 kann eine rechteckige Form mit einer Kantenlänge im Bereich von mehreren Millimetern aufweisen. Die Normale zu den ersten und zweiten Oberflächen 101, 102 definiert eine vertikale Richtung und zu dieser normalen Richtung senkrechte Richtungen sind laterale Richtungen.
  • Der Halbleiterbereich 100 kann eine Dotierstoffschicht 130 eines ersten Leitungstyps umfassen. Die Dotierstoffschicht 130 kann sich entlang einer kompletten Querschnittsebene des Halbleiterbereichs 100 parallel zu der zweiten Oberfläche 102 erstrecken. Im Fall, dass die Halbleitervorrichtung 500 ein IGFET (Isolierschicht-Feldeffekttransistor, insulated gate field effect transistor) ist, grenzt die Dotierstoffschicht 130 direkt an die zweite Oberfläche 102 an und eine mittlere Netto-Dotierstoffkonzentration in der Dotierstoffschicht 130 ist vergleichsweise hoch, z. B. mindestens 5 × 1018 cm–3. Im Fall, dass die Halbleitervorrichtung 500 ein IGBT (Bipolartransistor mit isolierter Gate-Elektrode, insulated gate bipolar transistor) ist, ist eine Kollektorschicht eines zweiten Leitungstyps, welcher der entgegengesetzte des ersten Leitungstyps ist, zwischen der Dotierstoffschicht 130 und der zweiten Oberfläche 102 angeordnet und die mittlere Netto-Dotierstoffkonzentration in der Dotierstoffschicht 130 kann beispielsweise zwischen 5 × 1012 und 5 × 1016 cm–3 betragen. Beispielsweise kann eine p-Typ Kollektorschicht die n-Typ Dotierstoffschicht 130 in 1A ersetzen.
  • Der Halbleiterbereich 100 umfasst ferner eine Driftschicht 120 zwischen der ersten Oberfläche 101 und der Dotierstoffschicht 130. Die Driftschicht 120 umfasst eine Superjunction-Struktur 180 und kann eine Sockelschicht 128 des ersten Leitungstyps zwischen der Superjunction-Struktur 180 und der Dotierstoffschicht 130 umfassen. Gemäß anderen Ausführungsbeispielen kann die Superjunction-Struktur 180 direkt an die Dotierstoffschicht 130 angrenzen.
  • Die Superjunction-Struktur 180 basiert auf Streifenstrukturen 140, welche entlang einer ersten lateralen Richtung zwischen Mesa-Regionen 150 verlaufen können, welche sich von einem Basisabschnitt 151 des Halbleiterbereichs 100 aus erstrecken bzw. aus dem Basisabschnitt 151 herausragen. Der Basisabschnitt 151 kann mindestens einen Teil der Dotierstoffschicht 130, die komplette Dotierstoffschicht 130 oder die Dotierstoffschicht 130 und einen Teil der Driftschicht 120 umfassen. Die Streifenstrukturen 140 und die Mesa-Regionen 150 können parallele Streifen darstellen, welche abwechselnd unter gleichmäßigen Abständen von einigen Mikrometern angeordnet sind.
  • Die Mesa-Regionen 150 können intrinsisch sein oder können gleichmäßig dotiert sein. Gemäß anderen Ausführungsbeispielen kann sich eine Fremdstoff- bzw. Dotierstoffkonzentration in den Mesa-Regionen 150 entlang der vertikalen Richtung so verändern, dass ein Kompensationsgrad sich allmählich oder in Schritten verändern kann, beispielsweise von p-lastig zu n-lastig oder umgekehrt. Gemäß dem veranschaulichten Ausführungsbeispiel ist ein zu der ersten Oberfläche 101 orientierter erster Abschnitt 181 der Superjunction-Struktur 180 leicht p-lastig, während zu der zweiten Oberfläche 102 orientierte zweite und dritte Abschnitte 182, 183 leicht n-lastig sind. Gemäß einem Ausführungsbeispiel beträgt die mittlere Netto-Dotierstoffkonzentration in den Mesa-Regionen 150 oder in den p- und n-lastigen Abschnitten 181, 182, 183 höchstens 2 × 1014 cm–3, beispielsweise höchstens 1 × 1014 cm–3.
  • Die Streifenstrukturen 140 umfassen jeweils eine Füllstruktur 170 und eine Kompensationsstruktur 160 mit mindestens einem ersten Abschnitt 160a und einem zweiten Abschnitt 160b. Der erste und zweite Abschnitt 160a, 160b sind invers auf gegenüberliegenden Seiten der dazwischenliegenden Füllstruktur 170 ausgebildet, wobei geschichtete Komponenten der Kompensationsstruktur 160 spiegelverkehrt in Bezug auf die Füllstruktur 170 angeordnet sind.
  • Die Kompensationsstruktur 160 und die Abschnitte der Kompensationsstruktur 160 umfassen jeweils mindestens eine erste Kompensationsschicht 161 des ersten Leitungstyps und eine zweite Kompensationsschicht 162 des zweiten Leitungstyps. Gemäß einem Ausführungsbeispiel befindet sich die Kompensationsschicht 162 näher an der Füllstruktur 170 als die erste Kompensationsschicht 161. Gemäß einem anderen Ausführungsbeispiel befindet sich die erste Kompensationsschicht 161 näher an der Füllstruktur 170 als die zweite Kompensationsschicht 162. Die Kompensationsstruktur 160 kann ferner Schichten des ersten und zweiten Leitungstyps oder intrinsische Schichten umfassen, beispielsweise eine anfänglich intrinsische Interdiffusionsschicht zwischen der ersten und zweiten Kompensationsschicht 161, 162 oder weitere Paare von komplementär dotierten Kompensationsschichten 161, 162.
  • Die Kompensationsstruktur 160 kleidet zumindest Mesa-Seitenwände der Mesa-Regionen 150 aus, wobei die Mesa-Seitenwände sich gekippt zu der ersten Oberfläche 101 erstrecken, z. B. in die vertikale Richtung. Eine Grenzfläche zwischen den Kompensationsschichten 161, 162 ist parallel oder annähernd parallel zu einer Grenzfläche zwischen der Kompensationsstruktur 160 und dem Material des Halbleiterbereichs 100.
  • Die Kompensationsstruktur 160 kann ausschließlich gerade Bereiche der Mesa-Seitenwände auskleiden. Gemäß dem veranschaulichten Ausführungsbeispiel umfassen die Kompensationsstrukturen 160 vergrabene dritte Bereiche 160c, welche Bereiche des Basisabschnitts 151 zwischen den Mesa-Regionen 150 auskleiden und den ersten und zweiten Bereich 160a, 160b verbinden. Der dritte Bereich 160c kann gekrümmt oder annähernd planar sein. Weitere Ausführungsbeispiele können weitere Bereiche der Kompensationsstrukturen 160 bereitstellen, welche Oberseiten der Mesa-Regionen 150 zwischen benachbarten Kompensationsstrukturen 160 bedecken.
  • Die Kompensationsschichten 161, 162 sind jeweils annähernd konforme Schichten, welche eine im Wesentlichen gleichmäßige Dicke aufweisen und können einkristalline Halbleiterschichten sein, welche durch Epitaxie mit einem Kristallgitter gewachsen wurden, welches deckungsgleich mit einem Kristallgitter des einkristallinen Halbleitermaterials des Halbleiterbereichs 100 gewachsen wurde. Gemäß einem anderen Ausführungsbeispiel können die Kompensationsschichten 161, 162 durch Rekristallisation von abgeschiedenem Halbleitermaterial, wie beispielsweise amorphem oder polykristallinem Silicium, unter Verwendung einer lokal wirksamen Laser-Erhitzung gebildet werden. Die erste und zweite Kompensationsschicht 161, 162 können während dem epitaktischen Wachstum in-situ dotiert werden. Gemäß anderen Ausführungsbeispielen können Dotierstoffe des ersten und zweiten Leitungstyps in die Kompensationsschichten 161, 162 durch gekippte Implantationen, durch Plasma-Dotieren oder durch Gasphasen-Dotieren eingefügt werden.
  • Die Dicke der ersten Kompensationsschicht 161 kann beispielsweise mindestens 50 nm und höchstens 3 µm betragen. Die Dicke der Kompensationsschicht 162 kann beispielsweise mindestens 50 nm und höchstens 3 µm betragen. Die erste und zweite Kompensationsschicht 161, 162 können dieselbe Dicke aufweisen oder unterschiedliche Dicken aufweisen. Gemäß einem Ausführungsbeispiel befindet sich die Dicke der ersten Kompensationsschicht 161 im Bereich von 200 nm bis 1,5 µm und eine Dicke der zweiten Kompensationsschicht 162 befindet sich im Bereich von 200 nm bis 1,5 µm. In einer vertikalen Abschnittseinheit kann die Gesamtanzahl an Fremdstoffen bzw. Dotierstoffen in der ersten Kompensationsschicht 161 im Wesentlichen der Gesamtanzahl von Fremdstoffen bzw. Dotierstoffen in der zweiten Kompensationsschicht 162 entsprechen. Beispielsweise können beide Kompensationsschichten 161, 162 dieselbe Dicke und dieselbe Netto-Dotierstoffkonzentration (Dotierniveau) aufweisen, z. B. im Bereich von ungefähr 2 × 1015 cm–3 bis 3 × 1017 cm–3.
  • Die Füllstruktur 170 kann einen dielektrischen Mantel (Liner) 171 umfassen, welcher die Kompensationsstruktur 160 bedeckt und versiegelt und die Halbleiteroberfläche passiviert. Der dielektrische Mantel 171 kann aus einer einzelnen Schicht bestehen oder kann zwei oder mehrere Unterschichten umfassen, welche aus Siliciumoxid, Siliciumnitrid, Siliciumoxinitrid (siliconoxynitride), Aluminiumoxid, Aluminiumnitrid, einem organischen Dielektrikum, beispielsweise Polyimid, oder einem Silikatglas, beispielsweise BSG (Borosilikatglas), PSG (Phosphorsilikatglas) oder BPSG (Borophosphorsilikatglas) ausgebildet sind. Der dielektrische Mantel 171 kann den Raum zwischen dem ersten und zweiten Abschnitt 160a, 160b der Kompensationsstruktur 160 komplett ausfüllen. Gemäß anderen Ausführungsbeispielen kleidet der dielektrische Mantel 171 lediglich die Kompensationsstruktur 160 aus und die Füllstruktur 170 umfasst einen weiteren Bereich, welcher Füllmaterialien umfasst, z. B. intrinsisches ein- oder polykristallines Halbleitermaterial oder einen Luftspalt 179. Das Vorhandensein eines geeigneten Füllmaterials oder eines Luftspalts verhindert mechanische Spannung, welche andererseits als eine Konsequenz einer kompletten Grabenfüllung in dem umgebenden Halbleitermaterial hervorgerufen werden kann.
  • Die Halbleitervorrichtung 500 umfasst ferner eine Steuerstruktur 200 zum Steuern eines Stromflusses durch den Halbleiterbereich 100 zwischen der ersten Oberfläche 101 und der zweiten Oberfläche 102. Die Steuerstruktur 200 umfasst leitfähige Strukturen, isolierende Strukturen und Fremdstoff- bzw. Dotierstoffzonen, welche in dem Halbleiterbereich 100 gebildet oder vergraben sind, und kann auch leitfähige und isolierende Strukturen außerhalb des Halbleiterbereichs 100 umfassen.
  • An der Seite der ersten Oberfläche 101 kann eine erste Elektrodenstruktur 310, welche in dem Fall, dass die Halbleitervorrichtung ein IGFET ist, elektrisch an einen Source-Anschluss S, in dem Fall, dass die Halbleitervorrichtung 500 ein IGBT ist, an einen Emitter-Anschluss oder in dem Fall, dass die Halbleitervorrichtung 500 eine Halbleiterdiode ist, an einen Anoden-Anschluss gekoppelt sein kann, elektrisch mit der Steuerstruktur 200 verbunden sein. Die erste Elektrodenstruktur 310 ist elektrisch mit Fremdstoff- bzw. Dotierstoffzonen der Steuerstruktur 200 verbunden, durch welche ein Ein-Zustandsoder Vorwärtsstrom in einem leitfähigen Zustand der Halbleitervorrichtung 500 fließt.
  • Eine zweite Elektrodenstruktur 320 grenzt direkt an die zweite Oberfläche 102 des Halbleiterbereichs 100 an. Gemäß Ausführungsbeispielen in Bezug auf Superjunction-IGFETs oder Halbleiterdioden grenzt die zweite Elektrodenstruktur 320 direkt an die Dotierstoffschicht 130 an. Gemäß Ausführungsbeispielen in Bezug auf Superjunction-IGBTs kann eine Kollektorschicht des zweiten Leitungstyps zwischen der Dotierstoffschicht 130 und der zweiten Elektrodenstruktur 320 gebildet sein. Die zweite Elektrodenstruktur 320 kann in dem Fall, dass die Halbleitervorrichtung 500 ein IGFET ist, elektrisch an einen Drain-Anschluss D, in dem Fall, dass die Halbleitervorrichtung ein IGBT ist, an einen Kollektoranschluss oder in dem Fall, dass die Halbleitervorrichtung 500 eine Halbleiterdiode ist, an einen Kathodenanschluss gekoppelt sein.
  • Die erste und zweite Elektrodenstruktur 310, 320 kann jeweils als Hauptbestandteil(e) Aluminium Al, Kupfer Cu, oder Legierungen von Aluminium oder Kupfer, beispielsweise AlSi, AlCu oder AlSiCu umfassen oder aus diesen bestehen. Gemäß anderen Ausführungsbeispielen können eine oder beide der ersten und zweiten Elektrodenstrukturen 310, 320 eine oder mehrere Schichten umfassen, welche Nickel Ni, Titan Ti, Silber Ag, Gold Au, Wolfram W, Platin Pt und/oder Palladium Pd als Hauptbestandteil(e) enthalten. Beispielsweise umfasst mindestens eine der ersten und zweiten Elektrodenstrukturen 310, 320 zwei oder mehrere Unterschichten, wobei mindestens eine der Unterschichten eines oder mehrere von Ni, Ti, Ag, Au, W, Pt und Pd als Hauptbestandteil(e) oder Silizide und/oder Legierungen daraus enthält.
  • 1B zeigt ein elektrisches Feldprofil in der Halbleitervorrichtung 500 von 1A in dem Fall, in dem eine Sperrspannung angelegt ist. Im Wesentlichen erstreckt sich das elektrische Feld zwischen der stark dotierten Dotierstoffschicht 130 unter einer Entfernung d3 zu der ersten Oberfläche 101 und einer entsprechenden stark dotierten Zone in der Steuerstruktur 200 unter einer Entfernung d1. Das Feld durchdringt lediglich kleine Bereiche der Steuerstruktur 200 und der stark dotierten Dotierstoffschicht 130. Die elektrische Feldstärke kann von beiden Seiten bis zu einer Entfernung dm zu der ersten Oberfläche 101 ansteigen, wo sich das Vorzeichen des Kompensierungsgrads verändert und wo die elektrische Feldstärke einen Maximalwert Emax erreicht.
  • Die Steigung der elektrischen Feldstärke hängt von dem Wert des Kompensationsgrads ab und ist dort hoch, wo der Kompensationsgrad hoch ist und dort niedrig, wo der Kompensationsgrad niedrig ist. Als ein Resultat ist ein Spitzenbereich, wo die elektrische Feldstärke ausreichend hoch ist, um in dem Fall, dass ein Lawinenmechanismus (Avalanche-Mechanismus) ausgelöst wurde, mobile Ladungsträger zu erzeugen, lediglich klein. Die erzeugten Ladungsträger, welche zu den Elektroden fließen, verringern die Steigung des elektrischen Felds. Die Spitze um Emax stellt sicher, dass die Position von Emax für Ströme bis zu den gewünschten Lawinenströmen (Avalanche-Strömen) stabilisiert ist, was sicherstellt, dass die Spannung durch die Halbleitervorrichtung 500 nicht unmittelbar zusammenbricht.
  • Gemäß 1C kreuzen die Streifenstrukturen 140 einen Zellbereich 610 und erstrecken sich in einen Randbereich 690, welcher den Zellbereich 610 umgibt und welcher den Zellbereich 610 von einer äußeren Oberfläche 103 des Halbleiterbereichs 100 trennt, welcher die erste und zweite Oberfläche 101, 102 verbindet. In dem Zellbereich 610 ist die in 1A gezeigte erste Elektrodenstruktur 310 elektrisch mit Fremdstoff- bzw. Dotierstoffzonen in der Steuerstruktur 200 verbunden, welche einen Strom in einem leitfähigen Zustand der Halbleitervorrichtung 500 führen, beispielsweise eine Anodenzone im Fall, dass die Halbleitervorrichtung 500 eine Halbleiterdiode ist, oder eine Source-Zone einer Transistorstruktur im Fall, dass die Halbleitervorrichtung 500 ein n-IGFET oder n-IGBT ist.
  • In dem Randbereich 690 ist entweder die erste Elektrodenstruktur 310 abwesend und/oder Fremdstoff- bzw. Dotierstoffzonen, welche den Ein-Zustands- oder Vorwärtsstrom in dem leitfähigen Zustand führen, z. B. Anodenzonen von Halbleiterdioden oder Source-Zonen von n-IGFETs und n-IGBTs, sind abwesend, nicht elektrisch mit der ersten Elektrodenstruktur 310 verbunden oder aus anderen Gründen nicht betriebsfähig. Der Ein-Zustands- oder Vorwärtsstrom fließt überwiegend in dem Zellbereich 610 in eine annähernd vertikale Richtung zwischen der ersten und zweiten Oberfläche 101, 102. Lediglich ein vernachlässigbarer Teil des Ein-Zustands- oder Vorwärtsstroms kann in dem Randbereich 690 in einem Bereich nahe zu der zweiten Oberfläche 102 detektierbar sein. Für vertikale Halbleitervorrichtungen 500, bei denen der Randbereich 690 eine laterale Aufnahme der Vorwärtssperrspannung bereitstellt, sind Äquipotentiallinien im Wesentlichen parallel zu der ersten und zweiten Oberfläche 101, 102 in dem Zellbereich 610 und können in dem Randbereich 690 gebeugt sein oder vertikal verlaufen.
  • Die Streifenstrukturen 140 erstrecken sich in den Randbereich 690. Als eine Konsequenz ist der Zellbereich 610 frei von Lastigkeitsinhomogenitäten, welche dem Abschluss der Streifenstrukturen 140 inhärent sind. Ferner können die Streifenstrukturen 140 in dem Randbereich 690 Endabschnitte 149 umfassen, welche eine Konfiguration aufweisen, die von einer gleichmäßigen Konfiguration von Endabschnitten abweicht, welche sich aus einer linearen Projektion der Streifenstrukturen 140 in den Randbereich 690 bzw. deren Abschließen mit annähernd halbkreisförmigen Abschlussbereichen ergibt.
  • Gemäß einem Ausführungsbeispiel beträgt die mittlere Länge der Endabschnitte 149 mindestens zweimal, z. B. mindestens viermal, den Abstand (pitch) der Streifenstrukturen 140, wobei der Abstand (pitch) die Entfernung zwischen den longitudinalen Mittellinien zweier benachbarter Streifenstrukturen 140 ist. Die Grenzlinie zwischen dem Zell- und Randbereich 610, 690 kann durch den äußeren Rand des letzten Kontakts zu einer Body-Zone innerhalb der Steuerstruktur 200 gekennzeichnet sein.
  • 1C zeigt schematisch eine Abschlussstruktur 190, welche die Abschlussbereiche der Endabschnitte 149 umfasst und welche von einer einfachen Abschlussstruktur abweicht, die sich aus der linearen Projektion von Streifenstrukturen in den Randbereich 690 und durch Abschließen aller Endabschnitte 149 mit einem halbkreisförmigen Abschlussbereich ergibt. Die Abschlussstruktur 190 ermöglicht eine vertikale oder laterale Veränderung der Lastigkeit, d. h. eine laterale Veränderung der Flächenkonzentration oder Dosis von p-Typ Fremdstoffen bzw. Dotierstoffen minus die Flächenkonzentration oder Dosis von n-Typ Fremdstoffen bzw. Dotierstoffen. Die lokale Veränderung der lateralen oder vertikalen Lastigkeit kann beispielsweise verwendet werden zum Erhöhen der Durchbruchspannung, Lawinen-(Avalanche-)Robustheit oder Kommutierungsrobustheit.
  • Da in halbrunden Abschlussbereichen die unterschiedlichen Krümmungsradien für die erste und zweite Kompensationsschicht 161, 162 zu Abschlussbereichen führen, welche eine Lastigkeit gemäß dem Leitungstyp der ersten Kompensationsschicht 161 aufweisen, welche den größeren Krümmungsradius aufweist, ist das Prozessfenster für die Lastigkeit eingeschränkt. Die Abschlussstruktur 190 kann so wirken, dass sie zumindest teilweise eine Lastigkeit korrigiert, welche halbkreisförmigen oder abgerundeten Abschlussbereichen inhärent ist.
  • Gemäß diesem und den folgenden veranschaulichten Ausführungsbeispielen ist der erste Leitungstyp n-Typ, der zweite Leitungstyp ist p-Typ, die erste Elektrodenstruktur 310 ist eine Source-Elektrode und die zweite Elektrodenstruktur 320 ist eine Drain-Elektrode. Gemäß anderen Ausführungsbeispielen ist der erste Leitungstyp p-Typ und der zweite Leitungstyp ist n-Typ und die erste Elektrode kann eine Anode oder Emitter-Elektrode und die zweite Elektrode eine Kathode oder Kollektor-Elektrode sein.
  • Gemäß einem anderen Ausführungsbeispiel weist die Superjunction-Struktur 180 eine Lastigkeit des zweiten Leitungstyps über ihre gesamte vertikale Ausdehnung auf. Beispielsweise kann die zweite Kompensationsschicht 162 dicker sein als die erste Kompensationsschicht 161 bei äquivalenten Fremdstoffbzw. Dotierstoffkonzentrationen oder die Fremdstoff- bzw. Dotierstoffkonzentration in der zweiten Kompensationsschicht 162 ist höher als in der ersten Kompensationsschicht 161 oder beides. Die Mesa-Regionen 150 können intrinsisch sein.
  • Zusätzlich kann eine Lastigkeit gemäß dem zweiten Leitungstyp an den vergrabenen Rändern der Streifenstrukturen 140 gesteigert sein. Beispielsweise können Fremdstoffe bzw. Dotierstoffe des zweiten Leitungstyps in den unteren Bereich der Kompensationsstruktur oder nahe diesem eingefügt werden, bevor die Füllstruktur 170 bereitgestellt wird, z. B. durch eine Implantation in eine der Schichten der Kompensationsstruktur 160 oder in eine Region des Halbleiterbereichs 100, welche direkt an den unteren Bereich angrenzt, bevor die Kompensationsstruktur 160 bereitgestellt wird. Die gesteigerte Lastigkeit an dem vergrabenen Rand der Streifenstrukturen 140 stellt eine auffällige Spitze (peak) in dem elektrischen Feldprofil an dem vergrabenen Rand der Superjunction-Struktur 180 bereit, welche Lawinen-(Avalanche-) und Kommutierungsrobustheit erhöht.
  • Die Form und Abmessungen der Endabschnitte 149 können so festgelegt werden, dass in dem Randbereich 690 annähernd perfekte Kompensation erreicht wird und die nominelle Durchbruchspannung in dem Randbereich 690 noch höher ist als in dem Zellbereich 610. Beispielsweise kann eine Maske wie beispielsweise ein Oxidstöpsel Abschlussbereiche bedecken, während eine Implantation die gewünschte Lastigkeit in dem Zellbereich 610 bereitstellt.
  • 2A bis 2B beziehen sich auf Ausführungsbeispiele, wobei die Endabschnitte 149 der Streifenstrukturen 140 entlang der ersten lateralen Richtung unterteilt sind.
  • In 2A unterteilen weitere Mesa-Regionen 152 die Endabschnitte 149 der Streifenstrukturen 140. Da die unterteilten Endabschnitte 149 mehrere Krümmungen mit einer längeren Gesamtbogenlänge bereitstellen, kann die Lastigkeit gemäß dem Leitungstyp derjenigen der ersten und zweiten Kompensationsschicht 161, 162, welche den größeren Krümmungsradius aufweist, in dem Randbereich 690 lokal erhöht werden.
  • Die Halbleitervorrichtung 500 von 2B umfasst Hilfsstreifenstrukturen 140x, welche sich in eine zweite laterale Richtung erstrecken und die Endabschnitte 149 in dem Randbereich 690 schneiden. An den Schnittpunkten erhöhen jeweils vier Eckbereiche, wobei die erste Kompensationsschicht 161 einen geringeren Krümmungsradius als die zweite Kompensationsschicht 162 aufweist, lokal die Lastigkeit gemäß dem Fremdstoff- bzw. Dotierstoff-Typ der zweiten Kompensationsschicht 162.
  • Die Halbleitervorrichtung 500 von 3A stellt eine Abschlussstruktur 190 bereit, welche Endabschnitte 149x, 149y umfasst, die in ihrer Länge voneinander abweichen. Die Endabschnitte 149x, 149y sind lineare Projektionen von linearen Streifenstrukturen 140, welche durch Abschlussbereiche 149a abgeschlossen sind, die beispielsweise eine halbkreisförmige, rechteckige oder polygone Form aufweisen. Durch Änderung der Streifenlänge kann die durch nicht vollständig kompensierte Endabschnitte 149x, 149y verursachte Lastigkeit lokal angepasst werden.
  • Gemäß einem anderen Ausführungsbeispiel kann entweder das Halbleitermaterial des Halbleiterbereichs 100 oder der Kompensationsstrukturen 160 einen Überschuss an p- oder n-Typ Fremdstoffen bzw. Dotierstoffen enthalten, welche aus einer beabsichtigten Lastigkeit hervorgehen, so dass eine Änderung der Länge der Streifenbereiche 140 zusätzlich die Lastigkeit in dem Randbereich 690 lokal verändert.
  • Als ein Resultat können die Randbereiche 690 mit einer nominellen Durchbruchspannung bereitgestellt werden, welche von einer nominellen Durchbruchspannung in dem Zellbereich 610 abweicht. Beispielsweise kann die nominelle Durchbruchspannung in dem Randbereich 690 höher festgelegt werden als die nominelle Durchbruchspannung in dem Zellbereich 610, so dass ein Lawinendurchbruch (Avalanchedurchbruch) überwiegend in einem definierten Bereich des Zellbereichs 610 stattfindet und das Auftreten von zerstörerischen Stromfilamenten, welche den lawinenverursachten Strom in einem Bereich des Zellbereichs 610 nahe des Randbereichs 690 beherbergen, kann verringert werden. Als ein Resultat kann die Lawinenrobustheit verbessert werden.
  • Die Erweiterung der Streifenstrukturen 140 kann zwischen zwei, drei oder mehreren unterschiedlichen Längen auf reguläre Weise wechseln. Beispielsweise kann die Länge der Endabschnitte 149x, 149y von benachbarten Streifenstrukturen 140 sich zwischen einer ersten Länge und einer zweiten, unterschiedlichen Länge abwechseln.
  • Die Superjunction-Halbleitervorrichtung 500 von 3B stellt eine rundumlaufende Fremdstoff- bzw. Dotierstoffstruktur 192 in dem Randbereich 690 bereit. Die rundumlaufende Dotierstoffstruktur 192 kann sich von der ersten Oberfläche 101, wie in 1A gezeigt, in den Halbleiterbereich 100 erstrecken. Die rundumlaufende Dotierstoffstruktur 192 kann den zweiten Leitungstyp aufweisen und kann zumindest teilweise eine lokal erhöhte Lastigkeit des ersten Leitungstyps kompensieren, welche durch den größeren Krümmungsradius der ersten Kompensationsschicht 161 in den Abschlussbereichen 149a der Streifenstrukturen 140 verursacht wird.
  • Die rundumlaufende Dotierstoffstruktur 192 kann aus einem einzelnen konzentrischen Ring bestehen oder kann zwei oder mehrere räumlich getrennte Segmente umfassen. Beispielsweise umfasst die rundumlaufende Dotierstoffstruktur 192 einen ersten und einen zweiten konzentrischen Ring 192a, 192b, welche räumlich voneinander getrennt sind. Andere Ausführungsbeispiele können einen oder mehrere unterteilte Ringe bereitstellen, welche durch weitere Mesa-Regionen getrennt sind.
  • 3C und 3D zeigen einen Randbereich 690 mit Hilfsstreifenstrukturen 140y, 140z, welche sich in die zweite laterale Richtung senkrecht zu der ersten lateralen Richtung erstrecken. Die Hilfsstreifenstrukturen 140y, 140z können dieselben Abmessungen und dieselbe Konfiguration wie die Streifenstrukturen 140 aufweisen und weitere Bereiche 690b des Randbereichs 690 mit einer Konfiguration bereitstellen, welche zumindest ähnlich zu den Bereichen 690a ist, in welche sich die Streifenstrukturen 140 erstrecken. Mit den Hilfsstreifenstrukturen 140y, 140z kann die durch die Endabschnitte 149 hervorgerufene Lastigkeit entlang des gesamten Umfangs des Randbereichs 690 gleichmäßiger sein.
  • Die in 3C veranschaulichten Hilfsstreifenstrukturen 140y sind strukturell mit den äußersten Streifenstrukturen 140 verbunden, während weitere Mesa-Regionen 153 die Hilfsstreifenstrukturen 140z von 3D räumlich von den äußersten Streifenstrukturen 140 trennen.
  • 3E kombiniert ein Ausführungsbeispiel, welches Streifenstrukturen 140 von unterschiedlicher Länge bereitstellt, mit einer rundumlaufenden Dotierstoffstruktur 192, welche aus einem konzentrischen Ring bestehen kann und welche eine lokale Lastigkeit des ersten Leitungstyps kompensieren kann, welche durch die unterschiedlichen Krümmungsradien der Kompensationsschichten 161, 162 in den Endabschnitten 149 hervorgerufen wird.
  • Die Halbleitervorrichtung 500 von 4A umfasst Streifenstrukturen 140 mit Endabschnitten 149, welche eine unterschiedliche Weite aufweisen. Während sich Asymmetrien der Kompensation am Anfang und am Ende eines Verjüngungsbereichs gegenseitig annähernd ausgleichen können, weist der Abschlussbereich 149a einen geringeren Durchmesser auf und eine geringere Lastigkeit folgt aus den unterschiedlichen Krümmungsradien für die erste und zweite Kompensationsschicht. In Kombination mit einer beabsichtigten Lastigkeit, welche durch eine Hintergrunddotierung des Halbleiterbereichs 100, umfassend die Mesa-Regionen 150, veranlasst wird, bietet die Veränderung der Weite der Endabschnitte 149 einen weiteren Freiheitsgrad zum Verbessern von Vorrichtungsparametern durch Anpassen der elektrischen Feldverteilung in dem Randbereich 690.
  • Die Querschnittsebene von 4B schneidet eine Streifenstruktur 140 entlang der ersten lateralen Richtung. Die Streifenstrukturen 140 umfassen Endabschnitte 149, welche die Abmessung entlang der vertikalen Richtung verändern. Bereiche der Endabschnitte 149 haben eine vertikale Ausdehnung senkrecht zu den lateralen Richtungen, welche sich von einer vertikalen Ausdehnung der Streifenstrukturen 140 in dem Zellbereich 610 unterscheidet. Beispielsweise kann zumindest ein Bereich der Endabschnitte 149 eine zweite vertikale Ausdehnung t2 aufweisen, welche größer oder kleiner ist als eine erste vertikale Ausdehnung t1 der Streifenstrukturen 140 in dem Zellbereich 610. Die Veränderung der vertikalen Ausdehnung kann mit einer Veränderung der Weite der Streifenstrukturen 140 kombiniert werden, um eine höhere Ätzrate während RIE (reaktives Ionenätzen, reactive ion beam etching) in einem weiteren Graben auszunutzen, so dass die Tiefenunterschiede während demselben Ätzprozess erreicht werden können, welcher Gräben sowohl für die Streifenstrukturen 140 in dem Zellbereich 610 als auch für die Endabschnitte 149 bereitstellt.
  • Die vergrabenen dritten Abschnitte 160c der Kompensationsstruktur 160 können abgerundet sein und erzeugen eine lokale Lastigkeit des Leitungstyps der ersten Kompensationsschicht 161. Im Fall einer Kombination mit beabsichtigter Lastigkeit kann die Entfernung der lokalen Lastigkeit zu der ersten Oberfläche 101 in dem Randbereich 690 kontrolliert werden, um Vorrichtungsparameter wie beispielsweise Durchbruchspannung, Lawinenrobustheit und Kommutierungsrobustheit anzupassen.
  • Gemäß einem Ausführungsbeispiel kann der Zellbereich 610 eine Pufferstruktur 126 des ersten Leitungstyps umfassen, welche in dem Randbereich 690 abwesend ist.
  • In 5A und 5B sind Endabschnitte 149 von benachbarten Streifenstrukturen 140 strukturell miteinander verbunden, wobei die ersten Kompensationsschichten 161 der verbundenen Streifenstrukturen 140 eine durchgehende Schicht bilden und die zweiten Kompensationsschichten 162 der verbundenen Streifenstrukturen 140 eine durchgehende Schicht bilden. Da die Ausführungsbeispiele mit einem geringeren Volumen auskommen, welches abgerundeten Abschlussbereichen 149a zugeordnet ist, ist die Lastigkeit des Leitungstyps der ersten Kompensationsschicht 161 reduziert, welche den abgerundeten Abschlussbereichen 149a inhärent ist.
  • Die Halbleitervorrichtung 500 von 5A stellt Verbindungsabschnitte 148 bereit, welche die Abmessungen und/oder die interne Konfiguration der Streifenstrukturen 140 aufweisen können. Die Verbindungsabschnitte 148 verbinden beide Endabschnitte 149 von Paaren von benachbarten Streifenstrukturen 140 an dem Ende der Endabschnitte 149 miteinander. Die Paare von Streifenstrukturen 140 bilden jeweils, wie veranschaulicht, eine Schleife.
  • Ähnlich stellt die Halbleitervorrichtung 500 von 5B Streifenstrukturen 140 mit Verbindungsabschnitten 148 bereit, welche die Abmessungen und/oder die interne Konfiguration der Streifenstrukturen 140 aufweisen können. Zwei Verbindungsabschnitte 148 verbinden einen Endbereich 149 einer der Streifenstrukturen 140 mit einem Endabschnitt 149 einer angrenzenden Streifenstruktur 140 an einer ersten Seite und den anderen Endabschnitt 149 derselben Streifenstruktur 140 mit einem Endabschnitt 149 einer angrenzenden Streifenstruktur 140 an einer der ersten Seite gegenüberliegenden zweiten Seite. Manche oder alle der Streifenstrukturen 140 können miteinander verbunden sein und wie veranschaulicht eine mäandernde Streifenstruktur bilden.
  • In 6 stellt die Halbleitervorrichtung 500 eine Abschlussstruktur 190 mit getrennten Abschlussbereichen 149a bereit, welche jeweils einem einzelnen Endabschnitt 149 zugeordnet sind. Eine Konfiguration der Abschlussbereiche 149a ist so festgelegt, dass bei derselben Weite und vertikalen Ausdehnung der Streifenstrukturen 140 ein Kompensationsgrad in den Abschlussbereichen 149a weniger von einem Kompensationsgrad außerhalb des Abschlussbereichs 149a abweicht, als ein Kompensationsgrad in einem halbkreisförmigen Abschlussbereich. Eine Lastigkeit des Leitungstyps der ersten Kompensationsschicht 161, welche halbkreisförmigen Abschlussbereichen inhärent ist, kann verringert werden.
  • 7A zeigt einen Abschlussbereich 149a mit einer Implantationszone 162a des zweiten Leitungstyps, welcher der der zweiten Kompensationsschicht 162 ist, in einem Bereich der ersten Kompensationsschicht 161, welcher den ersten Leitungstyp aufweist. Die Implantationszone 162 verringert oder kompensiert die inhärente Lastigkeit des Abschlussbereichs 149a.
  • Die Implantationszone 162a kann durch eine gewinkelte Implantation parallel zu der ersten lateralen Richtung ausgebildet sein, bevor der dielektrische Mantel (Liner) 171 bereitgestellt wird. Gemäß anderen Ausführungsbeispielen kann die Implantationszone 162a in der zweiten Kompensationsschicht 162 ausgebildet sein, um die Fremdstoff- bzw. Dotierstoffkonzentration in der zweiten Kompensationsschicht 162 lokal zu erhöhen. Allgemeiner gesagt kann die Implantationszone 162 in der Kompensationsstruktur 160 oder in einem Bereich des Halbleiterbereichs 100 gebildet werden, welcher an den Abschlussbereich 149a angrenzt. Eine Implantationsmaske, z. B. ein Hableiteroxid, kann sowohl einen unteren Bereich zwischen den Mesa-Bereichen 150 als auch die Mesa-Oberbereiche gegen die gekippte Implantation abschirmen.
  • In 7B umfassen die Abschlussbereiche 149a einen Seitenwandbereich 149b, welcher in einer lateralen Richtung senkrecht zu den Streifenstrukturen 140 verläuft, um eine für halbrunde bzw. halbkreisförmige Abschlussbereiche inhärente Lastigkeit zu verringern. Der Seitenwandbereich 149b kann durch einen Ätzprozess unter Berücksichtigung der Ausrichtung der Kristallebenen in dem Halbleiterbereich 100 bereitgestellt werden.
  • Gemäß einem anderen Ausführungsbeispiel sind die Kompensationsschichten 161, 162 durch Einfügen von Fremdstoffen bzw. Dotierstoffen in zuvor abgeschiedenen intrinsischen Halbleiterschichten bereitgestellt und eine Maske kann die Abschlussbereiche 149a bedecken und die intrinsischen Halbleiterschichten außerhalb der Abschlussbereiche 149a während des Verfahrens des Einfügens von Fremdstoffen bzw. Dotierstoffen freilegen, so dass die dotierten Kompensationsschichten 161, 162 nicht in den Abschlussbereichen 149a gebildet werden.
  • 7C zeigt einen Abschlussbereich 149a mit einem kreisförmigen Bereich, welcher eine Bogenlänge aufweist, die größer ist als ein Halbkreis mit einem durch die Weite der Füllstruktur 170 außerhalb des Abschlussbereichs 149a vorgegebenen Durchmesser. Durch die höhere Bogenlänge kann die inhärente Lastigkeit aufgrund der unterschiedlichen Krümmungsradien der ersten und zweiten Kompensationsschicht 161, 162 erhöht werden.
  • Der Abschlussbereich 149a von 7D umfasst zwei konvergierende Bereiche, welche gekippt zu der ersten lateralen Richtung verlaufen und unter einem Winkel konvergieren. Die konvergierenden Bereiche können sich schneiden oder können durch weitere Bereiche verbunden sein, z. B. durch einen Bereich mit einer geringeren Länge als die Weite der Füllstruktur 170 und welcher senkrecht zu der ersten lateralen Richtung verläuft.
  • Da Epitaxie eine von der Kristallorientierung abhängige Wachstumsrate aufweisen kann oder eine schnellere Wachstumsrate in engen oder spitzen Ecken aufweisen kann, kann die zweite Kompensationsschicht schneller unter einem durch die erste Kompensationsschicht 161 verringerten Winkel wachsen, so dass eine lokal dickere zweite Kompensationsschicht 162 den Effekt der größeren Krümmungsradien für die erste Kompensationsschicht 161 kompensieren kann.
  • Die Superjunction-Halbleitervorrichtung in 8 hat eine erste nominelle Durchbruchspannung in einem ersten Bereich 611 und eine zweite nominelle Durchbruchspannung, welche geringer ist als die erste nominelle Durchbruchspannung, in einem zweiten Bereich 612 des Zellbereichs 610.
  • Die Durchbruchspannung des Zellbereichs 610 oder ein Teil davon ist eine bekannte Funktion der Fremdstoff- bzw. Dotierstoffkonzentrationen und der geometrischen Parameter der Superjunction-Struktur. Die nominelle Durchbruchspannung des Zellbereichs 610 oder ein Teil davon ist diese Durchbruchspannung, welche aus den vorgegebenen geometrischen Parametern und den vorgegebenen Fremdstoff- bzw. Dotierstoffverteilungen für die Superjunction-Struktur resultiert. Aufgrund verfahrensbedingter Inhomogenitäten kann die tatsächliche Durchbruchspannung eines beliebigen Bereichs des Zellbereichs 610 von der nominellen Durchbruchspannung abweichen.
  • Wenn in einer konventionellen Vorrichtung ein kontrollierter Lawinendurchbruch ausgelöst wurde, z. B. in einer nicht geklemmten (unclamped) induktiven Schaltungsumgebung, hängt die Position, bei welcher der Lawinendurchbruch in dem Zellbereich 610 stattfindet, von der Homogenität der Geometrieparameter und Fremdstoff- bzw. Dotierstoffmengen ab. Wenn die Homogenität hoch ist, können die erzeugten Ladungsträger und der Aus-Zustandsstrom sich gleichmäßig über den gesamten Zellbereich 610 verteilen und die thermische Spannung verteilt sich über eine vergleichsweise große Fläche. Falls die Homogenität gering ist, konzentrieren sich die erzeugten Ladungsträger und der Aus-Zustandsstrom an wenigen Punkten, was zu hoher thermischer Spannung in vergleichsweise engen Gebieten führt. Die lokale thermische Spannung kann einen Teil des Zellbereichs 610 so zerstören, dass die Vorrichtungscharakteristika allmählich oder abrupt zerfallen. Als eine Konsequenz hängt die Lawinenrobustheit oft von Verfahrensparametern ab, welche nicht vollständig auf eine wirtschaftliche Weise kontrolliert werden können.
  • Bei der Superjunction-Halbleitervorrichtung 500 ist die Fläche, in welcher der Lawinendurchbruch auftritt, im Wesentlichen durch den wohldefinierten zweiten Bereich 612 definiert. Gemäß einem Ausführungsbeispiel ist der Unterschied in den nominellen Durchbruchspannungen zwischen den ersten und zweiten Bereichen 611, 612 höher als eine geschätzte Veränderung der tatsächlichen Durchbruchspannung in dem ersten Bereich 611. Beispielsweise beträgt die zweite nominelle Durchbruchspannung höchstens 90 % der ersten nominellen Durchbruchspannung. Als ein Resultat tritt annähernd kein Lawineneffekt in dem ersten Bereich 611 auf.
  • Der Unterschied zwischen der ersten und zweiten nominellen Durchbruchspannung kann so gewählt werden, dass mindestens 50 % der in dem Lawinendurchbruch erzeugten mobilen Ladungsträger in dem zweiten Bereich 612 erzeugt werden. Der zweite Bereich 612 kann mindestens 5 % und höchstens 80 %, beispielsweise ungefähr 10 % bis 20 % des Zellbereichs 610 abdecken. Nahwirkungen (proximity effects) oder Lastigkeitseffekte rufen Geometriefluktuationen nahe des Rands des Zellbereichs 610 hervor. Beispielsweise kann ein Mangel eines Ätzmittels nahe der äußeren Oberfläche 103 dazu führen, dass nahe der äußeren Oberfläche 103 geätzte Gräben und durch Füllen der geätzten Gräben erhaltene Bereiche schmäler und/oder flacher sind als in einem Mittelbereich des Halbleiterkörpers. Gemäß einem Ausführungsbeispiel kann der zweite Bereich 612 von den Rändern des Zellbereichs 610 räumlich getrennt sein. Als ein Resultat sind die Geometrieparameter und Fremdstoff- bzw. Dotierstoffverteilungen in dem zweiten Bereich 612 gleichmäßiger und der Lawineneffekt verteilt sich gleichmäßig in dem zweiten Bereich 612.
  • Die Querschnittsfläche des zweiten Bereichs 612 kann bedeutend schmäler sein als der Zellbereich 610. Da weniger Verfahrensinhomogenitäten in einem schmäleren Bereich als in einem weiteren Bereich auftreten und Nah-(Proximity-) und Lastigkeitseffekte aufgrund der ähnlichen Nachbarschaft verringert werden, ist das Lawinenverhalten robuster. Die Querschnittsfläche des zweiten Bereichs 612 kann mindestens 2 % des Zellbereichs 610 betragen, so dass in dem Lawinendurchbruch die Ladungsträgererzeugung und der Aus-Zustandsstrom sich über eine ausreichend große Fläche erstrecken, um Punkte übermäßiger Hitze zu verhindern.
  • Der zweite Bereich 612 kann in Bereichen des Zellbereichs 610 bereitgestellt werden, welche thermische Energie am besten abführen. Gemäß einem Ausführungsbeispiel weist der zweite Bereich 612 eine einzige Aufteilung in der vertikalen Projektion von Mittelbereichen von auf der ersten und zweiten Oberfläche bereitgestellten Metallelektroden auf. Beispielsweise kann der zweite Bereich 612 in einem Mittelbereich des Zellbereichs 610 oder des Halbleiterkörpers 100 unter einem Abstand zu dem Randbereich 690 so bereitgestellt werden, dass eine größere Menge an Leistung verteilt werden kann, ohne irreversibel Transistorzellen zu zerstören. Nahwirkungen (proximity effects) können vermieden werden.
  • Andere Ausführungsbeispiele können einen unterteilten zweiten Bereich 612 mit zwei oder mehreren räumlich getrennten Segmenten aufweisen, beispielsweise in und/oder nahe bei der vertikalen Projektion von Kontaktabschnitten, z. B. Bonding Pads, wo Drähte an eine Metallstruktur der Superjunction-Halbleitervorrichtung 500 gebondet werden. Ein Konzentrieren des Lawineneffekts in einem Bereich mit ausreichender Wärmeabfuhr führt zu einer weiteren Verbesserung der Lawinenrobustheit. Der Querschnitt des zweiten Bereichs 612 kann ein Kreis, ein Ellipsoid, ein Oval, ein Sechseck oder ein Rechteck, z. B. ein Quadrat, sein.
  • 9A bezieht sich auf eine Halbleitervorrichtung 500, wobei der Halbleiterbereich 100 eine Dotierstoffschicht 130 des ersten Leitungstyps aufweist, welche direkt an eine der ersten Oberfläche 101 gegenüberliegende zweite Oberfläche 102 angrenzt. In dem zweiten Bereich 612 ist eine Pufferstruktur 127, welche eine durchgehende oder unterteilte Struktur sein kann und welche den ersten Leitungstyp aufweist, zwischen den Streifenstrukturen 140 und der Dotierstoffschicht 130 bereitgestellt. Die Pufferstruktur 127 ist in dem ersten Bereich 611 abwesend. Die Pufferstruktur 127 führt zu einer weiteren Verstimmung der n-Typ Lastigkeit in dem n-lastigen Bereich des Halbleiterbereichs 100 und verringert lokal die nominelle Durchbruchspannung in dem zweiten Bereich 612 verglichen mit der im ersten Bereich 611. In einem weiteren Ausführungsbeispiel stellt die Pufferstruktur 127 einen Feldstopp bereit und ist stärker dotiert als die Driftschicht 120.
  • 9B bezieht sich auf ein Ausführungsbeispiel, welches Streifenstrukturen 140 mit einer ersten vertikalen Ausdehnung in den ersten Bereich 611 des Zellbereichs 610 und eine zweite, andere vertikale Ausdehnung in den zweiten Bereich 612 bereitstellt. Beispielsweise sind die Streifenstrukturen 140 in dem zweiten Bereich 612 flacher und eine lokale n-Lastigkeit, welche sich aus Hintergrundfremdstoffen bzw. -dotierstoffen in dem entsprechenden Bereich der Driftschicht 120 oder durch eine unausgeglichene Kompensationsstruktur 160 ergeben kann, wird erhöht und die nominelle Durchbruchspannung wird lokal erniedrigt.
  • In den zweiten Bereichen 612 der Halbleitervorrichtung 500 von 9C unterteilen zusätzliche Mesa-Regionen 151c die Streifenstrukturen 140, um die n-Typ Lastigkeit in einem vertikalen Bereich der Driftschicht 120, welcher den vergrabenen Rändern der Streifenstruktur 140 entspricht, lokal zu erhöhen, um die nominelle Durchbruchspannung lokal zu verringern.
  • Die Halbleitervorrichtung 500 aus 9D stellt erste Mesa-Regionen 150a in dem ersten Bereich 611 und zweite Mesa-Regionen 150b in dem zweiten Bereich 612 bereit, wobei die ersten Mesa-Regionen 150a mehr Fremdstoffe bzw. Dotierstoffe des ersten oder des zweiten Leitungstyps in einem vertikalen Abschnitt enthalten als die zweiten Mesa-Regionen 150b. Beispielsweise im Fall, dass die ersten und zweiten Mesa-Regionen 150a, 150b einen zu der ersten Oberfläche 101 ausgerichteten ersten schwach p-lastigen Bereich und einen zu der zweiten Oberfläche 102 ausgerichteten zweiten schwach n-lastigen Bereich aufweisen, können die zweiten Mesa-Regionen 150b eine höhere p-Lastigkeit in dem ersten Abschnitt oder eine höhere n-Lastigkeit in dem zweiten Abschnitt aufweisen. In einem anderen Ausführungsbeispiel können die zweiten Mesa-Regionen 150b breiter oder schmäler sein als die ersten Mesa-Regionen 150a, abhängig von der Gesamtlastigkeitssituation.
  • In 10A und 10B umfasst die Halbleitervorrichtung 500 einen Halbleiterbereich 100 mit Streifenstrukturen 140, welche zwischen Mesa-Regionen 150 angeordnet sind, die sich in einem Zellbereich 161 von einem Basisabschnitt aus erstrecken bzw. hervorragen. Die Streifenstrukturen 140 umfassen jeweils eine Kompensationsstruktur mit einem ersten und einem zweiten Abschnitt, welche invers auf entgegengesetzten Seiten einer Füllstruktur bereitgestellt sind. Die Füllstruktur kann schwach dotiertes Silicium oder einen Luftspalt umfassen. Die Abschnitte umfassen jeweils mindestens eine erste Kompensationsschicht 161 eines ersten Leitungstyps und eine zweite Kompensationsschicht 162 eines komplementären zweiten Leitungstyps. Die Streifenstrukturen 140 können geschlossene Schleifen sein, welche innerhalb des Zellbereichs 610 angeordnet sind. Die Streifenstrukturen 140 können in dem Randbereich 690 abwesend sein.
  • Eine erste Elektrodenstruktur ist an einer Seite des Halbleiterbereichs 100 angeordnet, welcher zu den Mesa-Regionen 150 ausgerichtet ist. In dem Zellbereich 610 ist die erste Elektrodenstruktur elektrisch mit Fremdstoff- bzw. Dotierstoffzonen verbunden, durch welche in einem leitfähigen Zustand der Halbleitervorrichtung 500 ein Strom fließt. In dem Randbereich 690 können die erste Elektrodenstruktur und/oder die Fremdstoffbzw. Dotierstoffzonen, durch welche in einem leitfähigen Zustand ein Strom fließt, abwesend, nicht verbunden oder aus anderen Gründen nicht funktionstüchtig sein, so dass in dem Randbereich 690 lediglich ein vernachlässigbarer Strom in einer Region fließt, welche nahe zu einer gegenüber der ersten Oberfläche liegenden zweiten Oberfläche 102 ist.
  • Die schleifenförmige Streifenstruktur 140 verhindert lokale Lastigkeiten, welche sich aus Asymmetrien an Abschlussbereichen ergeben. In den gebeugten Abschnitten, welche Quadranten sein können, weist die erste Kompensationsschicht 161 einen größeren Krümmungsradius als die zweite Kompensationsschicht 162 an dem Umriss auf, während die zweite Kompensationsschicht 162 entlang der inneren Linie den größeren Krümmungsradius aufweist, so dass die asymmetrischen Lastigkeiten sich zumindest teilweise gegenseitig aufheben.
  • 10A stellt Streifenstrukturen 140 ausschließlich in dem Zellbereich 610 bereit. Der Randbereich 690 kann oder kann nicht eine konzentrische rundumlaufende Fremdstoff- bzw. Dotierstoffstruktur 192 aufweisen, welche den zweiten Leitungstyp aufweisen kann. Die rundumlaufende Fremdstoff- bzw. Dotierstoffstruktur 192 kann eine flache Wanne des zweiten Leitungstyps sein, welche sich von der ersten Oberfläche in den Halbleiterbereich 100 erstreckt. Gemäß einem anderen Ausführungsbeispiel kann der Randbereich 192 eine oder mehrere weitere Streifenstrukturen 140 umfassen, welche durchgängige oder unterteilte konzentrische Schleifen bilden.
  • 10B bezieht sich auf Streifenstrukturen 140, welche benachbarte Ringe oder Schleifen in dem Zellbereich 610 bilden.
  • Die Schleifen können unterschiedliche Abmessungen in verschiedenen Bereichen des Zellbereichs 610 aufweisen, um die nominelle Durchbruchspannung lokal anzupassen. Der Randbereich 690 kann ohne schleifenförmige Streifenstrukturen 140 bereitgestellt werden, mit einer umlaufenden Streifenstruktur oder mit schleifenförmigen Streifenstrukturen 140, welche dieselben oder andere Abmessungen wie die Streifenstrukturen 140 in dem Zellbereich 610 aufweisen.
  • 11A bis 11C illustrieren Ausführungsbeispiele der Steuerstruktur 200 der Halbleitervorrichtung 500. Die Steuerbereiche 200 basieren auf IGFET-Zellen, wobei die erste Kompensationsschicht 161 der Kompensationsstruktur 160 einen Teil der Drain-Struktur der entsprechenden IGFET-Zelle bildet.
  • 11A zeigt eine Steuerstruktur 200, welche planare FETs mit außerhalb des Halbleiterbereichs 100 ausgebildeten Gate-Elektroden 210 umfasst. Der Halbleiterbereich 100 umfasst Body-Zonen 115 des zweiten Leitungstyps, welche sich von der ersten Oberfläche 101 in den Halbleiterbereich 100 erstrecken. Die Body-Zonen 115 können in einem Halbleiterkörper gebildet sein, welcher in der vertikalen Projektion der Kompensationsgräben 170 zwischen den Kompensationsgräben 170 und der ersten Oberfläche 101 bereitgestellt ist. Beispielsweise können die Halbleiterkörper durch Füllen oder Überwachsen von zuvor gebildeten Kompensationsgräben 170 durch Epitaxie oder durch Ausheilen einer abgeschiedenen Halbleiterschicht gebildet werden, beispielsweise unter Verwendung eines Lasers.
  • Die Body-Zonen 115 können beispielsweise eine mittlere Netto-Dotierstoffkonzentration von mindestens 1 × 1015 cm–3 und höchstens 1 × 1018 cm–3 aufweisen. Die Body-Zonen 115 können jeweils strukturell mit der zweiten Kompensationsschicht 162 der Kompensationsstruktur 160 verbunden sein, welche einer der Mehrzahl an Streifenstrukturen 140 zugeordnet ist, die zwischen Halbleiter-Mesas 150 verlaufen. In den Body-Zonen 115 sind jeweils eine oder zwei Source-Zonen des ersten Leitungstyps als Wannen gebildet, welche in die Body-Zonen 115 eingebettet sind und sich von der ersten Oberfläche 101 in die Basiszonen 115 erstrecken. Stark dotierte Kontaktzonen 117 können sich zwischen benachbarten Source-Zonen 110 in die Body-Zonen 115 zum Bereitstellen eines ohmschen Kontakts zwischen der ersten Elektrodenstruktur 310 und den Body-Zonen 115 erstrecken.
  • In den IGFET-Zellen koppelt jeweils ein Gate-Dielektrikum 205 eine Gate-Elektrode 210 kapazitiv mit einem Kanalbereich der Body-Zone 115, so dass ein an die Gate-Elektrode 210 angelegtes Potential die Ladungsträgerverteilung in dem Kanalbereich zwischen den Source-Zonen 110 und einer Verbindungszone 121 des ersten Leitungstyps steuert, welche in den Halbleiter-Mesas 150 entlang der ersten Oberfläche 101 gebildet sein kann und welche strukturell mit der ersten Kompensationsschicht 161 verbunden sein kann. Die Verbindungszone 121 kann direkt an die erste Oberfläche 101 angrenzen, so dass in dem Ein-Zustand der IGFET-Zelle ein in der Body-Zone 115 entlang des Gate-Dielektrikums 205 gebildeter leitfähiger Kanal die Source-Zone 110 mit der ersten Kompensationsschicht 161 durch die Verbindungszone 121 verbindet.
  • Eine dielektrische Struktur 220 kapselt die Gate-Elektroden 210 ein und isoliert die Gate-Elektroden 210 dielektrisch von der ersten Elektrodenstruktur 310. Die erste Elektrodenstruktur 310 ist elektrisch an die Source-Zonen 110 und die Kontaktzonen 117 durch Öffnungen zwischen den isolierten Gate-Elektrodenstrukturen 210 verbunden.
  • Gemäß einem anderen Ausführungsbeispiel sind die Source- und Body-Zonen 110, 115 in den Halbleiter-Mesas 150 gebildet, wobei die den ersten Leitungstyp aufweisende erste Kompensationsschicht 161 näher an der Füllstruktur 170 sein kann als die den zweiten Leitungstyp aufweisende zweite Kompensationsschicht 162. Beispielsweise kann für einen n-FET oder n-IGBT, bei dem die lateralen IGFET-Zellen in den Halbleiter-Mesas 150 gebildet sind, die n-Typ erste Kompensationsschicht 161 näher an der Füllstruktur 170 sein als die p-Typ zweite Kompensationsschicht 162.
  • 11B entspricht der Steuerstruktur 200 von 11A hinsichtlich der Bildung der Body-Zonen 115, der Kontaktzonen 117 und der Source-Zonen 110 in einer Halbleiterschicht in der vertikalen Projektion der Kompensationsgräben 170. Anders als in 11A sind vergrabene Gate-Elektroden 210 in Gate-Gräben gebildet, welche sich zwischen benachbarten Streifenstrukturen 140 in den Halbleiterbereich 100 erstrecken. Die Gate-Gräben können dieselbe Weite aufweisen wie die Mesa-Regionen 150 zwischen den Streifenstrukturen 140. Kanalbereiche erstrecken sich durch die Body-Zonen 115 in eine vertikale Richtung entlang vertikaler Gate-Dielektrika 205. In den IGFET-Zellen kann jeweils der Kanal zwischen der Source-Zone und der ersten Kompensationsschicht 161 oder zwischen der Source-Zone 110 und einer Verbindungszone gebildet sein, welche den ersten Leitungstyp aufweist und welche strukturell mit der ersten Kompensationsschicht 161 verbunden ist.
  • Eine erste dielektrische Struktur 222 isoliert die Gate-Elektrode 210 dielektrisch von der ersten Elektrodenstruktur 310 und eine zweite dielektrische Struktur 224 isoliert die Gate-Elektrode 210 dielektrisch von der Mesa-Region 150.
  • 11C veranschaulicht eine Steuerstruktur 200, wobei die Gate-Elektroden 210, die Body-Zonen 115 und die Source-Zonen 110 in den Mesa-Regionen 150 zwischen den Streifenstrukturen 140 gebildet sind. Die Gate-Elektroden 210 sind in Gate-Gräben gebildet, welche sich von der ersten Oberfläche 101 in die Mesa-Regionen 150 erstrecken. Für die IGFET-Zellen trennt jeweils eine erste dielektrische Struktur 222 die Gate-Elektrode 210 von den Source-Zonen 110, welche sich von der ersten Oberfläche 101 entlang des Gate-Grabens in die Mesa-Region 150 erstrecken. Eine zweite dielektrische Struktur 224 trennt die Gate-Elektrode 210 von einer Verbindungszone 121 des ersten Leitungstyps, welche in der Mesa-Region 150 gebildet ist und welche strukturell an die erste Kompensationsschicht 161 verbunden ist. Die Body-Zone 110 ist in einem vertikalen Abschnitt der Mesa-Regionen 150 gebildet, welcher der vertikalen Ausdehnung der Gate-Elektroden 210 entspricht, und ist strukturell mit der zweiten Kompensationsschicht 162 verbunden.
  • Eine dritte dielektrische Struktur 226 isoliert die erste Elektrodenstruktur 310 dielektrisch von den Mesa-Regionen 150 und kann Stöpsel in dem obersten Bereich der Streifenstrukturen 140 bilden. Die Stöpsel versiegeln jeweils einen Luftspalt 179, welcher in einem Mittelbereich einer Füllstruktur 170 gebildet ist, und schützt Seitenwände von Body-Zonen 115, welche direkt an die Streifenstrukturen 140 angrenzen. Gemäß einem anderen Ausführungsbeispiel können die Gate-Elektroden 210 außerhalb der Halbleiter-Mesas 150 anstelle oder innerhalb der Stöpsel bereitgestellt sein.
  • Die Steuerstrukturen 200 von 11A bis 11C und andere können jeweils mit den Halbleitervorrichtungen 500, wie in den vorherigen Figuren gezeigt, kombiniert werden.
  • Obwohl spezifische Ausführungsbeispiele hierin veranschaulicht und beschrieben wurden, wird es von den Fachleuten anerkannt werden, dass eine Vielzahl an Alternativen und/oder äquivalenten Umsetzungen die gezeigten und beschriebenen spezifischen Ausführungsbeispiele ersetzen können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Es ist beabsichtigt, dass diese Anmeldung jegliche Adaptionen oder Variationen der hierin diskutierten Ausführungsbeispiele abdeckt. Deshalb ist beabsichtigt, dass diese Erfindung lediglich durch die Patenansprüche und deren Äquivalente beschränkt wird.

Claims (28)

  1. Eine Superjunction-Halbleitervorrichtung (500), umfassend: einen Halbleiterbereich (100), welcher Streifenstrukturen (140) zwischen Mesa-Regionen (150) umfasst, welche sich in einem Zellbereich (610) von einem Basisabschnitt (151) aus erstrecken, wobei die Streifenstrukturen (140) jeweils eine Kompensationsstruktur (160) aufweisen, welche einen ersten und einen zweiten Abschnitt (160a, 160b) aufweist, die invers auf entgegengesetzten Seiten einer Füllstruktur (170) bereitgestellt sind, wobei die Abschnitte (160a, 160b) jeweils eine erste Kompensationsschicht (161) eines ersten Leitungstyps und eine zweite Kompensationsschicht (162) eines komplementären zweiten Leitungstyps aufweisen, wobei die Streifenstrukturen (140) sich in laterale Richtungen in einen den Zellbereich (610) umgebenden Randbereich (690) erstrecken, wobei die Streifenstrukturen (140) Endabschnitte (149) in dem Randbereich (690) aufweisen.
  2. Die Superjunction-Halbleitervorrichtung (500) gemäß Anspruch 1, ferner umfassend: eine erste Elektrodenstruktur (310), welche auf einer zu den Mesa-Regionen (150) ausgerichteten Seite des Halbleiterbereichs (100) bereitgestellt ist und in dem Zellbereich (610) mit Dotierstoffzonen elektrisch verbunden ist, durch welche ein Ein-Zustands- oder Vorwärtsstrom in einem leitfähigen Zustand der Halbleitervorrichtung (500) fließt.
  3. Die Superjunction-Halbleitervorrichtung (500) gemäß Anspruch 1 oder 2, wobei die Füllstruktur (170) einen Luftspalt (179) umfasst.
  4. Die Superjunction-Halbleitervorrichtung (500) gemäß einem der Ansprüche 1 bis 3, wobei: die Streifenstrukturen (140) lineare Streifen sind, welche sich durch den Zellbereich (610) in eine erste laterale Richtung erstrecken; und eine Konfiguration der Endabschnitte (149) von einer Konfiguration abweicht, die sich aus einer Projektion der linearen Streifenstrukturen (140) in den Randbereich (690) in Kombination mit halbkreisförmigen Abschlussbereichen ergibt.
  5. Die Superjunction-Halbleitervorrichtung (500) gemäß Anspruch 4, wobei die Endabschnitte (149) entlang der ersten lateralen Richtung unterteilt sind.
  6. Die Superjunction-Halbleitervorrichtung (500) gemäß Anspruch 5, wobei weitere Mesa-Regionen (152) Segmente von den Endabschnitten (149) jeweils entlang der ersten lateralen Richtung räumlich trennen.
  7. Die Superjunction-Halbleitervorrichtung (500) gemäß Anspruch 5, ferner umfassend: Hilfsstreifenstrukturen (140x), welche die Streifenstrukturen (140) in dem Randbereich (690) schneiden.
  8. Die Superjunction-Halbleitervorrichtung (500) gemäß einem der Ansprüche 1 bis 3, wobei die Endabschnitte (149) benachbarter Streifenstrukturen (140) unterschiedliche Längen entlang der ersten lateralen Richtung aufweisen.
  9. Die Superjunction-Halbleitervorrichtung (500) gemäß einem der Ansprüche 1 bis 4, wobei die Endabschnitte (149) eine vertikale Ausdehnung senkrecht zu den lateralen Richtungen aufweisen, welche sich von einer vertikalen Ausdehnung der Streifenstrukturen (140) in dem Zellbereich (610) unterscheidet.
  10. Die Superjunction-Halbleitervorrichtung (500) gemäß Anspruch 9, wobei der Zellbereich (610) eine Pufferregion (126) des ersten Leitungstyps aufweist und die Pufferregion (126) zumindest in einem Teil des Randbereichs (690) abwesend ist.
  11. Die Superjunction-Halbleitervorrichtung (500) gemäß einem der Ansprüche 1 bis 4, wobei die Endabschnitte (149) benachbarter Streifenstrukturen (140) strukturell miteinander verbunden sind, und die ersten Kompensationsschichten (161) der verbundenen Streifenstrukturen (140) eine erste durchgehende Schicht bilden und die zweiten Kompensationsschichten (162) der verbundenen Streifenstrukturen (140) eine zweite durchgehende Schicht bilden.
  12. Die Superjunction-Halbleitervorrichtung (500) gemäß Anspruch 11, wobei Verbindungsabschnitte (148) der Kompensationsstruktur (160) beide Endabschnitte (149) von Paaren benachbarter Streifenstrukturen (140) miteinander verbinden.
  13. Die Superjunction-Halbleitervorrichtung (500) gemäß Anspruch 11, wobei Verbindungsabschnitte (148) der Kompensationsstruktur (160) einen Endabschnitt (149) einer der Streifenstrukturen (140) mit einem Endabschnitt (149) einer angrenzenden Streifenstruktur (140) an einer ersten Seite und den anderen Endabschnitt (149) der Streifenstruktur (140) mit einem Endabschnitt (149) einer angrenzenden Streifenstruktur (140) an einer der ersten Seite gegenüberliegenden zweiten Seite verbinden.
  14. Die Superjunction-Halbleitervorrichtung (500) gemäß einem der Ansprüche 1 bis 4, wobei für die Streifenstrukturen (140) jeweils ein Kompensationsgrad in einem Abschlussbereich (149a) weniger von einem Kompensationsgrad außerhalb des Abschlussbereichs (149a) abweicht als ein Kompensationsgrad in einem halbkreisförmigen Abschlussbereich.
  15. Die Superjunction-Halbleitervorrichtung (500) gemäß Anspruch 14, wobei der Abschlussbereich (149a) und/oder ein an den Abschlussbereich (149a) angrenzender Bereich des Halbleiterbereichs (100) eine Implantationszone des Leitungstyps der näher an der Füllstruktur (170) gelegenen Kompensationsschicht aufweist.
  16. Die Superjunction-Halbleitervorrichtung (500) gemäß Anspruch 14, wobei der Abschlussbereich (149a) einen in einer lateralen Richtung senkrecht zu den Streifenstrukturen (140) verlaufenden Seitenwandbereich (149b) aufweist.
  17. Die Superjunction-Halbleitervorrichtung (500) gemäß Anspruch 14, wobei der Abschlussbereich (149a) einen Kreisbereich aufweist, mit einem Durchmesser größer als eine Weite der Füllstruktur (170) außerhalb des Abschlussbereichs (149a).
  18. Die Superjunction-Halbleitervorrichtung (500) gemäß Anspruch 14, wobei der Abschlussbereich (149a) zwei gekippt zu den Streifenstrukturen (140) verlaufende konvergierende Bereiche aufweist.
  19. Die Superjunction-Halbleitervorrichtung (500) gemäß einem der Ansprüche 1 bis 3, wobei die Superjunction-Halbleitervorrichtung (500) eine erste nominelle Durchbruchspannung in einem ersten Bereich und eine zweite nominelle Durchbruchspannung, welche niedriger ist als die erste nominelle Durchbruchspannung, in einem zweiten Bereich des Zellbereichs (610) aufweist.
  20. Die Superjunction-Halbleitervorrichtung (500) gemäß Anspruch 19, wobei der Halbleiterbereich (100) einen direkt an eine gegenüber der ersten Oberfläche (101) liegende zweite Oberfläche (102) angrenzende Dotierstoffschicht (130) des ersten Leitungstyps und eine Pufferstruktur (127) des ersten Leitungstyps zwischen den Streifenstrukturen (140) und der Dotierstoffschicht (130) in dem zweiten Bereich (612) aufweist, wobei die Pufferstruktur (127) in dem ersten Bereich (611) abwesend ist.
  21. Die Superjunction-Halbleitervorrichtung (500) gemäß Anspruch 19, wobei die Streifenstrukturen (140) eine erste vertikale Abmessung entlang einer vertikalen Richtung senkrecht zu der ersten Oberfläche (101) in dem ersten Bereich (611) und eine zweite, andere vertikale Abmessung in dem zweiten Bereich (612) aufweisen.
  22. Die Superjunction-Halbleitervorrichtung (500) gemäß Anspruch 19, wobei in dem zweiten Bereich (612) zusätzliche Mesa-Regionen (151c) die Streifenstrukturen (140) unterteilen.
  23. Die Superjunction-Halbleitervorrichtung (500) gemäß Anspruch 19, wobei die Mesa-Regionen (150) in einem des ersten und zweiten Bereichs mehr Dotierstoffe des ersten oder des zweiten Leitungstyps enthalten als der andere des ersten und zweiten Bereichs.
  24. Eine Superjunction-Halbleitervorrichtung (500), umfassend: einen Halbleiterbereich (100), welcher Streifenstrukturen (140) zwischen Mesa-Regionen (150) umfasst, welche sich von einem Basisabschnitt (151) aus erstrecken, wobei die Streifenstrukturen (140) jeweils eine Kompensationsstruktur (160) aufweisen, welche einen ersten und einen zweiten Abschnitt (160a, 160b) aufweist, die invers auf entgegengesetzten Seiten einer Füllstruktur (170) bereitgestellt sind, wobei die Abschnitte (160a, 160b) jeweils eine erste Kompensationsschicht (161) eines ersten Leitungstyps und eine zweite Kompensationsschicht (162) eines komplementären zweiten Leitungstyps umfassen, wobei die Streifenstrukturen (140) geschlossene Schleifen sind.
  25. Die Superjunction-Halbleitervorrichtung (500) gemäß Anspruch 24, ferner umfassend: eine erste Elektrodenstruktur (310), welche an einer zu den Mesa-Regionen (150) ausgerichteten Seite des Halbleiterbereichs (100) ausgebildet ist und in einem Zellbereich (610) elektrisch mit Dotierstoffzonen verbunden ist, durch welche in einem leitfähigen Zustand der Halbleitervorrichtung (500) ein Strom fließt.
  26. Die Superjunction-Halbleitervorrichtung (500) gemäß Anspruch 24 oder 25, wobei die Füllstruktur (170) einen Luftspalt (179) umfasst.
  27. Die Superjunction-Halbleitervorrichtung (500) gemäß einem der Ansprüche 24 bis 26, ferner umfassend: eine konzentrische rundumlaufende Dotierstoffstruktur (192) in einem Randbereich (690), welcher den Zellbereich (610) umgibt.
  28. Die Superjunction-Halbleitervorrichtung (500) gemäß einem der Ansprüche 24 bis 26, wobei die Streifenstrukturen (140) benachbarte Schleifen sind.
DE102014105986.7A 2013-05-01 2014-04-29 Superjunction-Struktur-Halbleitervorrichtung basierend auf einer Kompensationsschichten enthaltenden Kompensationsstruktur und einer Füllstruktur Pending DE102014105986A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/874,965 US9117694B2 (en) 2013-05-01 2013-05-01 Super junction structure semiconductor device based on a compensation structure including compensation layers and a fill structure
US13/874,965 2013-05-01

Publications (1)

Publication Number Publication Date
DE102014105986A1 true DE102014105986A1 (de) 2014-11-06

Family

ID=51727573

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014105986.7A Pending DE102014105986A1 (de) 2013-05-01 2014-04-29 Superjunction-Struktur-Halbleitervorrichtung basierend auf einer Kompensationsschichten enthaltenden Kompensationsstruktur und einer Füllstruktur

Country Status (3)

Country Link
US (2) US9117694B2 (de)
CN (1) CN104134684B (de)
DE (1) DE102014105986A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016100519A1 (de) * 2016-01-13 2017-07-13 Infineon Technologies Austria Ag Halbleitervorrichtung, die eine Randkonstruktion mit geraden Abschnitten und Eckabschnitten umfasst

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627328B2 (en) * 2014-10-09 2017-04-18 Infineon Technologies Americas Corp. Semiconductor structure having integrated snubber resistance
JP2017054959A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体装置
US9768247B1 (en) * 2016-05-06 2017-09-19 Semiconductor Components Industries, Llc Semiconductor device having improved superjunction trench structure and method of manufacture
DE102016115805B4 (de) * 2016-08-25 2020-07-09 Infineon Technologies Austria Ag Transistorbauelement mit hoher lawinen-festigkeit
US9972681B2 (en) * 2016-08-30 2018-05-15 Power Integrations, Inc. High voltage vertical semiconductor device with multiple pillars in a racetrack arrangement
US10727326B2 (en) 2017-08-21 2020-07-28 Semiconductor Components Industries, Llc Trench-gate insulated-gate bipolar transistors (IGBTs)
EP3916761A1 (de) * 2020-05-27 2021-12-01 Infineon Technologies Austria AG Verfahren zur herstellung einer superjunction-vorrichtung
CN111384155A (zh) * 2020-05-29 2020-07-07 电子科技大学 一种超级结器件
CN112447826B (zh) * 2020-11-24 2023-03-24 北京工业大学 平面型igbt结构

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
WO2000038242A1 (de) 1998-12-18 2000-06-29 Infineon Technologies Ag Leistungshalbleiterbauelement
US6546516B1 (en) 1999-11-22 2003-04-08 International Business Machines Corporation Method and apparatus for measuring timing characteristics of message-oriented transports
JP2001284585A (ja) * 2000-03-31 2001-10-12 Shindengen Electric Mfg Co Ltd 電界効果トランジスタ
DE10057612B4 (de) 2000-11-21 2012-03-08 Infineon Technologies Ag Vertikales Halbleiterbauelement mit vertikalem Randabschluss
US6608350B2 (en) 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
JP4728508B2 (ja) 2001-06-11 2011-07-20 株式会社東芝 縦型電力用半導体素子の製造方法
US6828609B2 (en) * 2001-11-09 2004-12-07 Infineon Technologies Ag High-voltage semiconductor component
US6576516B1 (en) 2001-12-31 2003-06-10 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon
DE102004037153B4 (de) 2004-07-30 2011-09-15 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleiterbauteils
US7737522B2 (en) 2005-02-11 2010-06-15 Alpha & Omega Semiconductor, Ltd. Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction
JP4923416B2 (ja) 2005-03-08 2012-04-25 富士電機株式会社 超接合半導体装置
JP5072221B2 (ja) * 2005-12-26 2012-11-14 株式会社東芝 半導体装置及びその製造方法
JP4696986B2 (ja) * 2006-03-17 2011-06-08 トヨタ自動車株式会社 スーパージャンクション構造を有する半導体装置の製造方法
DE102006025218B4 (de) 2006-05-29 2009-02-19 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
US7411266B2 (en) 2006-05-30 2008-08-12 Semiconductor Components Industries, L.L.C. Semiconductor device having trench charge compensation regions and method
KR101279574B1 (ko) 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
US20080203470A1 (en) 2007-02-28 2008-08-28 Infineon Technologies Austria Ag Lateral compensation component
JP4564509B2 (ja) 2007-04-05 2010-10-20 株式会社東芝 電力用半導体素子
DE102007030755B3 (de) 2007-07-02 2009-02-19 Infineon Technologies Austria Ag Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
US7960781B2 (en) * 2008-09-08 2011-06-14 Semiconductor Components Industries, Llc Semiconductor device having vertical charge-compensated structure and sub-surface connecting layer and method
JP4844605B2 (ja) * 2008-09-10 2011-12-28 ソニー株式会社 半導体装置
IT1397574B1 (it) * 2008-12-29 2013-01-16 St Microelectronics Rousset Dispositivo a semiconduttore di potenza di tipo multi-drain e relativa struttura di terminazione di bordo
US7943989B2 (en) 2008-12-31 2011-05-17 Alpha And Omega Semiconductor Incorporated Nano-tube MOSFET technology and devices
US7910486B2 (en) 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
US8390058B2 (en) * 2009-06-12 2013-03-05 Aplha and Omega Semiconductor Incorporated Configurations and methods for manufacturing devices with trench-oxide-nano-tube super-junctions
US8466510B2 (en) * 2009-10-30 2013-06-18 Alpha And Omega Semiconductor Incorporated Staggered column superjunction
US8373208B2 (en) 2009-11-30 2013-02-12 Alpha And Omega Semiconductor Incorporated Lateral super junction device with high substrate-gate breakdown and built-in avalanche clamp diode
US7892924B1 (en) 2009-12-02 2011-02-22 Alpha And Omega Semiconductor, Inc. Method for making a charge balanced multi-nano shell drift region for superjunction semiconductor device
JP5718627B2 (ja) * 2010-03-15 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
US9318549B2 (en) 2013-02-18 2016-04-19 Infineon Technologies Austria Ag Semiconductor device with a super junction structure having a vertical impurity distribution

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016100519A1 (de) * 2016-01-13 2017-07-13 Infineon Technologies Austria Ag Halbleitervorrichtung, die eine Randkonstruktion mit geraden Abschnitten und Eckabschnitten umfasst
US10014367B2 (en) 2016-01-13 2018-07-03 Infineon Technologies Austria Ag Semiconductor device including an edge construction with straight sections and corner sections
DE102016100519B4 (de) 2016-01-13 2023-05-17 Infineon Technologies Austria Ag Halbleitervorrichtungen, die eine Randkonstruktion mit geraden Abschnitten und Eckabschnitten umfassen

Also Published As

Publication number Publication date
CN104134684B (zh) 2017-06-13
CN104134684A (zh) 2014-11-05
US9627471B2 (en) 2017-04-18
US20140327070A1 (en) 2014-11-06
US20150325641A1 (en) 2015-11-12
US9117694B2 (en) 2015-08-25

Similar Documents

Publication Publication Date Title
DE102014105986A1 (de) Superjunction-Struktur-Halbleitervorrichtung basierend auf einer Kompensationsschichten enthaltenden Kompensationsstruktur und einer Füllstruktur
DE102014119465B3 (de) Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112004003046B4 (de) Leistungshalbleitervorrichtungen
DE102013105567B4 (de) Halbleiterdiode und halbleitervorrichtung mit trenchstrukturen und verfahren zur herstellung
DE102014101847B4 (de) Super-Junction-Halbleitervorrichtung mit einer nominalen Durchbruchsspannung in einem Zellbereich
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102018104581A1 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE102015107319B4 (de) Halbleitervorrichtung und bipolartransistor mit isoliertem gate mit in halbleitermesas gebildeten sourcezonen und verfahren zur herstellung einer halbleitervorrichtung
DE102014112371B4 (de) Halbleitervorrichtung und elektronische anordnung mit einer halbleitervorrichtung
DE102018103973A1 (de) Siliziumcarbid-halbleiterbauelement
DE102014101164A1 (de) Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung
DE102014101937A1 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE202012013723U1 (de) Halbleiterbauteil
DE102013113284A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015107331A1 (de) Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102019119121B3 (de) Graben-kontaktstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE102014108309A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung
DE102014105964A1 (de) Halbleitervorrichtung mit einer Superübergangsstruktur, die auf einer Kompensationsstruktur mit Kompensationsschichten beruht und einen Kompensationsrate-Gradienten hat
DE102013108473A1 (de) Halbleitervorrichtung mit einem graben in einem halbleitersubstrat und verfahren zur herstellung einer halbleitervorrichtung
DE102014106094A1 (de) Halbleitervorrichtung mit einer Superjunctionstruktur mit einem, zwei oder mehreren Paaren von Kompensationsschichten
DE102015104988A1 (de) Halbleitervorrichtung mit Gate-Finnen
DE102018127797A1 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication