CN103035680B - 超级结器件 - Google Patents
超级结器件 Download PDFInfo
- Publication number
- CN103035680B CN103035680B CN201210139893.9A CN201210139893A CN103035680B CN 103035680 B CN103035680 B CN 103035680B CN 201210139893 A CN201210139893 A CN 201210139893A CN 103035680 B CN103035680 B CN 103035680B
- Authority
- CN
- China
- Prior art keywords
- groove
- layer
- parallel
- super
- minor face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 66
- 239000013078 crystal Substances 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 238000009413 insulation Methods 0.000 claims description 15
- 238000000407 epitaxy Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 6
- 230000006872 improvement Effects 0.000 description 8
- 239000012535 impurity Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000013517 stratification Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种超级结器件，器件的终端结构的各第二沟槽的四角的拐角连线设置为由多条互相垂直的第一短边和第二短边交替连接的结构，且使第一短边和第二短边和电流流动区的第一沟槽平行或垂直，能使得各第一沟槽的侧壁和底部的晶面指数、各第二沟槽各位置处的侧壁和底部的晶面指数和半导体基底的晶面指数都属于同一晶面族。本发明能实现第二沟槽的拐角处的外延层填充速率和沟槽的其它位置处的外延层填充速率都相同，从而能实现沟槽的各处的外延层均匀填充，能消除第二沟槽的拐角处由于填充不均匀而产生的缺陷，从而能提高器件的性能。
Description
技术领域
本发明涉及一种半导体集成电路器件，特别是涉及一种超级结器件。
背景技术
现有超级结器件采用交替排列的N型和P型柱层的结构。对于N-沟道的超级结MOSFET，该结构在导通状态下，导通电流流经N型柱层；在截至状态下，P型柱层和N型柱层相互耗尽可以获得高的击穿电压。由于不担心击穿电压的降低可以采用较薄的N型外延层和较高的N型掺杂量，所以在维持高的击穿电压的情况下可以获得较低的导通电阻（Rson）。对P-沟道的超级结MOSFET，则刚好相反。
尽管对于现有超级结器件可以在维持较高击穿电压的同时提供较低的Rson，但其中有诸多问题还待解决，比如P柱层和N柱层的形成方法问题，终端结构的设计问题等。
对于现有超级结器件的终端结构设计，则不能像现有垂直双扩散金属-氧化物半导体场效应晶体管（VDMOS）采用浮环和场板的设计，因为超级结器件的外延层掺杂比一般VDMOS的浓。现有超级结器件的终端结构一般采用环形沟槽设计，即先形成环形沟槽后，再在环形沟槽中填充外延层材料如硅外延层来形成P型柱层或N型柱层。而环形沟槽对硅外延填充是一个挑战，因为外延生长和晶向有关，不同的晶向外延生长速率不同，填充能力也不同。对于终端结构来说，终端环的拐角处是填充的薄弱位置， 因其具有不同的晶向，硅外延填充后一般会有缺陷（空洞）。图1是现有超级结器件的拐角区域俯视图；电流流动区即有源区的各沟槽101呈平行结构，且各沟槽都平行且等间距的排列；终端结构的包括多个沟槽（图1中只示意出了一个），该沟槽都环绕于电流流动区的外周且都呈矩形的四角有圆弧的环状结构，终端结构的沟槽包括平行于有源区的各沟槽101的直边102和垂直于有源区的各沟槽101的直边（未示出），终端结构的沟槽的四个角落分别有一个圆弧边103，该圆弧边103连接直边102和另一和直边102垂直的直边。由图1可以看出，圆弧边103处的沟槽的方向是一直都在改变的，所以圆弧边103处的沟槽的侧壁的晶面指数也一直都在变化，且和终端结构的沟槽的其它直边的侧壁的晶面指数不属于同一个晶面族。由于硅外延层的填充速率和沟槽的侧壁以及底部的晶面指数有关，故在沟槽中填充硅外延层时，圆弧边103处的硅外延层生长速率会随位置变化且和有源区的各沟槽101以及终端结构的沟槽的直边位置处的硅延层生长速率不同，最后圆弧边103处的硅外延层填充能力变差。如图2所示，是现有超级结器件的拐角区域填充照片；如图2中的虚线框所示，在终端结构的沟槽圆弧边103处出现了空洞，该空洞会使器件的性能变差。
发明内容
本发明所要解决的技术问题是提供一种超级结器件，能够提高器件的终端结构的沟槽的拐角处的外延层填充能力，消除拐角处缺陷，提高器件的性能。
解决上述技术问题，本发明提供的超级结器件包括：具有第一导电类 型的半导体基底。形成于所述半导体基底上的具有第一导电类型的半导体外延层。在所述半导体外延层上形成有电流流动区和终端结构；所述电流流动区包括多个平行排列的第一沟槽；每两个相邻的所述第一沟槽间的距离都为距离一，各所述第一沟槽的宽度都相同；所述终端结构包括多个平行排列且呈环状结构的第二沟槽，各所述第二沟槽依次环绕于所述电流流动区的四周。在俯视平面上，各所述第二沟槽为矩形的四角有拐角连线的环状结构，各所述第二沟槽包括二个相互平行的第一平行边、二个相互平行的第二平行边、四个拐角连线，所述第一平行边和所述第二平行边垂直，四个所述拐角连线分别连接一个所述第一平行边和一个所述第二平行边；各所述第一沟槽和各所述第二沟槽的第一平行边平行。各所述拐角连线由多条第一短边和多条第二短边相连而成，各所述第一短边都和所述第一平行边平行，各所述第二短边都和所述第二平行边平行；各所述拐角连线的一端通过一条所述第二短边和所述第一平行边相连、另一端通过一条所述第一短边和所述第二平行边相连；各所述拐角连线的中间位置处的各所述第一短边和各所述第二短边呈交替连接的结构，各所述拐角连线的不同位置处的各所述第一短边和各所述第二短边的长度能够相同或不同，各所述拐角连线的同一侧的不同位置处的连接点位于同一条弧线上，该弧线相对于所述电流流动区呈外凸结构。各所述第一沟槽的侧壁和底部的晶面指数、各所述第二沟槽各位置处的侧壁和底部的晶面指数和所述半导体基底的晶面指数属于同一晶面族；在各所述第一沟槽和各所述第二沟槽中都填充有第二导电类型的半导体外延材料，由填充于各所述第一沟槽和各所述第二沟槽中的第二导电类型的半导体外延材料组成各第二导电类型柱层， 各第二导电类型柱层之间的所述第一导电类型的半导体外延层组成各第一导电类型柱层，各所述第一导电类型柱层和各所述第二导电类型柱层呈交替排列的结构。
进一步的改进是，所述半导体基底为硅基底，所述半导体外延层为硅外延层，所述半导体外延材料为硅外延材料。
进一步的改进是，各所述第一沟槽的侧壁和底部的晶面指数、各所述第二沟槽各位置处的侧壁和底部的晶面指数和所述半导体基底的晶面指数所属的晶面族为｛100｝。
进一步的改进是，所述第一导电类型为N型，所述第二导电类型为P型；或者，所述第一导电类型为P型，所述第二导电类型为N型。
进一步的改进是，每两个相邻的所述第二沟槽间的距离相同、或者不同。
进一步的改进是，各所述第二沟槽的宽度都等于所述第一沟槽的宽度。
进一步的改进是，填充于各所述第一沟槽的各所述第二导电类型柱层的电阻率均匀、或者不均匀。
进一步的改进是，在所述电流流动区中还包括：一第二导电类型的背栅形成于各所述第二导电类型柱层上部或所述背栅形成于各所述第二导电类型柱层上部并延伸到各所述第二导电类型柱层上部两侧的所述第一导电类型柱层中。一第一导电类型的源区形成于各所述背栅中。绝缘控制电极，形成于所述电流流动区的所述半导体外延层上部，该绝缘控制电极由栅介质层和栅极组成；所述绝缘控制电极覆盖各所述背栅的一部分并形 成沟道区，该沟道区用于形成沟道电流将所述源区和各所述第一导电类型柱层连接起来。绝缘钝化层，覆盖在所述绝缘控制电极的顶部和周围。源极，由连续覆盖在所述绝缘钝化层之上并和所述源区连接的第一金属层组成。漏极，由形成于所述半导体基底的背面的第二金属层组成。
本发明通过将超级结器件的终端结构的各第二沟槽的四角的拐角连线设置为由多条互相垂直的第一短边和第二短边交替连接的结构，且使第一短边和第二短边和电流流动区的第一沟槽平行或垂直，能使得各第一沟槽的侧壁和底部的晶面指数、各第二沟槽各位置处的侧壁和底部的晶面指数和半导体基底的晶面指数都属于同一晶面族；相对于现有技术中终端结构的沟槽的拐角处的晶面指数会变化而使外延层填充速率会变化的缺陷，本发明能实现第二沟槽的拐角处的外延层填充速率和沟槽的其它位置处的外延层填充速率都相同，从而能实现沟槽的各处的外延层均匀填充，能消除第二沟槽的拐角处由于填充不均匀而产生的缺陷，从而能提高器件的性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有超级结器件的拐角区域俯视图；
图2是现有超级结器件的拐角区域填充照片；
图3是本发明实施例超级结器件的截面图；
图4是本发明实施例超级结器件的拐角区域俯视图；
图5是本发明实施例超级结器件的拐角区域填充照片。
具体实施方式
如图3所示，是本发明实施例超级结器件的截面图；如图4所示，是本发明实施例超级结器件的拐角区域俯视图。本发明实施例超级结器件为一超级结NMOS器件包括：
一N型的半导体基底1。本发明实施例中所述半导体基底1为硅基底，所述半导体基底1的掺杂电阻率为0.001欧姆·厘米～0.009欧姆·厘米，掺杂杂质为As或Sb。
形成于所述半导体基底1上的具有N型的半导体外延层2。该半导体外延层2为硅外延层，该半导体外延层2的电阻率为1欧姆·厘米～10欧姆·厘米、掺杂杂质为磷。
在所述半导体外延层2上形成有电流流动区和终端结构。
所述电流流动区包括多个平行排列的第一沟槽3a。每两个相邻的所述第一沟槽3a间的距离都为距离一，各所述第一沟槽3a的宽度都相同。
所述终端结构包括多个平行排列且呈环状结构的第二沟槽4a，各所述第二沟槽4a依次环绕于所述电流流动区的四周。
在俯视平面上，各所述第二沟槽4a为矩形的四角有拐角连线的环状结构，各所述第二沟槽4a包括二个相互平行的第一平行边41a、二个相互平行的第二平行边、四个拐角连线，所述第一平行边41a和所述第二平行边垂直，四个所述拐角连线分别连接一个所述第一平行边41a和一个所述第二平行边；各所述第一沟槽3a和各所述第二沟槽4a的第一平行边41a平行。
各所述拐角连线由多条第一短边42a和多条第二短边42b相连而成，各所述第一短边42a都和所述第一平行边41a平行，各所述第二短边42b 都和所述第二平行边平行；各所述拐角连线的一端通过一条所述第二短边42b和所述第一平行边41a相连、另一端通过一条所述第一短边42a和所述第二平行边相连；各所述拐角连线的中间位置处的各所述第一短边42a和各所述第二短边42b呈交替连接的结构，各所述拐角连线的不同位置处的各所述第一短边42a和各所述第二短边42b的长度能够相同或不同，各所述拐角连线的同一侧的不同位置处的连接点位于同一条弧线上，该弧线相对于所述电流流动区呈外凸结构。
各所述第一沟槽3a的侧壁和底部的晶面指数、各所述第二沟槽4a各位置处的侧壁和底部的晶面指数和所述半导体基底1的晶面指数属于同一晶面族｛100｝。
各所述第二沟槽4a的宽度都等于所述第一沟槽3a的宽度，本发明实施例中各沟槽即各所述第一沟槽3a和各所述第二沟槽4a的宽度为1微米～10微米，较佳实施例为各沟槽的宽度为5微米。每两个相邻的所述第二沟槽4a间的距离相同，也能够不同。
在各所述第一沟槽3a和各所述第二沟槽4a中都填充有P型的半导体外延材料，该半导体外延材料为掺有硼杂质的硅外延材料。由填充于各所述第一沟槽3a中的P型的半导体外延材料组成各P型柱层3，各所述P型柱层3的电阻率均匀，也能为不均匀。由填充于各所述第二沟槽4a中的P型的半导体外延材料组成各P型柱层4。各P型柱层3或4之间的所述N型的半导体外延层2组成各N型柱层，各所述N型柱层和各所述P型柱层3或4呈交替排列的结构。
由于各所述第二沟槽4a的各所述拐角连线处的各连接位置都为垂直 结构，即由垂直的第一短边42a和第二短边42b相连而成，故能保证各所述第二沟槽4a的晶面指数属于晶面族｛100｝，能使各P型柱层4在拐角位置处良好填充，能消除该位置处的缺陷。如图5所示，是本发明实施例超级结器件的拐角区域填充照片，和图2相比，本发明实施例器件没有空洞。
在所述电流流动区中还包括：
一P型的背栅6也即基极区，所述背栅6形成于各所述P型柱层3上部或所述背栅6形成于各所述P型柱层3上部并延伸到各所述P型柱层3上部两侧的所述N型柱层中。
一N型的源区5形成于各所述背栅6中。
绝缘控制电极8，形成于所述电流流动区的所述半导体外延层2上部，该绝缘控制电极8由栅介质层10和栅极9组成。所述绝缘控制电极8覆盖各所述背栅6的一部分并形成沟道区，该沟道区用于形成沟道电流将所述源区5和各所述N型柱层连接起来。
绝缘钝化层7，覆盖在所述绝缘控制电极8的顶部和周围。
源极11，由连续覆盖在所述绝缘钝化层7之上并和所述源区5连接的第一金属层组成。
漏极12，由形成于所述半导体基底1的背面的第二金属层组成。
本发明实施例超级结器件的制造工艺包括如下步骤：
如图3所示，选用N型的硅基底作为半导体基底1，所述半导体基底1为浓掺杂，掺杂电阻率为0.001欧姆·厘米～0.009欧姆·厘米，掺杂杂质为As或Sb。
在所述半导体基底1的晶面指数为（100）的晶面上生长N型的半导体外延层2。该半导体外延层2为硅外延层，该半导体外延层2的电阻率为1欧姆·厘米～10欧姆·厘米、掺杂杂质为磷。该半导体外延层2的厚度为50微米。
在所述半导体外延层2形成源区5和背栅6。
然后生长深沟槽刻蚀阻挡层（硬掩膜）或CMP研磨阻挡层，该阻挡层能为氧化物、氮化物或氮氧化物。该阻挡层可以是单层的，也可以是多层的，例如第一氧化物+第二氧化物或氧化物+氮化物或氧化物+氮化物+氧化物。
然后定义深沟槽刻蚀区域，进行深沟槽刻蚀形成各第一沟槽3a和各第二沟槽4a，各第二沟槽4a的各拐角连线处的各连接位置都为垂直结构，即由垂直的第一短边42a和第二短边42b相连而成。最后形成的各所述第一沟槽3a和各所述第二沟槽4a的侧壁的晶面指数都属于晶面族｛100｝。各第一沟槽3a和各第二沟槽4a的宽度都为5微米，即各所述第二沟槽4a的各所述拐角连线的第一短边42a和第二短边42b的宽度也都为5微米；各第一沟槽3a和各第二沟槽4a的深度都是45微米。各第一沟槽3a的间距相同也即每两个相邻的所述第一沟槽3a间的距离都相同。各第二沟槽4a的间距可以相同也可以不同。
刻蚀后去除光刻胶（如果有）和部分或全部硬掩膜，然后采用外延生长工艺在所述半导体基底1的正面形成P型的半导体外延材料；该半导体外延材料为掺有硼杂质的硅外延材料。由于各所述第一沟槽3a和各所述第二沟槽4a的侧壁的晶面指数都属于晶面族｛100｝，故该半导体外延材 料能将各所述第一沟槽3a和各所述第二沟槽4a完全填充，并不会在各所述第二沟槽4a的拐角处形成空洞等缺陷。由填充于各所述第一沟槽3a中的P型的半导体外延材料组成各P型柱层3，各所述P型柱层3的电阻率均匀，也能为不均匀。由填充于各所述第二沟槽4a中的P型的半导体外延材料组成各P型柱层4。各P型柱层3或4之间的所述N型的半导体外延层2组成各N型柱层，各所述N型柱层和各所述P型柱层3或4呈交替排列的结构。
所述半导体外延材料填充后采用化学机械研磨（CMP）工艺进行平坦化，平坦化后各所述第一沟槽3a和各所述第二沟槽4a外部的所述半导体外延材料被去除。平坦化后采用刻蚀工艺完全去除硬掩膜。
接下来生长栅极介质层10（如二氧化硅）和栅电极9（如多晶硅），然后定义绝缘控制电极区域进行刻蚀，以形成绝缘控制电极8。
生长绝缘钝化层7并进行图形化刻蚀，使其完全覆盖绝缘控制电极8。
然后淀积第一金属层如铝并进行图形化刻蚀形成源极11。
最后对半导体基底1进行背面减薄并淀积第二金属层如银合金形成漏极12。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (8)
1.一种超级结器件，其特征在于，包括：
具有第一导电类型的半导体基底；
形成于所述半导体基底上的具有第一导电类型的半导体外延层；
在所述半导体外延层上形成有电流流动区和终端结构；所述电流流动区包括多个平行排列的第一沟槽；每两个相邻的所述第一沟槽间的距离都相同，各所述第一沟槽的宽度都相同；所述终端结构包括多个平行排列且呈环状结构的第二沟槽，各所述第二沟槽依次环绕于所述电流流动区的四周；
在俯视平面上，各所述第二沟槽为矩形的四角有拐角连线的环状结构，各所述第二沟槽包括二个相互平行的第一平行边、二个相互平行的第二平行边、四个拐角连线，所述第一平行边和所述第二平行边垂直，四个所述拐角连线分别连接一个所述第一平行边和一个所述第二平行边；各所述第一沟槽和各所述第二沟槽的第一平行边平行；
各所述拐角连线由多条第一短边和多条第二短边相连而成，各所述第一短边都和所述第一平行边平行，各所述第二短边都和所述第二平行边平行；各所述拐角连线的一端通过一条所述第二短边和所述第一平行边相连、另一端通过一条所述第一短边和所述第二平行边相连；各所述拐角连线的中间位置处的各所述第一短边和各所述第二短边呈交替连接的结构，各所述拐角连线的不同位置处的各所述第一短边和各所述第二短边的长度能够相同或不同，各所述拐角连线的同一侧的不同位置处的连接点位于同一条弧线上，该弧线相对于所述电流流动区呈外凸结构；
各所述第一沟槽的侧壁和底部的晶面指数、各所述第二沟槽各位置处的侧壁和底部的晶面指数和所述半导体基底的晶面指数属于同一晶面族；在各所述第一沟槽和各所述第二沟槽中都填充有第二导电类型的半导体外延材料，由填充于各所述第一沟槽和各所述第二沟槽中的第二导电类型的半导体外延材料组成各第二导电类型柱层，各第二导电类型柱层之间的所述第一导电类型的半导体外延层组成各第一导电类型柱层，各所述第一导电类型柱层和各所述第二导电类型柱层呈交替排列的结构。
2.如权利要求1所述的超级结器件，其特征在于：所述半导体基底为硅基底，所述半导体外延层为硅外延层，所述半导体外延材料为硅外延材料。
3.如权利要求1或2所述的超级结器件，其特征在于：各所述第一沟槽的侧壁和底部的晶面指数、各所述第二沟槽各位置处的侧壁和底部的晶面指数和所述半导体基底的晶面指数所属的晶面族为{100}。
4.如权利要求1或2所述的超级结器件，其特征在于：所述第一导电类型为N型，所述第二导电类型为P型；或者，所述第一导电类型为P型，所述第二导电类型为N型。
5.如权利要求1或2所述的超级结器件，其特征在于：每两个相邻的所述第二沟槽间的距离相同、或者不同。
6.如权利要求1或2所述的超级结器件，其特征在于：各所述第二沟槽的宽度都等于所述第一沟槽的宽度。
7.如权利要求1或2所述的超级结器件，其特征在于：填充于各所述第一沟槽的各所述第二导电类型柱层的电阻率均匀、或者不均匀。
8.如权利要求1所述的超级结器件，其特征在于：在所述电流流动区中还包括：
一第二导电类型的背栅形成于各所述第二导电类型柱层上部或所述背栅形成于各所述第二导电类型柱层上部并延伸到各所述第二导电类型柱层上部两侧的所述第一导电类型柱层中；
一第一导电类型的源区形成于各所述背栅中；
绝缘控制电极，形成于所述电流流动区的所述半导体外延层上部，该绝缘控制电极由栅介质层和栅极组成；所述绝缘控制电极覆盖各所述背栅的一部分并形成沟道区，该沟道区用于形成沟道电流将所述源区和各所述第一导电类型柱层连接起来；
绝缘钝化层，覆盖在所述绝缘控制电极的顶部和周围；
源极，由连续覆盖在所述绝缘钝化层之上并和所述源区连接的第一金属层组成；
漏极，由形成于所述半导体基底的背面的第二金属层组成。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210139893.9A CN103035680B (zh) | 2012-05-08 | 2012-05-08 | 超级结器件 |
| US13/888,570 US8853771B2 (en) | 2012-05-08 | 2013-05-07 | Superjunction device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210139893.9A CN103035680B (zh) | 2012-05-08 | 2012-05-08 | 超级结器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103035680A CN103035680A (zh) | 2013-04-10 |
| CN103035680B true CN103035680B (zh) | 2015-10-14 |
Family
ID=48022399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210139893.9A Active CN103035680B (zh) | 2012-05-08 | 2012-05-08 | 超级结器件 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8853771B2 (zh) |
| CN (1) | CN103035680B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8664729B2 (en) * | 2011-12-14 | 2014-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for reduced gate resistance finFET |
| CN104183641B (zh) * | 2013-05-24 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件及其形成方法 |
| DE102016101647A1 (de) * | 2016-01-29 | 2017-08-17 | Infineon Technologies Austria Ag | Halbleitervorrichtung mit superjunction-struktur und transistorzellen in einem übergangsbereich entlang einem transistorzellenbereich |
| CN111146272B (zh) * | 2019-12-26 | 2023-07-04 | 上海华虹宏力半导体制造有限公司 | 超级结器件及其制造方法 |
| CN115188800A (zh) * | 2022-06-30 | 2022-10-14 | 深圳市千屹芯科技有限公司 | 超级结功率器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1406310A2 (en) * | 2002-10-04 | 2004-04-07 | Shindengen Electric Manufacturing Company, Limited | Semiconductor device with field-shaping regions |
| CN102315247A (zh) * | 2010-07-08 | 2012-01-11 | 上海华虹Nec电子有限公司 | 具有沟槽型终端结构的超级结半导体器件 |
| CN102420250A (zh) * | 2011-11-18 | 2012-04-18 | 无锡新洁能功率半导体有限公司 | 具有超结结构的半导体器件及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1267415A3 (en) * | 2001-06-11 | 2009-04-15 | Kabushiki Kaisha Toshiba | Power semiconductor device having resurf layer |
| US8084815B2 (en) * | 2005-06-29 | 2011-12-27 | Fairchild Korea Semiconductor Ltd. | Superjunction semiconductor device |
| JP4564509B2 (ja) * | 2007-04-05 | 2010-10-20 | 株式会社東芝 | 電力用半導体素子 |
| JP5721308B2 (ja) * | 2008-03-26 | 2015-05-20 | ローム株式会社 | 半導体装置 |
-
2012
- 2012-05-08 CN CN201210139893.9A patent/CN103035680B/zh active Active
-
2013
- 2013-05-07 US US13/888,570 patent/US8853771B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1406310A2 (en) * | 2002-10-04 | 2004-04-07 | Shindengen Electric Manufacturing Company, Limited | Semiconductor device with field-shaping regions |
| CN102315247A (zh) * | 2010-07-08 | 2012-01-11 | 上海华虹Nec电子有限公司 | 具有沟槽型终端结构的超级结半导体器件 |
| CN102420250A (zh) * | 2011-11-18 | 2012-04-18 | 无锡新洁能功率半导体有限公司 | 具有超结结构的半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103035680A (zh) | 2013-04-10 |
| US20130299896A1 (en) | 2013-11-14 |
| US8853771B2 (en) | 2014-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107204372B (zh) | 一种优化终端结构的沟槽型半导体器件及制造方法 | |
| CN102412260B (zh) | 超级结半导体器件的终端保护结构及制作方法 | |
| CN102738211B (zh) | 在mosfet器件中集成肖特基的方法和结构 | |
| CN103187438B (zh) | 鳍式bjt | |
| TWI455310B (zh) | 奈米管金屬氧化物半導體場效應管技術與裝置 | |
| US20190280119A1 (en) | Super junction power transistor and preparation method thereof | |
| CN102315247B (zh) | 具有沟槽型终端结构的超级结半导体器件 | |
| TWI565059B (zh) | Semiconductor device | |
| CN103035680B (zh) | 超级结器件 | |
| US9000516B2 (en) | Super-junction device and method of forming the same | |
| US20190097005A1 (en) | Semiconductor Device Having Termination Trench | |
| CN104051540A (zh) | 超级结器件及其制造方法 | |
| CN113838937A (zh) | 一种深槽超结mosfet功率器件及其制备方法 | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| TWI559534B (zh) | Silicon carbide field effect transistor | |
| CN103887338A (zh) | 一种适用于深槽超结器件的结终端及其制备方法 | |
| US20170084734A1 (en) | Semiconductor Devices and a Method for Forming Semiconductor Devices | |
| TWI567974B (zh) | 用於納米管ｍｏｓｆｅｔ的端接設計 | |
| KR20160032654A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN108376713B (zh) | 一种具有超结结构的半导体器件及其制作方法 | |
| TWI805267B (zh) | 溝渠式閘極電晶體元件 | |
| CN107785427A (zh) | 垂直双扩散金属氧化物半导体器件及其制备方法 | |
| CN108063159B (zh) | 半导体功率器件的终端结构、半导体功率器件及其制作方法 | |
| JP2019071335A (ja) | トレンチゲート型半導体装置 | |
| CN211017082U (zh) | 一种超结型mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140116 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |