CN105990412A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN105990412A CN105990412A CN201510553388.2A CN201510553388A CN105990412A CN 105990412 A CN105990412 A CN 105990412A CN 201510553388 A CN201510553388 A CN 201510553388A CN 105990412 A CN105990412 A CN 105990412A
- Authority
- CN
- China
- Prior art keywords
- electrode
- semiconductor regions
- region
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 235
- 239000011229 interlayer Substances 0.000 claims description 55
- 239000010410 layer Substances 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 3
- 230000009471 action Effects 0.000 description 9
- 230000005611 electricity Effects 0.000 description 8
- 230000006378 damage Effects 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000010276 construction Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 206010019133 Hangover Diseases 0.000 description 1
- 240000001439 Opuntia Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005428 wave function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
Abstract
实施方式的半导体装置具备：第1导电型的第1半导体区域；第2导电型的第2半导体区域，设置在所述第1半导体区域之上；第1导电型的第3半导体区域，设置在所述第2半导体区域之上；层间绝缘膜，设置在所述第2半导体区域之上及所述第3半导体区域之上；第1电极，设置在所述第1半导体区域之下；第2电极，设置在所述层间绝缘膜之上；多个第1接触区域，在所述层间绝缘膜内朝从所述第1电极朝向所述第2电极的第1方向延伸，将所述第3半导体区域与所述第2电极电连接；多个第2接触区域，在所述层间绝缘膜内朝所述第1方向延伸，设置在相邻的所述第1接触区域之间；以及第3电极，介隔第1绝缘膜而设置在所述第2半导体区域。
Description
相关申请案
本申请案享受以日本专利申请案2015-52409号(申请日：2015年3月16日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
实施方式涉及一种半导体装置。
背景技术
在IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)等半导体装置中，有在半导体层之上设置着层间绝缘膜且在该层间绝缘膜之上设置着发射电极的构造。发射电极与半导体区域是经由贯通层间绝缘膜内的包含金属等的接触区域而电连接。
然而，如果贯通层间绝缘膜内的接触区域的体积较小，则相对而言半导体区域上的层间绝缘膜的体积变大。此处，层间绝缘膜的热阻比构成发射电极及接触区域的金属高。
因此，如果半导体层之上的层间绝缘膜的体积较大且接触区域的体积较小，则在半导体层内产生的热难以逸散至发射电极侧。因此，在半导体层内，有可能发生由热导致的破坏或半导体层上部的发射电极熔融的元件破坏等。
发明内容
本发明的实施方式提供一种提高散热性的半导体装置。
实施方式的半导体装置具备：
第1导电型的第1半导体区域；
第2导电型的第2半导体区域，设置在所述第1半导体区域之上；
第1导电型的第3半导体区域，设置在所述第2半导体区域之上；
层间绝缘膜，设置在所述第2半导体区域之上及所述第3半导体区域之上；
第1电极，设置在所述第1半导体区域之下；
第2电极，设置在所述层间绝缘膜之上；
多个第1接触区域，在所述层间绝缘膜内朝从所述第1电极朝向所述第2电极的第1方向延伸，将所述第3半导体区域与所述第2电极电连接；
多个第2接触区域，在所述层间绝缘膜内朝所述第1方向延伸，设置在相邻的所述第1接触区域之间；以及
第3电极，隔着第1绝缘膜而设置在所述第2半导体区域。
附图说明
图1A及图1B是表示第1实施方式的半导体装置的主要部分的示意性剖视图。
图2A及图2B是表示第1实施方式的半导体装置的主要部分的示意性剖视图。
图3是表示第1实施方式的半导体装置的主要部分的示意性俯视图。
图4A及图4B是表示第1实施方式的半导体装置的动作的示意性剖视图。
图5是表示第2实施方式的半导体装置的主要部分的示意性俯视图。
图6A及图6B是表示第3实施方式的半导体装置的主要部分的示意性剖视图。
图7是表示第3实施方式的半导体装置的主要部分的示意性俯视图。
图8A及图8B是表示第4实施方式的半导体装置的主要部分的示意性剖视图。
图9A及图9B是表示第4实施方式的半导体装置的主要部分的示意性剖视图。
图10是表示第4实施方式的半导体装置的主要部分的示意性俯视图。
图11是表示第5实施方式的半导体装置的主要部分的示意性剖视图。
具体实施方式
以下，一边参照附图，一边对实施方式进行说明。在以下的说明中，对于相同构件标注相同符号，对于已说明过一次的构件，适当省略其说明。在实施方式中，按照n+型、n型、n-型的顺序表示n型(第1导电型)的杂质浓度变低。另外，按照p+型、p型、p-型的顺序表示p型(第2导电型)的杂质浓度变低。
(第1实施方式)
图1A～图2B是表示第1实施方式的半导体装置的主要部分的示意性剖视图。
图3是表示第1实施方式的半导体装置的主要部分的示意性俯视图。
图1A中表示沿着图3的A-A'线的剖面，图1B中表示沿着图3的B-B'线的剖面，图2A中表示沿着图3的C-C'线的剖面，图2B中表示沿着图3的D-D'线的剖面。
图3中表示沿着图1A～图2B的E-E'线的平面。图3中未表示出图1A～图2B所示的层间绝缘膜70。
如图1A～图2B及图3所示，第1实施方式的半导体装置1具备第1半导体区域(以下，例如半导体区域20)、第2半导体区域(以下，例如p型基极区域30)、第3半导体区域(以下，例如n+型射极区域40)、第4半导体区域(以下，例如p+型集极区域25)、层间绝缘膜70、第1电极(以下，例如集电极10)、第2电极(以下，例如发射电极11)、第3电极(以下，例如栅极电极50)、第1绝缘膜(以下，例如栅极绝缘膜51)、第4电极(以下，例如电极52)、第2绝缘膜(以下，例如绝缘膜53)、第1接触区域(以下，例如接触区域60)、及第2接触区域(以下，例如接触区域61)。
半导体区域20包含n型缓冲区域22、及设置在n型缓冲区域22之上的n-型基极区域21。
图1A～图2B、及图3所例示的半导体装置1为上下电极构造的垂直型IGBT。在从半导体装置1去除p+型集极区域25，代替p+型集极区域25而设置n+型漏极区域，且使n+型漏极区域直接与集电极10接触的情况下，半导体装置1成为上下电极构造的垂直型MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)。半导体装置1为MOSFET的情况也包含在实施方式中。在半导体装置1为MOSFET的情况下，射极改称作源极，集极改称作漏极。
在实施方式中，将从集电极10朝向发射电极11的方向设为第1方向(以下，Z方向)，将与Z方向交叉且栅极电极50延伸的方向设为第2方向(以下，X方向)，将与Z方向及X方向交叉且多个栅极电极50排列的方向设为第3方向(以下，Y方向)。
在半导体区域20之上，选择性地设置着多个p型基极区域30(图1A～图2B)。多个p型基极区域30沿X方向延伸，并且沿Y方向排列(图3)。p型基极区域30的一部分的p+型区域30a的杂质浓度(Z方向上的杂质浓度分布的最大值或平均值)成为相对于p型基极区域30的杂质浓度相对较高的区域。
在多个p型基极区域30各自之上，设置着多个n+型射极区域40(图1A～图2B)。多个n+型射极区域40选择性地设置在p型基极区域30的表面。多个n+型射极区域40沿X方向排列，并且沿Y方向排列(图3)。例如在X方向上，p型基极区域30及p+型区域30a与n+型射极区域40交替地设置。
集电极10设置在半导体区域20之下。在半导体区域20与集电极10之间设置着p+型集极区域25(图1A～图2B)。集电极10电连接于p+型集极区域25。发射电极11设置在层间绝缘膜70之上。层间绝缘膜70设置在多个栅极电极50、多个栅极绝缘膜51、多个电极52、多个绝缘膜53、多个p型基极区域30、多个p+型区域30a、及多个n+型射极区域40之上。层间绝缘膜70的上表面70u是通过CMP(Chemical MechanicalPolishing，化学机械研磨)加工等而例如变得平坦。
多个接触区域60将多个n+型射极区域40与发射电极11电连接(图1A、B)。例如通过多个接触区域60中的任一区域，将多个n+型射极区域40中的任一区域与发射电极11电连接。多个接触区域60与多个n+型射极区域40相接，并且也与多个p型基极区域30及p+型区域30a相接(图2A、B)。多个接触区域60在Z方向贯通层间绝缘膜70。多个接触区域60在Y方向与层间绝缘膜70相接。
多个接触区域60在层间绝缘膜70内延伸。例如多个接触区域60在图1A～图2B所示的Y-Z平面的切断面中沿Z方向延伸。多个接触区域60在图3所示的X-Y平面的切断面中沿X方向延伸。另外，多个接触区域60沿Y方向排列。
多个接触区域61设置于在Y方向上相邻的接触区域60之间。通过多个接触区域61将相邻的接触区域60彼此电连接。多个接触区域61中的任一区域与多个n+型射极区域40及发射电极11相接(图1A、图2A)。接触区域61与相邻的接触区域60也可包含相同的电极材料。
多个接触区域61的所述任一区域以外的区域与多个p型基极区域30及发射电极11相接(图1B、图2B)。例如多个接触区域61的所述任一区域以外的区域与p型基极区域30中的p+型区域30a相接。多个接触区域61在层间绝缘膜70内延伸。例如多个接触区域61沿Z方向延伸，且在Z方向上贯通层间绝缘膜70。多个接触区域61与层间绝缘膜70相接。
多个接触区域61在X方向上例如大致周期性地排列。例如在X方向上，多个接触区域61大致等间隔地排列。
在图3所示的X-Y平面的切断面中，多个接触区域61沿Y方向延伸。
栅极电极50隔着栅极绝缘膜51而设置在半导体区域20、多个p型基极区域30的任一区域、及多个n+型射极区域40中的任一区域(图1A～图2B)。栅极电极50隔着栅极绝缘膜51而与半导体区域20、多个p型基极区域30的任一区域、及多个n+型射极区域40中的任一区域对向。设置着多个栅极电极50。多个栅极电极50沿X方向延伸。多个栅极电极50沿Y方向排列(图3)。多个栅极电极50分别隔着栅极绝缘膜51与设置于在X方向上相邻的n+型射极区域40之间的p型基极区域30对向。
电极52隔着绝缘膜53而设置在半导体区域20、多个p型基极区域30的任一区域、及多个n+型射极区域40的任一区域(图1A～图2B)。例如电极52隔着绝缘膜53与半导体区域20、多个p型基极区域30的任一区域、及多个n+型射极区域40的任一区域对向。设置着多个电极52。多个电极52沿X方向延伸(图3)。电极52在Y方向上设置在栅极电极50的旁侧。多个电极52沿Y方向排列。在Y方向上，栅极电极50与电极52交替地排列。电极52与接触区域61相接。电极52经由接触区域60、61而与发射电极11电连接。电极52的电位与发射电极11的电位相同。多个电极52分别隔着绝缘膜53与设置于在X方向上相邻的n+型射极区域40之间的p型基极区域30对向。
汇集有栅极电极50与电极52的电极在Y方向上例如等间隔地设置。在该情况下，具有栅极电极50与电极52的电极的Y方向上的间距(具体而言，Y方向上的栅极电极50的中心与Y方向上的电极52的中心之间的距离)为0.5μm～6μm。另外，在Y方向上相邻的电极间的距离(具体而言，绝缘膜53与p型基极区域30的交界部和栅极绝缘膜51与p型基极区域30的交界部的间隔)例如为0.2μm～5μm。接触区域60的Y方向上的宽度为0.1μm～0.5μm。接触区域61的X方向上的宽度为0.1μm～0.5μm。层间绝缘膜70的厚度例如为1μm～10μm。
半导体区域20、p型基极区域30、及n+型射极区域40各自的主成分例如为硅(Si)。半导体区域20、p型基极区域30、及n+型射极区域40各自的主成分也可为碳化硅(SiC)、氮化镓(GaN)等。绝缘膜、层间绝缘膜的材料例如包含硅氧化物(SiOx)、硅氮化物(SiNx)等。
集电极10或发射电极11的材料例如为包含选自铝(Al)、钛(Ti)、镍(Ni)、钨(W)、铜(Cu)、金(Au)等的群中的至少1种的金属。
接触区域60、61的材料例如为包含选自钨(W)、铝(Al)、镍(Ni)、金(Au)、钛(Ti)及铜(Cu)等的群中的至少1种的金属或多晶硅。栅极电极50及电极52的材料例如包含多晶硅。
作为n+型、n型等导电型的杂质元素，例如可应用磷(P)、砷(As)等。作为p+型、p型等导电型的杂质元素，例如可应用硼(B)、铝(Al)等。另外，在半导体装置1中，即便将p型与n型导电型替换，也可获得相同的效果。另外，在实施方式中所揭示的全部IGBT中，也可在集电极侧选择性地形成p+型集极区域25，且使n型缓冲层22与集电极10相接。另外，也可与选择性地形成的p+型集极区域25一并选择性地形成p-型区域。也可为与p+型集极区域25一并形成有n+型漏极区域且n+型漏极区域与集电极10相接的RC(Reverse Conducting，逆导)型IGBT。在该情况下，n+型漏极区域作为二极管部的阴极发挥作用。
对半导体装置1的动作进行说明。
图4A及图4B是表示第1实施方式的半导体装置的动作的示意性剖视图。
图4A对应于图1A的示意性剖面图，图4B对应于图2A的示意性剖面图。
在半导体装置1的导通状态下，电子电流例如按照发射电极11、n+型射极区域40、形成于p型基极区域30的通道区域、半导体区域20、p+型集极区域25、及集电极10的顺序流动。电洞电流例如按照集电极10、p+型集极区域25、半导体区域20、p型基极区域30、p+型区域30a、及发射电极11的顺序流动。此处，p型基极区域30、p+型区域30a具有与发射电极欧姆接触的区域。电洞电流经由p型基极区域30及p+型区域30a而朝发射电极11流动。
对半导体装置1的效果进行说明。
如果半导体装置1执行开关等一系列的动作，则电流(电子电流及电洞电流)流入至发射电极11与集电极10之间，在半导体层内产生相当于伴随一系列的动作的损耗的热。或，因由半导体装置1内的不均匀动作导致的电流等的不均匀性(所谓的电流集中)而引起局部产生热。
关于半导体装置1，在p型基极区域30之上及n+型射极区域40之上设置着较厚的层间绝缘膜70。作为参考例，假定不存在接触区域61的构造。
在半导体层内产生的热逸散至发射电极11侧。此处，热阻是由将接触区域60与层间绝缘膜70合并的两者的热阻决定。如果不存在接触区域61，则热阻较高的层间绝缘膜70的体积相对变高。即，将热阻较低的接触区域60的热阻与热阻较高的层间绝缘膜70的热阻合并而得的热阻变高。由此，在参考例中，朝发射电极11侧的散热性变差。
另外，在断开时，在n+型射极区域40与p型基极区域30的pn接合部产生漏电流，伴随漏电流的产生而温度上升。温度越高则漏电流越大。因此，如果朝发射电极11侧的散热性变差，则漏电流增加，伴随该漏电流增加，温度局部上升。而且，如果陷入漏电流增加与局部温度上升重复的连锁，则n+型射极区域40与p型基极区域30的pn接合部破坏。或寄生npn晶体管进行动作。
如果pn接合部破坏，则无法进行利用栅极电极50的断开控制，无法使元件断开。有如下情况：由因无法进行断开控制造成的元件破坏或半导体装置的温度上升而引起发射电极11随着温度上升而熔融。
针对所述情况，在半导体装置1中，除接触区域60以外，在层间绝缘膜70内还具备接触区域61。因此，半导体装置1的发射极侧的热阻成为将接触区域60的热阻、接触区域61的热阻、及层间绝缘膜70的热阻合并而得的热阻。
即，在半导体装置1中，由于存在接触区域61，所以热阻较高的层间绝缘膜70的体积相对而言减小，将热阻较低的接触区域60的热阻、接触区域61的热阻、与层间绝缘膜70的热阻合并而得的热阻与参考例相比变低。
由此，在半导体装置1中，在半导体层内产生的热高效率地逸散至发射电极11侧。
例如在断开时，即便在n+型射极区域40与p型基极区域30的pn接合部产生漏电流，也可通过朝发射电极11侧的散热性提高，而使在n+型射极区域40与p型基极区域30的pn接合部产生的热高效率地逸散至发射电极11侧。
即，在半导体装置1中，不易发生漏电流增加与局部温度上升重复的连锁。
由此，在半导体装置1中，推测为因热所致的破坏的断开时的短路动作(SCSOA(ShortCircuit Safe Operating Area，短路安全工作区))或大电流开关试验(RBSOA(Reverse BiasedSafe Operating Area，逆向偏压安全工作区))时的破坏特性变大。
另外，在半导体装置1中，通过调整接触区域61的数量，能够自由地调整接触区域60、61及层间绝缘膜70的热阻。
另外，在半导体装置1，除设置着栅极电极50以外还设置着电极52。即，在半导体装置1中，在能够设置栅极电极50的场所设置着电极52，可以导通状态下的饱和电流不会过剩(例如导致元件破坏的程度的饱和电流值)的方式调整通道密度。
(第2实施方式)
图5是表示第2实施方式的半导体装置的主要部分的示意性俯视图。
在图5中未表示出层间绝缘膜70。
在第2实施方式的半导体装置2中，X方向上的接触区域61的排列并非等间隔。例如在半导体装置2中，接触区域61集中在n+型射极区域40。
换言之，在半导体装置2中，设置着多个n+型射极区域40的区域中的每单位面积的多个接触区域61的占有率高于设置着多个p型基极区域30的区域中的多个接触区域61的占有率。
根据这种构造，n+型射极区域40与p型基极区域30的接合部的散热性比半导体装置1提高。由此，在半导体装置2中，进而不易发生漏电流增加与局部温度上升重复的连锁。
由此，例如在半导体装置2中，推测为因热所致的破坏的断开时的短路动作(SCSOA)或大电流开关试验(RBSOA)时的破坏特性变大。
(第3实施方式)
图6A及图6B是表示第3实施方式的半导体装置的主要部分的示意性剖视图。
图7是表示第3实施方式的半导体装置的主要部分的示意性俯视图。
图6A表示沿着图7的A-A'线的剖面，图6B中表示沿着图7的C-C'线的剖面。沿着图7的B-B'线的剖面与图1B相同，沿着图7的D-D'线的剖面与图2B相同。
在第3实施方式的半导体装置3中，通过多个接触区域60及多个接触区域61而使接触区域成为格子状(图7)。
在栅极电极50之上，以不使成为与发射电极11相同电位的接触区域61和栅极电极50电连接的方式，隔着栅极绝缘膜51而设置接触区域61。例如栅极电极50隔着栅极绝缘膜51而与多个接触区域61中的任一区域对向。栅极电极50的上端50u与集电极10的上表面10u之间的距离短于电极52的上端52u与集电极10的上表面10u之间的距离。栅极电极50的上端50u低于电极52的上端52u。
在半导体装置3中，在栅极电极50之上也设置着接触区域61。由此，散热性进一步提高。
(第4实施方式)
图8A～图9B是表示第4实施方式的半导体装置的主要部分的示意性剖视图。
图10是表示第4实施方式的半导体装置的主要部分的示意性俯视图。
图8A中表示沿着图10的A-A'线的剖面，图8B中表示沿着图10的B-B'线的剖面，图9A中表示沿着图10的C-C'线的剖面，图9B中表示沿着图10的D-D'线的剖面。
图10中表示沿着图8A～图9B的E-E'线的平面。图10中未表示出图8A～图9B所示的层间绝缘膜70。
第4实施方式的半导体装置4为上下电极构造的pin二极管。
在半导体装置4中，在半导体区域20之上，选择性地设置着作为阳极的多个p型半导体区域30。半导体区域20包含n-型半导体区域21、及作为阴极的n型半导体区域22。在p型半导体区域30之上，选择性地设置着多个p+型区域30b。多个p型半导体区域30沿Y方向排列并且沿X方向排列。多个区域30b沿Y方向排列并且沿X方向排列。区域30b包含在p型半导体区域30，可将区域30b设为p型半导体区域30的一部分。在半导体装置4中，在导通状态下，例如从p+型区域30b注入电洞，从n型半导体区域22注入电子。
在Y方向上，在相邻的p型半导体区域30之间设置着电极55。另外，在Y方向上，在相邻的p型半导体区域30之间设置着电极57。另外，在Y方向上，在相邻的区域30b之间设置着电极55。另外，在Y方向上，在相邻的区域30b之间设置着电极57。电极55及电极57沿X方向延伸。
电极55的下端55d位于n-型半导体区域21。电极57的下端57d位于n-型半导体区域21。在电极55与n-型半导体区域21之间设置着绝缘膜56。在电极55与p型半导体区域30之间设置着绝缘膜56。在电极55与区域30b之间设置着绝缘膜56。在电极57与n-型半导体区域21之间设置着绝缘膜58。在电极57与p型半导体区域30之间设置着绝缘膜58。在电极57与区域30b之间设置着绝缘膜58。
阴极电极15设置在半导体区域20之下，且电连接于半导体区域20中的n型半导体区域22。阴极电极15例如与n型半导体区域22欧姆接触。在多个p型半导体区域30之上及多个区域30b之上设置着层间绝缘膜70。在层间绝缘膜70之上设置着阳极电极16。
多个接触区域60将p型半导体区域30与阳极电极16电连接。多个接触区域60将区域30b与阳极电极16电连接。多个接触区域60与区域30b欧姆接触。多个接触区域60在Z方向上贯通层间绝缘膜70。多个接触区域60与层间绝缘膜70相接。多个接触区域60沿X方向延伸。
通过多个接触区域61将在Y方向上相邻的接触区域60彼此电连接。多个接触区域61在Z方向上贯通层间绝缘膜70。多个接触区域61与阳极电极16、层间绝缘膜70、p型半导体区域30、区域30b相接。多个接触区域61与区域30b欧姆接触。另外，电极57与接触区域61相接。多个接触区域61沿Y方向延伸。
在半导体装置4中，除接触区域60以外还设置着接触区域61。由此，在半导体装置4中，与不存在接触区域61的半导体装置相比，散热性提高。因此，在半导体装置4中，不易发生漏电流增加与局部温度上升重复的连锁。
如果pn接合部热破坏，则在断开状态下，电流有可能经由pn接合部泄漏。在半导体装置4中，不易产生这种漏电流。
另外，在半导体装置4中，通过调整接触区域61的数量，可自由地调整接触区域60、61及层间绝缘膜70的热阻。
另外，在半导体装置4中，于在Y方向上相邻的区域30b之间设置着电极55或电极57，于在X方向上相邻的区域30b之间设置着p型半导体区域30。
即，在半导体装置4中，以在导通状态下从区域30b注入的电洞的量不会过剩的方式，调整区域30b的占有率。由此，断开后的半导体装置4的恢复时间或拖尾时间变短。
(第5实施方式)
图11是表示第5实施方式的半导体装置的主要部分的示意性剖视图。
在第5实施方式的半导体装置5中，将半导体装置1与半导体装置4复合。在半导体装置5中，通过半导体装置1与半导体装置4而使集电极10与阴极电极15成为共通的电极，发射电极11与阳极电极16成为共通的电极。半导体区域20是通过半导体装置1与半导体装置4而成为共通的半导体区域。另外，p型基极区域30及p型半导体区域30是通过半导体装置1与半导体装置4而成为共通的半导体区域。此处，将半导体区域20之上的p型半导体区域中的基极区域30设为第1区域，将p型半导体区域30设为第2区域。在半导体装置5中，将源极区域40设置在基极区域30与层间绝缘膜70之间。多个接触区域60是在层间绝缘膜70内沿Z方向延伸。在半导体装置1中，多个接触区域60的任一区域将源极区域40与发射电极11电连接。另外，多个接触区域60的任一区域在半导体装置4中将p型半导体区域30与阳极电极16电连接。多个接触区域61在层间绝缘膜70内沿Z方向延伸。多个接触区域61设置于在Y方向上相邻的接触区域60之间。
通过使半导体装置1与半导体装置4复合，能够实现具备IGBT及pin二极管的两者的半导体装置，能够使芯片尺寸缩小或使安装变得容易。半导体装置4作为二极管发挥功能。另外，通过使半导体装置1与半导体装置4复合，能够同时形成p型基极区域30与p型半导体区域30，且能够同时形成p+型区域30a与区域30b，能够同时形成电极50、52、55、57，能够同时形成接触区域60、61，也能够同时形成层间绝缘膜70，且能够同时形成集电极10与阴极电极15，能够同时形成发射电极11与阳极电极16。由此，能够谋求具备IGBT及pin二极管的半导体装置的制造制程中的成本降低。也可不通过IGBT与二极管同时地形成，而进行个别的区域形成。
与半导体装置4复合的半导体装置并不限定于半导体装置1，也可为半导体装置2或半导体装置3。
在所述实施方式中，所谓表述为“A设置在B之上”时的“在……之上”除了A与B接触，A设置在B之上的情况以外，也存在以A不与B接触，A设置在B的上方的情况的含义使用的情况。另外，“A设置在B之上”有时也应用于使A与B反转而使得A位于B之下的情况、或A与B横向排列的情况。其原因在于，即便使实施方式的半导体装置旋转，在旋转前后，半导体装置的构造也不改变。
以上，一边参照具体例，一边对实施方式进行了说明。然而，实施方式并不限定于这些具体例。即，只要具备实施方式的特征，业者对这些具体例适当加以设计变更而成的发明也包含在实施方式的范围内。所述各具体例所具备的各要素及其配置、材料、条件、形状、尺寸等并不限定于所例示的情况，能够进行适当变更。
另外，所述各实施方式所具备的各要素可在技术上能够实现的范围内进行复合，只要具备实施方式的特征，则组合这些要素而成者也包含在实施方式的范围内。此外，应当了解，在实施方式的思想的范畴中，只要为业者便能够想到各种变更例及修正例，且这些变更例及修正例也属于实施方式的范围。
对本发明的若干实施方式进行了说明，但这些实施方式是作为示例而提出，并非意欲限定发明的范围。这些新颖的实施方式能够以其他各种实施方式来实施，可在不脱离发明的主旨的范围内进行各种省略、置换、变更。这些实施方式及其变化包含在发明的范围及主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。
[符号的说明]
1、2、3、4、5 半导体装置
10 集电极
15 阴极电极
10u 上表面
11 发射电极
16 阳极电极
20 半导体区域
21 n-型基极区域、n-型半导体区域
22 n型缓冲区域、n型半导体区域
25 p+型集极区域
30 p型基极区域、p型半导体区域
30a、30b p+型区域
40 n+型射极区域
50 栅极电极
50u 上端
51 栅极绝缘膜
52 电极
52u 上端
53、56、58 绝缘膜
55、57 电极
55d、57d 下端
60、61 接触区域
70 层间绝缘膜
70u 上表面
Claims (20)
1.一种半导体装置，其特征在于具备：
第1导电型的第1半导体区域；
第2导电型的第2半导体区域，设置在所述第1半导体区域之上；
第1导电型的第3半导体区域，设置在所述第2半导体区域之上；
层间绝缘膜，设置在所述第2半导体区域之上及所述第3半导体区域之上；
第1电极，设置在所述第1半导体区域之下；
第2电极，设置在所述层间绝缘膜之上；
多个第1接触区域，在所述层间绝缘膜内朝从所述第1电极朝向所述第2电极的第1方向延伸，将所述第3半导体区域与所述第2电极电连接；
多个第2接触区域，在所述层间绝缘膜内朝所述第1方向延伸，设置在相邻的所述第1接触区域之间；以及
第3电极，隔着第1绝缘膜而设置在所述第2半导体区域。
2.根据权利要求1所述的半导体装置，其特征在于进而具备：第4电极，设置在所述第3电极的旁侧，隔着第2绝缘膜而设置在所述第2半导体区域，且电连接于所述第2电极。
3.根据权利要求2所述的半导体装置，其特征在于：所述第3电极与所述第4电极沿相对于所述第1方向交叉的方向交替地排列。
4.根据权利要求2所述的半导体装置，其特征在于：所述第4电极与所述多个第2接触区域相接。
5.根据权利要求1所述的半导体装置，其特征在于：所述多个第1接触区域沿与所述第1方向交叉的第2方向延伸。
6.根据权利要求1所述的半导体装置，其特征在于：所述多个第1接触区域的任一区域与所述第2半导体区域相接。
7.根据权利要求1所述的半导体装置，其特征在于：所述多个第2接触区域的任一区域与所述第3半导体区域相接，所述任一区域以外的区域与所述第2半导体区域相接。
8.根据权利要求5所述的半导体装置，其特征在于：所述多个第2接触区域沿与所述第1方向及所述第2方向交叉的第3方向延伸。
9.根据权利要求1所述的半导体装置，其特征在于：所述多个第2接触区域排列在与所述第1方向交叉的第2方向。
10.根据权利要求1所述的半导体装置，其特征在于：所述第3电极隔着所述第1绝缘膜而与所述多个第2接触区域对向。
11.根据权利要求1所述的半导体装置，其特征在于：设置着所述第3半导体区域的区域中的每单位面积的所述多个第2接触区域的占有率高于设置着所述第2半导体区域的区域中的所述占有率。
12.根据权利要求1所述的半导体装置，其特征在于：在所述第1半导体区域与所述第1电极之间，进而具备第2导电型的第4半导体区域。
13.一种半导体装置，其特征在于具备：
第1导电型的第1半导体区域；
第2导电型的第2半导体区域，设置在所述第1半导体区域之上；
层间绝缘膜，设置在所述第2半导体区域之上；
第1电极，设置在所述第1半导体区域之下；
第2电极，设置在所述层间绝缘膜之上；
多个第1接触区域，在所述层间绝缘膜内朝从所述第1电极朝向所述第2电极的第1方向延伸，将所述第2半导体区域与所述第2电极电连接；以及
多个第2接触区域，在所述层间绝缘膜内朝所述第1方向延伸，设置在相邻的所述第1接触区域之间。
14.根据权利要求13所述的半导体装置，其特征在于：所述多个第1接触区域朝与所述第1方向交叉的第2方向延伸。
15.根据权利要求13所述的半导体装置，其特征在于：所述多个第1接触区域的任一区域与所述第2半导体区域相接。
16.根据权利要求13所述的半导体装置，其特征在于：所述多个第2接触区域朝与所述第1方向及所述第2方向交叉的第3方向延伸。
17.根据权利要求13所述的半导体装置，其特征在于：所述多个第2接触区域排列在与所述第1方向交叉的第2方向。
18.根据权利要求13所述的半导体装置，其特征在于进而具备：第5电极，隔着第3绝缘膜而设置在所述多个第2半导体区域的任一区域。
19.根据权利要求18所述的半导体装置，其特征在于进而具备：第6电极，设置在所述第5电极的旁侧，隔着第4绝缘膜而设置在所述多个第2半导体区域的任一区域，且电连接于所述第2电极。
20.一种半导体装置，其特征在于具备：
第1导电型的第1半导体区域；
第2导电型的第2半导体区域，设置在所述第1半导体区域之上，且包含第1区域与第2区域；
层间绝缘膜，设置在所述第2半导体区域之上；
第3半导体区域，设置在所述第2半导体区域的所述第1区域与所述层间绝缘膜之间；
第1电极，设置在所述第1半导体区域之下；
第2电极，设置在所述层间绝缘膜之上；
多个第1接触区域，在所述层间绝缘膜内朝从所述第1电极朝向所述第2电极的第1方向延伸，将所述第3半导体区域与所述第2电极及所述第2半导体区域的所述第2区域与所述第2电极电连接；
多个第2接触区域，在所述层间绝缘膜内朝所述第1方向延伸，设置在相邻的所述第1接触区域之间；以及
第3电极，隔着第1绝缘膜而设置在所述第2半导体区域的所述第1区域。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015052409A JP2016174040A (ja) | 2015-03-16 | 2015-03-16 | 半導体装置 |
| JP2015-052409 | 2015-03-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105990412A true CN105990412A (zh) | 2016-10-05 |
| CN105990412B CN105990412B (zh) | 2020-09-18 |
Family
ID=56924153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510553388.2A Active CN105990412B (zh) | 2015-03-16 | 2015-09-02 | 半导体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9496352B2 (zh) |
| JP (1) | JP2016174040A (zh) |
| KR (1) | KR20160111305A (zh) |
| CN (1) | CN105990412B (zh) |
| TW (1) | TW201635486A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019102669A (ja) * | 2017-12-04 | 2019-06-24 | 株式会社東芝 | 半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070052014A1 (en) * | 2005-08-26 | 2007-03-08 | Sanken Electric Co., Ltd. | Trench semiconductor device of improved voltage strength, and method of fabrication |
| CN101719495A (zh) * | 2008-09-30 | 2010-06-02 | 英飞凌科技奥地利有限公司 | 半导体器件及其制造方法 |
| US20110298048A1 (en) * | 2009-02-16 | 2011-12-08 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| CN102859699A (zh) * | 2010-03-02 | 2013-01-02 | 维西埃-硅化物公司 | 制造双栅极装置的结构和方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04216633A (ja) | 1990-12-18 | 1992-08-06 | Nec Yamagata Ltd | 半導体装置 |
| US6064086A (en) | 1995-08-24 | 2000-05-16 | Kabushiki Kaisha Toshiba | Semiconductor device having lateral IGBT |
| US7193268B2 (en) * | 2005-01-13 | 2007-03-20 | Shindengen Electric Manufacturing Co., Ltd | Semiconductor device |
| JP5122762B2 (ja) | 2006-03-07 | 2013-01-16 | 株式会社東芝 | 電力用半導体素子、その製造方法及びその駆動方法 |
| JP5040240B2 (ja) | 2006-09-29 | 2012-10-03 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
| JP2009038318A (ja) * | 2007-08-03 | 2009-02-19 | Toshiba Corp | 半導体装置 |
| JP5537359B2 (ja) | 2010-09-15 | 2014-07-02 | 株式会社東芝 | 半導体装置 |
| JP6101183B2 (ja) | 2013-06-20 | 2017-03-22 | 株式会社東芝 | 半導体装置 |
-
2015
- 2015-03-16 JP JP2015052409A patent/JP2016174040A/ja active Pending
- 2015-08-07 KR KR1020150111580A patent/KR20160111305A/ko not_active Application Discontinuation
- 2015-09-02 TW TW104128900A patent/TW201635486A/zh unknown
- 2015-09-02 US US14/843,640 patent/US9496352B2/en active Active
- 2015-09-02 CN CN201510553388.2A patent/CN105990412B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070052014A1 (en) * | 2005-08-26 | 2007-03-08 | Sanken Electric Co., Ltd. | Trench semiconductor device of improved voltage strength, and method of fabrication |
| CN101719495A (zh) * | 2008-09-30 | 2010-06-02 | 英飞凌科技奥地利有限公司 | 半导体器件及其制造方法 |
| US20110298048A1 (en) * | 2009-02-16 | 2011-12-08 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| CN102859699A (zh) * | 2010-03-02 | 2013-01-02 | 维西埃-硅化物公司 | 制造双栅极装置的结构和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201635486A (zh) | 2016-10-01 |
| JP2016174040A (ja) | 2016-09-29 |
| KR20160111305A (ko) | 2016-09-26 |
| CN105990412B (zh) | 2020-09-18 |
| US9496352B2 (en) | 2016-11-15 |
| US20160276444A1 (en) | 2016-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104916670B (zh) | 半导体装置 | |
| JP6501331B2 (ja) | トレンチゲート型ｍｏｓ半導体装置 | |
| CN105047712B (zh) | 纵向型半导体装置及其制造方法 | |
| CN105706238B (zh) | 半导体装置 | |
| CN102694009B (zh) | 半导体器件及其制造方法 | |
| CN107026163A (zh) | 具有沿着晶体管单元区的过渡区中的晶体管单元和超结结构的半导体器件 | |
| CN106067480B (zh) | 一种双通道rc-ligbt器件及其制备方法 | |
| CN107403800A (zh) | 具有叉指状背对背mosfet的器件结构 | |
| CN103972282B (zh) | 反向阻断半导体器件和制造反向阻断半导体器件的方法 | |
| CN101233615A (zh) | 半导体元件和电气设备 | |
| CN105097907A (zh) | 半导体器件和有隔离源区的反向导电绝缘栅双极晶体管 | |
| CN110383489B (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
| CN105845732B (zh) | 半导体装置 | |
| CN110047919A (zh) | 半导体器件和有形成在半导体台面源区绝缘栅双极晶体管 | |
| CN106531786B (zh) | 半导体装置 | |
| CN109755293A (zh) | 半导体装置 | |
| JP7369601B2 (ja) | 半導体装置およびその製造方法 | |
| CN109509789A (zh) | 半导体装置 | |
| CN105470255A (zh) | 半导体器件及其制造方法 | |
| CN204102904U (zh) | 半导体装置 | |
| CN105990423A (zh) | 横向双扩散场效应管 | |
| CN110164971A (zh) | 半导体装置 | |
| CN207183281U (zh) | 一种可调节开关速度的沟槽栅超结半导体器件 | |
| CN106129110A (zh) | 一种双通道rc‑igbt器件及其制备方法 | |
| CN104916663A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |