CN105845732B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105845732B
CN105845732B CN201510546433.1A CN201510546433A CN105845732B CN 105845732 B CN105845732 B CN 105845732B CN 201510546433 A CN201510546433 A CN 201510546433A CN 105845732 B CN105845732 B CN 105845732B
Authority
CN
China
Prior art keywords
electrode
semiconductor device
region
along
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510546433.1A
Other languages
English (en)
Other versions
CN105845732A (zh
Inventor
原琢磨
野津哲郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105845732A publication Critical patent/CN105845732A/zh
Application granted granted Critical
Publication of CN105845732B publication Critical patent/CN105845732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Abstract

根据一个实施方式的半导体装置，包括元件区域和包围所述元件区域的终端区域，该半导体装置还包括：具有第一导电型的第一半导体区域；具有第二导电型并被设置在所述第一半导体区域上的第二半导体区域；具有所述第一导电型并被设置在所述第二半导体区域上的第三半导体区域。第一电极与所述第一半导体区域电连接，第二电极与所述第三半导体区域电连接。第三电极和第四电极位于所述元件区域中。从所述第一电极到所述第三电极的距离比从所述第一电极到所述第四电极的距离短。

Description

半导体装置
本申请基于2014年02月03日申请的在先日本国专利申请2015－019163号主张优先权，并且将其内容整体通过引用而包含在本说明书中。
技术领域
这里说明的实施方式涉及半导体装置。
背景技术
在IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)等半导体装置中，配置有晶体管等元件的元件区域被终端区域包围，有时会在终端区域附近的元件区域中发生局部损坏。该重要因素之一是在元件区域与终端区域之间，会产生容易发生雪崩击穿的位置(通称为热点(hotspot))。例如，在对元件区域施加了电涌等负荷的情况下，存在在元件区域与终端区域之间热点多次往来的现象。如果在元件区域与终端区域之间热点多次往来，则元件区域中的耐压超过临界耐压，在元件区域中发生局部损坏。希望获得这样的局部的损坏被抑制、耐压高的半导体装置。
发明内容
实施方式提供一种耐压更高的半导体装置。
通常，根据一个实施方式的半导体装置，包括：元件区域和终端区域。所述终端区域在第一平面中包围所述元件区域。所述半导体装置包括：具有第一导电型的第一半导体区域；具有第二导电型并被设置在所述第一半导体区域上的第二半导体区域；具有所述第一导电型并被设置在所述第二半导体区域上的第三半导体区域。第一电极与所述第一半导体区域电连接；第二电极与所述第三半导体区域电连接。第三电极配置在所述元件区域中并隔着第一绝缘膜与所述第一半导体区域、所述第二半导体区域、以及所述第三半导体区域相邻。第四电极配置在所述元件区域中沿着平行于所述第一平面的第一方向位于所述第三电极与所述终端区域之间。所述第四电极隔着第二绝缘膜与所述第一半导体区域、所述第二半导体区域、以及所述第三半导体区域相邻。沿着第二方向从所述第一电极到所述第三电极的第一距离比沿着所述第二方向从所述第一电极到所述第四电极的第二距离短，所述第二方向与所述第一平面交叉。
通常，根据另一个实施方式的半导体装置，包括：元件区域和在第一平面中包围所述元件区域的终端区域；具有第一导电型的第一半导体区域；具有第二导电型并被设在所述第一半导体区域上的第二半导体区域；具有所述第一导电型并被设在所述第二半导体区域上的第三半导体区域；第一电极，所述第一电极与所述第一半导体区域电连接；第二电极，所述第二电极与所述第三半导体区域电连接；位于所述元件区域中并隔着第一绝缘膜与所述第一半导体区域、所述第二半导体区域、以及所述第三半导体区域相邻的第三电极；在所述元件区域中沿着平行于所述第一平面的第一方向位于所述第三电极与所述终端区域之间的第四电极，所述第四电极隔着第二绝缘膜与所述第一半导体区域、所述第二半导体区域、以及所述第三半导体区域相邻；沿着与所述第一平面交叉的第二方向位于所述第一电极与所述第三电极之间的第五电极；以及沿着所述第二方向位于所述第一电极与所述第四电极之间的第六电极，其中沿着所述第二方向从所述第一电极到所述第五电极的第一距离比沿着所述第二方向从所述第一电极到所述第六电极的第二距离长。
根据上述构成的半导体装置，能够提供耐压更高的半导体装置。
附图说明
图1(a)是示意性地表示第一实施方式涉及的半导体装置的主要部分的剖视图，是沿着图1(c)的A－A’线的位置处的示意性剖视图。图1(b)是示意性地表示第一实施方式涉及的半导体装置的主要部分的剖视图，是沿着图1(c)的B－B’线的位置处的示意性剖视图。图1(c)是示意性地表示第一实施方式涉及的半导体装置的俯视图。
图2(a)～图2(b)是示意性地表示第一实施方式涉及的半导体装置的主要部分的制造过程的剖视图。
图3(a)～图3(b)是示意性地表示第一实施方式涉及的半导体装置的主要部分的制造过程的剖视图。
图4(a)～图4(b)是示意性地表示第一实施方式涉及的半导体装置的主要部分的制造过程的剖视图。
图5(a)是示意性地表示参考例涉及的半导体装置的主要部分的剖视图，图5(b)是示意性地表示参考例涉及的半导体装置的俯视图。
图6(a)是示意性地表示第一实施方式涉及的半导体装置的主要部分的剖视图，图6(b)是示意性地表示第一实施方式涉及的半导体装置的主要部分的俯视图。
图7是示意性地表示第一实施方式的变形例涉及的半导体装置的主要部分的剖视图。
图8(a)是示意性地表示第二实施方式涉及的半导体装置的主要部分的剖视图，图8(b)是示意性地表示第二实施方式涉及的半导体装置的主要部分的剖视图。
图9是示意性地表示第二实施方式的变形例涉及的半导体装置的主要部分的剖视图。
图10(a)是示意性地表示第三实施方式的第一例涉及的半导体装置的主要部分的剖视图，图10(b)是示意性地表示第三实施方式的第二例涉及的半导体装置的主要部分的剖视图。
图11(a)是示意性地表示第四实施方式涉及的半导体装置的主要部分的剖视图。图11(b)是沿着图11(a)的C－C’线的位置处的示意性俯视图。
图12(a)是示意性地表示第五实施方式涉及的半导体装置的主要部分的剖视图。图12(b)是沿着图12(a)的C－C’线的位置处的示意性俯视图。
具体实施方式
以下，参照附图对实施方式进行说明。在以下的说明中，对相同的部件赋予相同的附图标记，并对已经说明过的部件适当地省略其说明。另外，在实施方式中，只要没有特别限定，则以n+型、n型的顺序表示n型(第一导电型)的杂质浓度变低。另外，以p+型、p型的顺序表示p型(第二导电型)的杂质浓度变低。另外，在以下所示的图中，引入三维坐标(X轴、Y轴、以及Z轴)。
(第一实施方式)
图1(a)是示意性地表示第一实施方式涉及的半导体装置的主要部分的剖视图，是沿着图1(c)的A－A’线的位置处的示意性剖视图。图1(b)是示意性地表示第一实施方式涉及的半导体装置的主要部分的剖视图，是沿着图1(c)的B－B’线的位置处的示意性剖视图。图1(c)是示意性地表示第一实施方式涉及的半导体装置的俯视图。图1(b)也对应于沿着图1(a)的虚线B”的线的位置处的示意性剖视图。在图1(a)中，表示了第一实施方式涉及的半导体装置1A在Y－Z平面中的剖面，在图1(b)中，表示了半导体装置1A在X－Z平面中的剖面。
半导体装置1A是上下电极构造的MOSFET(Metal Oxide Semiconductor FieldEffect Transistor：金属氧化物半导体场效应晶体管)。半导体装置1A例如具有被配置有元件(例如晶体管等)的元件区域90、和在元件区域90的外侧包围元件区域90的终端区域91。这里，晶体管例如是包括源极区域、漏极区域、基极区域、栅电极、以及栅极绝缘膜的MOSFET。元件区域90也被称为活性区域90。
半导体装置1A例如具备第一半导体区域(以下，例如为半导体区域20)、第二半导体区域(以下，例如为基极区域30)、第三半导体区域(以下，例如为源极区域40)、第一电极(以下，例如为漏电极10)、第二电极(以下，例如为源电极11)、多个第三电极(以下，例如为栅电极50)、多个第四电极(以下，例如为栅电极52)、和接触区域35。
这里，将从漏电极10朝向源电极11的方向例如设为Z方向，将与Z方向交叉的方向例如设为X方向，将与Z方向以及X方向交叉的方向例如设为Y方向。在实施方式中，将多个栅电极50邻接的方向例如设为Y方向。
半导体区域20具有n型的漂移区域21、和n+型的漏极区域22。漂移区域21设在漏极区域22之上。漏极区域22的杂质浓度比漂移区域21的杂质浓度高。漂移区域21例如是外延生长层。
在漏极区域22之下设有漏电极10。漏电极10与半导体区域20的漏极区域22相接。漏电极10与漏极区域22电连接。
基极区域30设在半导体区域20之上。基极区域30选择性地设在漂移区域21的表面。即，基极区域30不完全覆盖漂移区域21的表面。基极区域30的导电型为p型。基极区域30设在元件区域90、和终端区域91的一部分。在终端区域91中，在基极区域30之上以及半导体区域20之上设有层间绝缘膜70。
源极区域40设在基极区域30之上。源极区域40选择性地设在基极区域30的表面。即，源极区域40不完全覆盖基极区域30的表面。源极区域40的导电型为n+型。源极区域40的杂质浓度比漂移区域21的杂质浓度高。
在源极区域40之上设有源电极11。源电极11与源极区域40相接。源电极11与源极区域40电连接。
接触区域35选择性地设在基极区域30的表面。即，接触区域35不完全覆盖基极区域30的表面。接触区域35与源电极11、和源极区域40相接。接触区域35的导电型为p+型。接触区域35的杂质浓度比基极区域30的杂质浓度高。
另外，在半导体装置1A中，多个栅电极50被设置成隔着第一绝缘膜(以下，例如为绝缘膜51)与半导体区域20的漂移区域21、基极区域30、以及源极区域40相对。与栅电极50相接的绝缘膜51被称为栅极绝缘膜。多个栅电极50与栅极焊盘50p电连接(参照图1(c))。
另外，在半导体装置1A中，在元件区域90设有多个栅电极50。多个栅电极50例如沿Y方向排列。多个栅电极50的每一个例如大致平行地沿X方向延伸。栅电极50的上端50u位于基极区域30的上侧，栅电极50的下端50d位于漂移区域21内。即，栅电极50具有沟道结构。多个栅电极50各自的下端50d与漏电极10的上表面10u之间的距离大致相同。
另外，在半导体装置1A中，在元件区域90设有多个栅电极52。栅电极52例如设在比栅电极50靠终端区域91一侧。即，沿着Y方向，多个栅电极52处于多个栅电极50与终端区域91之间。在多个栅电极50中的最外(沿Y方向的)的栅电极50即栅电极50e的外侧设有多个栅电极52。多个栅电极52配置在终端区域91附近的元件区域90。多个栅电极52被设置成隔着第二绝缘膜(以下，例如为绝缘膜53)与半导体区域20的漂移区域21、基极区域30、以及源极区域40面对。与栅电极52相接的绝缘膜53被称为栅极绝缘膜。多个栅电极52与栅极焊盘50p电连接。
多个栅电极52例如在Y方向排列。另外，多个栅电极52的每一个例如大致平行地沿X方向延伸。栅电极52的上端52u位于基极区域30的上侧，栅电极52的下端52d位于漂移区域21内。即，栅电极52具有沟道结构。多个栅电极52各自的下端52d与漏电极10的上表面10u之间的距离(第一距离)大致相同。
其中，多个栅电极52各自的下端52d与漏电极10的上表面10u之间的距离比多个栅电极50各自的下端50d与漏电极10的上表面10u之间的距离(第二距离)长。即，沿着Z方向的沟道栅电极50的下端的深度比沿着Z方向的沟道栅电极52的下端的深度大。另外，在Y方向，多个栅电极52各自的宽度W52比多个栅电极50各自的宽度W50窄。
即，设在终端区域91附近的元件区域90b的栅电极52的下端52d在Z方向位于设在终端区域91附近以外的元件区域90a的栅电极50的下端50d即源电极11的附近。另外，设在终端区域91附近的元件区域90b的栅电极52的宽度W52比设在终端区域91附近以外的元件区域90a的栅电极50的宽度W50窄。
此外，栅电极52的数量在图1(a)中表示了三个，但该数量不被特别限定。
设在漏电极10与源电极11之间的各半导体区域的主成分例如为硅(Si)。各半导体区域的主成分也可以是碳化硅(SiC)、氮化镓(GaN)等。例如，在各半导体区域的主成分为硅(Si)的情况下，作为n型的杂质元素，例如可采用磷(P)、砷(As)等。作为p型的杂质元素，例如可采用硼(B)等。另外，在实施方式涉及的半导体装置中，即便交换p型与n型的导电型也能获得同样的效果。
漏电极10的材料以及源电极11的材料例如是包括从铝(Al)、钛(Ti)、镍(Ni)、钨(W)、金(Au)等的组中选择的至少一个金属的金属。栅电极50、52的材料例如包括多晶硅、钨(W)等。另外，实施方式涉及的绝缘膜的材料例如包括硅氧化物、硅氮化物等。
对半导体装置1A的制造过程进行说明。
图2(a)～图4(b)是示意性地表示第一实施方式涉及的半导体装置的主要部分的制造过程的剖视图。
例如，如图2(a)所示，在半导体区域20之上形成掩模层80。这里，对掩模层80设有开口80h1、80h2。开口80h1、80h2形成在元件区域90。在开口80h1、80h2的每一个中，露出漂移区域21的上表面21u。
其中，设在终端区域91附近的元件区域90b的开口80h2的宽度W2比设在终端区域91附近以外的元件区域90a的开口80h1的宽度W1窄。
接下来，如图2(b)所示，对从掩模层80露出的漂移区域21实施蚀刻处理。蚀刻例如是RIE(Reactive Ion Etching)。由此，在漂移区域21形成沟道21t1、21t2。
这里，对形成于漂移区域21的沟道的宽度转印掩模层80的开口80h1、80h2的宽度。即，设在终端区域91附近的元件区域90b的沟道21t2的宽度W2比设在终端区域91附近以外的元件区域90a的沟道21t1的宽度W1窄。
并且，基于负载效应，宽度窄的沟道21t2的深度比宽度宽的沟道21t1的深度浅。即，多个沟道21t2各自的底部21b2与漏极区域22的下表面22d之间的距离比多个沟道21t1各自的底部21b1与漏极区域22的下表面22d之间的距离长。
接下来，如图3(a)所示，在沟道21t1的内壁共形(Conformal)形成绝缘膜51，并且，在沟道21t2的内壁共形形成绝缘膜53。绝缘膜51、53例如通过热氧化法、CVD(ChemicalVapor Deposition)等形成。
接下来，如图3(b)所示，在沟道21t1之中经由绝缘膜51形成导电层55，并且，在沟道21t2之中，经由绝缘膜53形成导电层55。导电层55还设于漂移区域21的上表面21u。导电层55的形成例如基于CMP(Chemical Mechanical Polishing)。
接着，例如通过CMP(Chemical Vapor Deposition)将设在漂移区域21的上表面21u的绝缘膜以及导电层55除去。由此，导电层55被分离为栅电极50和栅电极52。图4(a)中表示该状态。
并且，如图4(a)所示，向漂移区域21的上表面21u一侧选择性注入p型的杂质元素，在漂移区域21的上表面21u一侧形成基极区域30。
接下来，如图4(b)所示，向基极区域30的上表面一侧选择性注入n型的杂质元素，在基极区域30的上表面一侧形成源极区域40。接着，向源极区域40的上表面一侧选择性注入p型的杂质元素，在源极区域40的上表面一侧形成接触区域35。并且，为了实现注入的杂质元素的活性化，对基极区域30、源极区域40以及接触区域35进行加热处理。
然后，如图1(a)所示，用绝缘膜覆盖栅电极50、52各自的上端，并且在终端区域91的基极区域30之上以及漂移区域21之上形成层间绝缘膜70。并且，接着还形成漏电极10、源电极11。
对半导体装置1A的作用进行说明。其中，元件区域90与配置有源电极11的区域不必一定一致。在本实施方式中，假定为配置有源电极11的区域与元件区域90几乎一致，来对半导体装置1A的作用进行说明。
在说明半导体装置1A的作用之前，对参考例涉及的半导体装置100的作用进行说明。
图5(a)是示意性地表示参考例涉及的半导体装置的主要部分的剖视图，图5(b)是示意性地表示参考例涉及的半导体装置的俯视图。
在图5(a)中表示了参考例涉及的半导体装置100在Y－Z平面中的剖面。在半导体装置100中，未设置栅电极52，作为栅极，设有多个栅电极50。在半导体装置100中，多个栅电极50各自的下端50d与漏电极10的上表面10u之间的距离全部相同。
在半导体装置100中，在导通/截止状态下，与源电极11相比对漏电极10施加高的电位。
若对栅电极50施加了阈值电位(Vth)以上的电位，则沿着作为栅极绝缘膜的绝缘膜51在基极区域30形成沟道(反转层)，向源极区域40、沟道、漂移区域21、以及漏极区域22流动电子电流。即，半导体装置100处于导通状态(接通状态)。
若对栅电极50施加小于阈值电位的电位，则不沿着绝缘膜51在基极区域30形成沟道，不流动上述的电子电流。即，半导体装置100处于截止状态(不导通状态)。
其中，如果在截止状态下对源极/漏极间施加电涌电压，则电场集中在绝缘膜51的角部51c附近。而且，由于电场的集中，有时在绝缘膜51的角部51c附近的漂移区域21内发生雪崩击穿。将发生该雪崩击穿的位置称为热点。在图5(a)、(b)中，将热点的位置示意性地用星号表示(参照角部51c以及角部30c附近)。
另外，在截止状态下，电场还集中在终端区域91的基极区域30的角部30c附近。因此，由于该集中的电场，有时在终端区域91的pn结部(p型基极区域30/n型漂移区域21之间)也产生热点。
这里，相对于雪崩击穿的耐性取决于在漂移区域21内扩展的耗尽层的延伸程度。即，耗尽层越延伸，则该耐性越高。另外，耗尽层延伸的程度还取决于漂移区域21的温度。具体而言，漂移区域21的温度越高，则耗尽层越易于延伸。
例如，热点在半导体装置100的动作最初，在流过电子电流的元件区域90中优先产生。但是，即使在元件区域90中热点在动作最初优先产生，由于元件区域90中的击穿电流，元件区域90中的漂移区域21的温度也相对上升。由此，元件区域90中的漂移区域21的耐性相对提高。由此，与元件区域90相比，在耐性相对变低的终端区域91中更易于产生热点。
另一方面，如果在终端区域91中持续产生热点，则终端区域91中的漂移区域21的温度相对上升。由此，终端区域91中的漂移区域21的耐性相对提高。即，与终端区域91相比，热点易于在元件区域90中产生。
即，发生元件区域90中产生的热点与终端区域91中产生的热点在元件区域90与终端区域91之间反复往来的现象(图5(a)、(b)的箭头)。
这里，半导体装置100具有多个栅电极50各自的下端50d与漏电极10的上表面10u之间的距离全部相同的构造。因此，可认为在热点的产生最初，在任意的绝缘膜51的角部51c附近产生热点。
但是，终端区域91附近的栅电极50与终端区域91的pn结部之间的距离比元件区域90的中央部中的栅电极50与终端区域91的pn结部之间的距离短。
因此，热点的移动的反复容易在终端区域91附近的绝缘膜51的角部51c与终端区域91的pn结部之间产生。即，击穿电流在终端区域91附近与终端区域91之间局部流动。而且，热点的移动的反复在相同的两个场所之间持续，在该场所间，如果漂移区域21劣化至超过漂移区域21的临界耐压的程度，则导致漂移区域21受到损坏、即元件受到损坏。即，在终端区域91附近的元件区域90b与终端区域91之间，漂移区域21优先损坏。
为了抑制该元件损坏，有一种使终端区域91附近的元件区域90b中的漂移区域21的厚度相对增厚的手法。根据该手法，对应于终端区域91附近的元件区域90b中的漂移区域21的厚度相对变厚，相应地促进该部分的耗尽层的延伸，该部分中的耐性优先提高。
但是，例如在漂移区域21是外延生长层的情况下，该手法是将外延生长层的膜厚选择性增厚的手法。因此，制造工序变得复杂。
另一方面，有一种设置对绝缘膜51的角部51c附近或者向基极区域30的角部30c附近的电场集中进行缓和的专用场板电极的手法。例如，该场板电极被设在终端区域91附近的元件区域90b中的漂移区域21之上或者终端区域91的pn结部之上。但是，该手法的制造工序数很多，且制造工序也复杂。
这样，通过哪种手法都对于半导体装置的低成本化而言存在极限。
图6(a)是示意性地表示第一实施方式涉及的半导体装置的主要部分的剖视图，图6(b)是示意性地表示第一实施方式涉及的半导体装置的主要部分的俯视图。
在半导体装置1A中，也在半导体装置1A的动作最初，在元件区域90中优先产生热点。由于元件区域90中的击穿电流，使得元件区域90中的漂移区域21的温度相对上升。由此，元件区域90中的漂移区域21的耐性相对提高。由此，与元件区域90相比，热点容易在耐性相对低的终端区域91中产生。
结果，终端区域91中的漂移区域21的温度相对上升。由此，终端区域91中的漂移区域21的耐性相对提高。即，与终端区域91相比，热点易于在元件区域90中产生。因此，在半导体装置1A中，也可认为如参考例那样，热点的移动的反复在终端区域91附近的元件区域90b与终端区域91之间发生。
但是，在半导体装置1A中，在多个栅电极50的外侧具备多个栅电极52。这里，栅电极52的下端52d位于比栅电极50的下端50d靠向源电极11侧的位置。即，栅电极52的下端52d比栅电极50的下端50d更远离漏电极10。换言之，在半导体装置1A中，元件区域90b中的漂移区域21的耐压由于其比较大的厚度而相对提高。
这里，栅电极50与终端区域91的pn结部之间的距离比栅电极52与终端区域91的pn结部之间的距离长。因此，热点在元件区域90a与终端区域91之间难以往来。
即，根据半导体装置1A，可抑制热点的移动反复发生的现象，漂移区域21变得难以损坏。即，半导体装置1A的耐压比半导体装置100的耐压提高。
另外，根据半导体装置1A，元件区域90b中的漂移区域21的耐压相对提高。因此，不需要通过其他手法使元件区域90b中的漂移区域21的厚度增厚。并且，也不需要设置对绝缘膜51的角部51c附近或者向基极区域30的角部30c附近的电场集中进行缓和的专用场板电极。因此，根据半导体装置1A，会实现低成本化。另外，根据半导体装置1A，设于元件区域90b的栅电极52作为对通电(导通状态)进行控制的控制电极发挥功能。因此，在导通时，半导体装置1A的导通电阻不降低，且可确保大电流。
(第一实施方式的变形例)
图7是示意性地表示第一实施方式的变形例涉及的半导体装置的主要部分的剖视图。
在半导体装置1B中，多个栅电极52各自的下端52d与漏电极10之间的距离随着从元件区域90朝向终端区域91而变长。例如，多个栅电极52各自的下端52d与漏电极10之间的距离在从多个栅电极50朝向多个栅电极52的方向，随着远离多个栅电极50而变长。例如，栅电极52的下端52d1～52d4的每一个与漏电极10之间的距离随着远离多个栅电极50中的被配置在最外的栅电极50e而变长。
在半导体装置1B中，多个栅电极52各自的下端52d与漏电极10的上表面10u之间的距离也比多个栅电极50各自的下端50d与漏电极10的上表面10u之间的距离长。因此，半导体装置1B的耐压比半导体装置100的耐压提高。
并且，在半导体装置1B中，多个栅电极50中的被配置在最外的栅电极50e的下端50d与和栅电极50e相邻的栅电极52的下端52d1的高低差比半导体装置1A短。
因此，向多个栅电极50中的被配置在最外的栅电极50e的下端50d附近的电场集中与半导体装置1A相比被缓和。即，半导体装置1B的耐压比半导体装置1A的耐压进一步提高。
(第二实施方式)
图8(a)是示意性地表示第二实施方式涉及的半导体装置的主要部分的剖视图，图8(b)是示意性地表示第二实施方式涉及的半导体装置的主要部分的剖视图。图8(b)对应于沿着图8(a)的虚线B”的线的位置处的示意性剖视图。
第二实施方式涉及的半导体装置2A具备半导体区域20、基极区域30、源极区域40、漏电极10、源电极1、多个栅电极50、多个栅电极52、和接触区域35。此外，半导体装置2A具备多个第五电极(以下，例如为场板电极56)、和多个第六电极(以下，例如为场板电极57)。场板电极56、57的材料例如与栅电极50、52的材料相同。
在半导体装置2A中，场板电极56设在栅电极50的下侧。场板电极56的每一个被设置成隔着绝缘膜51与半导体区域20的漂移区域21以及多个栅电极50的任意一个相对。多个场板电极56的每一个与源电极11电连接。场板电极56所接触的绝缘膜51被称为场板绝缘膜。
场板电极56从源电极11一侧向漏电极10一侧延伸，成为沟道结构。场板电极56例如在Y方向周期性排列。另外，半导体装置2A的栅电极50与场板电极56例如在Z方向排列。场板电极56与栅电极50大致平行地例如沿X方向延伸。
另外，在半导体装置2A中，场板电极57设在栅电极52的下侧。多个场板电极57的每一个被设置成隔着绝缘膜53与半导体区域20的漂移区域21以及多个栅电极52的每一个相对。多个场板电极57设置在多个场板电极56中的被配置在最外的场板电极56e的外侧。多个场板电极57的每一个与源电极11电连接。场板电极57所接触的绝缘膜53被称为场板绝缘膜。
场板电极57从源电极11一侧向漏电极10一侧延伸，成为沟道结构。场板电极57在Y方向例如周期性排列。另外，半导体装置2A的栅电极52与场板电极57例如在Z方向排列。场板电极57与栅电极52大致平行地例如沿X方向延伸。
另外，在半导体装置2A中，多个场板电极57各自的下端57d与漏电极10的上表面10u之间的距离(第三距离)比多个场板电极56的下端56d与漏电极10的上表面10u之间的距离(第四距离)短。
另外，在半导体装置2A中，例如在Y方向，多个栅电极52各自的宽度W52比多个栅电极50各自的宽度W50宽。另外，在Y方向，例如多个场板电极57各自的宽度W57比多个场板电极56各自的宽度W56宽。
在半导体装置2A中，这样的深度或者宽度不同的场板电极利用上述的负载效应来形成。
对半导体装置2A的作用进行说明。
在半导体装置2A中，也能在终端区域91附近的元件区域90b与终端区域91之间发生热点的移动的反复。
但是，在半导体装置2A中，在多个场板电极56的外侧具备多个场板电极57。这里，场板电极57的下端57d位于比场板电极56的下端56d靠向漏电极10侧的位置。即，在半导体装置2A中，终端区域91附近的元件区域90b中的漂移区域21的耗尽层变得比终端区域91附近以外的元件区域90a中的漂移区域21的耗尽层易于延伸。
因此，在半导体装置2A中，元件区域90b中的漂移区域21的耐压比元件区域90a中的漂移区域21的耐压增加。
由此，与元件区域90b中的漂移区域21相比，雪崩击穿易于在元件区域90a中的漂移区域21发生。并且，栅电极50与终端区域91的pn结部之间的距离比栅电极52与终端区域91的pn结部之间的距离长。因此，在半导体装置2A中，热点也变得难以在元件区域90a与终端区域91之间往来。
这样，在半导体装置2A中，也可抑制反复发生热点的移动的现象，漂移区域21变得难以损坏。即，半导体装置2A的耐压比半导体装置100的耐压提高。
另外，根据半导体装置2A，元件区域90中的漂移区域21的耐压相对提高。因此，不需要增厚元件区域90中的漂移区域21的厚度。因此，根据半导体装置2A，会实现低成本化。
(第二实施方式的变形例)
图9是示意性地表示第二实施方式的变形例涉及的半导体装置的主要部分的剖视图。
在半导体装置2B中，多个场板电极57各自的下端57d与漏电极10的上表面10u之间的距离随着从元件区域90朝向终端区域91而变短。例如，多个场板电极57各自的下端57d与漏电极10的上表面10u之间的距离在从多个栅电极50朝向多个栅电极52的方向，随着远离多个栅电极50而变短。例如，场板电极57的下端57d1～52d4的每一个与漏电极10之间的距离随着远离多个栅电极50中的被配置在最外的栅电极50e而变短。
在半导体装置2B中，多个场板电极57各自的下端57d与漏电极10的上表面10u之间的距离也比多个场板电极56各自的下端56d与漏电极10的上表面10u之间的距离短。因此，半导体装置2B的耐压比半导体装置100的耐压提高。
并且，在半导体装置2B中，多个场板电极56中被配置在最外的场板电极56e的下端56d与和场板电极56e相邻的场板电极57的下端57d1的高低差比半导体装置2A短。
因此，向与场板电极56e相邻的场板电极57的下端50d附近的电场集中与半导体装置2A相比被缓和。即，半导体装置2B的耐压比半导体装置2A的耐压进一步提高。
(第三实施方式)
图10(a)是示意性地表示第三实施方式的第一例涉及的半导体装置的主要部分的剖视图，图10(b)是示意性地表示第三实施方式的第二例涉及的半导体装置的主要部分的剖视图。
在图10(a)所示的半导体装置3A中，具备与半导体装置1A相同的构成要素，并且在半导体区域20的漏极区域22与漏电极10之间具备p+型的第四半导体区域(以下，例如为集电极区域23)。
另外，在图10(b)所示的半导体装置3B中，具备与半导体装置2A相同的构成要素，并且在半导体区域20的漏极区域22与漏电极10之间具备p+型的集电极区域23。
即，半导体装置3A、3B是上下电极构造的IGBT(Insulated Gate BipolarTransistor)。这里，在第三实施方式中，将在半导体装置2A、2B中使用的名称的“源极”替换为“发射极”，将“漏极”替换为“集电极”，将“漂移”替换为“基极”。
此外，在半导体装置3A中，多个栅电极52各自的下端52d与漏电极10之间的距离也可以在从多个栅电极50朝向多个栅电极52的方向，随着远离多个栅电极50而变长。
另外，在半导体装置3B中，多个场板电极57各自的下端57d与漏电极10的上表面10u之间的距离也可以在从多个栅电极50朝向多个栅电极52的方向，随着远离多个栅电极50而变短。
(第四实施方式)
图11(a)是示意性地表示第四实施方式涉及的半导体装置的主要部分的剖视图。图11(b)是沿着图11(a)的C－C’线的位置处的示意性俯视图。
在图11(a)中表示了X－Z平面中的半导体装置4的剖面。多个栅电极50在与多个栅电极50排列的方向(例如，Y方向)交叉的方向(例如，X方向)延伸。在半导体装置4的栅电极50中，Z方向上的栅电极50的长度在端部50t中选择性变短。即，在多个栅电极50中，其任意一个与半导体区域20的下表面20d之间的距离在其端部50t中选择性变长(图11(a))。
另外，在半导体装置4中，Y方向上的栅电极50的宽度在端部50t中选择性变窄(图11(b))。在第四实施方式中，在设置栅电极50之前形成的沟道在端部50t中选择性形成得较窄。而且，利用负载效应，以Z方向上的栅电极50的长度在端部50t中选择变短的方式，来形成栅电极50。
根据半导体装置4，Z方向上的栅电极50的长度在端部50t中选择性变短。因此，在与端部50t相接的绝缘膜51的角部51tc集中的电场与在端部50t以外的部分的绝缘膜51的角部51c集中的电场相比被缓和。由此，与绝缘膜51的角部51tc附近相比，雪崩击穿易于在角部51c附近发生。换言之，在半导体装置4中，即使在X－Z切断面中，终端区域91附近的元件区域90b中的漂移区域21的耐压也相对提高。
另外，端部50t以外的栅电极50与终端区域91的pn结部之间的距离比栅电极50的端部50t与终端区域91的pn结部之间的距离变长。因此，在X－Z切断面中，热点也难以在元件区域90a与终端区域91之间往来。即，根据半导体装置4，即便在X－Z切断面中，也能抑制热点的移动反复发生的现象，漂移区域21变得难以损坏。
另外，根据半导体装置4，在X－Z切断面中，终端区域91附近的元件区域90b中的漂移区域21的耐压相对提高。因此，在X－Z切断面中，不需要使终端区域91附近的元件区域90b中的漂移区域21的厚度相对增厚。并且，在X－Z切断面中，也不需要设置对向栅电极50的端部50t所接触的绝缘膜51的角部51tc的电场集中进行缓和的专用场板电极。因此，根据半导体装置4，会实现低成本化。
另外，根据半导体装置4，设于元件区域90b的栅电极50的端部50t作为对通电进行控制的控制电极发挥功能。因此，在导通时，半导体装置4的导通电阻不降低，且可确保大电流。
另外，半导体装置4也可以在半导体区域20与漏电极10之间设置p+型的集电极区域23来作为IGBT。
(第五实施方式)
图12(a)是示意性地表示第五实施方式涉及的半导体装置的主要部分的剖视图。图12(b)是沿图12(a)的C－C’线的位置处的示意性俯视图。
在图12(a)中表示了X－Z平面中的半导体装置5的剖面。多个场板电极56在与多个场板电极56排列的方向(例如，Y方向)交叉的方向(例如，X方向)延伸。
在半导体装置5的场板电极56中，Z方向上的场板电极56的长度在端部56t中选择性变长。即，在多个场板电极56中，其任意一个与半导体区域20的下表面20d之间的距离在多个场板电极56的任意一个端部56t中选择性变短(图12(a))。
另外，在半导体装置5中，Y方向上的场板电极56的宽度在端部56t中选择性变宽(图12(b))。在第五实施方式中，在设置场板电极56之前形成的沟道在端部56t中选择性形成得较宽。而且，利用负载效应，以Z方向上的场板电极56的长度在端部56t中选择性变长的方式，来形成场板电极56。
在半导体装置5中，Z方向上的场板电极56的长度在端部56t中选择性变长。即，在半导体装置5中，在X－Z切断面中，终端区域91附近的元件区域90b中的漂移区域21的耗尽层比终端区域91附近以外的元件区域90a中的漂移区域21的耗尽层易于延伸。
因此，在半导体装置5中，即使在X－Z切断面中，终端区域91附近的元件区域90b中的漂移区域21的耐压也比终端区域91附近以外的元件区域90a中的漂移区域21的耐压增加。由此，在X－Z切断面中，与终端区域91附近的元件区域90b中的漂移区域21相比，雪崩击穿易于在终端区域91附近以外的元件区域90a中的漂移区域21发生。
这里，端部56t以外的场板电极56与终端区域91的pn结部之间的距离比场板电极56的端部56t与终端区域91的pn结部之间的距离长。因此，在半导体装置5中，即使在X－Z切断面中，热点也难以在元件区域90a与终端区域91之间往来。这样，根据半导体装置5，即使在X－Z切断面中，也能抑制热点的移动反复发生的现象，漂移区域21变得难以损坏。
另外，根据半导体装置5，在X－Z切断面中，元件区域90中的漂移区域21的耐压相对提高。因此，根据半导体装置5，会实现低成本化。
在上述的实施方式中，表示为“部位A设在部位B之上”的情况的“之上”除了部位A与部位B接触、部位A设在部位B之上的情况之外，有时还在部位A不与部位B、部位A设在部位B的上方的情况下应用。另外，“部位A设在部位B之上”有时也在使部位A与部位B反转而使得部位A位于部位B之下的情况、部位A与部位B横向排列的情况下应用。这是因为即使旋转实施方式涉及的半导体装置，在旋转前后半导体装置的构造也不改变。
以上，参照具体例对实施方式进行了说明。但是，实施方式并不限定于这些具体例。即，只要具备实施方式的特征，则本领域技术人员对这些具体例适当地增加了设计变更的方案也包含于实施方式的范围。上述的各具体例所具备的各要素以及其配置、材料、条件、形状、尺寸等并不限定于例示的情况，能够适当地进行变更。
另外，上述的各实施方式所具备的各要素只要在技术上可能便能进行复合，将这些组合而得到的方案只要包含实施方式的特征，便包含于实施方式的范围。此外，在实施方式的思想范畴中，本领域技术人员能够想到各种的变更例以及修正例，这些变更例以及修正例也属于实施方式的范围。
对本发明的几个实施方式进行了例示，但这些实施方式只是例示，并不意图限定发明的范围。这些新的实施方式能够以其他的各种方式加以实施，在不脱离发明主旨的范围能够进行各种省略、置换、变更等。这些实施方式及其变形例包含在发明的范围及主旨中，并且，包含于权利要求所记载的发明及其等同的范围。

Claims (7)

1.一种半导体装置，包括：
元件区域和在第一平面中包围所述元件区域的终端区域；
具有第一导电型的第一半导体区域；
具有第二导电型并被设在所述第一半导体区域上的第二半导体区域；
具有所述第一导电型并被设在所述第二半导体区域上的第三半导体区域；
第一电极，所述第一电极与所述第一半导体区域电连接；
第二电极，所述第二电极与所述第三半导体区域电连接；
位于所述元件区域中并隔着第一绝缘膜与所述第一半导体区域、所述第二半导体区域、以及所述第三半导体区域相邻的第三电极；
在所述元件区域中沿着平行于所述第一平面的第一方向位于所述第三电极与所述终端区域之间的第四电极，所述第四电极隔着第二绝缘膜与所述第一半导体区域、所述第二半导体区域、以及所述第三半导体区域相邻；
沿着与所述第一平面交叉的第二方向位于所述第一电极与所述第三电极之间的第五电极；以及
沿着所述第二方向位于所述第一电极与所述第四电极之间的第六电极，其中，
沿着所述第二方向从所述第一电极到所述第五电极的第一距离比沿着所述第二方向从所述第一电极到所述第六电极的第二距离长，
所述第五电极沿着与所述第一平面平行的第三方向延伸，所述第二方向上的从所述第一电极到所述第五电极的端部的距离比所述第一距离短，所述第五电极的端部沿着所述第三方向延伸到所述终端区域。
2.根据权利要求1所述的半导体装置，其中，
所述第三电极的沿着所述第一方向的宽度与所述第五电极的沿着所述第一方向的宽度相等，并且所述第四电极的沿着所述第一方向的宽度与所述第六电极的沿着所述第一方向的宽度相等。
3.根据权利要求2所述的半导体装置，其中，
所述第三电极的所述宽度小于所述第四电极的所述宽度。
4.根据权利要求1所述的半导体装置，还包括：
在所述元件区域中沿着所述第一方向位于所述第三电极与所述终端区域之间的多个第四电极，所述多个第四电极被布置为平行并沿着所述第一方向彼此分隔开；以及
与所述多个第四电极相对应地、被布置为平行并沿着所述第一方向彼此分隔开的多个第六电极，所述多个第六电极中的每个第六电极位于所述第四电极的其中之一与所述第一电极之间。
5.根据权利要求4所述的半导体装置，其中，
沿着所述第一方向从所述元件区域朝向所述终端区域，所述多个第六电极中的每个在后的第六电极的沿着所述第二方向的深度比所述多个第六电极中的每个在前的第六电极的深度大。
6.根据权利要求1所述的半导体装置，还包括：
在所述元件区域中被布置为平行并沿着所述第一方向彼此分隔开的多个第三电极；以及
与所述多个第三电极相对应地、被布置为平行并沿着所述第一方向彼此分隔开的多个第五电极，所述多个第五电极中的每个第五电极位于所述第三电极的其中之一与所述第一电极之间。
7.根据权利要求1所述的半导体装置，其中，
所述第五电极具有沿着所述第一方向的宽度，并且该宽度在所述第五电极的所述端部变宽。
CN201510546433.1A 2015-02-03 2015-08-31 半导体装置 Active CN105845732B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-019163 2015-02-03
JP2015019163A JP2016143786A (ja) 2015-02-03 2015-02-03 半導体装置

Publications (2)

Publication Number Publication Date
CN105845732A CN105845732A (zh) 2016-08-10
CN105845732B true CN105845732B (zh) 2019-08-13

Family

ID=56554703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510546433.1A Active CN105845732B (zh) 2015-02-03 2015-08-31 半导体装置

Country Status (3)

Country Link
US (1) US9577054B2 (zh)
JP (1) JP2016143786A (zh)
CN (1) CN105845732B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6560141B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6560142B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6649216B2 (ja) * 2016-09-16 2020-02-19 株式会社東芝 半導体装置およびその製造方法
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6869791B2 (ja) * 2017-04-21 2021-05-12 三菱電機株式会社 半導体スイッチング素子及びその製造方法
JP7016437B2 (ja) * 2021-02-25 2022-02-04 三菱電機株式会社 半導体スイッチング素子及びその製造方法
JP2023018262A (ja) 2021-07-27 2023-02-08 Ntn株式会社 玉軸受

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1409408A (zh) * 2001-09-25 2003-04-09 三洋电机株式会社 半导体装置及其制造方法
CN1501511A (zh) * 2002-11-07 2004-06-02 三洋电机株式会社 半导体器件及其制造方法
CN103262247A (zh) * 2011-03-15 2013-08-21 丰田自动车株式会社 半导体装置
US8866215B2 (en) * 2006-10-02 2014-10-21 Infineon Technologies Austria Ag Semiconductor component having a transition region

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3405649B2 (ja) * 1996-12-05 2003-05-12 株式会社東芝 半導体装置
JP2001024193A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd トレンチゲート型半導体装置およびその製造方法
JP2006196545A (ja) 2005-01-11 2006-07-27 Toshiba Corp 半導体装置の製造方法
US9252251B2 (en) * 2006-08-03 2016-02-02 Infineon Technologies Austria Ag Semiconductor component with a space saving edge structure
JP5157217B2 (ja) 2007-03-29 2013-03-06 トヨタ自動車株式会社 半導体装置とその製造方法
JP6037499B2 (ja) * 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
US9484404B2 (en) * 2014-01-29 2016-11-01 Stmicroelectronics S.R.L. Electronic device of vertical MOS type with termination trenches having variable depth

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1409408A (zh) * 2001-09-25 2003-04-09 三洋电机株式会社 半导体装置及其制造方法
CN1501511A (zh) * 2002-11-07 2004-06-02 三洋电机株式会社 半导体器件及其制造方法
US8866215B2 (en) * 2006-10-02 2014-10-21 Infineon Technologies Austria Ag Semiconductor component having a transition region
CN103262247A (zh) * 2011-03-15 2013-08-21 丰田自动车株式会社 半导体装置

Also Published As

Publication number Publication date
JP2016143786A (ja) 2016-08-08
US20160225862A1 (en) 2016-08-04
US9577054B2 (en) 2017-02-21
CN105845732A (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
CN105845732B (zh) 半导体装置
JP7428211B2 (ja) 半導体装置
CN101233615B (zh) 半导体元件和电气设备
JP6416142B2 (ja) 半導体装置
US9653557B2 (en) Semiconductor device
CN105280711B (zh) 电荷补偿结构及用于其的制造
US9013005B2 (en) Semiconductor device and method for manufacturing same
JP2014060362A (ja) 半導体装置
CN105720102A (zh) 具有场电极的晶体管器件
CN204130542U (zh) 功率半导体器件
CN103426929B (zh) 半导体器件及其制造方法、集成电路以及超结半导体器件
CN107204364A (zh) 半导体装置
JP6526579B2 (ja) 半導体装置
JP6448513B2 (ja) 半導体装置
CN104064461A (zh) 半导体器件的制造方法
US20220029012A1 (en) Semiconductor device
JP2020129646A (ja) 半導体装置
JP6450659B2 (ja) 半導体装置
JP3244414U (ja) パワー半導体装置およびパワー半導体装置の製造方法
US11355602B2 (en) Semiconductor device having multiple conductive parts
JP6572333B2 (ja) 半導体装置
KR20160111305A (ko) 반도체 장치
CN204011431U (zh) 功率半导体器件
JP2021132195A (ja) 半導体装置
JP2023117772A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant