CN106206733A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN106206733A
CN106206733A CN201510445623.4A CN201510445623A CN106206733A CN 106206733 A CN106206733 A CN 106206733A CN 201510445623 A CN201510445623 A CN 201510445623A CN 106206733 A CN106206733 A CN 106206733A
Authority
CN
China
Prior art keywords
mentioned
electrode
insulation layer
semiconductor device
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510445623.4A
Other languages
English (en)
Other versions
CN106206733B (zh
Inventor
小林研也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN106206733A publication Critical patent/CN106206733A/zh
Application granted granted Critical
Publication of CN106206733B publication Critical patent/CN106206733B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供半导体装置。根据本发明的一实施方式，半导体装置具备：第1半导体区；第2半导体区；第3半导体区；第1电极，与第1半导体区电连接；第2电极，与第3半导体区电连接；第3电极，在相对于从第1电极朝向第2电极的第1方向交叉的第2方向上延伸；第4电极，相对于第3电极设于第1电极一侧，并在第2方向上延伸；和第1绝缘膜，设于第3电极与第1半导体区、第2半导体区、第3半导体区之间，以及第4电极与第1半导体区之间，在第4电极与第1半导体区之间具有第1绝缘区和第2绝缘区，第1绝缘区的第4电极与第1半导体区之间的宽度与第2绝缘区的第4电极与第1半导体区之间的宽度不同，第1绝缘区和第2绝缘区在第2方向上排列。

Description

半导体装置
技术领域
在此说明的实施方式整体涉及半导体装置。
背景技术
现存的半导体装置是在栅电极下具备场板电极的场板构造的MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)等。通过设置场电极，MOSFET的漂移区内的电场强度衰减。由此，MOSFET的漏极、源极间的破坏耐压性(以下，仅称作耐压)提高。此外，伴随着耐压的提高，能够将漂移区的载流子浓度设定得高，并能够使MOSFET的导通电阻降低。即，通过场板构造的MOSFET，MOSFET的耐压的提高和导通电阻的减少之间的折衷选择关系能够得到改善。
但是，在这样的MOSFET中，电场集中于基区和漂移区的pn结或场板电极的下端附近，存在无法获得充分的耐压的情况。具备场板构造的MOSFET的耐压的提高和导通电阻的减少之间的折衷选择关系需要改善。
发明内容
实施方式提供一种改善耐压的提高和导通电阻的减少之间的折衷选择关系的半导体装置。
根据一个实施方式，半导体装置具备：第1导电型的第1半导体区；第2导电型的第2半导体区，选择性地设于上述第1半导体区之上；第1导电型的第3半导体区，选择性地设于上述第2半导体区之上；第1电极，与上述第1半导体区电连接；第2电极，设于上述第3半导体区之上，与上述第3半导体区电连接；第3电极，在相对于从上述第1电极朝向上述第2电极的第1方向交叉的第2方向上延伸；第4电极，相对于上述第3电极设于上述第1电极一侧，在上述第2方向上延伸；第1绝缘膜，设于上述第3电极与上述第1半导体区、上述第2半导体区、上述第3半导体区之间，以及上述第4电极与上述第1半导体区之间，在上述第4电极与上述第1半导体区之间具有第1绝缘区和第2绝缘区，上述第1绝缘区的上述第4电极与上述第1半导体区之间的第1宽度与上述第2绝缘区的上述第4电极与上述第1半导体区之间的第2宽度不同，上述第1绝缘区和上述第2绝缘区在上述第2方向上排列。
根据上述构成的半导体装置，能够提供一种改善耐压的提高和导通电阻的减少之间的折衷选择关系的半导体装置。
附图说明
图1(a)以及图1(b)为表示第1实施方式的半导体装置的主要部分的示意剖面图。图1(a)表示沿着图2(a)以及图2(b)的B－B’线的位置处的剖面。图1(b)表示沿着图2(a)以及图2(b)的A－A’线的位置处的剖面。
图2(a)以及图2(b)为表示第1实施方式的半导体装置的主要部分的示意俯视图。图2(a)表示沿着图1(a)以及图1(b)的X－X’线的位置处的剖面。图2(b)表示沿着图1(a)以及图1(b)的Y－Y’线的位置处的剖面。
图3(a)以及图3(b)为表示第1实施方式的其他例的半导体装置的主要部分的示意剖面图。图3(a)表示沿着图2(a)以及图2(b)的B－B’线的位置处的剖面。图3(b)为表示沿着图2(a)以及图2(b)的A－A’线的位置处的剖面。
图4(a)为表示第1参考例的半导体装置的主要部分的示意剖面图。图4(b)为表示第1参考例的半导体装置的主要部分的示意俯视图，表示沿着图4(a)的Y－Y’线的位置处的剖面。
图5为表示第1参考例的半导体装置的主要部分的示意剖面图。
图6(a)为表示第2参考例的半导体装置的主要部分的示意剖面图。图6(b)为表示第2参考例的半导体装置的主要部分的示意俯视图，表示沿着图6(a)的Y－Y’线的位置处的剖面。
图7为表示第2参考例的半导体装置的主要部分的示意剖面图。
图8(a)以及图8(b)为表示第1实施方式的半导体装置1A的作用的示意剖面图。图8(c)为表示第1实施方式的半导体装置1A的电场强度分布的曲线图。
图9为表示第1实施方式的半导体装置1A的其他作用的示意剖面图。
图10为表示第2实施方式的半导体装置的主要部分的示意俯视图。
图11(a)以及图11(b)为表示第3实施方式的半导体装置的主要部分的示意剖面图。图11(a)表示沿着图12的B－B’线的位置处的剖面。图11(b)表示沿着图12的A－A’线的位置处的剖面。
图12为表示第3实施方式的半导体装置的主要部分的示意俯视图，表示沿着图11(a)以及图11(b)的Y－Y’线的位置处的剖面。
图13(a)以及图13(b)为表示第4实施方式的半导体装置的主要部分的示意剖面图。
图14(a)～图14(c)为表示第5实施方式的FP绝缘膜的制造过程的示意俯视图。
图15(a)～图15(c)为表示第5实施方式的FP绝缘膜的制造过程的示意俯视图。
具体实施方式
以下，参照附图，对实施方式加以说明。在以下的说明中，对同一部件赋予同一符号，对于已说明过一次的部件，适当省略其说明。在实施方式中，设第1导电型为n型，设第2导电型为p型，但在实施方式中，也可以设第1导电型为p型，设第2导电型为n型。在实施方式中，以n+型、n型的顺序表示n型(第1导电型)的载流子浓度降低。
(第1实施方式)
图1(a)以及图1(b)为表示第1实施方式的半导体装置的主要部分的示意剖面图。图1(a)表示沿着图2(a)以及图2(b)的B－B’线的位置处的剖面。图1(b)表示沿着图2(a)以及图2(b)的A－A’线的位置处的剖面。
图2(a)以及图2(b)为表示第1实施方式的半导体装置的主要部分的示意俯视图。图2(a)表示沿着图1(a)以及图1(b)的X－X’线的位置处的剖面。图2(b)表示沿着图1(a)以及图1(b)的Y－Y’线的位置处的剖面。
第1实施方式的半导体装置1A具备：第1半导体区(以下，例如，半导体区20)、第2半导体区(以下，例如，p型基区30)、第3半导体区(以下，例如，n+型源区40)、第1电极(以下，例如，漏电极10)、第2电极(以下，例如，源电极11)、第3电极(以下，例如，栅电极50)、第4电极(以下，例如，场电极51)和第1绝缘膜(以下，例如，绝缘膜52)。
在实施方式中，将从漏电极10朝向源电极11的方向设为第1方向(Z方向)，将相对于Z方向交叉的方向设为第2方向(X方向)，将与Z方向以及Y方向交叉的方向设为Y方向。
半导体区20具有n+型漏区21和设于n+型漏区21之上的n型漂移区22。n+型漏区21与漏电极10电连接。
p型基区30选择性地设于半导体区20中的n型漂移区22之上。p型基区30在X方向上延伸。n+型源区40选择性地设于p型基区30之上。n+型源区40在X方向上延伸。
源电极11设于n+型源区40之上。源电极11介由接触区11a与n+型源区40以及p型基区30电连接。实施方式中，也可以将接触区11a包含于源电极11，设为源电极。
栅电极50介由栅极绝缘膜52g与n型漂移区22、p型基区30以及n+型源区40对置。栅电极50在X方向上延伸(图2(a))。栅电极50的Y方向上的宽度50W在X方向上大致相同。此外，栅极绝缘膜52g的Y方向上的宽度52Wg在X方向上大致相同。在此，“大致相同”是在除了完全相同的情况之外，还包含实质上相同的情况的意思来定义的。
场电极51(以下，记为FP电极51)介由n型漂移区22和场板绝缘膜52f(以下，记为FP绝缘膜52f)对置。FP电极51相对于栅电极50位于漏电极10一侧。FP电极51在X方向上延伸。FP电极51在Z方向上与栅电极50并排。FP电极51连接于栅电极50。
FP电极51具有第1FP区51a和第2FP区51b。如图2(b)所示，Y方向上的第1FP区51a的宽度与Y方向上的第2FP区51b的宽度不同。例如，在Y方向上，第1FP区51a的宽度51Wa比第2FP区51b的宽度51Wb狭。第1FP区51a连接于第2FP区51b。第1FP区51a和第2FP区51b在X方向上交替排列。
FP绝缘膜52f设于FP电极51和n型漂移区22之间。FP绝缘膜52f具有第1绝缘区52fa和第2绝缘区52fb。第1绝缘区52fa连接于第1FP区51a。第2绝缘区52fb连接于第2FP区51b。在FP电极51与n型漂移区22之间，第1绝缘区52fa的宽度与第2绝缘区52fb的宽度不同。例如，Y方向上的宽度52Wa与Y方向上的宽度52Wb不同。宽度52Wa例如为0.05μm～0.7μm。宽度52Wb例如为0.03μm～0.1μm。
第1绝缘区52fa连接于第2绝缘区52fb。第1绝缘区52fa和第2绝缘区52fb在X方向上并排。例如，第1绝缘区52fa和第2绝缘区52fb在X方向上交替并列。第2绝缘区52fb的膜厚(宽度52Wb)例如与栅极绝缘膜52g的膜厚(宽度52Wg)大致相同。
在X方向上，第1绝缘区52fa的长度P1与第2绝缘区52fb的长度P2大致相同。例如，长度P1为0.1μm～0.5μm。长度P2为0.1μm～0.5μm。
在实施方式中，栅极绝缘膜52g和FP绝缘膜52f也可以作为一体形成的绝缘膜52。
与第1绝缘区52fa相接的n型漂移区22的载流子浓度和与第2绝缘区52fb相接的n型漂移区22的载流子浓度大致相同。作为一例，载流子浓度为5×1015(atoms/cm3)。
此外，在将具有栅电极50、FP电极51以及绝缘膜52的构造设为沟道区域的情况下，沟道区域的Y方向上的宽度WT为0.3μm～1.5μm。在将夹于相邻沟道区的n型漂移区22设为台面区的情况下，台面区的Y方向上的宽度为0.3μm～1.5μm。
在将沟道区域与台面区合起来的区域设为单元区域的情况下，单元区域的Y方向上的宽度为0.6μm～3.0μm。此外，在栅电极50与源电极11之间设有层间绝缘膜55。
半导体区20、p型基区30以及n+型源区40各自的主成分例如为硅(Si)。半导体区20、p型基区30以及n+型源区40各自的主成分也可以是碳化硅(SiC)、氮化镓(GaN)、锗(Ge)、硅锗(SiGe)等。绝缘膜的材料例如包含氧化硅(SiOx)、氮化硅(SiNx)、氧化锗(GeO)等。
漏电极10或源电极11的材料例如为包含从铝(Al)、钛(Ti)、镍(Ni)、钨(W)、铜(Cu)、金(Au)等的组中选出的至少1个的金属。
接触区11a的材料例如为包含从钨(W)、铝(Al)、镍(Ni)、金(Au)、钛(Ti)、铜(Cu)、多晶硅等的组中选出的至少1个的金属。栅电极50以及FP电极51的材料例如包含多晶硅。
作为n+型、n型等导电型的杂质元素，例如，磷(P)、砷(As)等适用。作为P型等导电型的杂质元素，例如，硼(B)、铝(Al)等适用。此外，在半导体装置1A中，将p型和n型的导电型调换也能获得相同的效果。
图3(a)以及图3(b)为表示第1实施方式的其他例的半导体装置的主要部分的示意剖面图。图3(a)表示沿着图2(a)以及图2(b)的B－B’线的位置处的剖面。图3(b)表示沿着图2(a)以及图2(b)的A－A’线的位置处的剖面。
图3(a)以及图3(b)所示的半导体装置1B中，在栅电极50与FP电极51之间设有绝缘膜52i。绝缘膜52i包含于绝缘膜52。在半导体装置1B中，栅电极50和FP电极51在Z方向上分离。FP电极51例如被附加接地电位或源电极11的电位。FP电极51的电位例如也可以作为浮动电位。
在说明第1实施方式的半导体装置的作用之前，对参考例的半导体装置的作用加以说明。
图4(a)为表示第1参考例的半导体装置的主要部分的示意剖面图。图4(b)为表示第1参考例的半导体装置的主要部分的示意俯视图，表示沿着图4(a)的Y－Y’线的位置处的剖面。
图4(a)、图4(b)所示的半导体装置100并不具有FP电极的第1FP区51a和第2FP区51b在X方向上交替排列的构造。作为FP电极，半导体装置100具备在X方向上延伸的第2FP区51b。此外，作为FP绝缘膜，半导体装置100具备在X方向上延伸的第2绝缘区52fb。
在此，半导体装置100为截止状态。即，即使对漏电极10附加比源电极11高的电位，由于对栅电极50附加比阈值电位(Vth)低的电位，因此，在源极·漏极间没有电流流过。在截止状态中，空乏层从pn结(p型基区30/n型漂移区22)向p型基区30侧以及n型漂移区22侧扩展。在此，设为对源极·漏极间附加n型漂移区22内的雪崩屈服发生之前的电压。
图4(a)中示出夹于相邻FP绝缘膜52fb的n型漂移区22的等电位线100e。例如，作为一例，示出5根等电位线100e。等电位线的各电位越从源极侧朝向漏极侧越变大。
此外，图4(a)的右侧示出台面区中央的电场强度分布的曲线图。在此，曲线图的横轴为电场强度(Ec)，纵轴为半导体装置的深度(LD)。在曲线图中，示出从pn结到FP电极51的下端的位置的n型漂移区22的电场强度。
在半导体装置100中，FP电极由宽度大的第2FP区51b构成，FP绝缘膜由薄的第2绝缘区52fb构成。在这样的构造的情况下，从pn结向n型漂移区22侧的方向的空乏层不易延伸。等电位线100e集中于FP电极的上侧的pn结，越朝向台面区的下侧，集中的程度越衰减。因此，电场强度(Ec)在pn结处强，越朝向漏极侧越变弱。
在此，MOSFET中的n型漂移区22的耐压VB为形成空乏层的区域(长度)的电场强度的积分值，其理想最大值(理想耐压性)能够由以下算式表示：
VB＝EC×LD···式(1)
满足该算式(1)的电场强度分布以曲线图的虚线来表示。
在此，EC为直至雪崩屈服的临界电场，LD为从最接近源极侧的等电位线的位置到最接近漏极侧的等电位线的位置的n型漂移区22的深度(长度)。根据算式(1)，EC或LD的任一方越高，耐压VB越高。
在半导体装置100中，等电位线100e从FP电极的下端向上侧的pn结集中。因此，电场强度(Ec)在pn结变强，电场强度分布表示从源极侧向漏极侧电场强度变低的分布。因此，耐压VB例如通过以下算式被近似求出：
VB＝(1/2)×EC×LD···式(2)
即，在半导体装置100中，耐压VB降低。
像这样，在半导体装置100中，从pn结向n型漂移区22侧空乏层不易延伸，所以，耐压不会变高。在半导体装置100的构造中，为了使空乏层延伸，存在降低n型漂移区22的载流子浓度的方法。但是，在该方法中，截止状态下的n型漂移区22的电阻率上升。
图5为表示第1参考例的半导体装置的主要部分的示意剖面图。
图5中示出半导体装置100的导通状态。在导通状态中，对漏电极10附加比源电极11高的电位，对栅电极50附加阈值电位(Vth)以上的电位(例如，正电位)。
由此，沿着栅极绝缘膜52g，在p型基区30形成通道(channel)区，并在n型漂移区22也沿着FP绝缘膜52形成感应区22i。这是为了：FP电极与栅电极50相连，构成FP绝缘膜52的第2绝缘区52fb薄，FP电极的电位易于传导至n型漂移区22。在感应区22i蓄积电子。
此外，从n+型源区40注入到p型基区30的电子被正电位的FP电极51吸引，在FP绝缘膜的附近流动。即，电子电流(e)通过感应区22i，流向漏极侧。感应区22i对于电子电流(e)来说是电阻低的区域。因此，在半导体装置100中，实现与FP电极对置的n型漂移区22a的低导通电阻化。
例如未形成感应区22i情况下的n型漂移区22的电阻率为感应区22i的电阻率的10倍～20倍。
但是，若为了易于在截止状态下使n型漂移区22的空乏层延伸，而将n型漂移区22的载流子浓度设定得薄，则n型漂移区22a以外的n型漂移区22的导通电阻升高。
图6(a)为表示第2参考例的半导体装置的主要部分的示意剖面图。图6(b)为表示第2参考例的半导体装置的主要部分的示意俯视图，表示沿着图6(a)的Y－Y’线的位置处的剖面。
图6(a)、图6(b)所示的半导体装置101也不具有第1FP区51a和第2FP区51b交替排列的构造。半导体装置101具备作为FP电极而在X方向上延伸的第1FP区51a。此外，作为FP绝缘膜，半导体装置101具备在X方向上延伸的第1绝缘区52fa。在此，半导体装置101在截止状态下，对漏电极10附加比源电极11高的电位。在源极·漏极间，例如，附加n型漂移区22内的雪崩屈服发生之前的电压。
图6(a)中示出夹于相邻FP绝缘膜的n型漂移区22的等电位线101e。例如，作为一例，示出5根等电位线101e。等电位线的各电位越从源极侧朝向漏极侧越变大。
此外，在图6(a)的右侧示出台面(mesa)区中央的电场强度分布的曲线图。在曲线图中，示出从pn结到FP电极51的下端的位置的n型漂移区22的电场强度。
在半导体装置101中，FP电极在宽度狭的第1FP区51a构成，FP绝缘膜在厚的第1绝缘区52fa构成。在FP电极变细的构造中，相对于厚的第1绝缘区52fa的上部的下部处的等电位线的数量变多。即，在厚的第1绝缘区52fa内，越在上侧，第1绝缘区52fa中的电压分担越少，越在下侧，电压分担越多。即，在半导体装置1中，与半导体装置100相比，第1绝缘区52fa上侧的电压的分担变得更少。由此，台面区的等电位线101e的间隔大致等同，空乏层易于从pn结向n型漂移区22的方向延伸。此时的电场强度分布表示从源极侧朝向漏极侧电场强度大致固定的分布。由此，耐压VB通过(1)式被近似求出。即，在半导体装置101中，与半导体装置100相比，耐压VB上升。
图7为表示第2参考例的半导体装置的主要部分的示意剖面图。
图7中示出半导体装置101的导通状态。在导通状态下，沿着栅极绝缘膜52g，在p型基区30形成通道区。不过，在半导体装置101中，构成FP绝缘膜的第1绝缘区52fb厚。因此，与半导体装置100相比，FP电极的电位不易传导至n型漂移区22。
因此，在半导体装置101中，与半导体装置100相比，不易形成感应区22i。此外，FP电极的电位不易传导至n型漂移区22，因此，与半导体装置100相比，电子电流不易被FP电极51吸引。因此，在半导体装置101中，电子在与半导体装置100相比远离FP绝缘膜的路径流动。例如，图7中示出作为电子电流，除了电子电流(e1)之外，远离FP绝缘膜流动的电子电流(e2)。例如，在图7的例子中，n型漂移区22的电阻为电子电流(e1)流过的n型漂移区22的电阻与电子电流(e2)流过的n型漂移区22的电阻的并联电阻。
像这样，在半导体装置101中，不易形成感应区22i，且电子电流在远离FP绝缘膜的路径流过，由此，与FP电极对置的n型漂移区22a的导通电阻与半导体装置100相比上升。
对此，以半导体装置1A为例，对第1实施方式的效果加以说明。
图8(a)以及图8(b)为表示第1实施方式的半导体装置1A的作用的示意剖面图。图8(c)为表示第1实施方式的半导体装置1A的电场强度分布的曲线图。在此，图8(a)对应于图2的B－B’线的剖面，图8(b)对应于图2的A－A’线的剖面。
图8(c)中示出将由图8(a)所示的半导体装置1A的台面区中央的电场强度分布和由图8(b)所示的半导体装置1A的台面区中央的电场强度分布合起来的电场强度分布。
如图8(a)、图8(b)所示，在半导体装置1A中，FP电极51除了具有宽度宽的第2FP区51b之外，还具有宽度狭的第1FP区51a。此外，FP绝缘膜52f除了具有宽度狭的第2绝缘区52fb之外，还具有宽度宽的第1绝缘区52fa。第1绝缘区52fa和第2绝缘区52fb在X方向上交替排列。
在此，厚的第1绝缘区52fa中，相对于其上部的下部处的等电位线的数量变多。即，厚的第1绝缘区52fa内中，越在上侧，第1绝缘区52fa中的电压分担越少，越在其下侧，电压分担越多。由此，夹于第1绝缘区52fa的台面区的等电位线1e的间隔大致等同。结果，空乏层易于从pn结向n形漂移区22的方向延伸。此时的电场强度分布表示从源极侧朝向漏极侧电场强度大致固定的分布。
另一方面，夹于薄的第2绝缘区52fb的台面区的等电位线1e在X方向上被位于其相邻两侧的台面区的等电位线1e拉拽，空乏层易于从pn结向n型漂移区22的方向延伸。因此，此时的电场强度分布与半导体装置100相比，从源极侧朝向漏极侧更为固定。由此，半导体装置1A的耐压VB通过(1)式被近似求出。即，在半导体装置1A中，与半导体装置100相比，耐压VB上升。
像这样，在半导体装置1A中，夹于第1绝缘区52fa的台面区的、来自第1FP区51a的电场(Y方向上的电场)的作用还作用在夹于在X方向上相邻的第2绝缘区52fb的台面区。即，在半导体装置1A中，除了夹于第1绝缘区52fa的台面区之外，在夹于第2绝缘区52fb的台面区，Z方向上的电场也衰减。即，发生3维的电场衰减。
此外，由于耐压VB上升，在n型漂移区22，能够将n型漂移区22a的载流子浓度和n型漂移区22a以外的n型漂移区22的载流子浓度均设定得高。即，根据半导体装置1A，与半导体装置100相比，能够降低整个n型漂移区22的导通电阻。
图9为表示第1实施方式的半导体装置1A的其他作用的示意剖面图。
例如，图9中示出从Y方向观察半导体装置1A内流过的电子电流(e1)的状态。
从形成有感应区22i的n型漂移区22上的n+型源区40注入的电子在通过p型基区30后，不改变行进方向，流过电阻率低的感应区22i。
另一方面，从未形成感应区22i的n型漂移区22上的n+型源区40注入的电子也在通过p型基区30后，改变行进方向，流过电阻率低的感应区22i。这是因为电流具有在电阻低的区域流动的性质。因此，在半导体装置1A，低导通电阻化得以实现。
(第2实施方式)
图10为表示第2实施方式的半导体装置的主要部分的示意俯视图。
图10对应于沿着图1(a)以及图1(b)的Y－Y’线的位置处的剖面。
第2实施方式的半导体装置2具备与半导体装置1相同的构成要素。不过，半导体装置2中，在X方向上，第1绝缘区52fa的长度P1与第2绝缘区52fb的长度P2不同。例如，第1绝缘区52fa的长度P1比第2绝缘区52fb的长度P2长。例如，第1绝缘区52fa的长度P1为第2绝缘区52fb的长度P2的2倍。此外，第1绝缘区52fa的长度P1为第2绝缘区52fb的长度P2的2倍以上。
此外，半导体装置2中，在X方向上，第1FP区51a的长度与第2FP区51b的长度不同。例如，第1FP区51a的长度比第2FP区51b的长度长。例如，第1FP区51a的长度为第2FP区51b的长度的2倍。此外，第1FP区51a的长度为第2FP区51b的长度的2倍以上。
如上所述，半导体装置2中，第1绝缘区52fa的长度P1比第2绝缘区52fb的长度P2长。由此，通过空乏层向由相邻第1绝缘区52fa所夹的台面区的n型漂移区22侧的延伸的效果，由相邻的薄的第2绝缘区52fb所夹的n型漂移区22处的等电位线的间隔更容易扩展。由此，由FP绝缘膜52f所夹的台面区的电场分布整体上更固定。因此，半导体装置2的耐压(VB)比半导体装置1的耐压(VB)提高。
像这样，半导体装置2中，由第1绝缘区52fa所夹的台面区的、来自第1FP区51a的电场(Y方向上的电场)的作用也作用在由X方向上相邻的第2绝缘区52fb所夹的台面区。即，在半导体装置2中，除了由第1绝缘区52fa所夹的台面区之外，在由第2绝缘区52fb所夹的台面区，Z方向上的电场也衰减。即，发生3维的电场衰减。
(第3实施方式)
图11(a)以及图11(b)为表示第3实施方式的半导体装置的主要部分的示意剖面图。图11(a)表示沿着图12的B－B’线的位置处的剖面。图11(b)表示沿着图12的A－A’线的位置处的剖面。
图12为表示第3实施方式的半导体装置的主要部分的示意俯视图，表示沿着图11(a)以及图11(b)的Y－Y’线的位置处的剖面。
在第3实施方式的半导体装置3中，第2绝缘区52fb的膜厚与p型基区3和栅电极50之间的栅极绝缘膜52g的膜厚不同。例如，第2绝缘区52fb的膜厚比栅极绝缘膜52g的膜厚厚，比第1绝缘区52fa的膜厚薄。第1绝缘区52fa和第2绝缘区52fb在X方向上交替排列。
在半导体装置3中，第1绝缘区52fa的长度P1可以与第2绝缘区52fb的长度P2大致相同，也可以不同。例如，第1绝缘区52fa的长度P1可以比第2绝缘区52fb的长度P2长。例如，第1绝缘区52fa的长度P1可以是第2绝缘区52fb的长度P2的2倍。此外，第1绝缘区52fa的长度P1可以是第2绝缘区52fb的长度P2的2倍以上。
此外，半导体装置3中，在X方向上，第1FP区51a的长度可以与第2FP区51b的长度不同。例如，第1FP区51a的长度可以比第2FP区51b的长度长。例如，第1FP区51a的长度可以是第2FP区51b的长度的2倍。此外，第1FP区51a的长度可以是第2FP区51b的长度的2倍以上。
在半导体装置3中，第2绝缘区52fb的厚度比栅极绝缘膜52g的厚度厚。由此，在由相邻第2绝缘区52fb所夹的台面区，空乏层易于从pn结向n型漂移区22的方向延伸。因此，半导体装置3的耐压(VB)比半导体装置1，2的耐压(VB)提高。
(第4实施方式)
图13(a)以及图13(b)为表示第4实施方式的半导体装置的主要部分的示意剖面图。
在第4实施方式的半导体装置4中，FP绝缘膜52f的第1绝缘区52fa具有第1部分52f－1和第2部分52f－2。第1部分52f－1和第2部分52f－2在Z方向上交替排列。在FP电极51的第1FP区51a和半导体区20的n型漂移区22之间，第1部分52f－1的宽度与第2部分52f－2的宽度不同。
此外，FP绝缘膜52f的第2绝缘区52fb具有第3部分52f－3和第4部分52f－4。第3部分52f－3和第4部分52f－4在Z方向上交替排列。在FP电极51的第1FP区51b和半导体区20的n型漂移区22之间，第3部分52f－3的宽度与第4部分52f－4的宽度不同。
第1绝缘区52fa和第2绝缘区52fb在X方向上交替排列。X方向上的第1绝缘区52fa的长度P1和第2绝缘区52fb的长度P2可以相同也可以不同。例如，在X方向上，第1绝缘区52fa的长度P1可以比第2绝缘区52fb的长度P2长。
像这样，半导体装置4中，在FP绝缘膜52f设有在Z方向上排列的凹凸。因此，在夹于第1绝缘区52fa的台面区，由第1部分52f－1所夹的台面区的等电位线的间隔更均匀。而且，即使在夹于第2绝缘区52fb的台面区，由第3部分52f－3所夹的台面区的等电位线的间隔也更均匀。由此，半导体装置4的耐压(VB)比半导体装置1的耐压(VB)提高。
(第5实施方式)
图14(a)～图15(c)为表示第5实施方式的FP绝缘膜的制造过程的示意俯视图。
例如，如图14(a)所示，在n型漂移区22形成沟道(trench)22tr后，在沟道22tr内的n型漂移区22的侧壁22w形成FP绝缘膜52f。沿Z方向挖下的沟道22tr例如在X方向上延伸。FP绝缘膜52f例如通过热CVD法、离子CVD等形成。
接下来，如图14(b)所示，将沿Y方向延伸的掩膜层90形成于n型漂移区22之上以及FP绝缘膜52f之上。
接下来，如图14(c)所示，例如通过RIE(Reactive Ion Etching：反应离子刻蚀)将从掩膜层90露出的FP绝缘膜52f去除。
接下来，如图15(a)所示，去除掩膜层90。
接下来，如图15(b)所示，例如，通过热CVD，在n型漂移区22的侧壁22w再次形成绝缘膜。由此，在n型漂移区22的侧壁22w形成膜厚厚的第1绝缘区52fa和膜厚薄的第2绝缘区52fb。即，具有第1绝缘区52fa和第2绝缘区52fb的FP绝缘膜52f形成于n型漂移区22的侧壁22w。此后，如图15(c)所示，在沟道22tr内形成FP电极51。
以上所说明的各实施方式中的各半导体区的载流子浓度可以视作等同于在各半导体区活性化的杂质浓度。因此，上述各实施方式中的载流子浓度也可以替换成杂质浓度。另外，关于各半导体区之间的杂质浓度的相对高低，例如，能够使用SCM(Scanning Capacitance microscopy，扫描型静电电容显微镜)来进行确认。关于各半导体区之间的载流子浓度的相对高低，也能够使用SCM进行确认。此外，关于各半导体区中的杂质浓度，例如，能够使用SIMS(二维离子质量分析法)来进行测定。
在上述的实施方式中，表达成“A设于B之上”的情况下的“之上”除了A与B接触、A设于B之上的情况之外，也有以A不与B接触、A设于B的上方的情况的意思使用的情况。此外，“A设于B之上”有时也适用于使A和B翻转，A位于B之下的情况和A与B横向排列的情况。这是因为即使将实施方式的半导体装置旋转，旋转前后半导体装置的构造不变。
以上，参照具体例子对实施方式进行了说明。但是，实施方式并不限于这些具体例子。即，即便本领域技术人员适当地在这些具体例子中加入设计变更，只要具备实施方式的特征，都包含在实施方式的范围内。上述各具体例子所具备的各要素以及其配置、材料、条件、形状、尺寸等并不限定于举例示出的内容，能够适当地进行变更。
此外，上述各实施方式所具备的各要素能够在技术上可能的范围内进行综合，它们组合起来的结构只要包含实施方式的特征，就包含在实施方式的范围内。此外，在实施方式的思想范畴内，如果是本领域技术人员，就能想到各种的变更例以及修正例，并了解这些变更例以及修正例属于实施方式的范围。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子公开的，其意图并不在于限定发明的范围。这些新颖的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形包含于发明的范围和主旨中，并包含于权利要求书中所记载的发明及其等同的范围内。

Claims (18)

1.一种半导体装置，具备：
第1导电型的第1半导体区；
第2导电型的第2半导体区，选择性地设于上述第1半导体区之上；
第1导电型的第3半导体区，选择性地设于上述第2半导体区之上；
第1电极，与上述第1半导体区电连接；
第2电极，设于上述第3半导体区之上，与上述第3半导体区电连接；
第3电极，在相对于从上述第1电极朝向上述第2电极的第1方向交叉的第2方向上延伸；
第4电极，相对于上述第3电极设于上述第1电极一侧，在上述第2方向上延伸；以及
第1绝缘膜，设于上述第3电极与上述第1半导体区、上述第2半导体区、上述第3半导体区之间，以及上述第4电极与上述第1半导体区之间，在上述第4电极与上述第1半导体区之间具有第1绝缘区和第2绝缘区，上述第1绝缘区的上述第4电极与上述第1半导体区之间的第1宽度与上述第2绝缘区的上述第4电极与上述第1半导体区之间的第2宽度不同，上述第1绝缘区和上述第2绝缘区在上述第2方向上排列。
2.根据权利要求1所述的半导体装置，其中，
上述第1宽度比上述第2宽度大。
3.根据权利要求1所述的半导体装置，其中，
在上述第2方向X上，上述第1绝缘区和上述第2绝缘区交替排列。
4.根据权利要求1所述的半导体装置，其中，
在上述第2方向上，上述第1绝缘区的长度与上述第2绝缘区的长度不同。
5.根据权利要求1所述的半导体装置，其中，
在上述第2方向上，上述第1绝缘区的长度比上述第2绝缘区的长度长。
6.根据权利要求1所述的半导体装置，其中，
在上述第2方向上，上述第1绝缘区的长度与上述第2绝缘区的长度相同。
7.根据权利要求1所述的半导体装置，其中，
上述第2绝缘区的膜厚与上述第2半导体区和上述第3电极之间的上述第1绝缘膜的膜厚相同。
8.根据权利要求1所述的半导体装置，其中，
上述第2绝缘区的膜厚与上述第2半导体区和上述第3电极之间的上述第1绝缘膜的膜厚不同。
9.根据权利要求1所述的半导体装置，其中，
上述第2绝缘区的膜厚比上述第2半导体区与上述第3电极之间的上述第1绝缘膜的膜厚厚。
10.根据权利要求1至5中的任一项所述的半导体装置，其中，
上述第1绝缘区具有上述第4电极与上述第1半导体区之间的厚度不同的第1部分和第2部分。
11.根据权利要求10所述的半导体装置，其中，
上述第1部分和上述第2部分在上述第1方向上排列。
12.根据权利要求10所述的半导体装置，其中，
上述第1部分和上述第2部分在上述第1方向上交替排列。
13.根据权利要求1所述的半导体装置，其中，
上述第2绝缘区具有上述第4电极与上述第1半导体区之间的厚度不同的第3部分和第4部分。
14.根据权利要求13所述的半导体装置，其中，
上述第3部分和上述第4部分在上述第1方向上排列。
15.根据权利要求13所述的半导体装置，其中，
上述第3部分和上述第4部分在上述第1方向上交替排列。
16.根据权利要求1所述的半导体装置，其中，
与上述第1绝缘区相接的上述第1半导体区的载流子浓度和与上述第2绝缘区相接的上述第1半导体区的载流子浓度相同。
17.根据权利要求1所述的半导体装置，其中，
上述第3电极连接于上述第4电极。
18.根据权利要求1所述的半导体装置，其中，
上述第3电极不与上述第4电极连接。
CN201510445623.4A 2015-03-05 2015-07-27 半导体装置 Active CN106206733B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015043672A JP2016163019A (ja) 2015-03-05 2015-03-05 半導体装置
JP2015-043672 2015-03-05

Publications (2)

Publication Number Publication Date
CN106206733A true CN106206733A (zh) 2016-12-07
CN106206733B CN106206733B (zh) 2019-07-26

Family

ID=56847571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510445623.4A Active CN106206733B (zh) 2015-03-05 2015-07-27 半导体装置

Country Status (3)

Country Link
US (1) US9536959B2 (zh)
JP (1) JP2016163019A (zh)
CN (1) CN106206733B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7237772B2 (ja) * 2019-08-20 2023-03-13 株式会社東芝 半導体装置
JP7248541B2 (ja) * 2019-08-23 2023-03-29 株式会社東芝 半導体装置
JP7319496B2 (ja) 2020-03-17 2023-08-02 株式会社東芝 半導体装置
JP7337756B2 (ja) 2020-07-30 2023-09-04 株式会社東芝 半導体装置
JP7414677B2 (ja) * 2020-09-15 2024-01-16 株式会社東芝 半導体装置及びその製造方法
JP7337767B2 (ja) 2020-09-18 2023-09-04 株式会社東芝 半導体装置及びその製造方法
JP2022181754A (ja) 2021-05-27 2022-12-08 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050173758A1 (en) * 2002-05-31 2005-08-11 Peake Steven T. Trench-gate semiconductor devices
US20100052044A1 (en) * 2008-09-04 2010-03-04 Infineon Technologies Austria Ag Semiconductor device with a trench gate structure and method for the production thereof
US20130069151A1 (en) * 2011-09-21 2013-03-21 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2008124346A (ja) 2006-11-14 2008-05-29 Toshiba Corp 電力用半導体素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050173758A1 (en) * 2002-05-31 2005-08-11 Peake Steven T. Trench-gate semiconductor devices
US20100052044A1 (en) * 2008-09-04 2010-03-04 Infineon Technologies Austria Ag Semiconductor device with a trench gate structure and method for the production thereof
US20130069151A1 (en) * 2011-09-21 2013-03-21 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US9536959B2 (en) 2017-01-03
US20160260808A1 (en) 2016-09-08
JP2016163019A (ja) 2016-09-05
CN106206733B (zh) 2019-07-26

Similar Documents

Publication Publication Date Title
CN106206733A (zh) 半导体装置
US8390058B2 (en) Configurations and methods for manufacturing devices with trench-oxide-nano-tube super-junctions
CN105593996B (zh) 碳化硅半导体装置
CN105047712B (zh) 纵向型半导体装置及其制造方法
CN102468337B (zh) 半导体器件
CN107293579B (zh) 一种具有低导通压降的超结igbt
US20100032791A1 (en) Semiconductor device and method of manufacturing the same
DE102015121563B4 (de) Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
CN104821316B (zh) 用于高压互连的浮动保护环
CN103828058A (zh) 包括垂直半导体元件的半导体器件
CN104157648B (zh) 具有开关元件和续流二极管的半导体装置及其控制方法
CN105845732B (zh) 半导体装置
CN105957896A (zh) 超结功率器件及其制造方法
CN110071169A (zh) 具有体接触与介电间隔部的半导体器件及对应的制造方法
CN104465767B (zh) 半导体器件、集成电路及半导体器件的制造方法
CN104078506A (zh) 半导体器件
CN107833919A (zh) 半导体装置及其制造方法
CN105118852B (zh) 超结结构、超结mosfet及其制造方法
CN103325830A (zh) 半导体装置
CN104347715B (zh) 包括边缘端接的半导体器件
CN107431093A (zh) 半导体装置
CN104603949B (zh) 半导体器件
CN107833918A (zh) 半导体装置
US6207993B1 (en) Field effect semiconductor device
CN107845677A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant